JP2020524893A - 結晶酸化ケイ素を有するシリコンオンインシュレータ - Google Patents
結晶酸化ケイ素を有するシリコンオンインシュレータ Download PDFInfo
- Publication number
- JP2020524893A JP2020524893A JP2019563794A JP2019563794A JP2020524893A JP 2020524893 A JP2020524893 A JP 2020524893A JP 2019563794 A JP2019563794 A JP 2019563794A JP 2019563794 A JP2019563794 A JP 2019563794A JP 2020524893 A JP2020524893 A JP 2020524893A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- crystalline silicon
- oxygen
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021419 crystalline silicon Inorganic materials 0.000 title claims abstract description 66
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 46
- 239000012212 insulator Substances 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 230000003647 oxidation Effects 0.000 claims abstract description 43
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 39
- 239000001301 oxygen Substances 0.000 claims abstract description 39
- 230000008021 deposition Effects 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 35
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 18
- 238000004140 cleaning Methods 0.000 claims description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 7
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 230000036542 oxidative stress Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 111
- 239000000523 sample Substances 0.000 description 38
- 239000003990 capacitor Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 8
- 239000000203 mixture Substances 0.000 description 6
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 5
- 238000000004 low energy electron diffraction Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 239000013074 reference sample Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 238000004574 scanning tunneling microscopy Methods 0.000 description 3
- 238000004611 spectroscopical analysis Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910006501 ZrSiO Inorganic materials 0.000 description 2
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- JSILWGOAJSWOGY-UHFFFAOYSA-N bismuth;oxosilicon Chemical compound [Bi].[Si]=O JSILWGOAJSWOGY-UHFFFAOYSA-N 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- ZYLGGWPMIDHSEZ-UHFFFAOYSA-N dimethylazanide;hafnium(4+) Chemical compound [Hf+4].C[N-]C.C[N-]C.C[N-]C.C[N-]C ZYLGGWPMIDHSEZ-UHFFFAOYSA-N 0.000 description 2
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- LCGWNWAVPULFIF-UHFFFAOYSA-N strontium barium(2+) oxygen(2-) Chemical compound [O--].[O--].[Sr++].[Ba++] LCGWNWAVPULFIF-UHFFFAOYSA-N 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021488 crystalline silicon dioxide Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
絶縁体材料として結晶酸化ケイ素ＳｉＯｘを有するシリコンオンインシュレータ層構造を含む半導体構造（２００）を形成するための方法（１００）は、真空室内に実質的に清浄な堆積表面（２０２）を有する結晶シリコン基板（２０１）を提供するステップ（１２０）と、シリコン基板を５５０から１２００、５５０から１０００、または５５０から８５０℃の範囲内の酸化温度Ｔｏまで加熱するステップ（１３０）と、シリコン基板を酸化温度に維持しながら、真空室内の１・１０−８から１・１０−４ｍｂａｒの範囲内の酸化圧力Ｐｏにより、０．１から１０００ラングミュア（Ｌ）の範囲内の酸素投与量Ｄｏで分子酸素Ｏ２を真空室内に供給するステップ（１４０）とを含み、これにより、少なくとも分子層２つ分の厚さを有する結晶酸化ケイ素層（２０４）は、結晶シリコン基層（２０３）と結晶シリコン最上位層（２０５）との間のシリコン基板内に形成される。
Description
シリコンオンインシュレータ（ＳＯＩ）構造は、ＭＯＳＦＥＴおよび他のタイプのトランジスタなどの様々なタイプの半導体デバイス、ならびに他のタイプのマイクロエレクトロニクスコンポーネントおよび回路、さらにはシリコンフォトニクスコンポーネントに対する基板および基本構成要素として使用され得る。
ＳＯＩ構造の品質は、そのような基板上に形成されるデバイスの性能にとって非常に重要な要因であり得る。多くの用途において、結晶である高品質ＳＯＩ構造は、結果として最良のデバイス性能をもたらし得る。
従来、ＳＯＩ層構造は、既存のシリコン表面の酸素イオン衝撃の後にアニーリングを行うことを含む、イオン注入によって製造されてきた。この結果、シリコン基板内に非晶質酸化ケイ素層が形成される。不利点の１つは、イオン衝撃は、酸化ケイ素より上に残っているシリコン層の品質に悪影響を及ぼすことである。
米国特許出願公開第２００６／０００３５００号明細書では、酸素の１原子層が最初に既存のシリコン表面上に自己制限的に堆積され、結晶二酸化ケイ素の１分子層を形成する方法が開示されている。その後、上に載るシリコン層が、二酸化ケイ素上にエピタキシャル成長で形成される。
この「発明の概要」は、以下の「発明を実施するための形態」でさらに説明される簡素化された形式の概念の選択を導入するために提供されている。この「発明の概要」は、特許請求の範囲の主題の鍵となる特徴または本質的特徴を明示することを意図しておらず、また特許請求の範囲の主題の範囲を制限するために使用されることも意図していない。
一態様において、絶縁体材料として結晶酸化ケイ素ＳｉＯｘを有するシリコンオンインシュレータ層構造を含む半導体構造を形成するための方法が開示される。この方法は、真空室内に実質的に清浄な堆積表面を有する結晶シリコン基板を提供するステップと、シリコン基板を５５０から１２００℃の範囲内の酸化温度Ｔｏまで加熱するステップと、基板をその酸化温度に維持しながら、真空室内の１・１０−８から１・１０−４ｍｂａｒの範囲内の酸化圧力Ｐｏにより、０．１から１０００ラングミュア（Ｌ）の範囲内の酸素投与量Ｄｏで分子酸素Ｏ２を真空室内に供給するステップとを含み、これにより、真空室内に供給される酸素の少なくとも一部は堆積表面上に吸着され、シリコン基板内に拡散し、少なくとも２分子層の厚さを有する結晶酸化ケイ素層が結晶シリコン基層と結晶シリコン最上層との間の、シリコン基板内に形成される。いくつかの実施形態において、酸化温度は、５５０から１０００℃の範囲内、または５５０から８５０℃の範囲内にあるものとしてよい。
別の態様において、絶縁体材料として結晶酸化ケイ素ＳｉＯｘを有するシリコンオンインシュレータ層構造を含む半導体構造が開示される。半導体構造は、結晶シリコン基層と、基層上に少なくとも分子層２つ分の厚さを有する結晶酸化ケイ素層と、上記の方法によって形成され得る結晶酸化ケイ素層上の結晶シリコン最上層とを含む。半導体構造は、上記の方法によって形成され得る。
付随する特徴の多くは、それが添付図面に関連して考察される次の詳細な説明の参照によってよりよく理解されるとより容易に理解されるであろう。
本発明の説明は、添付図面に照らして読まれた次の詳細な説明からよりよく理解されるであろう。
図２および図６の図面は縮尺通りでない。
添付図面に関連して以下で提示される詳細な説明は、多数の実施形態の一説明として意図されており、実施形態が構成されるか、実装されるか、または利用され得る形態のみを表すものとしては意図されていない。
以下で説明されている実施形態および例のうちの少なくともいくつかは、たとえば、絶縁体層の材料として結晶酸化ケイ素を有する高品質ＳＯＩ構造を形成するための単純な実質的に単一工程のプロセスを提供し得る。さらに、以下で説明されている実施形態および例のうちの少なくともいくつかは、たとえば、様々な半導体デバイスの一部として組み込まれるのに適している高品質ＳＯＩ層構造を提供し得る。たとえば、ＳＯＩ層構造は、半導体デバイス層をその上に堆積するための堆積表面として働き得る。
図１の方法１００は、絶縁体層の材料として結晶酸化ケイ素ＳｉＯｘを有するシリコンオンインシュレータ（ＳＯＩ）層構造を含む半導体構造を形成するために使用され得る。半導体基板は、図２の基板によるものであってよく、以下では、この方法は図１および図２の両方を参照しつつ説明される。
この方法は、動作１２０において、真空室内に実質的に清浄な堆積表面２０２を有する結晶シリコン基板２０１を提供するステップを含む。
結晶シリコン基板は、任意の適切な直径および厚さを有する平面シリコンウェハの形態をとり得る。代替的に、シリコン基板は、任意の他の適切な構成、形状、およびサイズで形成され得る。たとえば、これは、シリコンウェハから切り出されるか、またはシリコンウェハ上でエッチングされ得る。シリコン基板は自己支持構造であり得るか、またはキャリア基板もしくは支持構造上に取り付けられるか、もしくは形成される構造であってよい。シリコン基板は、シリコンから形成されていない部品、構造、および要素も組み込むより大きい構造またはアセンブリの一部であってよい。
堆積表面は、追加の材料が導入されおよび／または吸着され得るシリコン基板の表面を指す。結晶方位に関して、堆積表面は、たとえば、シリコン｛１００｝、シリコン｛１１１｝、またはシリコン｛１１０｝表面であってよい。
実質的に清浄であることは、堆積表面に自然酸化ケイ素または他のタイプの不純物原子が実質的にないことを指す。「実質的にない」は、シリコン表面上の外来原子および分子の濃度が３・１０１３ｃｍ−２を超えないことを意味する。そのような実質的に清浄な堆積表面は、予め、すなわち、この方法の前に、清浄化されて提供されるものとしてよい。代替的に、これを清浄化するステップは、図１の方法における任意選択の清浄化動作１１０によって例示されているように、この方法に含まれる。そのような清浄化するステップは、任意の適切な清浄化プロセスによって実行されてよい。
真空室は、真空室内で１・１０−４ｍｂａｒ以下、好ましくは少なくとも１・１０−８ｍｂａｒまでの、圧力を発生することができるシステムの任意の適切なタイプの真空室であってよい。シリコン基板が位置決めされるか、取り付けられ得る任意の適切なタイプのキャリアまたはホルダ部材があってよい。任意の適切なタイプの加熱および冷却システムが、そのようなキャリアまたはホルダ部材に接続され、その上に載るシリコン基板を加熱し、冷却し得る。
この方法は、動作１３０において、真空室内に用意されているシリコン基板を５５０から１２００℃の範囲内、たとえば、５５０から１０００℃、５５０から８５０℃、または５５０から７５０℃の範囲内にある酸化温度Ｔｏに加熱するステップをさらに含む。
ステップ１４０において、この方法は、基板をその酸化温度に維持しながら、１・１０−８から１・１０−４ｍｂａｒの範囲内、たとえば、１・１０−７から１・１０−８ｍｂａｒの範囲内ある酸化圧力Ｐｏにより分子酸素Ｏ２を真空室内に供給するステップをさらに含む。酸素供給は、０．１から１０００Ｌの範囲内、たとえば、５から３００Ｌの範囲内の酸素投与量が真空室内に供給されてしまうまで続けられる。
上で指定された範囲は、実際のプロセスパラメータが選択され得るパラメータ空間を定義する。したがって、この方法は、実際のプロセスパラメータ、すなわち、酸化温度、酸化圧力、および酸素投与量の異なる組合せを使用して実行され得る。たとえば、実際のプロセスパラメータは、次に示すパラメータ部分空間のうちのいずれかの中で選択され得る。Ｔｏ＝５５０から７００℃、Ｐｏ＝１・１０−７から１・１０−４ｍｂａｒ、Ｄｏ＝１０から５０Ｌ。Ｔｏ＝６５０から７００℃、Ｐｏ＝１・１０−７から１・１０−６ｍｂａｒ、Ｄｏ＝５０から１００Ｌ。Ｔｏ＝６５０から７５０℃、Ｐｏ＝１・１０−７から５・１０−７ｍｂａｒ、Ｄｏ＝５０から３００Ｌ。Ｔｏ＝７００から７５０℃、Ｐｏ＝１・１０−５から５・１０−５ｍｂａｒ、Ｄｏ＝５から５０Ｌ。Ｔｏ＝５５０から６００℃、Ｐｏ＝１・１０−７から５・１０−７ｍｂａｒ、Ｄｏ＝５から７５Ｌ。Ｔｏ＝７００から７５０℃、Ｐｏ＝５・１０−６から１・１０−５ｍｂａｒ、Ｄｏ＝１０から１００Ｌ。
酸素供給の持続時間は、たとえば、酸素圧力およびターゲットである酸素投与量に応じて、変化し得る。次いで、酸素圧力は、たとえば、真空室および酸素供給配置構成の詳細な特性の影響を受け得る。酸素投与量の正確な制御を確実にするために、分子酸素は、少なくとも０．５秒、たとえば、少なくとも約１秒、好ましくは少なくとも１０秒である酸化期間に真空室内に供給されるものとしてよい。酸化期間の長さを延ばすことで、酸素投与量の制御を改善することが可能になり得る。
シリコン基板の前記酸化圧力、酸化時間、および酸化温度で前記酸素を供給した結果、真空室内に供給される酸素は、堆積表面上に少なくとも部分的に吸着され、シリコン基板内に拡散する。その結果、少なくとも分子層２つ分の厚さを有する結晶酸化ケイ素層は、結晶シリコン基層と結晶シリコン最上位層との間のシリコン基板内に形成される。言い換えると、結晶酸化ケイ素ＳｉＯｘ層を誘電体層として有するＳＯＩ構造は、結晶シリコン最上位層の下に形成される。それによって、この方法は、たとえば、結晶シリコン最上位層を形成するために追加の堆積ステップをいっさい必要とすることなく、既存のシリコン結晶内に結晶酸化ケイ素層を形成するステップを含む。次いで、最上位層は、基層として基本的にまたはほとんど同じであるダイヤモンド立方晶系結晶構造を有し得る。「基本的に」および「ほとんど」は、結晶酸化ケイ素層がダイヤモンド立方結晶構造から逸脱した結晶構造を有し得ること、および少なくともＳｉ／ＳｉＯｘ界面に近い、シリコン最上位層の結晶構造にも何らかの効果を有し得るという事実を指す。他方において、結晶シリコン最上位層の自由表面の（２×１）＋（１×２）再構成は、その前記自由表面に近い最上位層の結晶構造に影響を及ぼす。
当技術分野において確立されている理解により、知られている方法を使用して結晶シリコンを酸化したときに、結晶内の酸素混入部位は堆積表面にある。たとえば、Ｍｉｙａｍｏｔｏら、Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ ４３、９２８７、１９９１年を参照。
しかしながら、上記の方法は、酸化パラメータの適切に選択された新規性のある組合せにより、堆積表面上に吸着された酸素がシリコン基板の表面または最上位層を通って拡散させられ、結晶酸化物が明らかに堆積表面の下にあるバルクシリコン結晶内に形成されるという驚くべき観察結果に基づく。それと同時に、シリコン基板のバルク結晶からのケイ素原子は、酸素原子がシリコン基板内に組み込まれることにより一番外側の表面に向かって拡散し得る。そのような拡散したケイ素原子は、堆積表面上に新しい構造を形成し得る。結晶酸化物ＳｉＯｘ層の結晶構造は、バルクシリコンのダイヤモンド格子と異なり得る。
図２の半導体構造２００は、シリコンオンインシュレータ（ＳＯＩ）構造を含み、図１を参照しつつ上で説明されているような方法を使用して製造され得る。その場合、図２に例示されているように、製造の出発点は、実質的に清浄な堆積表面２０２が上に載る結晶シリコン基板２０１である。半導体構造２００は、結晶シリコン基層２０３と、シリコン基層上の分子層複数分の厚さまで広がる結晶酸化ケイ素ＳｉＯｘ層２０４と、結晶酸化ケイ素層上の結晶シリコン最上位層２０５とを備える。結晶シリコン最上位層２０５は、結晶シリコン基層２０３と基本的にまたはほとんど同じであるダイヤモンド立方晶系結晶構造を有し得る。
結晶ＳｉＯｘ層の正確な厚さは異なることがあり、数ナノメートルの厚さを有することもある。図１を参照しつつ上で説明されているような方法によって形成されるときには、厚さは、たとえば、酸化温度、酸化圧力、および／または酸素投与量の影響を受け得る。厚さの選択は、ＳｉＯｘ層のバンドギャップを手直しするために使用され得る。たとえば、バンドギャップの増加は、酸化物層の有効絶縁障壁厚さの増大を有利もたらし得る。たとえば、半導体構造内のＳｉＯｘ層を通るトンネリングを調整するために、結晶ＳｉＯｘ層の厚さの適切な調整が使用されてよい。これは、以下でさらに詳しく説明される。
図１を参照しつつ上で説明されているような方法を使用して製造される半導体構造の場合、酸化ケイ素層とシリコン基層および最上層との間のシリコン−酸化ケイ素界面は、拡散により、絶対的に急激に形成される代わりに段階的であることがわかっている。この結果、有利には、酸化ケイ素層とシリコン基層との間のＳｉＯｘ／Ｓｉ界面のところに曲がったエネルギー帯が生じ、電荷キャリアを界面領域から遠ざけ、これにより、たとえば、電荷キャリアの望ましくない表面再結合が減少し得る。
図３の方法３００は、これが、結晶酸化ケイ素層の形成に関わらない可能性のある過剰な酸素を取り除くために、６５０から７５０℃の範囲内にある加熱後温度で、分子酸素の供給後に、吸着酸素を有するシリコン基板が真空室内でアニールされる追加のアニール操作３５０を含む点で図１の方法と異なる。アニーリングは、３０秒から６０分、たとえば、５から２０分の間持続し得る。真空室内ではアニーリング時に１０−８ｍｂａｒ以下の圧力が使用され得る。
アニーリングの前に、３１０または３２０から３４０の操作で形成される半導体構造は、酸化および加熱後温度より実質的に低い温度まで冷却され得る。代替的に、シリコン基板／半導体構造の温度は、酸化温度から加熱後温度まで直接的に調整され得る。酸化温度が加熱後温度に等しい場合、調整は不要である。
上で説明されている方法の実現可能性は、酸化手順の例でテストされた。
第１の例では、Ｓｉ（１００）堆積表面を有する結晶シリコン基板として使用するために５ｍｍ×１０ｍｍの矩形のＳｉサンプルがｎ型Ｓｉ（１００）ウェハから切り出された。Ｓｉサンプルは、Ｍｏから作られたサンプルホルダ上でより短いエッジを介して取り付けられ、Ｓｉサンプルを通して直流電流が送られることを可能にした。サンプルホルダは、多室真空システムの真空室内に配置されているマニピュレータ内に移送され、Ｓｉサンプルは、１１００から１２００℃の清浄化温度まで繰り返し急速加熱され、Ｓｉ（１００）堆積表面から自然酸化物および炭素汚染物質を除去した。酸素および炭素汚染物質が堆積表面から事実上取り除かれ／脱着されたことを確認するためにＸ線光電子分光法（ＸＰＳ）が使用された。さらに、低速電子線回折（ＬＥＥＤ）分析結果は、鋭い（２×１）＋（１×２）再構成が固有二重領域表面構造（ｉｎｈｅｒｅｎｔ ｄｏｕｂｌｅ−ｄｏｍａｉｎ ｓｕｒｆａｃｅ ｓｔｒｕｃｔｕｒｅ）から生じることを示した。表面清浄化の後に取り込まれた走査トンネル顕微鏡法（ＳＴＭ）画像は、大型２次元テラス上の二重領域再構成の存在を支持していた。
清浄化段階の後に、清浄なＳｉ（１００）堆積表面を有するＳｉサンプルは、リーク弁を介して真空室内に導入されたＯ２ガスを使用して、同じ真空システム内で酸化された。リーク弁を開く前に、Ｓｉサンプルの温度は６７０℃の加熱温度まで高められた。次いで、真空室内のＯ２圧力は、１・１０−７ｍｂａｒまで高められ（圧力はイオンゲージ圧計によって測定された）、Ｓｉサンプルは、５００秒間加熱温度で酸化され、その結果、５０ラングミュア（Ｌ）の酸化投与量が得られた。その後、リーク弁は閉じられ、Ｓｉ加熱は同時に停止された。
図４のＳＴＭ画像は、酸化中のＳｉサンプルの表面の発達を示している。一番上の画像では、堆積表面は、テラス状の、または段のある微小構造を有する。酸化が進行すると、酸素原子がＳｉ結晶内に組み込まれる結果、Ｓｉ原子はバルク結晶から堆積表面に拡散するものとしてよく、そこで、真ん中および一番下の画像に例示されているように、初期（２×１）二量体−行構造を有する新しいアイランドまたは行を形成し始める。
Ｓｉサンプルの酸化が完了した後も、ＳｉサンプルのＬＥＥＤ画像は、鋭い（２×１）＋（１×２）パターンを示しており、これはサンプルの一番外側の一番上の表面層が結晶シリコンから形成されたことを指示している。他方で、ＸＰＳによってサンプルから測定されたＯ１ｓ強度は、シリコン最上位層の下の、バルクシリコン結晶内に酸素原子が組み込まれることをはっきり示していた。
第２の例では、上で説明されている第１の例と同様に、Ｓｉサンプルが作製され、清浄化された。酸化は、基本的に第１の例と同様に実行されたが、酸化温度は６００℃であり、１・１０−６ｍｂａｒの酸素圧力を使用し、酸素供給時間は７５ｓであり、その結果酸素投与量は７５Ｌであった。第１の例と同様に、鋭い（２×１）＋（１×２）ＬＥＥＤパターンが観察され、Ｏ１ｓ強度がＸＰＳによって測定され、それらの酸化パラメータも有する結晶ＳＯＩ構造の形成を示した。
第３の例では、基本的に第１および第２の例と同様に、酸化は、酸化温度７００℃で、１・１０−４ｍｂａｒの酸素圧力、１ｓの酸素供給時間を使用して実行され、その結果酸素投与量は約１００から２００Ｌであった。酸化の後、サンプルのＬＥＥＤ画像は、堆積表面のところで、Ｓｉバルク結晶に組み込まれず、結晶ＳｉＯｘを形成する、過剰な酸素の存在を示す、弱い（１×１）のみを示した。次いで、サンプルは、１０分間、７００℃の加熱後温度でアニールされた。アニーリングの結果、図７ｂのものに似た、鋭い（２×１）＋（１×２）ＬＥＥＤパターンが生じ、Ｏ１ｓ強度がＸＰＳによって測定され、これも再び、結晶シリコン最上位層の下に結晶酸化ケイ素層を形成することを示した。
図５の方法５００は、図１および図３を参照しつつ上で説明されている方法のうちのいずれかに従って実行され得る酸化段階を含む。これは、真空室内に結晶シリコン基板を用意し、それを酸化温度に加熱し、分子酸素を真空室内に供給してシリコン基板を酸化させる操作５２０、５３０、５４０を含む。さらに、これは、シリコン基板の堆積表面を清浄化するステップ、およびシリコン基板をその中に形成される酸化ケイ素層とともにアニールするステップである任意選択の操作５１０、５５０のうちの一方または両方を含み得る。
さらに、この方法は、操作５６０において、シリコン最上層上にキャップ層を堆積するステップを含む。キャップ層は、たとえば、酸化物または窒化物を含むものとしてよく、また非晶質もしくは結晶質であってよい。追加の酸化物層は、たとえば、二酸化ケイ素ＳｉＯ２、酸化アルミニウムＡｌ２Ｏ３、酸化ハフニウムＨｆＯ２、または酸化チタンＴｉＯ２を含み得る。他の実施形態では、これは、たとえば、酸化ハフニウムと酸化チタンの混合組成物ＨｆＯ２−ＴｉＯ２、酸化ジルコニウムＺｒＯ２、酸化セリウムＣｅＯ２、酸化イットリウムＹ２Ｏ３、ケイ酸ジルコニウムＺｒＳｉＯ４、ケイ酸ハフニウムＨｆＳｉＯ４、酸化アルミニウムＡｌ２Ｏ３、窒素添加ハフニウムシリケートＨｆＳｉＯＮ、窒化ハフニウムケイ素、酸化ランタンＬａ２Ｏ３、酸化ビスマスケイ素Ｂｉ４Ｓｉ２Ｏ１２、酸化タンタルＴａ２Ｏ５、酸化タングステンＷＯ３、酸化ランタンアルミニウムＬａＡｌＯ３、酸化バリウムストロンチウムＢａ１−ｘＳｒｘＯ３、チタン酸鉛（ＩＩ）ＰｂＴｉＯ３、チタン酸バリウムＢａＴｉＯ３、チタン酸ストロンチウムＳｒＴｉＯ３、またはその任意の適切な混合物を含み得る。キャップ層は、たとえば、１から５００、１から４００、または３から３００ｎｍの範囲内の厚さを有し得る。
キャップ層は、たとえば、原子層堆積ＡＬＤまたは化学気相成長ＣＶＤによって堆積され得る。したがって、全体的な方法５００は、ＳＯＩ構造を形成し、その後に、たとえば、ＡＬＤもしくはＣＶＤによりその上にキャップ層を堆積するために、図１および図３を参照しつつ上で説明されている方法のいずれかによる方法を使用して実行され得る。
図６の半導体構造６００は、たとえば図５の方法５００によって製造され得る。半導体構造６００は、図２および図４を参照しつつ上で説明されている半導体構成のうちのいずれかによるものであってよいＳＯＩ組成物を含む。ＳＯＩ組成物は、結晶シリコン基層６０３と、シリコン基層上の少なくとも分子層２つ分の厚さを有する結晶酸化ケイ素ＳｉＯｘ層６０４と、結晶酸化ケイ素層上の結晶シリコン最上位層６０５とを備える。半導体構造６００は、結晶シリコン最上位層６０５上のキャップ層６０６をさらに含む。キャップ層は、たとえば、二酸化ケイ素ＳｉＯ２、酸化アルミニウムＡｌ２Ｏ３、酸化ハフニウムＨｆＯ２、または酸化チタンＴｉＯ２を含み得る。他の実施形態では、これは、たとえば、酸化ハフニウムと酸化チタンの混合組成物ＨｆＯ２−ＴｉＯ２、酸化ジルコニウムＺｒＯ２、酸化セリウムＣｅＯ２、または酸化イットリウムＹ２Ｏ３、ケイ酸ジルコニウムＺｒＳｉＯ４、ケイ酸ハフニウムＨｆＳｉＯ４、酸化アルミニウムＡｌ２Ｏ３、窒素添加ハフニウムシリケートＨｆＳｉＯＮ、窒化ハフニウムケイ素、酸化ランタンＬａ２Ｏ３、酸化ビスマスケイ素Ｂｉ４Ｓｉ２Ｏ１２、酸化タンタルＴａ２Ｏ５、酸化タングステンＷＯ３、酸化ランタンアルミニウムＬａＡｌＯ３、酸化バリウムストロンチウムＢａ１−ｘＳｒｘＯ３、チタン酸鉛（ＩＩ）ＰｂＴｉＯ３、チタン酸バリウムＢａＴｉＯ３、チタン酸ストロンチウムＳｒＴｉＯ３、またはその任意の適切な混合物を含み得る。キャップ層は、たとえば、１から５００、１から４００、または３から３００ｎｍの範囲内の厚さを有し得る。
図１、図３、および図５を参照しつつ上で説明されている方法のうちのいずれかによる方法を使用して製造される半導体構造に対して、走査型トンネル電子分光法（ＳＴＳ）によって測定可能な、半導体構造のトンネルギャップは、Ｓｉバルクサンプルの清浄な表面に比べて明らかに高いことがわかった。たとえば、ＳＴＳ分析は、１０Ｌと低い酸素投与量で６００℃の温度によりＳｉ（１００）（２×１）表面を酸化させると、結果として、トンネルギャップは清浄な非酸化Ｓｉ（１００）（２×１）基準表面のトンネルギャップの幅の４倍である幅を有することになり得ることを示した。ＳＴＳの固有の特性が調査されるべきサンプルの一番外側の原子層に対して最も敏感であるため、測定されたトンネルギャップは、ＳｉＯｘギャップを表さないと仮定してよい。この仮定は、サンプルのＳＴＭ分析によって確認されており、その表面上に酸素が存在しないことを示している。その代わりに、一番外側のＳｉ表面の下のバルク内に組み込まれた酸素は、価電子および伝導帯の曲げを引き起こし、ＳＯＩ構造を含む酸化Ｓｉサンプルの一番外側の表面層における伝導帯最小値（ＣＢＭ）と価電子帯最大値（ＶＢＭ）との間のバンドギャップを高めると仮定してよい。この効果は、図７ａに例示されている。
結晶シリコン最上層上のキャップ層を含む、図６のような半導体構造内のバンド構造上のそのようなバンド曲がりの効果は、図７ｂに例示されている。当技術分野で知られているように、結晶Ｓｉ基板上の絶縁酸化物層を有する構造では、絶縁体／Ｓｉ界面に典型的には界面欠陥がある。それらの界面欠陥は、電荷キャリアの望ましくない表面再結合を引き起こし得る。図６による構造では、バンドギャップ（およびバンド曲がり）のＳｉＯｘ誘発増加は、構造の最も欠陥が多い領域からの電荷キャリアの「反発」を、電荷キャリアを示す小さいボールと、前記反発効果を示す矢印によって図７ｂに例示されているように、引き起こし得る。
図７ａおよび図７ｂに概略が例示されている仮定された効果の存在は、アールト大学の表面再結合速度（ＳＲＶ）計測器を使用して、図６の半導体構造６００によるテストサンプル、および基準サンプルを分析することによって調査された。テストサンプルは、６００℃の酸化温度を使用して図５の方法により製造され、基準サンプルは、室温でＳｉ基板を酸化させることによって製造された。基準サンプルは、テストサンプルとして、キャップ層として働く、類似の非晶質Ａｌ２Ｏ３薄膜でキャップされた。テストサンプルは、基準サンプルよりはっきり長い寿命をもたらしたが、これは図７ａおよび図７ｂを参照しつつ上で説明されている仮定された効果を確認することでわかる。
図１から図７を参照しつつ上で説明されている例では、１つの平面堆積表面を有する平面シリコン基板、およびＳＯＩ層構造を有する平面半導体構造が説明されている。しかしながら、上で説明されている方法は、異なるように配向され、異なる結晶方位を有し得るいくつかの堆積表面を有するシリコン基板構造を酸化するためにも使用され得る。その結果、３次元ＳＯＩ層構造が形成され得る。それに対応して、図２および図６に例示されている平面半導体構造に関して上で説明されているものは、３次元ＳＯＩ層構造を有する半導体構造としても実装され得る。
図１、図３、および図５を参照しつつ上で説明されているように製造される半導体構造、さらには図２、図４、および図６を参照しつつ説明されているような半導体構造は、ＳＯＩ構造が有用である任意の種類の用途において使用されてよい。たとえば、それらの半導体構造は、半導体デバイス内の電流を誘導するように設計されている電界効果トランジスタＦＥＴ、太陽電池、および様々なコンポーネントまたは障壁構造で使用され得る。さらに、それらの半導体構造は、様々な半導体表面を不動態化するためにも潜在的に有用であることがわかっている。
結晶シリコン最上位層上にキャップ層を有する、図６に例示されているような半導体構造は、たとえば、太陽電池構造の表面不動態化および／または反射防止コーティングに、または電界効果トランジスタＦＥＴのゲートスタック内で使用されてよい。有利な表面再結合速度特性は、そのような半導体構造およびデバイスの性能を改善し得る。類似の半導体構造も、たとえば、構造の周りの周囲条件によって誘発される変化に対して、エッチングによって形成されるナノ構造などの、３次元構造を電気的および／または化学的に不動態化するために使用され得る。
第４の例では、Ｓｉサンプル基板およびＳｉ基準基板として使用するために２つの５ｍｍ×１０ｍｍの矩形の個片がｎ型Ｓｉ（１００）ウェハから切り出された。次いで、基板は、最大１１００℃の清浄化温度まで繰り返し急速加熱することによって多室真空システムの真空室の内側において真空で清浄化された。
この清浄化手順に従って、Ｓｉサンプル基板は６５０℃の加熱温度に曝され、サンプル基板の外面は１・１０−７ｍｂａｒのＯ２圧力で酸化され、その結果、酸化投与量は５０Ｌとなり、本発明によりＳＯＩ層構造を形成し、その後、酸化されたサンプル基板および基準基板の上に、水、および前駆体としてのテトラキス（ジメチルアミド）ハフニウム（ＩＶ）（ＴＤＭＡＨ）を使用して、ＡＬＤによって２５ｎｍの厚さを有するＨｆＯ２薄膜が成長させられた。
ＨｆＯ２の堆積後に、直径１００ミクロンの円形ゲート金属パッドが、１０ｎｍのクロムを、次に５０ｎｍの金を、シャドウマスクを通して、ＨｆＯ２薄膜上にスパッタリングすることによって堆積され、それぞれ半導体としてサンプル基板または基準基板を含む２つの金属酸化膜半導体（ＭＯＳ）構造、ＭＯＳキャパシタサンプルとＭＯＳキャパシタ基準とを加工した。次いで、ＭＯＳキャパシタ構造は、真空室から取り出され、導電性銀ペーストを使用してバック接点を形成することで、ＬＣＲメータに接続された。
図８は、第４の例による２つの異なるＭＯＳキャパシタ構造について測定された静電容量−電圧（Ｃ−Ｖ）曲線を示している。図８ａおよび図８ｂのＣ−Ｖ曲線は、それぞれ、ＭＯＳキャパシタサンプルおよびＭＯＳキャパシタ基準上で実施される測定に対応する。図８に基づき、ＭＯＳキャパシタ基準の、負電圧から正電圧へのシフト中に短絡条件の近くで生じる、空乏領域静電容量ステップは、ＭＯＳキャパシタサンプルの対応するステップより高く構造化される（たとえば、段付きおよび／または段階的）ことがわかる。そのような空乏領域特徴は、Ｓｉサンプル基板の内側に埋め込まれた結晶ＳｉＯｘ層によりＭＯＳキャパシタサンプルよりもＭＯＳキャパシタ基準において欠陥密度が高いことを示し得る。それに加えて、これらの結果に基づき、１１００℃の温度で実施された清浄化手順は、その結果、サンプルおよび基準基板内にバンド曲がりを引き起こし、Ｃ−Ｖ曲線の形状に影響を及ぼし得る。
第５の例において、ＭＯＳキャパシタサンプルおよびＭＯＳキャパシタ基準は、上で説明された第４の例と同様に作製されＬＣＲメータに接続された。しかしながら、第４の例とは対照的に、真空中でのサンプルおよび基準基板を清浄化するステップは、標準的なＲＣＡ清浄化手順によって置き換えられた。サンプルおよび基準基板は、バック接点を形成するために銀ペースを追加する前に４００℃の温度で追加の金属化後アニーリングにも曝された。
図９は、第５の例による２つの異なるＭＯＳキャパシタ構造について測定された静電容量−電圧（Ｃ−Ｖ）曲線を示している。図９ａおよび図９ｂのＣ−Ｖ曲線は、それぞれ、ＭＯＳキャパシタサンプルおよびＭＯＳキャパシタ基準上で実施される測定に対応する。図９ｂにおいて、基準サンプルの反転静電容量が負電圧において増加することがわかる。これは、ＭＯＳキャパシタ基準における有害な正孔反転層によって引き起こされ得る。たとえば、Ｏ’Ｃｏｎｎｏｒら、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ １１１、１２４１０４、２０１２年を参照のこと。正孔反転層は、ＨｆＯ２内の固有固定負電荷から結果として生じ得る。たとえば、Ｆｏｓｔｅｒら、Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒｓ ８９、２２５９０１、２００２年を参照のこと。ＭＯＳキャパシタ基準をスイッチオフすることを妨げる、正孔反転層は、ＳｉＯｘの固定正電荷を補償することにより、図９ａに示されているように、ＳＯＩ層構造の提供を介して除去可能であり得る。たとえば、Ｓｃｈｍｉｄｔら、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ａ ８６、１８７、２００７年を参照のこと。結晶ＳｉＯｘにおけるそのような固定正電荷は、また、半導体デバイス（たとえば、太陽電池）内の電流（たとえば、正孔に対するｐ型Ｓｉまたは拡散障壁内の誘導ｐ−ｎ接合）を導くように設計されている様々なコンポーネントまたは障壁構造内で利用可能であり得る。
本発明の主題は構造的機能および／または方法論的活動に固有の言語で説明されているが、付属の請求項で定められている本発明の主題は、上で説明された特定の機能または活動に必ずしも限られないことは理解されるであろう。むしろ、上述の特定の特徴および活動は、請求項を実施する例示的な形態として開示されている。
上で説明されている利益および利点は、一実施形態に関係し得るか、またはいくつかの実施形態に関係し得ることは理解されるであろう。これらの実施形態は、述べられた問題のいずれかもしくはすべてを解決する実施形態または述べられた利益および利点のいずれかもしくはすべてを有する実施形態に限定されない。「１つの（ａｎ）」項目への参照はそれらの項目のうちの１つまたは複数を指すとさらに理解されるであろう。
「含む、備える（ｃｏｍｐｒｉｓｉｎｇ）」という言い回しは、本明細書では、１つまたは複数の追加の特徴もしくは行為の存在を除外することなく、その後に続く特徴または行為を含むことを意味するために使用される。
請求項の実施形態は、上で説明されているものに限定されないが、更なる実施形態が請求項の範囲内に存在し得ることに留意されたい。
１００ 方法
１２０ 動作
１３０ 動作
２００ 半導体構造
２０１ 結晶シリコン基板
２０２ 堆積表面
２０３ 結晶シリコン基層
２０４ 結晶酸化ケイ素層
２０５ 結晶シリコン最上位層
３００ 方法
３５０ アニール操作
５００ 方法
５１０、５５０ 操作
５２０、５３０、５４０ 操作
５６０ 操作
６００ 半導体構造
６０３ 結晶シリコン基層
６０５ 結晶シリコン最上位層
６０６ キャップ層
１２０ 動作
１３０ 動作
２００ 半導体構造
２０１ 結晶シリコン基板
２０２ 堆積表面
２０３ 結晶シリコン基層
２０４ 結晶酸化ケイ素層
２０５ 結晶シリコン最上位層
３００ 方法
３５０ アニール操作
５００ 方法
５１０、５５０ 操作
５２０、５３０、５４０ 操作
５６０ 操作
６００ 半導体構造
６０３ 結晶シリコン基層
６０５ 結晶シリコン最上位層
６０６ キャップ層
Claims (13)
- 絶縁体材料として結晶酸化ケイ素ＳｉＯｘを有するシリコンオンインシュレータ層構造を含む半導体構造（２００）を形成するための方法（１００）であって、
真空室内に実質的に清浄な堆積表面（２０２）を有する結晶シリコン基板（２０１）を提供するステップ（１２０）と、
前記シリコン基板を５５０から１２００、５５０から１０００、または５５０から８５０℃の範囲内の酸化温度Ｔｏまで加熱するステップ（１３０）と、
前記シリコン基板を前記酸化温度に維持しながら、前記真空室内の１・１０−８から１・１０−４ｍｂａｒの範囲内の酸化圧力Ｐｏにより、０．１から１０００ラングミュアの範囲内の酸素投与量Ｄｏで分子酸素Ｏ２を前記真空室内に供給するステップ（１４０）とを含み、
これにより、前記真空室内に供給される前記酸素の少なくとも一部は前記堆積表面上に吸着され、前記シリコン基板内に拡散し、少なくとも分子層２つ分の厚さを有する結晶酸化ケイ素層（２０４）が結晶シリコン基層（２０３）と結晶シリコン最上層（２０５）との間の、前記シリコン基板内に形成される方法（１００）。 - 前記酸化温度Ｔｏは、５５０から７５０℃の範囲内にあり、前記酸化圧力Ｐｏは１・１０−７から１・１０−４ｍｂａｒの範囲内あり、前記酸素投与量Ｄｏは５から３００Ｌの範囲内にある、請求項１に記載の方法（１００）。
- 前記酸化温度、前記酸化圧力、および前記酸素投与量は、
ａ）Ｔｏ＝５５０から７００℃、Ｐｏ＝１・１０−７から１・１０−４ｍｂａｒ、Ｄｏ＝１０から５０Ｌ、
ｂ）Ｔｏ＝６５０から７００℃、Ｐｏ＝１・１０−７から１・１０−６ｍｂａｒ、Ｄｏ＝５０から１００Ｌ、
ｃ）Ｔｏ＝６５０から７５０℃、Ｐｏ＝１・１０−７から５・１０−７ｍｂａｒ、Ｄｏ＝５０から３００Ｌ、
ｄ）Ｔｏ＝７００から７５０℃、Ｐｏ＝１・１０−５から５・１０−５ｍｂａｒ、Ｄｏ＝５から５０Ｌ、
ｅ）Ｔｏ＝５５０から６００℃、Ｐｏ＝１・１０−７から５・１０−７ｍｂａｒ、Ｄｏ＝５から７５Ｌ、
ｆ）Ｔｏ＝７００から７５０℃、Ｐｏ＝５・１０−６から１・１０−５ｍｂａｒ、Ｄｏ＝１０から１００Ｌ
のうちの１つのパラメータ空間内にある、請求項２に記載の方法（１００）。 - 前記分子酸素は、少なくとも０．５秒の酸化期間に前記真空室内に供給される、請求項１から３のいずれか一項に記載の方法（１００）。
- 前記分子酸素を前記真空室内に供給する前に前記堆積表面（２０２）を、そこからあり得る自然酸化物および／または他の不純物を取り除くことによって清浄化するステップ（１１０）をさらに含む、請求項１から４のいずれか一項に記載の方法（１００）。
- 前記堆積表面（２０２）は、シリコン｛１００｝、シリコン｛１１１｝、またはシリコン｛１１０｝表面である、請求項１から５のいずれか一項に記載の方法（１００）。
- 前記結晶酸化ケイ素層内に含まれないあり得る過剰な酸素を取り除くために、３０秒から６０分、たとえば５分から２０分の間、６５０から７５０℃の範囲内の加熱後温度で、前記分子酸素を供給した後に、前記シリコン基板をアニールするステップ（３５０）をさらに含む、請求項１から６のいずれか一項に記載の方法（３００）。
- キャップ層（６０６）を前記結晶シリコン最上層（６０５）上に堆積するステップ（５６０）であって、前記キャップ層は、たとえば、二酸化ケイ素ＳｉＯ２、酸化アルミニウムＡｌ２Ｏ３、酸化ハフニウムＨｆＯ２、または酸化チタンＴｉＯ２を含む、ステップをさらに含む、請求項１から７のいずれか一項に記載の方法（５００）。
- 前記キャップ層（６０６）は、１から５００ｎｍまたは１から４００ｎｍ、たとえば、３から３００ｎｍの厚さを有するように堆積される、請求項８に記載の方法（５００）。
- 前記絶縁体材料として結晶酸化ケイ素ＳｉＯｘを有するシリコンオンインシュレータ層構造を含む半導体構造（２００）であって、
結晶シリコン基層（２０３）と、
前記シリコン基層上の、少なくとも分子層２つ分の厚さを有する、結晶酸化ケイ素層（２０４）と、
前記結晶酸化ケイ素層上の結晶シリコン最上位層（２０５）とを備える半導体構造（２００）。 - 前記結晶シリコン最上層（６０５）上にキャップ層（６０６）をさらに備え、前記キャップ層は、たとえば、二酸化ケイ素ＳｉＯ２、酸化アルミニウムＡｌ２Ｏ３、酸化ハフニウムＨｆＯ２、または酸化チタンＴｉＯ２を含む、請求項１０に記載の半導体構造（６００）。
- 前記キャップ層（６０６）は、１から５００ｎｍまたは１から４００ｎｍ、たとえば、３から３００ｎｍの厚さを有する、請求項１１に記載の半導体構造（６００）。
- 請求項１から９のいずれか一項に記載の方法を使用して形成される、請求項１０から１２のいずれか一項に記載の半導体構造（２００、６００）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20175587 | 2017-06-21 | ||
| FI20175587A FI128442B (en) | 2017-06-21 | 2017-06-21 | Silicon structure with crystalline silica |
| PCT/FI2018/050409 WO2018234620A1 (en) | 2017-06-21 | 2018-05-30 | SILICON ON CRYSTALLINE SILICON OXIDE INSULATOR |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020524893A true JP2020524893A (ja) | 2020-08-20 |
| JP7246324B2 JP7246324B2 (ja) | 2023-03-27 |
Family
ID=62636232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019563794A Active JP7246324B2 (ja) | 2017-06-21 | 2018-05-30 | 結晶酸化ケイ素を有するシリコンオンインシュレータ |
Country Status (11)
| Country | Link |
|---|---|
| US (2) | US11443977B2 (ja) |
| EP (1) | EP3642867A1 (ja) |
| JP (1) | JP7246324B2 (ja) |
| KR (1) | KR20200018399A (ja) |
| CN (1) | CN110622281B (ja) |
| AU (1) | AU2018287109B2 (ja) |
| CA (1) | CA3061845A1 (ja) |
| FI (1) | FI128442B (ja) |
| IL (1) | IL270638B2 (ja) |
| RU (1) | RU2019136331A (ja) |
| WO (1) | WO2018234620A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI128442B (en) * | 2017-06-21 | 2020-05-15 | Turun Yliopisto | Silicon structure with crystalline silica |
| FI128462B (en) * | 2019-04-26 | 2020-05-29 | Turun Yliopisto | SEMICONDUCTOR STRUCTURE AND METHOD |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255150B1 (en) * | 1997-10-23 | 2001-07-03 | Texas Instruments Incorporated | Use of crystalline SiOx barriers for Si-based resonant tunneling diodes |
| JP2001210811A (ja) * | 1999-11-17 | 2001-08-03 | Denso Corp | 半導体基板の製造方法 |
| JP2002359247A (ja) * | 2000-07-10 | 2002-12-13 | Canon Inc | 半導体部材、半導体装置およびそれらの製造方法 |
| JP2007251129A (ja) * | 2006-03-14 | 2007-09-27 | Soi Tec Silicon On Insulator Technologies Sa | 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2031254A1 (en) | 1989-12-01 | 1991-06-02 | Kenji Aoki | Doping method of barrier region in semiconductor device |
| US6146135A (en) * | 1991-08-19 | 2000-11-14 | Tadahiro Ohmi | Oxide film forming method |
| EP0614216A4 (en) | 1991-11-22 | 1994-11-30 | Tadahiro Ohmi | APPARATUS FOR FORMING AN OXIDE FILM, HOT PROCESSING APPARATUS, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF. |
| JP3156878B2 (ja) | 1992-04-30 | 2001-04-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5710436A (en) | 1994-09-27 | 1998-01-20 | Kabushiki Kaisha Toshiba | Quantum effect device |
| US6797323B1 (en) * | 1996-11-29 | 2004-09-28 | Sony Corporation | Method of forming silicon oxide layer |
| US6376337B1 (en) | 1997-11-10 | 2002-04-23 | Nanodynamics, Inc. | Epitaxial SiOx barrier/insulation layer |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6559518B1 (en) * | 1998-10-01 | 2003-05-06 | Matsushita Electric Industrial Co., Ltd. | MOS heterostructure, semiconductor device with the structure, and method for fabricating the semiconductor device |
| US6794227B2 (en) * | 2002-06-28 | 2004-09-21 | Seh America, Inc. | Method of producing an SOI wafer |
| US7422956B2 (en) * | 2004-12-08 | 2008-09-09 | Advanced Micro Devices, Inc. | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers |
| US7605095B2 (en) | 2007-02-14 | 2009-10-20 | Tokyo Electron Limited | Heat processing method and apparatus for semiconductor process |
| JP5537102B2 (ja) * | 2009-09-11 | 2014-07-02 | 株式会社東芝 | 半導体装置の製造方法 |
| CN103839947A (zh) * | 2012-11-27 | 2014-06-04 | 中国科学院微电子研究所 | 一种硅基绝缘体上硅衬底结构及其制备方法 |
| FI128442B (en) * | 2017-06-21 | 2020-05-15 | Turun Yliopisto | Silicon structure with crystalline silica |
| RU2660622C1 (ru) | 2017-09-19 | 2018-07-06 | Акционерное общество "Центральный научно-исследовательский институт "Электрон" | Пленка двуокиси кремния на кремнии и способ ее получения |
-
2017
- 2017-06-21 FI FI20175587A patent/FI128442B/en active IP Right Grant
-
2018
- 2018-05-30 KR KR1020197032252A patent/KR20200018399A/ko active IP Right Grant
- 2018-05-30 US US16/611,413 patent/US11443977B2/en active Active
- 2018-05-30 EP EP18732133.6A patent/EP3642867A1/en active Pending
- 2018-05-30 CA CA3061845A patent/CA3061845A1/en active Pending
- 2018-05-30 AU AU2018287109A patent/AU2018287109B2/en active Active
- 2018-05-30 WO PCT/FI2018/050409 patent/WO2018234620A1/en unknown
- 2018-05-30 IL IL270638A patent/IL270638B2/en unknown
- 2018-05-30 RU RU2019136331A patent/RU2019136331A/ru unknown
- 2018-05-30 JP JP2019563794A patent/JP7246324B2/ja active Active
- 2018-05-30 CN CN201880032423.8A patent/CN110622281B/zh active Active
-
2022
- 2022-09-12 US US17/931,445 patent/US11923236B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255150B1 (en) * | 1997-10-23 | 2001-07-03 | Texas Instruments Incorporated | Use of crystalline SiOx barriers for Si-based resonant tunneling diodes |
| JP2001210811A (ja) * | 1999-11-17 | 2001-08-03 | Denso Corp | 半導体基板の製造方法 |
| JP2002359247A (ja) * | 2000-07-10 | 2002-12-13 | Canon Inc | 半導体部材、半導体装置およびそれらの製造方法 |
| JP2007251129A (ja) * | 2006-03-14 | 2007-09-27 | Soi Tec Silicon On Insulator Technologies Sa | 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2018287109A1 (en) | 2019-10-31 |
| AU2018287109B2 (en) | 2023-02-16 |
| FI128442B (en) | 2020-05-15 |
| US20230005786A1 (en) | 2023-01-05 |
| EP3642867A1 (en) | 2020-04-29 |
| US11923236B2 (en) | 2024-03-05 |
| FI20175587A1 (en) | 2018-12-22 |
| JP7246324B2 (ja) | 2023-03-27 |
| IL270638B2 (en) | 2024-03-01 |
| RU2019136331A (ru) | 2021-07-21 |
| CA3061845A1 (en) | 2018-12-27 |
| CN110622281B (zh) | 2024-01-09 |
| RU2019136331A3 (ja) | 2021-09-30 |
| IL270638B1 (en) | 2023-11-01 |
| KR20200018399A (ko) | 2020-02-19 |
| FI20175587A (fi) | 2018-12-22 |
| US11443977B2 (en) | 2022-09-13 |
| IL270638A (ja) | 2020-01-30 |
| WO2018234620A1 (en) | 2018-12-27 |
| US20200105576A1 (en) | 2020-04-02 |
| CN110622281A (zh) | 2019-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11923236B2 (en) | Silicon-on-insulator with crystalline silicon oxide | |
| TWI447908B (zh) | 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體 | |
| TWI453820B (zh) | 半導體裝置及其方法 | |
| US6955973B2 (en) | Method for forming a semiconductor device | |
| US7390719B2 (en) | Method of manufacturing a semiconductor device having a dual gate structure | |
| CN103477419B (zh) | 用于通过固相扩散形成超浅掺杂区域的方法 | |
| Tak et al. | All-sputtered oxide thin-film transistors fabricated at 150° C using simultaneous ultraviolet and thermal treatment | |
| US20050181619A1 (en) | Method for forming metal oxide layer by nitric acid oxidation | |
| JP7162833B2 (ja) | 半導体装置の製造方法 | |
| US10103232B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| Ebrahimzadeh et al. | Effects of thermal vacuum nitridation of Si (100) surface via NH3 exposure | |
| JP5704546B2 (ja) | 金属電極及びこれを用いた半導体素子 | |
| CN113748490A (zh) | 半导体结构及方法 | |
| US8269311B2 (en) | Multilayer oxide on nitride on oxide structure and method for the manufacture of semiconductor devices | |
| Qingchun | Germanium MOSFETs with high-K gate dielectric and advanced source/drain structure | |
| Yousef | Amorphous metal oxide semiconductor thin film transistors for printed electronics | |
| JP2002270614A (ja) | Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法 | |
| Addepalli et al. | The electrical properties and stability of the hafnium silicate/Si 0.8 Ge 0.2 (100) interface | |
| Alexe et al. | Direct wafer bonding and layer transfer-a new approach to integration of ferroelectric oxides into silicon technology | |
| Su et al. | Influence of the Surface Pretreatment on the Electrical Properties of MgO and Al2O3 Gate Stacks grown by MBE | |
| Aguirre | Microstructure And Electrical Performance Of Sputter-Deposited Hafnium Oxide (hfo2) Thin Films | |
| McIntyre et al. | High-k dielectric processing for germanium channel MOSFETs | |
| Gunji | Nanostructured SiGe and Ge for Future Electronic Devices | |
| JP2005026494A (ja) | 化成装置、化成方法、基板の製造方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220509 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230314 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7246324 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |