CN113748490A - 半导体结构及方法 - Google Patents

半导体结构及方法 Download PDF

Info

Publication number
CN113748490A
CN113748490A CN202080031175.2A CN202080031175A CN113748490A CN 113748490 A CN113748490 A CN 113748490A CN 202080031175 A CN202080031175 A CN 202080031175A CN 113748490 A CN113748490 A CN 113748490A
Authority
CN
China
Prior art keywords
silicon
semiconductor structure
silicon substrate
silicon oxide
superstructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080031175.2A
Other languages
English (en)
Inventor
P·劳卡宁
朱哈-佩卡·莱赫蒂奥
札赫拉·杰汉沙·瑞德
米哈伊尔·库兹敏
马尔科·蓬基宁
安蒂·拉赫蒂
卡莱维·科科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Turku
Original Assignee
University of Turku
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Turku filed Critical University of Turku
Publication of CN113748490A publication Critical patent/CN113748490A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开涉及一种半导体结构(100)，包括结晶硅基底(110)，具有表面(111)，以及在该硅基底(110)的该表面(111)上的结晶氧化硅超结构(120)，该氧化硅超结构(120)具有至少两个分子层的厚度和采用伍德表示法的(1x1)平面结构。

Description

半导体结构及方法
技术领域
本公开涉及半导体结构及其形成方法。特别地，本公开涉及用于硅基半导体装置的表面钝化的氧化硅结构。
背景技术
硅是传统半导体装置中最常见的基底(substrate)材料，所述半导体装置例如晶体管、电容器、二极管、光二极管(photodiode)以及其他类型的微电子和光子组件。在所有这样的装置中，基底的界面质量是最重要的。
在传统装置中，通常通过在表面上生成一层热氧化物来钝化硅基底的表面。然而，已知的氧化方法会导致非结晶氧化硅层(amorphous silicon oxide layer)。这种氧化物层的非晶性会导致在钝化的硅表面上存在缺陷状态。这不可避免地降低了在传统钝化基底上制造的装置的性能。此外，传统的氧化过程依赖于相对较高的处理温度，这可能会降低硅基底和/或在这种基底上制造的结构的特性。鉴于这样的挑战，亟需开发与硅表面的钝化有关的新解决方案。
在US 20060003500 A1中，揭示了一种方法，其中，一个氧原子层自限地沉积在现有的硅表面上以形成结晶二氧化硅(crystalline silicon dioxide)的一个分子层。
发明内容
提供本发明内容以简化形式介绍一些概念，这些概念将在下面的具体实施例中进一步描述。本发明内容之意旨并非指出所请求保护的关键特征或必要特征，也并非用于限制所请求保护的专利范围。
根据第一方面，提供一种半导体结构。该半导体结构包括结晶硅(crystallinesilicon)基底，该结晶硅基底具有表面、以及在该硅基底的表面上的结晶氧化硅超结构(crystalline silicon oxide superstructure)，该氧化硅超结构具有至少两个分子层的厚度和采用伍德表示法(Wood’s notation)的(1x1)平面结构。
根据第二方面，提供一种形成半导体结构的方法，该半导体结构包括结晶硅基底以及在该硅基底上的结晶氧化硅超结构。该方法包括：在真空室内提供该硅基底，该硅基底具有基本上清洁的沉积表面；将该硅基底加热至100℃至530℃的氧化温度TO；以及在保持该硅基底处于该氧化温度的同时，将分子氧(O2)以1x10-8毫巴至1x10-4毫巴的氧化压力(oxidation pressure)PO和0.1至10000朗谬尔(Langmuir)的氧剂量(oxygen dose)DO供应到该真空室。
据此，该结晶氧化硅超结构形成在该沉积表面上，该氧化硅超结构具有至少两个分子层的厚度和采用伍德表示法的(1x1)平面结构。
根据第三方面，本公开涉及一种具有采用伍德表示法的(1x1)平面结构的结晶氧化硅超结构在半导体结构中用于结晶硅基底的表面钝化(passivation)的用途。
在第三方面的一实施例中，该半导体结构为根据第一方面或第一方面的任何实施例的半导体结构。特别理解到的是，根据第三方面，结晶氧化硅超结构可以使用于根据第一方面或第一方面的任何实施例的半导体结构中结晶硅基底的表面钝化。
附图说明
根据以下的具体实施例配合附图阅读，可以更好地理解本公开，其中：
图1示出了一种半导体结构的剖面图，
图2示出了形成半导体结构的一种方法，以及
图3a、图3b和图3c示出了硅样品的扫描隧穿显微镜(scanning tunnelingmicroscopy)图像。
图4a和图4b示出了另一硅样品的扫描隧穿显微镜图像。
除非有相反的明确说明，否则上述附图中的任何附图都可能未按比例绘制，因此所述附图中的任何元件都可能相对于所述附图中的其他元件以不正确的比例绘制，这是为了强调所述附图的实施例的某些结构层面。
此外，前述附图中的任何两个附图的实施例中的相应元件在所述两个附图中可以彼此不成比例，以便强调所述两个附图的实施例的某些结构层面。
具体实施方式
图1示意性地示出了了根据一实施例的半导体结构100的局部剖面图。
在本说明书中，“半导体”可以指诸如硅(Si)的材料，半导体的导电率(conductivity)介于诸如金属的导电材料的导电率与诸如多种塑料和玻璃的绝缘材料的导电率之间。半导体，例如硅，可以具有或不具有结晶结构(crystalline structure)。
在此，材料的“结晶”结构可以指所述材料的构成要素(例如原子核)形成有序的三维晶格(three-dimensional crystal lattice)。
此外，“半导体结构”可以指包括完整的、可操作的半导体组件、元件或装置的结构部分、层和/或其他元件的全部或仅一部分，所述组件、元件或装置例如晶体管(例如功率晶体管或光敏晶体管)、电容器、二极管(例如光二极管或功率二极管)、微处理器、或光子装置(例如显示器，光探测器或太阳能电池)。在仅形成此类组件、元件或装置的一部分的情况下，术语“结构”表示“用于”此类组件、元件或装置的结构，或此类组件、元件或装置的建构块件。特别地，除了半导体材料之外，半导体结构通常还可包括非半导体材料，例如导体和/或绝缘体。
在图1的实施例中，半导体结构100包括结晶硅基底110。
在整个本公开中，“基底”可以指提供表面的固体，该表面可以是平坦的或稍微弯曲的，从而可以在该表面上设置、沉积、蚀刻和/或雕刻材料。例如，基底可以包括晶圆，该晶圆包括适用于制造各种半导体结构和/或装置(例如，集成电路、太阳能电池或光探测器)的诸如硅的半导体材料。
在此，“表面”可以指广义的平面的一个有限部分，其可以具有非零的、可能取决于位置的曲率，并且较佳地可以是光滑的。此外，表面可以是连接的，即不可分割成两个不相交的子表面，或者是路径连接的。一些表面可以简单地被连接。附加地或替代地，表面可以指主体或元件的外边界的一部分。具体地，表面可以是指从特定观察方向可观察到的主体或元件的外边界的一部分，或其之一部分。
图1实施例的硅基底110具有表面111。在其他实施例中，硅基底通常可包括一表面。
图1实施例的表面111是结晶表面。在其他实施例中，硅基底可具有至少部分结晶的表面，即部分或全部结晶的表面。
在整个说明书中，“结晶表面”可以指一块结晶材料的表面，根据其具有的平移对称性(translational symmetry)，可以为该表面定义二维晶格和/或二维晶胞(unitcell)。另外地或可替代地，结晶表面可以指结晶体的表面，其可以或可以不(基本上)沿着该结晶体的主体晶格(bulk lattice)的结晶平面(crystallographic plane)延伸。
尽管硅基底110的表面111在图1中被描绘为单一线段，但是硅基底的表面通常可以包括结晶表面的任何数量及任何类型的典型特征，例如吸附原子(adatom)、台阶吸附原子(step adatom)、扭结原子(kink atom)、台阶原子(step atom)和/或表面空位(surfacevacancy)。
在图1的实施例中，半导体结构100还包括在硅基底110的表面111上的结晶氧化硅超结构120。
在本公开中，“超结构(superstructure)”可以指设置在结晶结构、部件或元件上的任何结构，例如层。此外，“层”可以指设置在表面或主体上的大致片状的元件。附加地或可替代地，层可以指代一系列迭置、覆盖或堆栈的大致片状元件的其中一个。
此外，“氧化硅”可以指包括硅和氧(O)的二元化合物。氧化硅可以指理想配比的二氧化硅(SiO2)和/或非理想配比的氧化硅(SiOx)。氧化硅可以包含或不包含微量的除硅或氧以外的元素作为杂质。
图1的实施例的氧化硅超结构120具有至少两个分子层的厚度。特别地，氧化硅超结构120具有大约3纳米(nm)的厚度。通常，氧化硅超结构的较高厚度可以减小该氧化硅超结构中的针孔密度和/或其他缺陷，而较低的厚度则可以改善包括该氧化硅超结构的半导体装置的性能。在其他实施例中，氧化硅超结构可以具有至少两个分子层的任何厚度，例如，大于或等于1纳米、2纳米或3纳米和/或小于或等于10纳米、7纳米或5纳米的厚度。
在整个说明书中，“厚度”可以指垂直于硅基底表面所测量的元件尺寸。此外，“至少两个分子层”的厚度可以指二氧化硅的结晶多形体(crystalline polymorph)的重复结构主题的至少两个单元的组合厚度，所述结晶多形体例如石英，例如ɑ石英(ɑ-quartz)。另外地或可替代地，至少两个分子层的厚度可以指大于或等于大约0.5纳米、0.7纳米或1纳米的厚度。
尽管在图1中将氧化硅超结构120示出为具有恒定的厚度，但是氧化硅超结构通常可以具有可取决于位置的、基本恒定的或恒定的厚度。
图1实施例的氧化硅超结构120具有采用伍德表示法(Wood’s notation)的(1x1)平面结构。氧化硅超结构的这种结构通常可以通过降低表面缺陷密度来改善硅基底的表面质量。在其他实施例中，氧化硅超结构通常可以具有这种结构。
如本公开所属技术领域人员所知，“伍德表示法”是一种用于以从该基底的主体晶格向量衍生的表面晶格向量来具体说明结晶基底表面上的有序超结构(例如层)的结晶结构的方法。如果超结构的微结构具有与结晶基底的对称特性相关的对称特性，则可以使用伍德表示法。
在此，“(1x1)平面结构”可以指超结构的结晶微结构，例如，具有(基本上)平行于结晶基底的表面而延伸的结晶平面的磊晶型(epitaxial-like)超结构。所述结晶平面可以具有一个晶胞，例如一个原始晶胞，其具有两个使用伍德表示法可表示为(1x1)长度的晶格向量。(1x1)平面结构可以具体地指(1x1)R0°结构。特别地，(1x1)氧化硅超结构可以指或可以不指(1x1)R0°-SiO2结构。
通常，例如，可以通过组合三种类型的标准表面表征方法来直接和肯定地验证在结晶硅基底的表面上存在(1x1)氧化硅超结构。首先，如有必要，必须暴露待检测的超结构(例如层)。然后，可以使用X射线光电子光谱法(X-ray photoelectron spectroscopy,XPS)确认该表面处存在氧化硅。在XPS之后，可以进行低能电子衍射(low-energy electrondiffraction,LEED)分析。如果LEED分析显示为(1x1)图案，则可以使用扫描隧穿显微镜(scanning tunneling microscopy,STM)。如果STM没有显示出指示干净的、未氧化的硅表面的典型重构图案(reconstruction pattern)的特征，而是图案(例如列)之间的距离类似于和/或基本等于(例如，在25％、20％或10％以内相同)结晶硅基底的表面的相关晶格常数(relevant lattice constant)，则该表面上存在(1x1)氧化硅超结构。
在图1的实施例中，半导体结构100还包括在氧化硅超结构120上的介电覆盖层130。这种覆盖层通常可以钝化氧化硅超结构，从而延长其寿命。另外地或替代地，这种覆盖层可以促进在半导体装置中利用半导体结构，例如场效应晶体管或电容器，其中需要具有足够高的厚度和/或相对介电常数(relative permittivity)的介电层。在其他实施例中，半导体结构可以包括或可以不包括在氧化硅超结构上的覆盖层。
在此，“覆盖层”可以指设置在氧化硅超结构上的一层，该覆盖层可以至少部分地覆盖该氧化硅超结构，即部分覆盖或完全覆盖该氧化硅超结构。
图1的实施例的覆盖层130可为非结晶(amorphous)。在半导体结构包括覆盖层的其他实施例中，该覆盖层可以具有任何合适的至少部分有序的结构(例如结晶、半结晶或准结晶)或无序的结构(例如非结晶)。
图1的实施例的覆盖层130可具有例如大约10纳米的厚度。较高的覆盖层厚度可以增加由该覆盖层赋予的钝化效果，而较低的厚度可以在半导体装置中提供其他有利的特征。在半导体结构包括覆盖层的其他实施例中，该覆盖层可以具有任何合适的厚度，例如大于或等于1纳米、2纳米或5纳米和/或小于或等于500纳米、250纳米或100纳米的厚度。
图1的实施例的覆盖层130可以包括具有大于或等于10的相对介电常数(κ)的介电材料。这种材料的实施例包括氧化铪(HfO2)、氧化钽(Ta2O5)、硅酸铪(HfSiO4)、二氧化钛(TiO2)、钛酸锶(SrTiO3)、钛酸钡(BaTiO3)、镧氧化铝(LaAlO3)、二氧化锆(ZrO2)、硅酸锆(ZrSiO4)、氧化铈(CeO2)、氧化钇(Y2O3)或它们的混合物。在其他实施例中，覆盖层可以包括任何合适的介电材料，例如氧化物、氮化物、氧氮化物、硅酸盐和/或钛酸盐，其可具有或不具有大于或等于10、大于或等于20或大于或等于50的相对介电常数。
应当理解，第一方面的任何前述实施例可以彼此结合使用。换言之，前述的几个实施例可以组合在一起以形成第一方面的另一实施例。
以上，主要说明了半导体结构的结构和材料方面。在下文中，将更加着重于有关形成半导体结构的方法的方面。前述的关于结构与材料方面的实现方式、定义、细节和优点，尽管有必要更改以考虑不同情况，但基本亦适用于以下说明的方法方面，反之亦然。
具体地，应当理解，根据第二方面的方法可以用于提供根据第一方面以及有关于第一方面的任何实施例的半导体结构。相应地，可以使用根据第二方面的方法来制造根据第一方面的任何实施例的任何半导体结构。
图2示出了根据一实施例的用于形成半导体结构的方法200，该半导体结构包括结晶硅基底和在该硅基底上的结晶氧化硅超结构。
在图2的实施例中，该方法200包括：在处理201，在真空室内提供该硅基底，该硅基底具有基本上清洁的沉积表面。在其他实施例中，用于形成半导体结构的方法通常可以包括提供该硅基底，而该半导体结构包括结晶硅基底和在该硅基底上的结晶氧化硅超结构。
在本说明书中，“处理”可以指一系列的一个或多个步骤，从而导致一个结果。如此，处理可以是单步骤或多步骤处理。另外，处理可以分为多个子处理，其中，该多个子处理中的各该子处理可以具有或不具有共同步骤。在此，“操作”可以指为了达到预定结果而采取的手段。
在整个本公开中，“提供”可以指将所述的元件或部件安排为可用状态，其可包括至少部分地形成、生产或制造所述的元件或部件。附加地或替代地，提供可以包括将现成的(ready-made)、预先生产或制造的元件或部件安排为可用状态。例如，提供该硅基底的处理可以包括或不包括为了形成该硅基底的基本上清洁的沉积表面而采取的一个或多个步骤。
在整个说明书中，“沉积表面”可以指硅基底的表面，其他材料可被引入和/或吸附在该表面上。关于晶体方向(crystal orientation)，沉积表面例如可以为硅{100}表面、硅{111}表面或硅{110}表面。在一些实施例中，沉积表面可以是松弛的表面和/或重构的表面，例如硅(100)(2x1)或硅(111)(7x7)表面。在一些实施例中，沉积表面可以是被吸附质封端的表面(adsorbate-terminated surface)，例如氢封端的表面，例如硅(100)(1x1)-H。
另外，“基本上清洁”的沉积表面可以指，例如，该沉积表面基本上不含任何天然氧化硅或任何其他类型的杂质原子。在此，“基本上不含”可以指硅表面上的外来原子和分子的浓度不超过3x1013cm-2。可以事先清洁的方式提供这种基本上清洁的沉积表面，即在形成半导体结构的方法之前提供这种基本上清洁的沉积表面。或者，在这种方法中可以包括对于沉积表面的清洁。这样的清洁可以通过任何适当的清洁处理施行。
在提供图2实施例的硅基底201的处理中，沉积表面可以是硅{100}表面。在其他实施例中，沉积表面例如可以是硅{100}表面、硅{111}表面或硅{110}表面。
在图2的实施例中，提供硅基底201的处理包括在供应分子氧的处理之前清洁沉积表面202以去除可能的天然氧化物和/或其他杂质的选择性处理。在其他实施例中，提供该硅基底的处理可以包括或不包括这种清洁沉积表面的处理。在某些实施例中，例如，结晶硅基底的沉积表面可以由另一方预先清洁。
图2的实施例的清洁沉积表面202的处理包括RCA清洁步骤203。这种RCA清洁步骤通常可以促进清洁沉积表面的处理和/或能够在较低温度下清洁沉积表面。在其他实施例中，清洁沉积表面的处理可以包括或不包括RCA清洁步骤。
在此，“RCA清洁操作”可以指将沉积表面暴露于SC-1水溶液和/或SC-2水溶液的清洁步骤，该SC-1水溶液包含水(H2O)、过氧化氢(H2O2)和氢氧化铵(NH4OH)，该SC-2水溶液包含H2O、H2O2和盐酸(HCl)。在RCA清洁步骤中，在SC-1浸入和/或SC-2浸入后，通过将该沉积表面浸入氢氟酸(HF)水溶液中和/或将该沉积表面暴露于氢氟酸蒸气，可以从沉积表面剥离或不剥离氧化硅。这种氢氟酸处理通常可以在较低的处理温度下高效率地去除氧化硅杂质。
图2实施例的清洁沉积表面202的处理，在RCA清洁步骤203之后，还包括预退火(pre-annealing)步骤204。在预退火步骤204中，该结晶硅基底在200℃至300℃的范围内的预退火温度(TA)和在小于或等于1x10-4毫巴(mbar)的预退火压力(PA)中进行退火持续一预退火时段，该预退火时段的预退火时长tA大于或等于1分钟。这样的预退火步骤可以减小硅基底的沉积表面上的缺陷密度。特别地，可以通过用于金属化样品的足够低的TA来实现这种缺陷密度的降低。在其他实施例中，清洁沉积表面的处理可以包括或不包括这样的预退火步骤。在清洁沉积表面的处理包括这样的预退火步骤的实施例中，可以在或可以不在氢气(H2)或氧气(O2)环境下使结晶硅基底退火。在一些实施例中，清洁沉积表面的处理可以包括采用与图2实施例的预退火步骤204的TA、PA和tA不同的TA、PA和/或tA的预退火步骤。在这些实施例中，例如可采用在210℃至290℃、220℃至280℃、或230℃至270℃的范围内的TA；小于或等于1x10-5毫巴、1x10-6毫巴、或1x10-7毫巴的PA；和/或大于或等于5分钟、10分钟、或30分钟的tA。在一些实施例中，在预退火步骤之后，清洁沉积表面的处理可以包括氢氟酸浸入和/或氢氟酸蒸气处理。
在图2的实施例中，方法200包括在处理205中将硅基底加热到100℃至530℃的氧化温度TO。这样的TO可以促使在结晶硅基底上形成结晶氧化硅超结构。特别地，这样的TO可以导致硅和/或氧核的足够低的扩散率(diffusivity)，以抑制在该硅基底内形成掩埋氧化物层。在其他实施例中，用于形成半导体结构的方法通常可以包括这样的处理，而该半导体结构包括结晶硅基底和在该硅基底上的结晶氧化硅超结构。在所述其他实施例中，可采用在100℃至530℃、150℃至520℃、200℃至500℃、250℃至480℃、300℃至460℃、或350℃至450℃的范围内的TO。
在图2的实施例中，方法200包括，在处理206中，在保持该硅基底处于TO的同时，将分子氧(O2)以1x10-8毫巴至1x10-4毫巴的氧化压力(PO)和0.1朗谬尔(Langmuir；L)至10000朗谬尔的氧剂量(oxygen dose)DO供应到该真空室。通过这种手段，可在沉积表面上形成结晶氧化硅超结构，该氧化硅超结构具有采用伍德表示法的(1x1)平面结构。在其他实施例中，用于形成半导体结构的方法通常可以包括这样的处理，而该半导体结构包括结晶硅基底和在该硅基底上的结晶氧化硅超结构。在所述其他实施例中，可采用在1x10-8毫巴至1x10-5毫巴、1x10-7毫巴至1x10-6毫巴、或5x10-7毫巴至5x10-5毫巴的范围内的PO。在所述其他实施例中，可采用在1朗谬尔至1000朗谬尔、5朗谬尔至500朗谬尔、或10朗谬尔至100朗谬尔的范围内的DO。
在图2实施例的供应分子氧的处理206中，分子氧O2被供应到该真空室中持续一氧化时段，该氧化时段的氧化时长(tO)可在0.5秒至30分钟的范围内。在其他实施例中，O2被供应到该真空室中的氧化时长可为任何合适的时长。例如，在某些实施例中，可采用在0.5秒至30分钟、30秒至15分钟、或1分钟至10分钟的范围内的tO。
在图2的实施例中，方法200还包括在氧化硅超结构上沉积介电覆盖层的选择性处理207。覆盖层的这种沉积可以至少部分地通过例如原子层沉积(atomic layerdeposition,ALD)、化学气相沉积(chemical vapor deposition,CVD)、溅镀(sputtering)和/或蒸镀(evaporation)来实现。
值得注意的是，图2的实施例的方法200用作为以小于或等于500℃的最高处理温度Tmax形成半导体结构的方法的一个特别实施例，该半导体结构包括结晶硅基底和在该硅基底上的结晶氧化硅超结构。通常，较低的Tmax可促使在需要更严格的热预算(thermalbudget)的情况下使用这种方法。特别地，较低的Tmax可抑制碳化硅(SiC)的形成，这继而可降低在处理之后在沉积表面的晶界(grain boundary)和/或错位(dislocation)的密度。另外地或可替代地，在基底上制造的某些结构，例如金属化结构，可能需要使用较低的处理温度。在其他实施例中，用于形成半导体结构的方法可以具有任何合适的Tmax，该半导体结构包括结晶硅基底和在该硅基底上的结晶氧化硅超结构，例如，小于或等于1200℃，小于或等于500℃、小于或等于480℃、小于或等于460℃、或小于或等于450℃的Tmax。
在一实施例中，一种用于形成半导体结构的方法包括与图2实施例的方法200的处理201、处理205、处理206相对应的处理，而该半导体结构包括结晶硅基底和在该硅基底上的结晶氧化硅超结构。
通常，在用于形成半导体结构的方法中，用于实现与图2实施例的方法200的处理201、处理202、处理205、处理206、处理207中的任一相对应的处理的步骤不必以固定顺序执行，而该半导体结构包括结晶硅基底和在该硅基底上的结晶氧化硅超结构。另外，一种用于形成半导体结构的方法可以包括有关图2实施例的方法200且在本文未公开的任何数量的附加处理或步骤，而该半导体结构包括结晶硅基底和在该硅基底上的结晶氧化硅超结构。
在下文中，将说明多个实施例。
在第一实施例中，从n型硅(100)晶圆切出6毫米x12毫米的矩形硅样品，以用作具有硅(100)沉积表面的结晶硅基底。硅样品通过其较短的边缘固定于由钼(Mo)制成的样品支架(sample holder)上，从而允许直流电通过硅样品。将样品支架转移到位于多腔室真空系统(multi-chamber vacuum system)的一真空室的操纵器(manipulator)中，然后将硅样品反复快速加热至1100℃至1200℃的清洁温度，以从硅(100)沉积表面去除任何天然氧化物和碳污染物。LEED分析显示，从固有的双域表面结构(inherent double-domain surfacestructure)产生了清晰的(2x1)+(1x2)重构。表面清洁后取得的STM图像支持在大型二维平台(two-dimensional terrace)上的双域重构(double-domain reconstruction)的存在。
清洁阶段之后，使用经过泄漏阀(leak valve)引入真空室的O2气体，在同一真空系统中氧化具有清洁的硅(100)沉积表面的硅样品。在打开泄漏阀之前，将硅样品的温度提高到大约450℃的氧化温度(TO)。然后，将真空室中的氧化压力(PO)增至1x10-6毫巴，可通过离子压力计(ion gauge pressure meter)测量此压力，并且将硅样品在TO氧化200秒，其所造成的氧化剂量(oxidation dose)为200朗谬尔。此后，关闭泄漏阀，并同时停止硅加热。
硅样品的氧化之后，使用XPS确认硅样品的沉积表面包含氧化硅。此外，对硅样品的LEED分析显示简单的(1x1)图案。通常，这样的结果表示在硅(100)上面形成了非结晶氧化硅层，使得(1x1)LEED衍射点从这种非结晶层下面的块状硅(100)平面产生。
然而，如图3a所示，氧化后取得的STM图像显示硅样品上存在光滑的岛状结构。与先前的XPS和LEED结果一致，在光滑岛状结构的顶部未检测到硅二聚体(Si-dimer)的列结构。取而代之的是，如图3b和图3c所示，光滑岛状结构的高分辨率STM图像显示了列结构，列间距离(inter-row distance)约为0.39纳米，其接近硅(100)晶格常数。在图3b中，这些列基本上沿着由白色双向箭头指示的方向在氧化的硅样品的表面上延伸。
总体而言，结果表明在硅样品的沉积表面上形成了磊晶型结晶氧化硅超结构，该氧化硅超结构遵循了硅基底的晶格结构。该氧化硅超结构的结晶结构遵循硅(100)(1x1)平面的周期性。如此，该氧化硅超结构具有使用伍德表示法的(1x1)平面结构。
此外，硅样品的(1x1)LEED图案比被非结晶氧化硅层覆盖的硅(100)表面的典型图案更密集，特别是在100电子伏特(eV)左右的表面敏感电子结合能(binding energy)的情况下。这种高密度的LEED图案与STM图像一致，表明形成了磊晶型结晶氧化硅超结构。
在第二实施例中，使用电阻率为3欧姆(Ωm)且直径为102毫米(4英寸)的n型浮区(float-zone,FZ)硅晶圆和p型FZ硅晶圆作为具有硅(100)沉积表面的结晶硅基底。在标准的RCA清洁步骤(包括RCA-1部分和RCA-2部分)中清洁硅晶圆的沉积表面，然后在氧气环境中以1050℃的TA进行预退火步骤。该预退火步骤导致了非结晶氧化硅层的生成，其中，在将该晶圆引入工业级超高真空(ultra-high vacuum,UHV)系统的真空室中之前，使用缓冲的氢氟酸(HF)水溶液蚀刻该非结晶氧化硅层。为了完成清洁沉积表面的处理，将硅晶圆在200℃的TA下进行预退火步骤，直到除气(outgassing)停止。
清洁处理之后，通过使用与第一实施例的氧化参数相似的氧化处理参数，通过泄漏阀将O2气体引入真空室中，以进行晶圆的氧化。这导致在晶圆的沉积表面上形成结晶氧化硅超结构。氧化之后，将晶圆冷却并转移到ALD仪器中，该仪器用于以三甲基铝(trimethylaluminium,TMA)和水作为前驱物(precursor)在氧化硅超结构上生成厚度约为20纳米的Al2O3覆盖层。
最后，采用半导体电晕氧化表征(corona oxide characterization ofsemiconductor,COCOS)技术来评估结晶硅晶圆与其上的结晶氧化硅超结构之间的界面的缺陷密度。根据这种COCOS测量的结果，该界面显示出降低的界面缺陷密度。该结果与单独载体寿命测量(separate carrier lifetime measurement)的结果一致，后者显示了具有结晶氧化硅超结构的基底的少数载体寿命(minority carrier lifetime)的增加。
在第三实施例中，从邻近的，即切下的硅(111)晶圆切出6毫米x12毫米的硅样品，以用作为结晶硅基底。使用类似于第一实施例的过程和处理参数进行硅样品的清洁和氧化，所不同的是氧化使用的TO较低，约为400℃。
邻近切割的硅(111)表面的扫描隧穿能谱法(scanning tunnelingspectroscopy,STS)显示，氧化后的表面带隙(surface band gap)约为5eV，表明在该表面上形成了氧化硅超结构。另外，如图4a和图4b所示，氧化后取得的STM图像显示存在遵循该硅基底的六边形晶格结构的列结构。
总体而言，STS和STM测量的结果表明在硅样品的邻近硅(111)表面上形成了结晶氧化硅超结构。根据此结果，氧化硅超结构的结晶结构遵循硅(111)(1x1)平面周期性。
对于本公开所属技术领域人员显而易见的是，随着技术的进步，可用各种方式来实现本发明的基本思想。因此，本发明及其实施例不限于上述实施例，而是可以在本申请专利范围内变化。
应当理解，上述的任何益处和优点都可以涉及一个实施例或可以涉及多个实施例。所述实施例不限于解决任何或全部所述的问题的实施例，或具有任何或全部所述的益处和优点的实施例。
在本说明书中，术语“包括”是指包含其后跟随的特征或动作，而不排除存在一个或多个附加特征或动作。还应理解的是，“一个”对象是指一个或多个该对象。
附图标记说明
100：半导体结构
110：硅基底
111：表面
120：氧化硅超结构
130：覆盖层
200：方法
201：提供硅基底
202：清洁沉积表面
203：RCA清洁步骤
204：预退火步骤
205：加热硅基底
206：供应分子氧
207：沉积介质覆盖层。

Claims (19)

1.一种半导体结构(100)，包括：结晶硅基底(110)，具有表面(111)；以及结晶氧化硅超结构(120)，在所述硅基底(110)的所述表面(111)上，所述氧化硅超结构(120)具有至少两个分子层的厚度和采用伍德表示法的(1x1)平面结构。
2.根据权利要求1所述的半导体结构(100)，其中，所述表面(111)为硅{100}表面、硅{111}表面或硅{110}表面。
3.根据权利要求1或2所述的半导体结构(100)，其中，所述氧化硅超结构(120)具有的厚度大于或等于1纳米、2纳米或3纳米和/或小于或等于10纳米、7纳米或5纳米。
4.根据前述权利要求任一项所述的半导体结构(100)，还包括介电覆盖层(130)，所述介电覆盖层(130)位于所述氧化硅超结构之上。
5.根据权利要求4所述的半导体结构(100)，其中，所述覆盖层(130)包括具有大于或等于10的相对介电常数κ的介电材料。
6.根据前述权利要求中任一项所述的半导体结构(100)，是通过使用权利要求7至17中任一项所述的方法形成的。
7.一种形成半导体结构的方法(200)，所述半导体结构包括结晶硅基底和在所述硅基底上的结晶氧化硅超结构，所述方法(200)包括以下处理：
在真空室中提供所述硅基底(201)，所述硅基底具有基本上清洁的沉积表面；
将所述硅基底加热至100℃至530℃的氧化温度TO(205)；以及
在保持所述硅基底处于所述氧化温度的同时，将分子氧O2以1x10-8毫巴至1x10-4毫巴的氧化压力PO和0.1朗谬尔至10000朗谬尔的氧剂量DO供应到所述真空室(206)；
其中，所述结晶氧化硅超结构在所述沉积表面上形成，所述氧化硅超结构具有至少两个分子层的厚度和采用伍德表示法的(1x1)平面结构。
8.根据权利要求7所述的方法(200)，其中，所述沉积表面为硅{100}表面、硅{111}表面或硅{110}表面。
9.根据权利要求7或8所述的方法(200)，其中，所述氧化温度TO在150℃至520℃、或200℃至500℃、或250℃至480℃、或300℃至460℃、或350℃至450℃的范围内。
10.根据权利要求7至9中任一项所述的方法(200)，其中，所述氧化压力PO在1x10-8毫巴至1x10-5毫巴、或1x10-7毫巴至1x10-6毫巴、或5x10-7毫巴至5x10-5毫巴的范围内。
11.根据权利要求7至10中任一项所述的方法(200)，其中，所述氧剂量DO在1朗谬尔至1000朗谬尔、或5朗谬尔至500朗谬尔、或10朗谬尔至100朗谬尔的范围内。
12.根据权利要求7至11中任一项所述的方法(200)，其中，所述分子氧O2被供应到所述真空室中持续一氧化时段，所述氧化时段的氧化时长tO在0.5秒至30分钟、或30秒至15分钟、或1分钟至10分钟的范围内。
13.根据权利要求7至12中任一项所述的方法(200)，其中，提供所述硅基底的处理(201)包括在供应所述分子氧的处理之前清洁所述沉积表面(202)以除去可能的天然氧化物和/或其他杂质。
14.根据权利要求13所述的方法(200)，其中，清洁所述沉积表面(202)的处理包括RCA清洁步骤(203)，以及在所述RCA清洁步骤(203)之后的预退火步骤(204)，所述预退火步骤(204)在200℃至300℃的范围内的预退火温度TA和小于或等于1x10-4毫巴的预退火压力PA中进行，所述预退火步骤持续一预退火时段，所述预退火时段的预退火时长tA大于或等于1分钟。
15.根据权利要求7至14中任一项所述的方法(200)，进一步包括在所述氧化硅超结构上沉积介电覆盖层(207)。
16.根据权利要求7至15中任一项所述的方法(200)，具有最高处理温度Tmax，所述最高处理温度Tmax小于或等于500℃、480℃、460℃、或450℃。
17.根据权利要求7至16中任一项所述的方法(200)，其中，所述半导体结构为根据权利要求1至6中任一项所述的半导体结构(100)。
18.一种具有采用伍德表示法的(1x1)平面结构的结晶氧化硅超结构在半导体结构中用于结晶硅基底的表面钝化的用途。
19.根据权利要求18所述的用途，其中，所述半导体结构为根据权利要求1至6中任一项所述的半导体结构(100)。
CN202080031175.2A 2019-04-26 2020-04-23 半导体结构及方法 Pending CN113748490A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20195341 2019-04-26
FI20195341A FI128462B (en) 2019-04-26 2019-04-26 SEMICONDUCTOR STRUCTURE AND METHOD
PCT/FI2020/050265 WO2020216992A1 (en) 2019-04-26 2020-04-23 Semiconductor structure and method

Publications (1)

Publication Number Publication Date
CN113748490A true CN113748490A (zh) 2021-12-03

Family

ID=70617141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080031175.2A Pending CN113748490A (zh) 2019-04-26 2020-04-23 半导体结构及方法

Country Status (12)

Country Link
US (1) US20220208546A1 (zh)
EP (1) EP3959743A1 (zh)
JP (1) JP2022529804A (zh)
KR (1) KR20220025710A (zh)
CN (1) CN113748490A (zh)
AU (1) AU2020260735A1 (zh)
CA (1) CA3137996A1 (zh)
FI (1) FI128462B (zh)
IL (1) IL287583A (zh)
SG (1) SG11202111651TA (zh)
TW (1) TW202104688A (zh)
WO (1) WO2020216992A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255150B1 (en) * 1997-10-23 2001-07-03 Texas Instruments Incorporated Use of crystalline SiOx barriers for Si-based resonant tunneling diodes
US6376337B1 (en) 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
US20130298984A1 (en) * 2012-05-11 2013-11-14 Nazir Pyarali KHERANI Passivation of silicon surfaces using intermediate ultra-thin silicon oxide layer and outer passivating dielectric layer
FI128442B (en) * 2017-06-21 2020-05-15 Turun Yliopisto Silicon structure with crystalline silica

Also Published As

Publication number Publication date
FI128462B (en) 2020-05-29
KR20220025710A (ko) 2022-03-03
WO2020216992A1 (en) 2020-10-29
TW202104688A (zh) 2021-02-01
EP3959743A1 (en) 2022-03-02
AU2020260735A1 (en) 2021-12-16
FI20195341A1 (en) 2020-05-29
IL287583A (en) 2021-12-01
CA3137996A1 (en) 2020-10-29
SG11202111651TA (en) 2021-11-29
JP2022529804A (ja) 2022-06-24
US20220208546A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
TWI482218B (zh) 高介電常數閘極介電材料的形成方法與半導體元件
US8766341B2 (en) Epitaxial growth of single crystalline MgO on germanium
KR20140144222A (ko) 원자층 퇴적
Soubatch et al. Structure and morphology of 4H-SiC wafer surfaces after H2-etching
US11923236B2 (en) Silicon-on-insulator with crystalline silicon oxide
US9159779B2 (en) Method of fabricating semiconductor device
KR101116166B1 (ko) 반도체 소자의 커패시터 및 그 제조 방법
CN113748490A (zh) 半导体结构及方法
Choi et al. Cleaning of Si and properties of the HfO 2–Si interface
Yu et al. Fabrication of germanium-on-insulator by low temperature direct wafer bonding
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
KR102172776B1 (ko) 누설전류를 차단한 유전체 박막의 제조방법
US8685826B2 (en) Method for manufacturing nano-crystalline silicon material from chloride chemistries for the semiconductor integrated circuits
CN118116976A (zh) 一种超低亚阈值摆幅的晶体管及其制备方法
Choi Interfacial layer engineering for advanced high-k gate dielectrics
JP2007088013A (ja) 金属酸化物薄膜の形成方法
Gunji Nanostructured SiGe and Ge for Future Electronic Devices
JPH04112520A (ja) ＧａＡｓ結晶ウェハ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination