JP2020502692A - 集積回路の設計システムおよび方法 - Google Patents
集積回路の設計システムおよび方法 Download PDFInfo
- Publication number
- JP2020502692A JP2020502692A JP2019534102A JP2019534102A JP2020502692A JP 2020502692 A JP2020502692 A JP 2020502692A JP 2019534102 A JP2019534102 A JP 2019534102A JP 2019534102 A JP2019534102 A JP 2019534102A JP 2020502692 A JP2020502692 A JP 2020502692A
- Authority
- JP
- Japan
- Prior art keywords
- component
- components
- circuit
- definition
- metadata
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/02—CAD in a network environment, e.g. collaborative CAD or distributed simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Abstract
Description
def inplane_capacitor(width, length, offset, wiring_layer):
draw_box(
-width/2,
-length/2,
width/2,
length/2,
wiring_layer) //draws plate one
draw_box(
-width/2 + offset,
-length/2+ offset,
width/2 + offset,
length/2 + offset,
wiring layer_layer) //draws plate two
def inplane_capacitor(width, length, offset, pad_width, pad_length, wiring_layer):
draw_box(
-width/2,
-length/2,
width/2,
length/2,
wiring_layer) //draws plate 1
//draw plate two, with extra pad:
draw_box(
-width/2 + offset,
-length/2+ offset,
width/2 + offset,
length/2 + offset,
wiring_layer)
draw_box(
-pad_width/2,
length/2,
pad_width/2,
length/2 + pad_length,
wiring_layer)
106 ユーザデバイス
110 集積回路の設計システム
112 設計モジュール
114 開発モジュール
120 構成要素の定義ライブラリ
122 構成要素の定義の第1のセット
124 構成要素の定義の第2のセット
130 デバイス設計ライブラリ
132 デバイス設計の第1のセット
134 デバイス設計の第2のセット
200 平面キャパシタ
202 プレート、平面電極
204 プレート、平面電極
220 平面キャパシタ
Claims (15)
- コンピュータによって実行される方法であって、前記方法が、
ユーザ入力によって、複数の構成要素の定義を生成するステップを含み、構成要素の定義が、電子回路で使用するためのディスクリート回路の構成要素を定義し、かつ構成要素メタデータを含み、前記構成要素メタデータが、
前記構成要素の定義によって定義される前記ディスクリート回路の構成要素の構成要素の種類と、
電子回路の1つまたは複数のレイヤにおける、前記ディスクリート回路の構成要素の物理的な実現のための物理的な寸法を定義するジオメトリックなパラメータ化データと、
前記構成要素の定義によって記述される前記ディスクリート回路の構成要素のバージョンレベルとを記述し、
同一のディスクリート回路の構成要素についての構成要素の定義について少なくとも2つのバージョンレベルが、前記それぞれのジオメトリックなパラメータ化データによって定義される物理的な寸法で異なっており、
前記方法が、
構成要素の定義ライブラリに前記構成要素の定義を記憶するステップを含む、
コンピュータによって実行される方法。 - 前記コンピュータによって実行される方法が、
ユーザ入力によって、デバイス設計を生成するステップをさらに含み、前記デバイス設計が、デバイスメタデータを含み、前記デバイスメタデータが、
前記構成要素の定義ライブラリに記憶される構成要素の定義から選択されるディスクリート回路の構成要素のセットであって、デバイスに含まれるディスクリート回路の構成要素のセットと、
ディスクリート回路の構成要素についての前記構成要素のバージョンレベルと、
前記デバイスに含まれる前記ディスクリート回路の構成要素のセットの回路接続を記述するネットワークリストと、
前記デバイス設計についてのバージョンレベルとを記述し、前記バージョンレベルが、ネットワークリスト、ディスクリート回路の構成要素のセット、および前記ディスクリート回路の構成要素のバージョンレベルの一意な組み合わせを定義し、
前記コンピュータによって実行される方法が、
前記デバイス設計から前記ディスクリート回路の構成要素のセットおよび前記デバイスに含まれる前記ディスクリート回路の構成要素の回路接続に基づいて、回路レイアウトを生成するステップをさらに含み、前記回路レイアウトを生成するステップが、前記バージョンレベルについて前記回路レイアウトを検証するステップを含む、
請求項1に記載のコンピュータによって実行される方法。 - 前記ディスクリート回路の構成要素の物理的な実現のための新しい物理的な寸法を定義する新しいジオメトリックなパラメータ化データを生成するために、前記ディスクリート回路の構成要素の前記物理的な実現のための物理的な寸法を定義する前記ジオメトリックなパラメータ化データを変更するとともに、変更されたジオメトリックなパラメータ化データに基づいて、前記ディスクリート回路の構成要素についての新しいバージョンレベルを生成することによって、前記デバイス設計における前記ディスクリート回路の構成要素の前記構成要素の定義のうちの1つについての前記構成要素メタデータを、ユーザ入力によって、修正するステップと、
新しい構成要素の定義として、前記修正された構成要素メタデータを記憶するステップと、
前記デバイス設計における前記構成要素の前記ディスクリート回路の構成要素の定義のうちの1つについての前記構成要素メタデータを修正したことに応じて、前記デバイス設計について新しいバージョンレベルを生成するステップと、
前記新しいバージョンレベルについて前記回路レイアウトを検証するステップとをさらに含む、
請求項2に記載の方法。 - 前記パラメータ化データが、1つまたは複数のレイヤのレイヤについて、ディスクリート回路の構成要素のそれぞれの回路素子についての素子ジオメトリを定義する、
請求項1に記載の方法。 - 前記回路素子が、導電性のトレースと、トレース間の非導電性のギャップとを含む、
請求項4に記載の方法。 - 1つまたは複数のプロセッサを含むデータ処理装置と、
前記データ処理装置とデータ通信するとともに、命令を記憶しているコンピュータ可読記憶媒体とを備えたシステムであって、前記命令が、
設計モジュールを定義し、前記設計モジュールが、前記データ処理装置によって実行されると、前記データ処理装置に以下の動作を実行させ、前記動作が、
ユーザ入力によって、複数の構成要素の定義を生成するステップを含み、各構成要素の定義が、電子回路で使用するための構成要素を定義し、かつ構成要素メタデータを含み、前記構成要素メタデータが、
前記構成要素の定義によって定義される前記構成要素の構成要素の種類と、
電子回路の1つまたは複数のレイヤにおける、前記構成要素の物理的な実現のための物理的な寸法を定義するジオメトリックなパラメータ化データと、
前記構成要素の定義によって記述される前記構成要素のバージョンレベルとを記述し、
同一の構成要素について定義する構成要素について少なくとも2つのバージョンレベルが、それぞれのジオメトリックなパラメータ化データによって定義される物理的な寸法で異なっており、
前記命令が、開発モジュールを定義し、前記開発モジュールが、前記データ処理装置によって実行されると、前記データ処理装置に以下の動作を実行させ、前記動作が、
ユーザ入力によって、デバイス設計を生成するステップを含み、前記デバイス設計が、デバイスメタデータを含み、前記デバイスメタデータが、
デバイスに含まれる構成要素のセットと、
各構成要素についての前記構成要素のバージョンレベルと、
前記構成要素のそれぞれについての、前記デバイスに含まれる前記構成要素のセットの回路接続を記述するネットワークリストと、
前記デバイス設計についてのバージョンレベルとを記述し、前記デバイス設計についての各バージョンレベルが、ネットワークリスト、構成要素のセット、および前記構成要素のバージョンレベルの一意な組み合わせを定義し、
前記動作が、
前記デバイス設計から、前記デバイスに含まれる前記構成要素のセットおよび前記構成要素の回路接続に基づいて、回路レイアウトを生成するステップを含み、前記回路レイアウトを生成するステップが、前記バージョンレベルについて前記回路レイアウトを物理的に検証するステップを含む、
システム。 - 前記設計モジュールが、以下のさらなる動作を実行し、前記さらなる動作が、
前記デバイス設計において前記構成要素のうちの1つを選択するステップと、
前記構成要素の物理的な実現のための新しい物理的な寸法を定義する新しいジオメトリックなパラメータ化データを生成するために、前記構成要素の前記物理的な実現のための物理的な寸法を定義する前記ジオメトリックなパラメータ化データを変更するとともに、変更されたジオメトリックなパラメータ化データに基づいて、前記構成要素についての新しいバージョンレベルを生成することによって、前記構成要素メタデータを、ユーザ入力によって、修正するステップと、
新しい構成要素の定義として、前記修正された構成要素メタデータを生成するステップとを含み、
前記開発モジュールが、以下のさらなる動作を実行し、前記さらなる動作が、
前記デバイス設計における前記構成要素のうちの1つについての選択、および前記新しい構成要素の定義の生成に応じて、前記デバイス設計について新しいバージョンレベルを生成するステップと、
前記新しいバージョンレベルについて前記回路レイアウトを物理的に検証するステップとを含み、
請求項6に記載のシステム。 - 前記パラメータ化データが、1つまたは複数のレイヤのそれぞれの、それぞれのレイヤについて、構成要素のそれぞれの回路素子についての素子ジオメトリを定義する、
請求項6に記載のシステム。 - 前記回路素子が、導電性のトレースと、トレース間の非導電性のギャップとを含む、
請求項8に記載のシステム。 - 前記パラメータ化データが、1つまたは複数のレイヤのそれぞれの、それぞれのレイヤについて、構成要素のそれぞれの回路素子における素子ジオメトリの互いの配置をさらに定義する、
請求項8に記載のシステム。 - コンピュータによって実行される方法であって、
データ記憶に記憶されるデバイス設計にアクセスするステップを含み、前記デバイス設計が、デバイスメタデータを含み、前記デバイスメタデータが、
デバイスに含まれる構成要素のセットと、
各構成要素についての前記構成要素のバージョンレベルとを含み、それぞれの構成要素が、構成要素の定義によって定義され、それぞれの構成要素の定義が、電子回路で使用するための構成要素を定義し、かつ構成要素メタデータを含み、前記構成要素メタデータが、
前記構成要素の定義によって定義される前記構成要素の構成要素の種類と、
電子回路の1つまたは複数のレイヤにおける、前記構成要素の物理的な実現のための物理的な寸法を定義するジオメトリックなパラメータ化データと、
前記構成要素の定義によって記述される構成要素のバージョンレベルとを記述し、
同一の構成要素を定義する構成要素について少なくとも2つのバージョンレベルが、それぞれのジオメトリックなパラメータ化データによって定義される物理的な寸法が異なっており、
前記デバイスメタデータが、
前記構成要素のそれぞれについて前記デバイスに含まれる前記構成要素のセットの回路接続を記述するネットワークリストと、
前記デバイス設計についてのバージョンレベルを記述し、各バージョンレベルが、ネットワークリスト、構成要素のセット、および前記構成要素のバージョンレベルの一意な組み合わせを定義し、
前記コンピュータによって実行される方法が、
前記構成要素の物理的な実現のための新しい物理的な寸法を定義する新しいジオメトリックなパラメータ化データを生成するために、前記構成要素の前記物理的な実現のための物理的な寸法を定義する前記ジオメトリックなパラメータ化データを変更するとともに、変更されたジオメトリックなパラメータ化データに基づいて、前記構成要素についての新しいバージョンレベルを生成することによって、選択された要素を、ユーザ入力によって、修正するステップと、
新しい構成要素の定義として、前記修正された構成要素メタデータを生成するステップと、
前記デバイス設計についての新しいバージョンレベルを生成するステップと、
前記新しいバージョンレベルについて前記回路レイアウトを物理的に検証するステップとを含む、
コンピュータによって実行される方法。 - 前記パラメータ化データが、1つまたは複数のレイヤのそれぞれの、それぞれのレイヤについて、構成要素のそれぞれの回路素子についての素子ジオメトリを定義する、
請求項11に記載の方法。 - 前記回路素子が、導電性のトレースと、トレース間の非導電性のギャップとを含む、
請求項12に記載の方法。 - 前記パラメータ化データが、1つまたは複数のレイヤのそれぞれの、それぞれのレイヤについて、構成要素のそれぞれの回路素子についての素子ジオメトリの互いの配置をさらに定義する、
請求項12に記載の方法。 - コンピュータプログラムを記憶するコンピュータ可読記憶媒体であって、前記コンピュータプログラムが、データ処理装置によって実行されると、前記データ処理装置に以下の動作を実行させる命令を含み、前記動作が、
ユーザ入力によって、複数の構成要素の定義を生成するステップを含み、各構成要素の定義が、電子回路で使用するためのディスクリート回路の構成要素を定義し、かつ構成要素メタデータを含み、前記構成要素メタデータが、
前記構成要素の定義によって定義される前記ディスクリート回路の構成要素の構成要素の種類と、
電子回路の1つまたは複数のレイヤにおける、前記ディスクリート回路の構成要素の物理的な実現のための物理的な寸法を定義するジオメトリックなパラメータ化データと、
前記構成要素の定義によって記述される前記ディスクリート回路の構成要素のバージョンレベルとを記述し、
同一のディスクリート回路の構成要素についての構成要素の定義について少なくとも2つのバージョンレベルが、それぞれのジオメトリックなパラメータ化データによって定義される物理的な寸法が異なっており、
前記動作が、
構成要素の定義ライブラリに前記構成要素の定義を記憶するステップを含む、
コンピュータ可読記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020158351A JP6968245B2 (ja) | 2016-12-23 | 2020-09-23 | 集積回路の設計システムおよび方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2016/068491 WO2018118078A1 (en) | 2016-12-23 | 2016-12-23 | Integrated circuit design system and method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020158351A Division JP6968245B2 (ja) | 2016-12-23 | 2020-09-23 | 集積回路の設計システムおよび方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020502692A true JP2020502692A (ja) | 2020-01-23 |
JP6768961B2 JP6768961B2 (ja) | 2020-10-14 |
Family
ID=57758855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019534102A Active JP6768961B2 (ja) | 2016-12-23 | 2016-12-23 | 集積回路の設計システムおよび方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US11062073B2 (ja) |
EP (2) | EP4068142A1 (ja) |
JP (1) | JP6768961B2 (ja) |
CN (1) | CN110199279B (ja) |
WO (1) | WO2018118078A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11062073B2 (en) * | 2016-12-23 | 2021-07-13 | Google Llc | Integrated circuit design system and method |
JP7249303B2 (ja) * | 2020-03-23 | 2023-03-30 | 株式会社東芝 | 演算装置及び演算方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07262254A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体集積回路の設計支援装置 |
JPH11224278A (ja) * | 1998-02-09 | 1999-08-17 | Ricoh Co Ltd | マスクパターンチェック方法 |
JP2003036280A (ja) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | 設計用データライブラリ、半導体集積回路の設計方法、及び半導体集積回路の製造方法 |
JP2003281210A (ja) * | 2002-03-26 | 2003-10-03 | Hitachi Ltd | レイアウト設計方法及びデータライブラリの提供方法 |
JP2008217651A (ja) * | 2007-03-07 | 2008-09-18 | Fujitsu Ltd | 設計支援装置、設計支援方法、およびプログラム |
US9092586B1 (en) * | 2014-05-30 | 2015-07-28 | Cadence Design Systems, Inc. | Version management mechanism for fluid guard ring PCells |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5459673A (en) * | 1990-10-29 | 1995-10-17 | Ross Technology, Inc. | Method and apparatus for optimizing electronic circuits |
US5666288A (en) * | 1995-04-21 | 1997-09-09 | Motorola, Inc. | Method and apparatus for designing an integrated circuit |
US5619420A (en) * | 1995-05-04 | 1997-04-08 | Lsi Logic Corporation | Semiconductor cell having a variable transistor width |
US7076415B1 (en) * | 1998-12-17 | 2006-07-11 | Cadence Design Systems, Inc. | System for mixed signal synthesis |
US6424959B1 (en) * | 1999-06-17 | 2002-07-23 | John R. Koza | Method and apparatus for automatic synthesis, placement and routing of complex structures |
US6813597B1 (en) * | 1999-06-18 | 2004-11-02 | Cadence Design Systems, Inc. | Mixed signal synthesis |
DE10025583A1 (de) * | 2000-05-24 | 2001-12-06 | Infineon Technologies Ag | Verfahren zur Optimierung integrierter Schaltungen, Vorrichtung zum Entwurf von Halbleitern und Programmobjekt zum Entwerfen integrierter Schaltungen |
WO2001098921A1 (en) * | 2000-06-21 | 2001-12-27 | Mentor Graphics Corp. | System for intellectual property reuse in integrated circuit design |
TW548562B (en) * | 2002-01-16 | 2003-08-21 | Springsoft Inc | Method and system for drawing layout of process testing components |
US6715136B2 (en) * | 2002-02-14 | 2004-03-30 | Infineon Technologies Ag | Method for simulating an electrical circuit, computer program product, software application, and data carrier |
US6842888B2 (en) * | 2002-04-23 | 2005-01-11 | Freescale Semiconductor, Inc. | Method and apparatus for hierarchically restructuring portions of a hierarchical database based on selected attributes |
US7441219B2 (en) * | 2003-06-24 | 2008-10-21 | National Semiconductor Corporation | Method for creating, modifying, and simulating electrical circuits over the internet |
US7844570B2 (en) * | 2004-07-09 | 2010-11-30 | Microsoft Corporation | Database generation systems and methods |
JP2009511061A (ja) | 2005-10-14 | 2009-03-19 | リージェンツ オブ ザ ユニバーシティ オブ ミネソタ | 膵臓表現型を有する細胞への非胚性幹細胞の分化 |
US7343570B2 (en) * | 2005-11-02 | 2008-03-11 | International Business Machines Corporation | Methods, systems, and media to improve manufacturability of semiconductor devices |
US7716612B1 (en) * | 2005-12-29 | 2010-05-11 | Tela Innovations, Inc. | Method and system for integrated circuit optimization by using an optimized standard-cell library |
JP2007293822A (ja) * | 2006-03-31 | 2007-11-08 | Nec Corp | Lsi設計システム、該システムに用いられるアンテナダメージ回避方法及び回避制御プログラム |
US7784013B2 (en) * | 2007-01-03 | 2010-08-24 | PDF Acquisition Corp | Method for the definition of a library of application-domain-specific logic cells |
US20080172638A1 (en) * | 2007-01-15 | 2008-07-17 | Gray Michael S | Method of optimizing hierarchical very large scale integration (vlsi) design by use of cluster-based logic cell cloning |
US8667443B2 (en) * | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
US7735036B2 (en) * | 2007-05-08 | 2010-06-08 | Cadence Design Systems, Inc. | System and method enabling circuit topology recognition with auto-interactive constraint application and smart checking |
EP2006784A1 (en) * | 2007-06-22 | 2008-12-24 | Interuniversitair Microelektronica Centrum vzw | Methods for characterization of electronic circuits under process variability effects |
US8024695B2 (en) * | 2008-02-05 | 2011-09-20 | Nangate A/S | Optimization of integrated circuit design and library |
US8896597B2 (en) * | 2008-04-14 | 2014-11-25 | Siemens Product Lifecycle Management Software Inc. | System and method for modifying geometric relationships in a solid model |
US8015517B1 (en) * | 2008-06-06 | 2011-09-06 | Nangate A/S | Library sizing |
US8266571B2 (en) * | 2008-06-10 | 2012-09-11 | Oasis Tooling, Inc. | Methods and devices for independent evaluation of cell integrity, changes and origin in chip design for production workflow |
US7512911B1 (en) * | 2008-09-04 | 2009-03-31 | International Business Machines Corporation | Method for creating a parameterized cell library dual-layered rule system for rapid technology migration |
WO2010073610A1 (ja) * | 2008-12-24 | 2010-07-01 | パナソニック株式会社 | スタンダードセル・ライブラリ及び半導体集積回路 |
US8127263B2 (en) * | 2009-02-03 | 2012-02-28 | Texas Instruments Incorporated | Improving routability of integrated circuit design without impacting the design area |
US10691860B2 (en) * | 2009-02-24 | 2020-06-23 | Rambus Inc. | Secure logic locking and configuration with camouflaged programmable micro netlists |
US8510700B2 (en) * | 2009-02-24 | 2013-08-13 | Syphermedia International, Inc. | Method and apparatus for camouflaging a standard cell based integrated circuit with micro circuits and post processing |
US8843884B1 (en) * | 2009-11-23 | 2014-09-23 | Jason Adam Koerner | Interactive graphical construction of parametric components of typical cross section frameworks |
CN102169515B (zh) * | 2010-02-26 | 2014-04-16 | 国际商业机器公司 | 一种专用集成电路中时钟树延迟时间的估计方法和系统 |
US8832629B2 (en) * | 2010-07-23 | 2014-09-09 | Freescale Semiconductor, Inc. | Method for optimising cell variant selection within a design process for an integrated circuit device |
US8584052B2 (en) * | 2010-12-22 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell layout for multiple patterning technology |
US9058450B1 (en) * | 2011-06-03 | 2015-06-16 | Nangate Inc. | Efficiently using cell libraries with a large number of cells |
US8726210B2 (en) * | 2012-03-09 | 2014-05-13 | International Business Machines Corporation | Optimizing timing critical paths by modulating systemic process variation |
US8901959B2 (en) * | 2012-03-09 | 2014-12-02 | International Business Machines Corporation | Hybrid IO cell for wirebond and C4 applications |
US8612915B1 (en) * | 2012-09-07 | 2013-12-17 | Freescale Semiconductor, Inc. | Reducing leakage in standard cells |
US8863058B2 (en) * | 2012-09-24 | 2014-10-14 | Atrenta, Inc. | Characterization based buffering and sizing for system performance optimization |
US8875071B2 (en) * | 2013-03-15 | 2014-10-28 | Lsi Corporation | Deployment of custom shift array macro cells in automated application specific integrated circuit design flow |
US10083269B2 (en) * | 2013-11-19 | 2018-09-25 | Arm Limited | Computer implemented system and method for generating a layout of a cell defining a circuit component |
US9965579B2 (en) * | 2014-04-17 | 2018-05-08 | Samsung Electronics Co., Ltd. | Method for designing and manufacturing an integrated circuit, system for carrying out the method, and system for verifying an integrated circuit |
US10002219B2 (en) * | 2015-03-25 | 2018-06-19 | Samsung Electronics Co., Ltd. | Method for placing parallel multiplier |
US9852254B2 (en) * | 2015-11-10 | 2017-12-26 | Arteris, Inc. | Automatic architecture placement guidance |
US11507064B2 (en) * | 2016-05-09 | 2022-11-22 | Strong Force Iot Portfolio 2016, Llc | Methods and systems for industrial internet of things data collection in downstream oil and gas environment |
US10503849B2 (en) * | 2016-12-15 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Circuit testing and manufacture using multiple timing libraries |
US11062073B2 (en) * | 2016-12-23 | 2021-07-13 | Google Llc | Integrated circuit design system and method |
-
2016
- 2016-12-23 US US16/470,593 patent/US11062073B2/en active Active
- 2016-12-23 CN CN201680092045.3A patent/CN110199279B/zh active Active
- 2016-12-23 WO PCT/US2016/068491 patent/WO2018118078A1/en unknown
- 2016-12-23 EP EP22175554.9A patent/EP4068142A1/en active Pending
- 2016-12-23 JP JP2019534102A patent/JP6768961B2/ja active Active
- 2016-12-23 EP EP16823537.2A patent/EP3542285B1/en active Active
-
2021
- 2021-06-07 US US17/340,825 patent/US11720733B2/en active Active
-
2023
- 2023-06-26 US US18/341,495 patent/US20240126970A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07262254A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体集積回路の設計支援装置 |
JPH11224278A (ja) * | 1998-02-09 | 1999-08-17 | Ricoh Co Ltd | マスクパターンチェック方法 |
JP2003036280A (ja) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | 設計用データライブラリ、半導体集積回路の設計方法、及び半導体集積回路の製造方法 |
JP2003281210A (ja) * | 2002-03-26 | 2003-10-03 | Hitachi Ltd | レイアウト設計方法及びデータライブラリの提供方法 |
JP2008217651A (ja) * | 2007-03-07 | 2008-09-18 | Fujitsu Ltd | 設計支援装置、設計支援方法、およびプログラム |
US9092586B1 (en) * | 2014-05-30 | 2015-07-28 | Cadence Design Systems, Inc. | Version management mechanism for fluid guard ring PCells |
Also Published As
Publication number | Publication date |
---|---|
US11720733B2 (en) | 2023-08-08 |
US20240126970A1 (en) | 2024-04-18 |
WO2018118078A1 (en) | 2018-06-28 |
JP6768961B2 (ja) | 2020-10-14 |
EP3542285B1 (en) | 2023-05-10 |
EP3542285A1 (en) | 2019-09-25 |
EP4068142A1 (en) | 2022-10-05 |
CN110199279A (zh) | 2019-09-03 |
US20190370430A1 (en) | 2019-12-05 |
US20210294955A1 (en) | 2021-09-23 |
US11062073B2 (en) | 2021-07-13 |
CN110199279B (zh) | 2023-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zheng et al. | Multidisciplinary interface model for design of mechatronic systems | |
US8516399B2 (en) | Collaborative environment for physical verification of microdevice designs | |
US20240126970A1 (en) | Integrated circuit design system and method | |
Lourenço et al. | AIDA: Layout-aware analog circuit-level sizing with in-loop layout generation | |
CN105426567B (zh) | 增量式布局分析 | |
Flach et al. | Rsyn: An extensible physical synthesis framework | |
US11042806B1 (en) | Deep learning for fixability prediction of power/ground via DRC violations | |
Söderberg et al. | Managing physical dependencies through location system design | |
US20210357314A1 (en) | Smart regression test selection for software development | |
Aquino et al. | Conceptual modelling of interaction | |
US8677300B2 (en) | Canonical signature generation for layout design data | |
US9262574B2 (en) | Voltage-related analysis of layout design data | |
US11836425B2 (en) | Engineering change orders with consideration of adversely affected constraints | |
JP6968245B2 (ja) | 集積回路の設計システムおよび方法 | |
US11467851B1 (en) | Machine learning (ML)-based static verification for derived hardware-design elements | |
US20130318487A1 (en) | Programmable Circuit Characteristics Analysis | |
US11972192B2 (en) | Superseding design rule check (DRC) rules in a DRC-correct interactive router | |
US11366672B2 (en) | Optimization of application level parallelism | |
US20220300687A1 (en) | Propagating Physical Design Information Through Logical Design Hierarchy of an Electronic Circuit | |
US20230297482A1 (en) | Managing artifact information relating to a physical system, for example improving traceability of re-baselined engineering-related information, method and system | |
US11080450B1 (en) | Calculating inductance based on a netlist | |
US20230252208A1 (en) | Transforming a logical netlist into a hierarchical parasitic netlist | |
US10789409B2 (en) | Parasitic extraction using topological shape descriptors | |
US20230072923A1 (en) | Supervised machine learning based memory and runtime prediction using design and auxiliary constructs | |
JP2007233454A (ja) | ノイズライブラリの作成方法、ノイズライブラリの作成プログラム、およびノイズライブラリの作成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20190820 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6768961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |