JP2020204690A

JP2020204690A - 電気光学装置、および電子機器

Info

Publication number: JP2020204690A
Application number: JP2019111842A
Authority: JP
Inventors: 陽平杉本; Yohei Sugimoto
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2019-06-17
Filing date: 2019-06-17
Publication date: 2020-12-24

Abstract

【課題】十分な保持容量と、高い遮光性とを備え、コンパクトな構成の電気光学装置を提供すること。【解決手段】液晶装置１００の素子基板１０は、データ線と走査線３との交差に対応して設けられたトランジスターと、画素の４辺に沿って形成されたトレンチ４と、トレンチ４の側面に沿って設けられる第１の容量電極８１ｂ，８１ｄと、トランジスターの半導体層２８が、第１の容量電極８１ｂ，８１ｄと重なるように延在して設けられた第２の容量電極２９ｂ，２９ｄとを備える。【選択図】図８Ｂ

Description

本発明は、電気光学装置、および当該電気光学装置を備えた電子機器に関する。

従来、電気光学装置の１つとして、画素電極のスイッチング素子にトランジスターを備えたアクティブ駆動型の液晶装置が知られていた。このような液晶装置をプロジェクターなどの光変調装置に用いた場合、直視型の液晶装置に比べて液晶装置への入射光が増大する。入射光の増大は、トランジスター領域における光リーク電流を誘発する。光リーク電流が発生すると、画素容量に保持している表示データが失われてしまい、ちらつきや、表示ムラといった表示不良が発生してしまう問題があった。この問題に鑑み、発明者等は、画素容量を増やす技術を提案している。

例えば、特許文献１では、プレーナー型トランジスターのドレイン端子に接続する、画素容量を増やすための付加容量構造を提案していた。詳しくは、画素の一辺に溝を形成し、溝の内壁を利用して容量構造を形成していた。また、特許文献２では、画素の角部に、画素容量を増加するための付加容量構造を形成していた。

しかし、昨今のプロジェクターの高輝度化に伴い、従来の放電ランプからレーザー光源などの固体光源化が進み、光変調装置として用いられる液晶装置には、より多くの光量の光が入射するようになっている。このため、画素容量を増やすことに加えて、トランジスターへの光の侵入を防ぐ遮光構造も必要となっている。発明者等は、特許文献３の技術も提案している。特許文献３では、トランジスターの上層に複数の付加容量構造を形成することに加えて、遮光構造も形成していた。

特開平６−６７２０７号公報特開２００７−１８７９６４号公報特開２０１５−１９７５８４号公報

しかしながら、特許文献３のように、画素容量を増やすために複数の容量構造を追加したり、遮光構造を形成することにより、構造や工程が複雑化してしまうという課題があった。特に、特許文献３における付加容量構造の形成には、１０工程以上の専用の追加工程が必要であり、コストの増加要因となっていた。

本願の電気光学装置は、第１方向に沿って延在する第１データ線と、第１方向と交差する第２方向に沿って延在する第１走査線と、第１データ線と第１走査線との交差に対応して設けられたトランジスターと、第１データ線と隣り合う第２データ線と、第１走査線と隣り合う第２走査線と、第１データ線、第２データ線、第１走査線および第２走査線に沿って延在する溝と、溝の側面に沿って設けられる第１容量電極と、トランジスターの半導体層が、第１容量電極と重なるように延在して設けられた第２容量電極とを備える。

また、第１容量電極は、溝の一方の側面に沿って設けられた第１部分と、溝の他方の側面に沿って設けられた第２部分と、第１部分と第２部分とを電気的に接続する第１接続部分と、隣りの画素に設けられた容量電極と電気的に接続される第２接続部分とを有することが好ましい。

また、第２接続部分は、平面視で第１走査線と第２走査線との間に設けられていることが好ましい。

また、第２容量電極は、溝の一方の側面に沿って設けられた第１部分と、溝の他方の側面に沿って設けられた第２部分と、半導体層が第１走査線と重なる領域から第１方向に突出するように設けられ、第１部分と第２部分とを電気的に接続する接続部分とを有することが好ましい。

また、溝は、基板に設けられていることが好ましい。

また、トランジスターのゲート電極と電気的に接続された遮光部を備え、遮光部は、半導体層の両側に設けられたコンタクトホールを介して、半導体層と基板との間に設けられた第１走査線と電気的に接続されることが好ましい。

本願の電子機器は、上記記載の電気光学装置を備えることが好ましい。

実施形態１に係る液晶装置の概略構成図。図１のＨ−Ｈ’線に沿った断面図。液晶装置の電気的な構成を示す等価回路図。素子基板の完成状態における画素態様を示す平面図。図４ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。素子基板の製造工程フローチャート図。素子基板の一工程における画素態様を示す平面図。図６ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。素子基板の一工程における画素態様を示す平面図。図７ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。素子基板の一工程における画素態様を示す平面図。図８ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。図８ＡのＣ−Ｃ’線における断面図。素子基板の一工程における画素態様を示す平面図。図９ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。素子基板の一工程における画素態様を示す平面図。図１０ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。素子基板の一工程における画素態様を示す平面図。図１１ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。実施形態２に係る素子基板の完成状態における画素態様を示す平面図。図１２ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。素子基板の一工程における画素態様を示す平面図。図１３ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。素子基板の一工程における画素態様を示す平面図。図１４ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。素子基板の一工程における画素態様を示す平面図。図１５ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。素子基板の一工程における画素態様を示す平面図。図１６ＡのＡ−Ａ’線、Ｂ−Ｂ’線における断面図。実施形態３に係る投射型表示装置の概略構成図。

以下、本発明の実施形態について、図面を参照して説明する。以下に説明する実施の形態は、本発明の一例を説明するものである。本発明は、以下の実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変形例も、本発明に含まれる。

ここで、以下の各図においては、各部材を認識可能な程度の大きさにするため、各部材の尺度を実際とは異ならせしめている。また、以下の各図において、必要に応じて、相互に直交する座標軸としてＸＹＺ軸を付し、各矢印が指す方向を＋方向とし、＋方向と反対の方向を−方向とする。なお、＋Ｚ方向を上方、−Ｚ方向を下方ということもあり、＋Ｚ方向から見ることを平面視あるいは平面的という。さらに、以下の説明において、例えば基板に対して、「基板上に」との記載は、基板の上に接して配置される場合、基板の上に他の構造物を介して配置される場合、または基板の上に一部が接して配置され、一部が他の構造物を介して配置される場合のいずれかを表すものとする。

１．実施形態１
本実施形態では、電気光学装置として、画素ごとにトランジスターとしての薄膜トランジスター（Thin Film Transistor）を備えたアクティブ駆動型の液晶装置を例に挙げて説明する。なお、以降、薄膜トランジスターをＴＦＴと略していう。この液晶装置は、例えば、後述する電子機器としての投射型表示装置において、光変調装置として好適に用いることができるものである。

１．１．液晶装置の構成
本実施形態に係る電気光学装置としての液晶装置の構成について、図１から図３を参照して説明する。図１は、実施形態１に係る電気光学装置としての液晶装置の構成を示す概略平面図である。図２は、図１のＨ−Ｈ’線に沿った液晶装置の構造を示す模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。

図１および図２に示すように、本実施形態の液晶装置１００は、素子基板１０と、素子基板１０と対向配置された対向基板２０と、素子基板１０および対向基板２０の間に挟持された液晶を含む液晶層５０と、を有している。

素子基板１０の基板１０ｓには、例えば、ガラス基板、石英基板などの基板が用いられる。対向基板２０の基板２０ｓには、例えば、ガラス基板、石英基板などの透明基板が用いられる。

素子基板１０は、平面視における形状が対向基板２０よりも大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁に沿って配置されたシール材４０を介して接合されている。素子基板１０と対向基板２０との隙間に、正または負の誘電異方性を有する液晶が封入されて、液晶層５０が設けられている。

シール材４０の内側には、マトリクス状に配列した複数の画素Ｐを含む表示領域Ｅが設けられている。シール材４０と表示領域Ｅとの間には、表示領域Ｅを取り囲んで見切り部２４が設けられている。表示領域Ｅの周囲には、表示に寄与しない、図示しないダミー画素領域が設けられている。

素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。該端子部に沿った第１辺部とシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１辺部に対向する第２辺部に沿ったシール材４０と表示領域Ｅとの間に検査回路１０３が設けられている。

第１辺部と直交し、互いに対向する第３辺部および第４辺部に沿ったシール材４０と表示領域Ｅとの間には、走査線駆動回路１０２が設けられている。また、第２辺部のシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０７が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１辺部に沿って配列した複数の外部接続端子１０４に接続されている。なお、検査回路１０３の配置は上記に限定されない。

ここで、本明細書では、第１辺部に沿った方向が±Ｘ方向となり、第１辺部と直交し、互いに対向する第３辺部および第４辺部に沿った方向が±Ｙ方向となる。また、±Ｘ方向および±Ｙ方向と直交し、素子基板１０および対向基板２０の法線方向が±Ｚ方向となる。

図２に示すように、基板１０ｓの液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５およびスイッチング素子である±Ｘ方向ＴＦＴ３０と、信号配線と、これらを被覆する配向膜１８とが設けられている。ＴＦＴ３０および画素電極１５は、画素Ｐの構成要素である。素子基板１０は、基板１０ｓ、基板１０ｓ上に設けられた画素電極１５、ＴＦＴ３０、信号配線および配向膜１８を含む。

基板２０ｓの液晶層５０側の表面には、見切り部２４と、これを被覆して成膜された絶縁層２５と、絶縁層２５を被覆して設けられた共通電極としての対向電極２１と、対向電極２１を被覆する配向膜２２とが設けられている。本実施形態における対向基板２０は、少なくとも見切り部２４、対向電極２１および配向膜２２を含む。なお、本実施形態では、共通電極を対向電極２１として対向基板２０側に配置した例を示したが、これに限定されない。

図１に示すように、見切り部２４は、表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２および検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの回路に入射する光が遮蔽されて、光の入射による回路の誤動作が防止される。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽されて、表示領域Ｅの表示において高いコントラストが確保される。

絶縁層２５は、例えば、光透過性を有する酸化シリコンなどの無機材料から成る。絶縁層２５は、見切り部２４を被覆すると共に、液晶層５０側の表面が平坦となるように設けられている。

対向電極２１は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜から成り、絶縁層２５を被覆すると共に、対向基板２０の四隅に設けられた上下導通部１０６に電気的に接続されている。上下導通部１０６は、素子基板１０側の配線に電気的に接続されている。

画素電極１５を被覆する配向膜１８、および対向電極２１を被覆する配向膜２２は、液晶装置１００の光学設計に基づいて選定される。配向膜１８，２２の形成材料としては、酸化シリコンなどの無機配向膜、ポリイミドなどの有機配向膜が挙げられる。

このような液晶装置１００は、例えば透過型であって、電圧が印加されない時の画素Ｐの透過率が、電圧印加時の透過率よりも大きいノーマリーホワイトモードや、電圧が印加されない時の画素Ｐの透過率が、電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネルにおいて、光の入射側と出射側とにそれぞれ偏光素子が光学設計に応じて配置されている。

本実施形態では、以降、配向膜１８，２２として前述した無機配向膜と、負の誘電異方性を有する液晶とを用い、ノーマリーブラックモードの光学設計が適用された例について説明する。

次に、図３を参照して、液晶装置１００の電気的な構成について説明する。図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号配線として、走査線３、データ線６、データ線６に沿って平行に配置された容量線８を、それぞれ複数有している。データ線６は、第１方向としての＋Ｙ方向に延在している。走査線３は、該第１方向と交差する第２方向としての＋Ｘ方向に延在している。なお、図３では、容量線８を±Ｙ方向に沿って延在するように示したが、これに限定されない。

Ｘ軸に沿って延在する走査線３と、Ｙ軸に沿って延在するデータ線６とで区画された領域が画素Ｐとなる。画素Ｐには、画素電極１５、ＴＦＴ３０、および２つの容量素子１６，１７が設けられている。
なお、第１方向としての±Ｙ方向に沿って延在するデータ線を第１データ線としたときに、当該第１データ線と±Ｘ方向に隣り合うデータ線を第２データ線という。また、第２方向としての±Ｘ方向に沿って延在する走査線を第１走査線としたときに、当該第１走査線と±Ｙ方向に隣り合う走査線を第２走査線という。

走査線３はＴＦＴ３０のゲートに電気的に接続され、データ線６はＴＦＴ３０のデータ線側ソースドレイン領域であるソース領域に電気的に接続されている。走査線３は、同一行に設けられたＴＦＴ３０のオン、オフを一斉に制御する機能を有している。画素電極１５は、ＴＦＴ３０の画素電極側ソースドレイン領域であるドレイン領域に電気的に接続されている。

データ線６は、上述したデータ線駆動回路１０１に電気的に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３は、上述した走査線駆動回路１０２に電気的に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。

データ線駆動回路１０１からデータ線６に供給される画像信号Ｄ１から画像信号Ｄｎは、この順番に線順次にて供給してもよく、互いに隣り合う複数のデータ線６同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３に対して、走査信号ＳＣ１から走査信号ＳＣｍを所定のタイミングでパルス的に線順次にて供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１から走査信号ＳＣｍの入力により、一定期間だけオン状態とされる。これにより、データ線６から供給される画像信号Ｄ１から画像信号Ｄｎが、所定のタイミングで画素電極１５に書き込まれる。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１から画像信号Ｄｎは、画素電極１５と、液晶層５０を介して対向配置された対向電極２１との間で一定期間保持される。

保持された画像信号Ｄ１から画像信号Ｄｎがリークするのを防止するため、画素電極１５と対向電極２１との間に設けられた液晶容量に対して、並列に容量素子１６，１７が電気的に接続されている。容量素子１６の一端は、ＴＦＴ３０のドレインに電気的に接続している。ドレインは、画素電極１５にも電気的に接続している。容量素子１６の他端は、容量線８に電気的に接続している。容量素子１６と並列接続されている容量素子１７も、同様に接続されている。

ここで、図３では図示を省略しているが、データ線６には、上述した検査回路１０３が接続されている。そのため、液晶装置１００の製造工程において、上記画像信号を検出して、液晶装置１００の動作不具合などを確認することが可能である。

１．２．素子基板の構成
図４Ａは、画素の平面図である。図４Ｂは、画素の断面図であり、詳しくは、画素を構成する素子基板の断面図である。図４Ｂでは、図４Ａにおける、Ａ−Ａ’線に沿った断面と、Ｂ−Ｂ’線に沿った断面とを並べて示している。また、図４Ｂでは、配向膜の図示を省略している。

図４Ｂに示すように、素子基板１０は、ベースとなる基板１０ｓ上に、複数の機能層を積層した構成となっている。
詳しくは、基板１０ｓ上に、走査線３を含む第１層、半導体層２８を含む第２層、ゲート電極３０ｇを含む第３層、データ線６を含む第４層、容量線８を含む第５層、画素電極１５を含む第６層の順に積層されている。
第１層と第２層との間には第１層間絶縁層５１が、第２層と第３層との間にはゲート絶縁層５３が、第３層と第４層との間には第２層間絶縁層５４が、第４層と第５層との間には第３層間絶縁層５５が、第５層と第６層との間には第４層間絶縁層５６が、それぞれ設けられている。これらにより、各層間における短絡の発生が防止される。

図４Ａにおいて、これらの機能層を構成する配線や、電極などの多くは、平面的に複数の画素Ｐを区画する非開口領域ＣＬに設けられている。非開口領域ＣＬは、±Ｘ方向に延在する走査線を含む直線部分と、±Ｙ方向に延在するデータ線を含む直線部分とが、交差して格子状となっている部分である。
ここでは、素子基板１０の断面形状を主体に説明する。配線や、電極などの平面形状については、後述の製造方法の段落で説明する。

図４Ｂに戻る。Ａ−Ａ’断面を主体に説明する。
基板１０ｓの第１層には、走査線３が設けられている。
走査線３には、遮光性および導電性を有する公知の形成材料が採用可能である。そのため、走査線３は、主に下方から半導体層２８に入射する光を遮光する機能を有している。本実施形態では、走査線３の形成材料としてタングステンシリサイドを用いる。走査線３の厚さは、特に限定されないが、例えば約１５０ｎｍである。

走査線３と第２層との間には、第１層間絶縁層５１が設けられている。第１層間絶縁層５１は、下地絶縁層であり、走査線３とＴＦＴ３０を含む半導体層２８とを絶縁する。
第１層間絶縁層５１にはシリコン系酸化膜などが採用され、具体的には、例えば酸化シリコン（None-doped Silicate Glass：ＮＳＧ）や窒化シリコンなどが挙げられる。本実施形態では、第１層間絶縁層５１の形成材料として酸化シリコンを用いる。層厚は、特に限定されないが、例えば約２００ｎｍである。なお、層厚とは、機能膜を成膜した際の膜厚と同義である。

第１層間絶縁層５１の上には、誘電層５２が設けられている。
誘電層５２の材料は、例えば、酸化ハフニウム、酸化アルミニウム、酸化シリコン、窒化シリコン、酸化タンタルなどが挙げられ、これらの膜を単層または組み合わせて用いる。本実施形態では、誘電層５２の誘電体材料として窒化シリコンを用いる。層厚は、特に限定されないが、例えば約２０ｎｍである。

誘電層５２の上には、第２層の半導体層２８が形成されている。好適例において、半導体層２８は、非晶質シリコン膜に、結晶化処理が施されたポリシリコン膜を用いている。半導体層２８には、ＬＤＤ（Lightly Doped Drain）構造によるＴＦＴ３０が形成されている。
ＴＦＴ３０には、チャネル領域３０ｃ、低濃度ソース領域、低濃度ドレイン領域、高濃度ソース領域３０ｓ、高濃度ドレイン領域３０ｄが形成されている。詳しくは、±Ｘ方向に沿って−Ｘ方向から＋Ｘ方向に向かって、高濃度ソース領域３０ｓ、低濃度ソース領域、チャネル領域３０ｃ、低濃度ドレイン領域、高濃度ドレイン領域３０ｄの順番で形成されている。なお、半導体層２８の層厚は、特に限定されないが、例えば約５０ｎｍである。

ここで、第２層から、第１層を介して基板１０ｓに向かって溝としてのトレンチ４が形成されている。トレンチ４内にも、前述の誘電層５２や半導体層２８が延在している。これらを使って、トレンチ４には、２つの容量素子１６，１７が形成されている。なお、トレンチ４、および２つの容量素子１６，１７の詳細については、後述する。

半導体層２８を被覆してゲート絶縁層５３が設けられている。ゲート絶縁層５３は、半導体層２８とゲート電極３０ｇとの間にあって、半導体層２８とゲート電極３０ｇとを絶縁する。ゲート絶縁層５３は、例えば、２種類の酸化シリコンから成る２層構造である。ゲート絶縁層５３の層厚は、特に限定されないが、例えば約７５ｎｍである。

第３層には、ＴＦＴ３０のチャネル領域３０ｃに重なるように、ゲート電極３０ｇが設けられている。ゲート電極３０ｇは、例えば、導電性のポリシリコン、金属シリサイド、金属あるいは金属化合物などを用いて形成される。本実施形態では、ゲート電極３０ｇは、導電性のポリシリコン膜とタングステンシリサイド膜との２層構造である。ゲート電極３０ｇの層厚は、特に限定されないが、例えば約１５０ｎｍである。

Ｂ−Ｂ’断面において、第３層にはコンタクトホールＣＮＴ１が形成されている。コンタクトホールＣＮＴ１は、第１層の走査線３とゲート電極３０ｇとを電気的に接続している。コンタクトホールＣＮＴ１の材質は、ゲート電極３０ｇと同じである。
また、２つのコンタクトホールＣＮＴ１の間において、第１層間絶縁層５１の上には、容量配線８１ａが形成されている。容量配線８１ａは、±Ｘ方向において隣の画素の容量素子との電気的な接続部分となる。容量配線８１ａは、例えば、導電性のポリシリコン膜から形成される。

第３層のゲート電極３０ｇ、コンタクトホールＣＮＴ１の上には、第２層間絶縁層５４が形成されている。
第２層間絶縁層５４は、例えば、ＮＳＧ膜、燐（Ｐ）を含むＰＳＧ（Phosphosilicate Glass）膜、ホウ素（Ｂ）を含むＢＳＧ（Borosilicate Glass）膜、ホウ素と燐とが含まれるＢＰＳＧ（Borophosphosilicate Glass）膜などのシリコン系酸化膜の１種類以上を用いて形成される。本実施形態では、第２層間絶縁層５４の形成材料として酸化シリコンを用いる。第２層間絶縁層５４の層厚は、特に限定されないが、例えば約４００ｎｍである。

第２層間絶縁層５４には、コンタクトホールＣＮＴ２，ＣＮＴ３が形成されている。コンタクトホールＣＮＴ２は、第２層のＴＦＴ３０の高濃度ソース領域３０ｓと、データ線６とを接続する。コンタクトホールＣＮＴ３は、ＴＦＴ３０の高濃度ドレイン領域３０ｄと中継層６１とを電気的に接続する。

第２層間絶縁層５４の上には、第４層のデータ線６、および中継層６１が形成されている。データ線６、中継層６１、およびコンタクトホールＣＮＴ２，ＣＮＴ３の形成材料としては、導電性を有する低抵抗配線材料であれば特に限定されないが、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの金属やその金属化合物が挙げられる。本実施形態では、データ線６、および中継層６１は、チタン（Ｔｉ）層、窒化チタン（ＴｉＮ）層、アルミニウム（Ａｌ）層、窒化チタン（ＴｉＮ）層が積層された４層構造である。これらの層厚は、特に限定されないが、例えば約３５０ｎｍである。

ここで、データ線６、および中継層６１は、遮光層の役割も兼ねている。Ａ−Ａ’断面に示すように、ＴＦＴ３０の±Ｘ方向における両側面にはコンタクトホールＣＮＴ２，ＣＮＴ３が壁状に立ち上っている。さらに、ＴＦＴ３０の上方にはデータ線６が庇状にゲート電極３０ｇを覆っている。このように、遮光性の高い金属層からなるデータ線６、および中継層６１でＴＦＴ３０を囲う構成とすることで、ＴＦＴ３０への迷光などの入射を防いでいる。さらに、コンタクトホールＣＮＴ１は、画素の角部に形成されるため、半導体層２８に対して、画素の開口側から斜めに入射する光を防ぐ遮光部となっている。

データ線６、中継層６１の上には、第３層間絶縁層５５が形成されている。第３層間絶縁層５５の材料は、第１層間絶縁層５１と同様である。本実施形態では、第３層間絶縁層５５に酸化シリコンを用いている。層厚は、特に限定されないが、例えば約４００ｎｍである。
第３層間絶縁層５５には、コンタクトホールＣＮＴ４が形成されている。コンタクトホールＣＮＴ４は、第４層の中継層６１と、第５層の中継層６２とを電気的に接続する。

第３層間絶縁層５５の上には、容量線８、および中継層６２が形成されている。容量線８には、共通電位が供給されており、図示を省略するが、上述した対向基板２０の上下導通部１０６と電気的に接続されている。
容量線８、および中継層６２の材料としては、データ線６と同様に、導電性を有する低抵抗配線材料であれば特に限定されないが、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの金属やその金属化合物が挙げられる。本実施形態では、チタン（Ｔｉ）層、窒化チタン（ＴｉＮ）層、アルミニウム（Ａｌ）層、窒化チタン（ＴｉＮ）層の４層構造である。層厚は、特に限定されないが、例えば約２５０ｎｍである。

容量線８、および中継層６２の上には、第４層間絶縁層５６が形成されている。第４層間絶縁層５６の材料としては、例えば、第１層間絶縁層５１と同様なシリコン系酸化膜が挙げられる。本実施形態では、酸化シリコンを用いる。層厚は、特に限定されないが、例えば約３００ｎｍである。
第４層間絶縁層５６には、コンタクトホールＣＮＴ５が形成されている。コンタクトホールＣＮＴ５は、第５層の中継層６２と、第６層の画素電極１５とを電気的に接続する。

第４層間絶縁層５６の上には、画素電極１５が形成されている。画素電極１５は、コンタクトホールＣＮＴ５、中継層６２、コンタクトホールＣＮＴ４、中継層６１、およびコンタクトホールＣＮＴ３を介して、ＴＦＴ３０の高濃度ドレイン領域３０ｄと電気的に接続する。また、画素電極１５は、トレンチ４の容量素子１６，１７の一端にも電気的に接続される。詳しくは、半導体層２８のトレンチ４方向に延在する部分が配線２９となり、容量素子１６，１７の容量電極２９ｄ，２９ｂに共通電位を供給する。なお、容量素子１６，１７の詳細は、後述する。
画素電極１５は、例えばＩＴＯやＩＺＯなどの透明導電膜を成膜した後、パターニングすることによって設けられる。本実施形態では、画素電極１５にＩＴＯを用いる。画素電極１５の層厚は、特に限定されないが、例えば約１４５ｎｍである。

図２に戻る。
画素電極１５の上には、配向膜１８が形成される。なお、図４Ｂでは図示を省略している。素子基板１０の配向膜１８、および対向基板２０の配向膜２２は、酸化シリコンなどの無機材料を、斜方向などの所定の方向から蒸着して柱状に成長させたカラムの集合体で形成している。また、液晶層５０に含まれる液晶分子は、配向膜１８，２２に対して負の誘電異方性を有している。

１．３．液晶装置の製造方法
本実施形態に係る液晶装置１００の製造方法について、図５から図１５Ａ、図１５Ｂを参照して説明する。図５は、液晶装置の製造方法のうち、素子基板の製造方法を示す工程フロー図である。図６Ａ〜図１１Ａは、素子基板の製造過程を示す平面図である。図６Ｂ〜図１１Ｂは、素子基板の製造過程を示す断面図である。各断面図では、図４Ａにおける線分Ａ−Ａ’断面、および線分Ｂ−Ｂ’断面と同じ断面を図示している。

液晶装置１００の製造方法のうち、本実施形態における特徴部を含む素子基板１０の製造方法を主体に説明する。
素子基板１０は、基本的に、ＣＶＤ（Chemical Vapor Deposition）法、フォトリソグラフィ法、スパッタリング法、エッチング法、およびＣＭＰ（Chemical. Mechanical Planarization）法など、公知の半導体プロセスで用いられる方法や、これらを組み合せることにより製造することが可能である。以下、好適な製造方法を主体に説明するが、同等な構造を形成可能で、かつ、当該構成における機能、特性を満たせれば、他の製造方法を用いても良い。

図６Ａ、図６Ｂを用いて説明する。
工程Ｓ１では、まず、基板１０ｓ上に走査線３を形成する。平面視において、走査線３は、±Ｘ方向に延在しており、隣の画素との交差部分で±Ｙ方向に突出する部位が形成されている。延在部と突出部とで十字状部が形成され、当該十字状部により、周囲の４つの画素が区画されている。走査線３の形成には、フォトリソグラフィ法によるパターニング形成を用いる。
次に、走査線３を含む第１層上に第１層間絶縁層５１をベタ状に形成する。第１層間絶縁層５１の形成には、例えば、モノシラン（ＳｉＨ₄）、２塩化シラン（ＳｉＣｌ₂Ｈ₂）、ＴＥＯＳ（Tetraethyl Orthosilicate）、アンモニアなどの処理ガスを用いた、常圧ＣＶＤ法、減圧ＣＶＤ法、またはプラズマＣＶＤ法などを用いる。

次に、リング状の溝であるトレンチ４を形成する。トレンチ４は、平面的に、画素の開口部に沿った略正方形状の四角環状をなしている。断面において、トレンチ４の深さは、走査線３よりも深く、基板１０ｓに達し、掘り込んでいる。トレンチ４の形成には、ドライエッチング法を用いる。好適例においてトレンチ４の幅は２００ｎｍ、深さは２０００ｎｍとした。
次に、第１層間絶縁層５１の上に、第１導電膜５を形成する。好適例として、第１導電膜５には、導電性のポリシリコン膜を用いている。第１導電膜５の形成には、減圧ＣＶＤ法で燐がドープされた多結晶シリコン膜を堆積した後に、燐拡散を行い、半導体中に燐原子が１×１０¹⁹個／ｃｍ³以上の濃度で含まれる様に形成する。第１導電膜５は、トレンチ４の内面にも形成される。詳しくは、トレンチ４の側面４ａ、底面４ｂ、側面４ｃにも、第１導電膜５が形成される。

図７Ａ、図７Ｂを用いて説明する。
次に、第１容量電極を構成する容量配線８１ａ，８１ｃ、および容量電極８１ｂ，８１ｄを形成する。詳しくは、容量配線８１ａ，８１ｃとなる部分にレジストを形成した後、全面をドライエッチングする。これにより、レジスト部分以外の第１導電膜５、およびトレンチ４の底面４ｂの第１導電膜５が除去されて、図７Ｂに示すように、容量配線８１ａ，８１ｃ、およびトレンチ４の溝の両側面に、容量電極８１ｂ，８１ｄが形成される。
容量配線８１ａは第２接続部分であり、平面的に隣り合う２つの画素に跨る２つの容量電極８１ｂの間を電気的に接続する。容量配線８１ｃは第１接続部分であり、容量配線８１ａをトレンチ４内まで延在するように、トレンチ４の底面に形成されており、容量電極８１ｂと容量電極８１ｄとを電気的に接続する。すなわち、容量配線８１ａ，８１ｃは、±Ｘ方向に隣り合う２つの画素に跨って２つのトレンチ４にそれぞれ設けられた容量電極８１ｂ，８１ｄを電気的に接続する。また、容量配線８１ａ，８１ｃは、平面視で隣り合う２本の走査線３の間に形成されている。

次に、誘電層５２を全面に対してベタ状に形成する。誘電層５２の形成方法には、プラズマＣＶＤ法を用いる。図７Ｂに示すように、誘電層５２は、トレンチ４の内面にも形成される。詳しくは、トレンチ４内の容量電極８１ｂ，８１ｄの上層、およびトレンチ４内の底面４ｂにも、誘電層５２が形成される。

図８Ａ、図８Ｂを用いて説明する。
工程Ｓ２では、まず、誘電層５２の上に、半導体層２８を形成する。半導体層２８は、減圧ＣＶＤ法により非晶質シリコン膜を形成した後、５５０℃以上の高温処理を施して結晶化させた多結晶膜である。平面的に、半導体層２８は、走査線３に重なるように、２つの画素に跨って±Ｘ方向に沿って延在しており、＋Ｘ側の末端がトレンチ４側に突出している。換言すれば、半導体層２８が走査線３と重なる領域から、末端で＋Ｙ方向に突出している。図８ＡのＡ−Ａ’断面は、この半導体層２８の＋Ｘ側の末端を＋Ｙ方向に切断した断面を取っており、当該断面が図８ＢのＡ−Ａ’断面に図示されている。
次に、半導体層２８を含む第２層の上にゲート絶縁層５３を形成する。ゲート絶縁層５３は、シリコンの半導体膜を熱酸化して得られる第１酸化シリコン膜を形成した後、減圧ＣＶＤ法を用いて、７００℃から９００℃の高温を印可し、第２酸化シリコン膜を形成することで、２層構成の絶縁層としている。

図８ＢのＡ−Ａ’断面に示すように、半導体層２８の端部は容量素子と電気的に接続する配線、および容量素子の電極となっている。詳しくは、トレンチ４側に突出した部分が配線２９、トレンチ４内に入りこむ接続部分が配線２９ａとなる。配線２９ａは、トレンチ４内の側面４ａに沿った容量電極２９ｂに電気的に接続している。容量電極２９ｂは、底面４ｂに沿った配線２９ｃを介して、容量電極２９ｄと電気的に接続している。

図８Ｃを交えて説明する。図８Ｃは、図８ＡのＣ−Ｃ’断面の断面図である。
ここまでの工程で、容量素子１６，１７の基本構成が完成するため、ここで容量素子１６，１７の詳細について説明する。
前述したように、配線２９、配線２９ａにより、トレンチ４内の容量電極２９ｂ、配線２９ｃ、容量電極２９ｄがＴＦＴ３０のドレインと電気的に接続するが、配線２９、配線２９ａが形成されているのは、図８Ａにおける半導体層２８の端部のみであり、トレンチ４の他の部分には形成されていない。
図８Ｃは、配線２９がない部分におけるトレンチ４の断面図であり、当該図に示すように、容量電極２９ｂ、容量電極２９ｄは、単独の電極となっている。また、トレンチ４の底面４ｂに沿った配線２９ｃは形成されていない。

トレンチ４内には、２つの容量素子１６，１７が形成されている。容量素子１６は、容量電極８１ｄと、容量電極２９ｄとの間に、誘電層５２ｄを挟持した構成である。容量電極８１ｄは、トレンチ４の深さに応じた幅を持つ帯状の電極であり、平面的には四角環状である。容量電極２９ｄも、トレンチ４の深さに応じた幅を持つ帯状の電極であり、平面的には四角環状である。
つまり、容量素子１６は、トレンチ４の四角環状の長さで、トレンチ４の深さに応じた幅を持つ、四角環状の容量素子である。容量素子１６の電荷蓄積容量は、誘電層５２の誘電率、層厚が共通である場合、容量電極８１ｄ，２９ｄの重なり面積で決まる。容量電極８１ｄ，２９ｄの重なり面積は、画素の全周と略同じ長さとなるため、画素の一辺に容量構造を形成していた従来の液晶装置よりも、電荷蓄積容量を増やすことができる。

容量素子１７は、容量電極８１ｂと、容量電極２９ｂとの間に、誘電層５２ｂを挟持した構成である。容量電極８１ｂは、トレンチ４の深さに応じた幅を持つ帯状の電極であり、平面的には四角環状である。容量電極２９ｂも、トレンチ４の深さに応じた幅を持つ帯状の電極であり、平面的には四角環状である。平面的に、容量素子１７は、容量素子１６の外周において、容量素子１７を囲う四角環状をなしている。
容量素子１６を囲って四角環状に形成された容量素子１７の長さは、容量素子１６よりも長いため、電荷蓄積容量も容量素子１６よりも大きくなる。さらに、トレンチ４内に形成された２つの容量素子１６，１７は、並列接続されているため、両者の電荷蓄積容量は加算されて、十分な電荷蓄積容量を確保できる。

ここで、図３を交えながら、容量素子１６，１７への電気的な配線態様を整理する。
容量素子１６，１７の一端に相当する容量電極２９ｂ，２９ｄは、配線２９、配線２９ａを経由して、ＴＦＴ３０のドレインと電気的に接続する。なお、容量電極２９ｂ，２９ｄは、第２容量電極の第１部分、第２部分に相当する。配線２９，２９ａ，２９ｃは、第２容量電極の接続部分に相当する。
容量素子１６，１７の他端に相当する容量電極８１ｂ，８１ｄは、第１接続部分に相当する容量配線８１ｃにより電気的に接続される。平面的に外縁の容量電極８１ｂは、第２接続部分に相当する容量配線８１ａにより、隣の画素の容量電極８１ｂと電気的に接続する。このように、容量電極８１ｂ，８１ｄは、容量配線８１ａ，８１ｃを介して±Ｘ方向に沿った画素行間において電気的に接続され、表示領域の外で共通電位に接続する。なお、容量電極８１ｂ，８１ｄは、第１容量電極の第１部分、第２部分に相当する。

図５に戻る。図９Ａ、図９Ｂを交えて説明する。
工程Ｓ３では、トランジスターとしてのＴＦＴ３０を形成する。
まず、ゲート絶縁層５３から走査線３までの間に、ドライエッチング法などにより、コンタクトホールＣＮＴ１を形成する。また、並行して、ゲート電極３０ｇを形成する。平面的に、コンタクトホールＣＮＴ１は画素の角部に形成される。ゲート電極３０ｇは、ＴＦＴ３０のチャネル領域３０ｃに重ねて形成される。
ゲート電極３０ｇ、およびコンタクトホールＣＮＴ１は、減圧ＣＶＤ法により、燐がドープされた多結晶シリコン膜を堆積して導電性のポリシリコン膜を形成した後、タングステンシリサイド膜を積層した２層構造としている。
次に、イオン注入装置によりイオン注入を行い、ＬＤＤ構造を有するＴＦＴ３０を形成する。なお、コンタクトホールＣＮＴ１は、画素の角部に形成されるため、半導体層２８に対して、画素の開口側から斜めに入射する光を防ぐ遮光部となっている。

図１０Ａ、図１０Ｂを用いて説明する。
工程Ｓ４では、遮光層としても機能するデータ線６、中継層６１を形成する。
まず、ゲート電極３０ｇ、およびコンタクトホールＣＮＴ１の上に、第２層間絶縁層５４をベタ状に形成する。形成方法は、第１層間絶縁層５１と同様である。第２層間絶縁層５４を形成した後、水素プラズマ処理を行う。
次に、第２層間絶縁層５４上から半導体層２８までの間に、ドライエッチング法などにより、コンタクトホールＣＮＴ２，３を形成する。続いて、データ線６、および中継層６１を形成する。データ線６、および中継層６１は、ＣＶＤ法や、フォトリソグラフィ法などを用いて形成する。データ線６は、±Ｙ方向に沿って延在しており、走査線３と重なる部分で−Ｘ方向に突出している。当該突出部の−Ｘ方向に、走査線３に重ねて島状の中継層６１が形成されている。

図１１Ａ、図１１Ｂを用いて説明する。
工程Ｓ５では、容量線８、中継層６２、および画素電極１５を形成する。
まず、データ線６、および中継層６１の上に、第３層間絶縁層５５をベタ状に形成する。形成方法は、第１層間絶縁層５１と同様である。第３層間絶縁層５５を形成した後、ＣＭＰ法を用いて平坦化処理を行う。
次に、第３層間絶縁層５５上から中継層６１までの間に、ドライエッチング法などにより、コンタクトホールＣＮＴ４を形成する。続いて、容量線８、および中継層６２を形成する。容量線８、および中継層６２は、ＣＶＤ法や、フォトリソグラフィ法などを用いて形成する。容量線８は、±Ｙ方向に沿って延在しており、走査線３と重なる部分で−Ｘ方向に突出している。当該突出部の−Ｘ方向に、走査線３に重ねて島状の中継層６２が形成されている。

図４Ａ、図４Ｂに戻る。
次に、容量線８、中継層６２の上に、第４層間絶縁層５６をベタ状に形成する。形成方法は、第１層間絶縁層５１と同様である。第４層間絶縁層５６を形成した後、ＣＭＰ法を用いて平坦化処理を行う。
次に、第４層間絶縁層５６上から中継層６２までの間に、ドライエッチング法などにより、コンタクトホールＣＮＴ５を形成する。
そして、第４層間絶縁層５６の上に、スパッタリング法、フォトリソ法などにより、第４層間絶縁層５６の上に、画素電極１５を形成する。

以上、述べたように、本実施形態に係る液晶装置１００、およびその製造方法によれば、以下の効果を得ることができる。

液晶装置１００は、平面的に、画素の開口部に沿った四角環状のトレンチ４内に、当該環状に沿った２つのリング状の容量素子１６，１７を備えている。さらに、ＴＦＴ３０の周囲には、複数の遮光部が形成されており、ＴＦＴ３０への光の入射を防いでいる。詳しくは、ＴＦＴ３０の下層には走査線３が設けられている。ＴＦＴ３０の±Ｘ方向の両側面にはコンタクトホールＣＮＴ２，ＣＮＴ３が壁状に立ち上っている。ＴＦＴ３０の上方にはデータ線６、中継層６１が形成されている。特に、データ線６は、庇状にゲート電極３０ｇを覆っている。その上層には、容量線８、中継層６２が形成されている。そして、画素の角部に形成されたコンタクトホールＣＮＴ１は、ＴＦＴ３０に対して、画素の開口側から斜めに入射する光を防ぐ。
よって、高輝度の光源からより多くの光量が入射しても、複数の遮光部によりＴＦＴ３０への光の入射を防止することができ、さらに、従来よりも大きい十分な付加容量を備えた液晶装置１００を提供することができる。

製造工程においては、半導体層２８を延在して配線２９として用いることで、容量素子１６，１７の電極とするなど、ＴＦＴ３０の製造工程と、容量素子１６，１７の製造工程との共通化を図っている。これにより、容量素子１６，１７を形成するための専用工程は、トレンチ４を形成する工程と、容量電極８１ｂ，８１ｄ、容量配線８１ａを形成する工程くらいであり、他の工程は、ＴＦＴ３０を含む通常の素子基板の製造工程と変わらない。さらに、遮光部の形成には、専用工程は設けられていない。
よって、付加容量構造の形成に、１０工程以上の専用の追加工程を必要としていた従来の製造方法と異なり、より少ない製造工程で同等以上の保持容量を形成可能な液晶装置１００の製造方法を提供することができる。工程数が少なくて済むため、製造コストも低減できる。

トレンチ４は、走査線３を含む第１層よりも下層に形成され、最深部は基板１０ｓに達している。平面的には、画素の開口部に沿った四角環状の溝であり、コンパクトな構成となっている。また、遮光部を構成するデータ線６、中継層６１、コンタクトホールＣＮＴ１，ＣＮＴ２，ＣＮＴ３、容量線８、および中継層６２は、第１層から第５層に掛けて高さ方向に形成されている。また、遮光部を構成する各部位は、通常の素子基板の構成部位である。
このように、画素の周縁部や、基板１０ｓを含む高さ方向のスペースを有効活用することで、２つの容量素子１６，１７を内包したトレンチ４、および遮光部という、必要最低限の構成部位により、簡素でコンパクトな構成の液晶装置１００を提供することができる。また、簡素でコンパクトな構成でありながらも、十分な保持容量と、高い遮光性とを両立している。

２．実施形態２
続いて、実施形態２の液晶装置について説明する。本実施形態の液晶装置は、実施形態１の液晶装置１００の素子基板の構成を異ならせたものである。そのため、実施形態１と同一の構成部位については、同一の符号を使用し、重複する説明は省略する。

２．１．素子基板の構成
図１２Ａは、画素の平面図であり、図４Ａと対応している。図１２Ｂは、画素の断面図であり、図４Ｂと対応している。図１２Ａ、図１２ＢにおけるＡ−Ａ’断面、Ｂ−Ｂ’断面も、図４Ａと同じ部分の断面を示している。以下、図１２Ａ、図１２Ｂを主体に、図４Ａ、図４Ｂを交えて説明する。

本実施形態の素子基板１１０では、遮光構造が強化されている。それ以外は、実施形態の素子基板１０と同様である。以下、素子基板１０との相違点を中心に説明する。
まず、図１２Ａの平面図は、図４Ａの平面図と同じである。図１２ＢのＡ−Ａ’断面では、第３層のゲート電極３０ｇまでの積層構造は、図４ＢのＡ−Ａ’断面と同じである。図４Ｂではゲート電極３０ｇの上は第２層間絶縁層５４となっていたが、図１２Ａではゲート電極３０ｇの上に遮光部７１が形成される。また、遮光部７１の追加に伴い、コンタクトホールＣＮＴ１２，１３の長さが長くなっている。コンタクトホールＣＮＴ１２は、ＴＦＴ３０の高濃度ソース領域３０ｓとデータ線６とを電気的に接続する。コンタクトホールＣＮＴ１３は、ＴＦＴ３０の高濃度ドレイン領域３０ｄと中継層６１とを電気的に接続する。つまり、図４ＢのコンタクトホールＣＮＴ２，３よりも、図１２ＢのコンタクトホールＣＮＴ１２，１３の方が長くなっている。なお、トレンチ４内に形成された２つの容量素子１６，１７の構成は、実施形態１と同じである。

図４ＢのＢ−Ｂ’断面ではコンタクトホールＣＮＴ１は、ゲート絶縁層５３から走査線３の間に形成されていたが、図１２ＢのＢ−Ｂ’断面ではコンタクトホールＣＮＴ１１はゲート絶縁層５３の上層の第２層間絶縁層５４ａから走査線３の間に形成される。なお、素子基板１１０では、第２層間絶縁層が２層構成となっており、第２層間絶縁層５４ａ、第２層間絶縁層５４ｂの順に積層されている。これにより、コンタクトホールＣＮＴ１１の長さが長くなっている。換言すれば、図４ＢのコンタクトホールＣＮＴ１よりも、図１２ＢのコンタクトホールＣＮＴ１１方が、長くなっている。また、図４ＢのコンタクトホールＣＮＴ１はゲート電極３０ｇと同じ材料で形成されていたが、図１２ＢのコンタクトホールＣＮＴ１１、および遮光部７１は、より遮光性に優れた金属膜で構成されている。詳しくは、アルミニウム合金膜を用いている。なお、同等な遮光性を有する金属膜であれば良く、例えば、窒化チタン膜とアルミニウム膜とが二層から四層に積層した膜や、アモルファスタングステンシリサイド（ＷＳｉ）であっても良い。

これらが、実施形態１の素子基板１０と、本実施形態の素子基板１１０との主な相違点であり、これにより遮光構造が強化されている。
詳しくは、ゲート電極３０ｇの上に、金属性の遮光壁である遮光部７１が形成されたことにより、ゲート電極３０ｇ、およびＴＦＴ３０への光の侵入をより低減することができる。ＴＦＴ３０の±Ｘ方向における両側面にはコンタクトホールＣＮＴ１２，ＣＮＴ１３が壁状に立ち上っている。コンタクトホールＣＮＴ１２，１３が長くなることは、遮光壁の高さが高くなることと同義であるため、遮光機能は高くなる。ＴＦＴ３０の上方にはデータ線６が庇状に遮光部７１を覆っている。さらに、コンタクトホールＣＮＴ１１は、画素の角部に形成されているため、半導体層２８に対して、画素の開口側から斜めに入射する光を防ぐ遮光部となっている。コンタクトホールＣＮＴ１１も長くなっているため、当該部による遮光壁も高くなり、より遮光機能は高くなっている。

２．２．液晶装置の製造方法
次に、素子基板１１０の製造方法について、実施形態１の素子基板１０と異なる点を主体に説明し、重複する説明は省略する。素子基板１１０の製造工程は、素子基板１０と共通する部分が多いため、図５の工程フローを交えて説明する。

まず、図５の工程Ｓ１、工程Ｓ２について、素子基板１１０の製造方法と、素子基板１０の製造方法とは共通である。つまり、半導体層２８、および容量素子１６，１７が形成される図８Ａ、図８Ｂの態様までは、素子基板１１０と、素子基板１０との製造方法とは同一である。

工程Ｓ３について、図１３Ａ、図１３Ｂを主体に、図９Ａ、図９Ｂを交えて説明する。
工程Ｓ３において、素子基板１０ではコンタクトホールＣＮＴ１を形成していたが、素子基板１１０ではコンタクトホールの形成は行わず、ゲート絶縁層５３の上にゲート電極３０ｇのみを形成する。これ以外は、ＴＦＴ３０の形成工程を含めて、実施形態１の説明と同様である。

工程Ｓ４について、図１４Ａ、図１４Ｂを主体に、図９Ａ、図９Ｂを交えて説明する。
工程Ｓ４では、遮光部７１、およびコンタクトホールＣＮＴ１１を形成する。
まず、ゲート電極３０ｇ、およびゲート絶縁層５３の上に第２層間絶縁層５４ａをベタ状に形成する。第２層間絶縁層５４ａの材質、および形成方法は、第１層間絶縁層５１と同様である。第２層間絶縁層５４ａを形成した後、水素プラズマ処理を行う。

次に、第２層間絶縁層５４ａ上からゲート電極３０ｇの間に、ドライエッチング法などにより、コンタクトホール状の穴を形成する。並行して、第２層間絶縁層５４ａ上から走査線３の間に、ドライエッチング法などにより、コンタクトホールＣＮＴ１１を形成する。図９Ｂに示すように、素子基板１０のコンタクトホールＣＮＴ１はゲート絶縁層５３から走査線３までの間に形成されていたが、素子基板１１０のコンタクトホールＣＮＴ１１は第２層間絶縁層５４ａ上から形成されているため、第２層間絶縁層５４ａの厚さ分、長くなっている。図１４Ａに示すように、平面的に遮光部７１は、ゲート電極３０ｇと略同じサイズに形成されており、ゲート電極３０ｇを覆っている。ゲート電極３０ｇは、コンタクトホールＣＮＴ１１を介して走査線３と電気的に接続している。

図１５Ａ、図１５Ｂを用いて説明する。
次に、遮光部７１、コンタクトホールＣＮＴ１１、および第２層間絶縁層５４ａの上に、第２層間絶縁層５４ｂを形成する。第２層間絶縁層５４ｂは、２層構造からなる第２層間絶縁層の上層の絶縁層である。第２層間絶縁層５４ｂの材質、および形成方法は、第１層間絶縁層５１と同様である。
次に、第２層間絶縁層５４ｂ上から半導体層２８までの間に、ドライエッチング法などにより、コンタクトホールＣＮＴ１２，１３を形成する。続いて、データ線６、および中継層６１を形成する。データ線６、および中継層６１の材質、形成方法、および平面形状は、実施形態１での説明と同じである。遮光部７１の追加に伴い、コンタクトホールＣＮＴ１２，１３の長さが長くなっている点が、実施形態１のコンタクトホールＣＮＴ２，３と異なる。

図１６Ａ、図１６Ｂを用いて説明する。
工程Ｓ５について、素子基板１１０の製造方法と、素子基板１０の製造方法とは共通である。まず、データ線６、および中継層６１の上に、第３層間絶縁層５５を形成する。次に、第３層間絶縁層５５上から中継層６１までの間に、コンタクトホールＣＮＴ４を形成する。続いて、容量線８、および中継層６２を形成する。

図１２Ａ、図１２Ｂに戻る。
次に、容量線８、中継層６２の上に、第４層間絶縁層５６を形成する。次に、第４層間絶縁層５６上から中継層６２までの間に、コンタクトホールＣＮＴ５を形成する。そして、第４層間絶縁層５６の上に、画素電極１５を形成する。

以上、述べたように、本実施形態に係る素子基板１１０、およびその製造方法によれば、実施形態１での効果に加えて、以下の効果を得ることができる。

素子基板１１０では、遮光構造が強化されている。詳しくは、ゲート電極３０ｇの上に、金属性の遮光壁である遮光部７１が形成されたことにより、ゲート電極３０ｇ、およびＴＦＴ３０への光の侵入をより低減することができる。ＴＦＴ３０の下層には走査線３が設けられている。ＴＦＴ３０の±Ｘ方向における両側面にはコンタクトホールＣＮＴ１２，ＣＮＴ１３が壁状に立ち上っている。コンタクトホールＣＮＴ１２，１３は、実施形態１のコンタクトホールＣＮＴ２，３よりも、遮光壁が高くなっているため、遮光機能も高くなっている。ＴＦＴ３０の上方にはデータ線６が庇状に遮光部７１を覆っている。さらに、画素の角部に形成されたコンタクトホールＣＮＴ１１は、半導体層２８に対して、画素の開口側から斜めに入射する光を防ぐ遮光部となっている。コンタクトホールＣＮＴ１１は、実施形態１のコンタクトホールＣＮＴ１よりも高くなっているため、当該部による遮光壁も高くなり、より遮光機能は高くなっている。

従って、高輝度の光源からより多くの光量が入射しても、複数の遮光部によりＴＦＴ３０への光の入射を防止することができ、さらに、従来よりも大きい十分な付加容量を備えた液晶装置１００を提供することができる。

また、製造工程において、遮光構造を形成する際に追加となった工程は、第２層間絶縁層５４ｂの形成工程くらいであり、他の工程は、実施形態１の素子基板１０の製造工程と変わらない。
よって、付加容量構造の形成に、１０工程以上の専用の追加工程を必要としていた従来の製造方法と異なり、より少ない製造工程で同等以上の保持容量を形成可能な液晶装置１００の製造方法を提供することができる。工程数が少なくて済むため、製造コストも低減できる。従って、十分な保持容量と高い遮光性とを備え、簡素でコンパクトな構成の液晶装置１００を提供することができる。

３．実施形態３
３．１．電子機器
本実施形態の電子機器について、投射型表示装置を例に挙げ、図１７を参照して説明する。図１７は、実施形態３に係る電子機器としての投射型表示装置の構成を示す概略図である。

図１７に示すように、本実施形態の電子機器としての投射型表示装置１０００は、光源としてのランプユニット１００１、色分離光学系としてのダイクロイックミラー１０１１，１０１２、電気光学パネルである３個の液晶装置１Ｂ，１Ｇ，１Ｒ、３個の反射ミラー１１１１，１１１２，１１１３、３個のリレーレンズ１１２１，１１２２，１１２３、色合成光学系としてのダイクロイックプリズム１１３０、投射光学系としての投射レンズ１１４０を備えている。

ランプユニット１００１では、例えば、放電型の光源を採用している。光源の方式はこれに限定されず、発光ダイオード、レーザーなどの固体光源を採用してもよい。

ランプユニット１００１から射出された光は、２個のダイクロイックミラー１０１１，１０１２によって、各々異なる波長域の３色の色光に分離する。３色の色光とは、略赤色の光、略緑色の光、略青色の光である。以降の説明において、上記略赤色の光を赤色光Ｒともいい、上記略緑色の光を緑色光Ｇともいい、上記略青色の光を青色光Ｂともいう。

ダイクロイックミラー１０１１は、赤色光Ｒを透過させると共に、赤色光Ｒよりも波長が短い、緑色光Ｇおよび青色光Ｂを反射させる。ダイクロイックミラー１０１１を透過した赤色光Ｒは、反射ミラー１１１１で反射され、液晶装置１Ｒに入射する。ダイクロイックミラー１０１１で反射された緑色光Ｇは、ダイクロイックミラー１０１２によって反射された後、液晶装置１Ｇに入射する。ダイクロイックミラー１０１１で反射された青色光Ｂは、ダイクロイックミラー１０１２を透過して、リレーレンズ系１１２０へ射出される。

リレーレンズ系１１２０は、リレーレンズ１１２１，１１２２，１１２３、反射ミラー１１１２，１１１３を有している。青色光Ｂは、緑色光Ｇや赤色光Ｒと比べて光路が長いため、光束が大きくなりやすい。そのため、リレーレンズ１１２２を用いて光束の拡大を抑えている。リレーレンズ系１１２０に入射した青色光Ｂは、反射ミラー１１１２で反射されると共に、リレーレンズ１１２１によってリレーレンズ１１２２の近傍で収束される。そして、青色光Ｂは、反射ミラー１１１３およびリレーレンズ１１２３を経て、液晶装置１Ｂに入射する。

投射型表示装置１０００における、光変調装置である液晶装置１Ｒ，１Ｇ，１Ｂには、実施形態１の電気光学装置としての液晶装置１００が適用されている。また、液晶装置１Ｒ，１Ｇ，１Ｂとして、実施形態１以外の液晶装置を適用してもよい。

液晶装置１Ｒ，１Ｇ，１Ｂのそれぞれは、投射型表示装置１０００の上位回路と電気的に接続される。これにより、赤色光Ｒ、緑色光Ｇ、青色光Ｂの階調レベルを指定する画像信号がそれぞれ外部回路から供給され、上位回路で処理される。これにより、液晶装置１Ｒ，１Ｇ，１Ｂが駆動されて、それぞれの色光が変調される。

液晶装置１Ｒ，１Ｇ，１Ｂによって変調された赤色光Ｒ、緑色光Ｇ、青色光Ｂは、ダイクロイックプリズム１１３０に３方向から入射する。ダイクロイックプリズム１１３０は、入射した赤色光Ｒ、緑色光Ｇ、青色光Ｂを合成する。ダイクロイックプリズム１１３０において、赤色光Ｒおよび青色光Ｂは９０度に反射され、緑色光Ｇは透過する。そのため、赤色光Ｒ、緑色光Ｇ、青色光Ｂは、カラー画像を表示する表示光として合成され、投射レンズ１１４０に向かって射出される。

投射レンズ１１４０は、投射型表示装置１０００の外側を向いて配置されている。表示光は、投射レンズ１１４０を介して拡大されて射出され、投射対象であるスクリーン１２００に投射される。

本実施形態では、電子機器として投射型表示装置１０００を例示したが、本発明の電気光学装置が適用される電子機器はこれに限定されない。例えば、投射型のＨＵＤ（Head-Up Display）、直視型のＨＭＤ（Head Mounted Display）、パーソナルコンピューター、デジタルカメラ、液晶テレビなどの電子機器に適用されてもよい。

以上に述べたように、本実施形態に係る投射型表示装置１０００によれば、以下の効果を得ることができる。

トランジスターにおける光リーク電流の発生が抑制され、表示品質が向上した投射型表示装置１０００を提供することができる。

以下に、実施形態から導き出される内容を記載する。

この構成によれば、溝は、隣り合う走査線、および隣り合うデータ線に沿って形成されている。つまり、画素の４辺に沿って溝が形成されている。換言すれば、画素の開口部に沿って四角環状の溝が形成されている。そして、溝の側面には、第１容量電極が形成されており、第１容量電極と重なるように第２容量電極が形成されている。これにより、溝の中に、画素容量の付加容量構造を形成することができる。当該付加容量は、画素の外周と略同じ長さとなるため、大きな容量を確保することができる。さらに、周囲の走査線、およびデータ線によって、遮光構造も形成することができる。
従って、高輝度の光源からより多くの光量が入射しても、遮光構造によりトランジスターへの光の入射を防止するとともに、十分な付加容量を備えた電気光学装置を提供することができる。

さらに、製造工程においては、トランジスターの半導体層を溝の中に延在して第２容量電極とするなど、トランジスターの製造工程と、容量素子の製造工程とを共通化することができる。よって、製造工程を簡素化することができる。
また、溝は、画素の開口部に沿った四角環状の溝であり、コンパクトな構成となっている。遮光構造の一部となるデータ線は、一般的にトランジスターの上層に形成されるため、高さ方向においては、最下層の溝、トランジスター、データ線の順番に形成される。このように、画素の周縁部や、高さ方向のスペースを有効活用することで、容量素子を内包した溝、および遮光部を形成することができる。
よって、十分な保持容量と、高い遮光性とを両立した、簡素でコンパクトな構成の電気光学装置を提供することができる。

これによれば、溝の中に、２つの容量素子を形成することができる。詳しくは、第１部分と第２容量電極との間で１つの容量素子が形成され、第２部分と第２容量電極との間で１つの容量素子が形成される。よって、保持容量は２倍となるため、表示不良を低減することができる。

これによれば、走査線の延在方向に隣り合う画素における溝間を第２接続部分で電気的に接続することができる。

これによれば、接続部分により、溝の中に形成された第１部分と第２部分とを電気的に接続することができる。

また、溝は、基板に設けられていることが好ましい。

これによれば、溝は、走査線が形成されている層よりも深く形成されているため、側面に沿って形成される第１部分、第２部分の幅を広くできる。これにより、電極の面積が増えるため、保持容量を増やすことができる。

これによれば、ゲート電極の上に形成された遮光部は、コンタクトホールにより、第１走査線と電気的に接続する。

これによれば、トランジスターにおける光リーク電流の発生が抑制され、表示品質が向上した電子機器を提供することができる。

３…走査線、４…トレンチ、６…データ線、８…容量線、１６，１７…容量素子、２８…半導体層、２９，２９ａ，２９ｃ…配線、２９ｂ，２９ｄ…容量電極、３０…ＴＦＴ、３０ｃ…チャネル領域、３０ｇ…ゲート電極、５１…第１層間絶縁層、５２，５２ｂ，５２ｄ…誘電層、５３…ゲート絶縁層、５４…第２層間絶縁層、６１，６２…中継層、７１…遮光部、８１ａ…容量配線、８１ｂ，８１ｄ…容量電極、１００…液晶装置、１０００…投射型表示装置。

Claims

第１方向に沿って延在する第１データ線と、
前記第１方向と交差する第２方向に沿って延在する第１走査線と、
前記第１データ線と前記第１走査線との交差に対応して設けられたトランジスターと、
前記第１データ線と隣り合う第２データ線と、
前記第１走査線と隣り合う第２走査線と、
前記第１データ線、前記第２データ線、前記第１走査線および前記第２走査線に沿って延在する溝と、
前記溝の側面に沿って設けられる第１容量電極と、
前記トランジスターの半導体層が、前記第１容量電極と重なるように延在して設けられた第２容量電極と、を備える電気光学装置。
前記第１容量電極は、前記溝の一方の側面に沿って設けられた第１部分と、
前記溝の他方の側面に沿って設けられた第２部分と、
前記第１部分と前記第２部分とを電気的に接続する第１接続部分と、
隣りの画素に設けられた容量電極と電気的に接続される第２接続部分とを有する、請求項１に記載の電気光学装置。
前記第２接続部分は、平面視で前記第１走査線と前記第２走査線との間に設けられている、請求項２に記載の電気光学装置。
前記第２容量電極は、前記溝の一方の側面に沿って設けられた第１部分と、
前記溝の他方の側面に沿って設けられた第２部分と、
前記半導体層が前記第１走査線と重なる領域から前記第１方向に突出するように設けられ、前記第１部分と前記第２部分とを電気的に接続する接続部分とを有する、請求項１に記載の電気光学装置。
前記溝は、基板に設けられている、請求項１〜４のいずれか１項に記載の電気光学装置。
前記トランジスターのゲート電極と電気的に接続された遮光部を備え、
前記遮光部は、前記半導体層の両側に設けられたコンタクトホールを介して、前記半導体層と前記基板との間に設けられた前記第１走査線と電気的に接続される、請求項１〜５のいずれか１項に記載の電気光学装置。
請求項１から請求項６のいずれか１項に記載の電気光学装置を備えた電子機器。