JP2020198350A - 基板のめっき方法 - Google Patents

基板のめっき方法 Download PDF

Info

Publication number
JP2020198350A
JP2020198350A JP2019102986A JP2019102986A JP2020198350A JP 2020198350 A JP2020198350 A JP 2020198350A JP 2019102986 A JP2019102986 A JP 2019102986A JP 2019102986 A JP2019102986 A JP 2019102986A JP 2020198350 A JP2020198350 A JP 2020198350A
Authority
JP
Japan
Prior art keywords
substrate
resist film
plating
electrode
clamp member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019102986A
Other languages
English (en)
Other versions
JP7274353B2 (ja
Inventor
勝也 久保
Katsuya Kubo
勝也 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2019102986A priority Critical patent/JP7274353B2/ja
Priority to US16/880,091 priority patent/US11230779B2/en
Publication of JP2020198350A publication Critical patent/JP2020198350A/ja
Application granted granted Critical
Publication of JP7274353B2 publication Critical patent/JP7274353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/105—Using an electrical field; Special methods of applying an electric potential
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】基板の面内におけるめっき層の厚さのばらつきを抑制する。【解決手段】基板のめっき方法は、基板の第１面に、第１面の被めっき領域の位置に開口を有し且つ第１面の外縁の少なくとも一部において第１給電層を露出させる第１レジスト膜を形成する工程と、基板の第１面とは反対側の第２面に、第２面の外縁の少なくとも一部において第２給電層を露出させる第２レジスト膜を形成する工程と、第１給電層及び第２給電層にクランプ部材を接触させた状態でクランプ部材により基板を保持するとともに、基板の第１面に対向して第１電極を配置し且つ基板の第２面に対向して第２電極を配置する工程と、基板の第１面と第１電極との間に供給される電流の値よりも基板の第２面と第２電極との間に供給される電流の値が大きい条件下で、第１レジスト膜をマスクとして第１面の被めっき領域にめっき層を形成する工程と、を有する。【選択図】図１

Description

本発明は、基板のめっき方法に関する。
従来、基板に対してめっき層を形成するためのめっき法として、電解めっき法が知られている。電解めっき法では、基板表面に、基板表面の被めっき領域の位置に開口を有し且つ基板表面の外縁において給電層を露出させるレジスト膜が形成される。そして、めっき浴槽内において給電層にクランプ部材を接触させた状態でクランプ部材により基板が保持されるとともに、基板表面に対向して電極が配置される。そして、めっき浴槽において基板表面と電極との間に電流が供給されることで、レジスト膜をマスクとして基板表面の被めっき領域にめっき層が形成される。めっき層は、例えばバンプ等の外部接続端子として用いられる。
特開２０００−２５２６２７号公報
ところで、クランプ部材により基板が保持された状態でめっき浴槽において基板と電極との間に電流が供給されると、基板表面の被めっき領域だけでなく、クランプ部材にもめっき層が形成される。このため、基板表面のクランプ部材付近ではめっき層の形成が停滞する。結果として、基板表面のクランプ部材付近においてめっき層の厚さが減少し、基板面内におけるめっき層の厚さにばらつきが生じることになる。基板の面内におけるめっき層の厚さのばらつきは、例えばめっき層がバンプ等の外部接続端子として用いられる場合に、外部接続端子と外部接続端子に接続される外部部品との接続信頼性を低下させる要因となり、好ましくない。
開示の技術は、上記に鑑みてなされたものであって、基板の面内におけるめっき層の厚さのばらつきを抑制することができる基板のめっき方法を提供することを目的とする。
本願の開示する基板のめっき方法は、一つの態様において、基板の第１面に、前記第１面の被めっき領域の位置に開口を有し且つ前記第１面の外縁の少なくとも一部において第１給電層を露出させる第１レジスト膜を形成する工程と、前記基板の前記第１面とは反対側の第２面に、前記第２面の外縁の少なくとも一部において第２給電層を露出させる第２レジスト膜を形成する工程と、前記第１給電層及び前記第２給電層にクランプ部材を接触させた状態で前記クランプ部材により前記基板を保持するとともに、前記基板の第１面に対向して第１電極を配置し且つ前記基板の第２面に対向して第２電極を配置する工程と、前記基板の第１面と前記第１電極との間に供給される電流の値よりも前記基板の第２面と前記第２電極との間に供給される電流の値が大きい条件下で、前記第１レジスト膜をマスクとして前記第１面の被めっき領域にめっき層を形成する工程と、を有する。
本願の開示する基板のめっき方法の一つの態様によれば、基板の面内におけるめっき層の厚さのばらつきを抑制することができる、という効果を奏する。
図１は、実施例に係る基板のめっき方法の一例を示すフローチャートである。 図２は、基板の前面上の構成の一例を示す平面図である。 図３は、基板の裏面上の構成の一例を示す平面図である。 図４は、基板が保持された状態の一例を示す図である。 図５は、基板の前面及び裏面付近の電界強度のシミュレーション結果の一例を示す図である。 図６は、比較例の基板の成膜方法により形成されためっき層の厚さの分布の一例を示す図である。 図７は、実施例の基板の成膜方法により形成されためっき層の厚さの分布の一例を示す図である。 図８は、基板の裏面上の構成の他の一例を示す平面図である。
以下に、本願の開示する基板のめっき方法の実施例を図面に基づいて詳細に説明する。なお、この実施例により開示技術が限定されるものではない。
［実施例］
［基板のめっき方法］
図１は、実施例に係る基板のめっき方法の一例を示すフローチャートである。
まず、基板１０（後の図２及び図３参照）が準備される（ステップＳ１１）。基板１０は、平面視で略長方形形状を有する基板である。基板１０の一面には、めっき層が形成される予定の被めっき領域が形成されている。被めっき領域としては、例えば、所定のパターンに形成された配線層やシード層などが挙げられる。被めっき領域が形成された一面を、以下では「前面」と呼ぶ。前面は、第１面の一例である。基板１０の前面の外縁には、めっき層の形成時に給電点となる第１給電層１２（図２参照）が形成されている。また、基板の前面と反対側の裏面には、めっき層の形成時に給電点となる第２給電層１４（図３参照）が形成されている。裏面は、第２面の一例である。
次に、基板１０の前面に第１レジスト膜が形成される（ステップＳ１２）。すなわち、例えば図２に示すように、基板１０の前面に、前面の被めっき領域の位置に開口を有し且つ前面の外縁の少なくとも一部において第１給電層１２を露出させる第１レジスト膜２１が形成される。図２は、基板１０の前面上の構成の一例を示す平面図である。第１レジスト膜２１は、例えば感光性のドライフィルムレジストが基板１０の前面に貼付され、貼付されたドライフィルムレジストの露光及び現像が行われることにより、形成される。基板１０の前面の中央部は、マトリクス状に配列される複数の基板区画１０ａに区分されている。図２の例では、基板１０の前面の中央部は、１２個の行及び５個の列からなるマトリクス状に配列される６０個の基板区画１０ａに区分されている。第１レジスト膜２１は、各基板区画１０ａに位置する複数の被めっき領域に対応して、複数の開口（不図示）を有する。例えば、１つの基板区画１０ａにおいて、外部接続端子を形成する部位に対応して略円形の複数の開口がマトリクス状に形成されている。また、第１レジスト膜２１は、基板１０の前面の外縁の全周に対応する位置に、第１給電層１２を露出させる枠形状の切欠き２１ａを有している。切欠き２１ａは、不連続な複数の部位に分断されて形成されている。図２の例では、基板１０の前面の２つの短辺側において、切欠き２１ａが４つの部位に分断されて形成されている。切欠き２１ａが分断されて得られる各部位の位置は、後述するクランプ部材５２（図４参照）の位置に応じて、設定される。
次に、基板１０の裏面に第２レジスト膜が形成される（ステップＳ１３）。すなわち、例えば図３に示すように、基板１０の裏面に、裏面の外縁の少なくとも一部において第２給電層１４を露出させる第２レジスト膜２２が形成される。図３は、基板１０の裏面上の構成の一例を示す平面図である。第２レジスト膜２２は、例えば感光性のドライフィルムレジストが基板１０の裏面に貼付され、貼付されたドライフィルムレジストの露光及び現像が行われることにより、形成される。第２レジスト膜２２は、基板１０の裏面の外縁の全周に対応する位置に、第２給電層１４を露出させる枠形状の切欠き２２ａを有している。切欠き２２ａは、不連続な複数の部位に分断されて形成されている。図３の例では、基板１０の裏面の２つの短辺側において、切欠き２２ａが４つの部位に分断されて形成されている。切欠き２２ａが分断されて得られる各部位の位置は、後述するクランプ部材５２（図４参照）の位置に応じて、設定される。
次に、クランプ部材５２により基板１０が保持される（ステップＳ１４）。すなわち、例えば図４に示すように、めっき浴槽５１内において、第１給電層１２及び第２給電層１４（図２及び図３参照）にクランプ部材５２を接触させた状態でクランプ部材５２により基板１０が保持される。図４は、基板１０が保持された状態の一例を示す図である。めっき浴槽５１の内部には、めっき層の形成に用いられる電解めっき液が収容されている。電解めっき液としては、例えば硫酸銅めっき液などが挙げられる。クランプ部材５２は、めっき浴槽５１の上側及び下側の両方に配置され、基板１０は、基板１０の前面（又は裏面）の２つの短辺がめっき浴槽５１の上側及び下側に位置するように、クランプ部材５２により保持される。
次に、クランプ部材５２に保持された基板１０の前面に対向して第１電極が配置され、且つ基板１０の裏面に対向して第２電極が配置される（ステップＳ１５）。すなわち、例えば図４に示すように、めっき浴槽５１内において、基板１０の前面１０ｂに対向して第１電極５４が配置され、且つ基板１０の裏面１０ｃに対向して第２電極５５が配置される。第１電極５４及び第２電極５５は、陽極とされ、基板１０は、陰極とされる。
次に、基板１０の前面１０ｂと第１電極５４との間に供給される電流の値よりも裏面１０ｃと第２電極５５との間に供給される電流の値が大きい条件下で、第１レジスト膜２１をマスクとして前面１０ｂの被めっき領域にめっき層が形成される（ステップＳ１６）。めっき層は、例えばバンプ等の外部接続端子として用いられる。めっき層の金属材料としては、例えば配線層と同様に銅などが挙げられる。以下では、説明の便宜上、基板１０の前面１０ｂと第１電極５４との間に供給される電流の値を適宜「前面電流値」と呼び、基板１０の裏面１０ｃと第２電極５５との間に供給される電流の値を適宜「裏面電流値」と呼ぶ。前面電流値に対する裏面電流値の比は、基板１０の裏面１０ｃから前面１０ｂへの電流の回り込みが発生するように、設定される。例えば、前面電流値に対する裏面電流値の比は、１．５〜３の範囲内である。例えば、前面電流値は、５〜１０Ａに設定され、裏面電流値は、７．５〜２０Ａに設定される。
ここで、図５を用いて、基板１０の裏面１０ｃから前面１０ｂへの電流の回り込みについて説明する。図５は、基板１０の前面１０ｂ及び裏面１０ｃ付近の電界強度のシミュレーション結果の一例を示す図である。図５の上側は、めっき浴槽５１（図４参照）の上側に対応し、図５の下側は、めっき浴槽５１の下側に対応する。図５には、前面電流値よりも裏面電流値が大きい場合のシミュレーション結果が示されている。前面電流値よりも裏面電流値が大きい場合、基板１０の裏面１０ｃから前面１０ｂへの電流が回り込む。図５には、基板１０の裏面１０ｃから前面１０ｂへの電流の回り込みが破線の電気力線で示されている。基板１０の裏面１０ｃから前面１０ｂへ電流が回り込むことにより、めっき浴槽５１内において、電解めっき液に含まれる金属イオンが前面１０ｂへ安定的に供給される。これにより、基板１０の前面１０ｂの被めっき領域にめっき層が形成される際に基板１０を保持するクランプ部材５２にもめっき層が形成される場合でも、電解めっき液に含まれる金属イオンが前面１０ｂのクランプ部材５２付近へ補給される。結果として、基板１０の前面１０ｂのクランプ部材５２付近においてめっき層の厚さの減少を抑制することができ、基板１０の前面１０ｂ全体においてめっき層の厚さを均一に近づけることができる。
次に、図６及び図７を用いて、基板１０の前面１０ｂにおけるめっき層の厚さ分布の測定結果の一例を説明する。図６は、比較例の基板のめっき方法により形成されためっき層の厚さ分布の測定結果の一例を示す図である。図６の横軸は、基板区画１０ａ（図２参照）の行番号（１〜１２）を示す。行番号が「１」及び「１２」に近いほど、基板区画１０ａが基板１０の前面１０ｂのクランプ部材５２付近に位置することを表し、行番号が「６」及び「７」に近いほど、基板区画１０ａが基板１０の前面１０ｂの中央付近に位置することを表す。図６の縦軸は、各基板区画１０ａに位置する複数の被めっき層に形成されためっき層の厚さと該厚さの目標値との差［μｍ］を示す。比較例では、基板１０の前面１０ｂに第１レジスト膜２１が形成された後に、基板１０の裏面１０ｃに裏面１０ｃ全体を被覆する第２レジスト膜２２が形成される。このとき、基板１０の裏面１０ｃ全体が第２レジスト膜２２により被覆されるので、基板１０の裏面１０ｃの外縁において第２給電層１４が露出されない。次に、第１給電層１２にクランプ部材５２を接触させた状態でクランプ部材５２により基板１０が保持されるとともに、基板１０の前面１０ｂに対向して第１電極５４が配置され且つ基板１０の裏面１０ｃに対向して第２電極５５が配置される。次に、基板１０の前面１０ｂと第１電極５４との間にのみ電流が供給されることにより、第１レジスト膜２１をマスクとして前面１０ｂの被めっき領域にめっき層が形成される。図６に示すように、比較例では、基板１０の前面１０ｂの中央付近と、前面１０ｂのクランプ部材５２付近におけるめっき層の厚さの差は約８．５μｍとなり、変動係数は１２．３％となった。なお、変動係数は、めっき層の厚さの標準偏差をめっき層の厚さの平均値で除算することにより得られる値であり、めっき層の厚さのばらつきの度合いを表す。
図７は、実施例の基板のめっき方法により形成されためっき層の厚さ分布の測定結果の一例を示す図である。図７の横軸は、基板区画１０ａ（図２参照）の行番号（１〜１２）を示す。行番号が「１」及び「１２」に近いほど、基板区画１０ａが基板１０の前面１０ｂのクランプ部材５２付近に位置することを表し、行番号が「６」及び「７」に近いほど、基板区画１０ａが基板１０の前面１０ｂの中央付近に位置することを表す。図７の縦軸は、各基板区画１０ａに位置する複数の被めっき層に形成されためっき層の厚さの平均値［μｍ］を示す。図７に示すように、実施例では、基板１０の前面１０ｂの中央付近と、前面１０ｂのクランプ部材５２付近におけるめっき層の厚さの差は約６μｍとなり、変動係数は６．７％となった。実施例では、めっき層の厚さの差が比較例と比較して約２．５μｍ減少し、変動係数が５．６％も減少した。したがって、実施例では、比較例と比較して、めっき層の厚さのばらつきを抑制することができる。
以上のように、実施例に係る基板のめっき方法は、基板の第１面に、第１面の被めっき領域の位置に開口を有し且つ第１面の外縁の少なくとも一部において第１給電層を露出させる第１レジスト膜を形成する。次に、該めっき方法は、基板の第１面とは反対側の第２面に、第２面の外縁の少なくとも一部において第２給電層を露出させる第２レジスト膜を形成する。次に、該めっき方法は、第１給電層及び第２給電層にクランプ部材を接触させた状態でクランプ部材により基板を保持するとともに、基板の第１面に対向して第１電極を配置し且つ基板の第２面に対向して第２電極を配置する。次に、該めっき方法は、基板の第１面と第１電極との間に供給される電流の値よりも基板の第２面と第２電極との間に供給される電流の値が大きい条件下で、第１レジスト膜をマスクとして第１面の被めっき領域にめっき層を形成する。これにより、基板の第１面のクランプ部材付近においてめっき層の厚さの減少を抑制することができ、結果として、基板１０の面内におけるめっき層の厚さのばらつきを抑制することができる。
また、実施例に係る基板のめっき方法において、第２レジスト膜は、第２面の外縁の全周に対応する位置に、第２給電層を露出させる枠形状の切欠きを有する。これにより、基板の第１面全体においてめっき層の厚さの減少を抑制することができる。
今回開示された実施例は全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施例は、添付の請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されても良い。
例えば、上記実施例では、第２レジスト膜２２が、基板１０の裏面の外縁の全周に対応する位置に、第２給電層１４を露出させる枠形状の切欠き２２ａを有する例を示したが、開示の技術はこれに限られない。例えば、第２レジスト膜２２は、図８に示すように、基板１０の裏面の外縁のうち裏面のクランプ部材５２と交差可能な一短辺と一短辺に連続する２つの長辺とに沿った部分に対応する位置に、第２給電層１４を露出させる略Ｃ字形状の切欠き２２ｂを有してもよい。図８は、基板１０の裏面上の構成の他の一例を示す平面図である。第２レジスト膜２２が略Ｃ字形状の切欠き２２ｂを有することにより、基板１０の裏面から前面への電流の回り込みが前面のクランプ部材５２付近に集中する。これにより、基板１０の前面のクランプ部材５２付近においてめっき層の成長が促進され、結果として、基板１０の面内におけるめっき層の厚さのばらつきを抑制することができる。また、例えば、第２レジスト膜２２は、基板１０の裏面の外縁のうち裏面のクランプ部材５２と交差可能な一短辺に対応する位置に、第２給電層１４を露出させる略直線形状の切欠きを有してもよい。
また、上記実施例では、切欠き２１ａ及び切欠き２２ａが、それぞれ不連続な複数の部位に分断されて形成される例を示したが、開示の技術はこれに限られない。例えば、切欠き２１ａ及び切欠き２２ａが、それぞれ連続的に形成されてもよい。
１０ 基板
１０ｂ 前面
１０ｃ 裏面
１２ 第１給電層
１４ 第２給電層
２１ 第１レジスト膜
２１ａ 切欠き
２２ 第２レジスト膜
２２ａ、２２ｂ 切欠き
５２ クランプ部材
５４ 第１電極
５５ 第２電極

Claims (3)

  1. 基板の第１面に、前記第１面の被めっき領域の位置に開口を有し且つ前記第１面の外縁の少なくとも一部において第１給電層を露出させる第１レジスト膜を形成する工程と、
    前記基板の前記第１面とは反対側の第２面に、前記第２面の外縁の少なくとも一部において第２給電層を露出させる第２レジスト膜を形成する工程と、
    前記第１給電層及び前記第２給電層にクランプ部材を接触させた状態で前記クランプ部材により前記基板を保持するとともに、前記基板の第１面に対向して第１電極を配置し且つ前記基板の第２面に対向して第２電極を配置する工程と、
    前記基板の第１面と前記第１電極との間に供給される電流の値よりも前記基板の第２面と前記第２電極との間に供給される電流の値が大きい条件下で、前記第１レジスト膜をマスクとして前記第１面の被めっき領域にめっき層を形成する工程と、
    を有することを特徴とする基板のめっき方法。
  2. 前記第２レジスト膜は、前記第２面の外縁の全周に対応する位置に、前記第２給電層を露出させる枠形状の切欠きを有することを特徴とする請求項１に記載の基板のめっき方法。
  3. 前記第２レジスト膜は、前記第２面の外縁のうち前記第２面の前記クランプ部材と交差可能な一辺と該一辺に連続する他の２辺とに沿った部分に対応する位置に、前記第２給電層を露出させる略Ｃ字形状の切欠きを有することを特徴とする請求項１に記載の基板のめっき方法。
JP2019102986A 2019-05-31 2019-05-31 基板のめっき方法 Active JP7274353B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019102986A JP7274353B2 (ja) 2019-05-31 2019-05-31 基板のめっき方法
US16/880,091 US11230779B2 (en) 2019-05-31 2020-05-21 Substrate plating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019102986A JP7274353B2 (ja) 2019-05-31 2019-05-31 基板のめっき方法

Publications (2)

Publication Number Publication Date
JP2020198350A true JP2020198350A (ja) 2020-12-10
JP7274353B2 JP7274353B2 (ja) 2023-05-16

Family

ID=73550215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019102986A Active JP7274353B2 (ja) 2019-05-31 2019-05-31 基板のめっき方法

Country Status (2)

Country Link
US (1) US11230779B2 (ja)
JP (1) JP7274353B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06116799A (ja) * 1992-10-01 1994-04-26 Hitachi Chem Co Ltd 電気めっき法
JP2008231539A (ja) * 2007-03-22 2008-10-02 Shinko Electric Ind Co Ltd めっき装置及び配線基板の製造方法
JP2015086444A (ja) * 2013-10-31 2015-05-07 凸版印刷株式会社 電解めっき装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3068596B1 (ja) 1999-03-02 2000-07-24 富山日本電気株式会社 プリント配線板の製造方法
JP2003309214A (ja) * 2002-04-17 2003-10-31 Shinko Electric Ind Co Ltd 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06116799A (ja) * 1992-10-01 1994-04-26 Hitachi Chem Co Ltd 電気めっき法
JP2008231539A (ja) * 2007-03-22 2008-10-02 Shinko Electric Ind Co Ltd めっき装置及び配線基板の製造方法
JP2015086444A (ja) * 2013-10-31 2015-05-07 凸版印刷株式会社 電解めっき装置

Also Published As

Publication number Publication date
US11230779B2 (en) 2022-01-25
US20200378026A1 (en) 2020-12-03
JP7274353B2 (ja) 2023-05-16

Similar Documents

Publication Publication Date Title
US6179983B1 (en) Method and apparatus for treating surface including virtual anode
US6033540A (en) Plating apparatus for plating a wafer
US9708724B2 (en) Anode unit and plating apparatus having such anode unit
JP3255145B2 (ja) めっき装置
US11492717B2 (en) Manufacturing apparatus of electrolytic copper foil
JP2014129592A (ja) 電解メッキ遮蔽板及びこれを有する電解メッキ装置
JPH11246999A (ja) ウエハのメッキ方法及び装置
US11672082B2 (en) Printed wiring board production method and printed wiring board production apparatus
JP4794598B2 (ja) メッキ装置
JP2020198350A (ja) 基板のめっき方法
KR20180028899A (ko) Oled 화소 형성 마스크의 제조에 사용되는 전주도금 모판
JP5822212B2 (ja) 電解メッキ装置
JP2526586B2 (ja) 配線基板の製造方法
JP2004047788A (ja) 半導体装置の製造方法および半導体製造装置
US20110315547A1 (en) Plating device
JPH02200800A (ja) 電気めっき装置
US20240026561A1 (en) Plating apparatus and plating method
KR102301331B1 (ko) 마스크의 제조 방법
JP2017150000A (ja) 部分めっき方法およびそれに用いるマスク部材
KR100905310B1 (ko) 기판 패널
JPH10163212A (ja) ウェハメッキ装置
JPH01222088A (ja) 電気メッキ法
KR100364543B1 (ko) 표시소자의 금속 전극 제조방법
CN115679424A (zh) 电镀治具、电镀模块及电镀系统
WO2019035236A1 (ja) プリント配線板用めっき装置及び金属製治具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230501

R150 Certificate of patent or registration of utility model

Ref document number: 7274353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150