KR100905310B1 - 기판 패널 - Google Patents

기판 패널 Download PDF

Info

Publication number
KR100905310B1
KR100905310B1 KR1020070124568A KR20070124568A KR100905310B1 KR 100905310 B1 KR100905310 B1 KR 100905310B1 KR 1020070124568 A KR1020070124568 A KR 1020070124568A KR 20070124568 A KR20070124568 A KR 20070124568A KR 100905310 B1 KR100905310 B1 KR 100905310B1
Authority
KR
South Korea
Prior art keywords
insulator
current
plating
jig
contacts
Prior art date
Application number
KR1020070124568A
Other languages
English (en)
Other versions
KR20090057821A (ko
Inventor
허경진
김굉식
안동기
김수진
이철민
홍두표
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070124568A priority Critical patent/KR100905310B1/ko
Publication of KR20090057821A publication Critical patent/KR20090057821A/ko
Application granted granted Critical
Publication of KR100905310B1 publication Critical patent/KR100905310B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06Suspending or supporting devices for articles to be coated

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

기판 패널이 개시된다. 전해도금용 지그로부터 전류를 인가 받아 소정의 위치에 도금층이 형성되는 기판 패널로서, 절연체; 절연체에 형성되는 복수의 단위패턴; 절연체의 가장자리에 형성되어 지그로부터 전류를 인가 받는 복수의 외측 접점; 및 절연체의 중앙부에 형성되어 지그로부터 전류를 인가 받는 내측 접점을 포함하는 기판 패널은, 가장자리뿐만 아니라 중앙부에도 전류 인가를 위한 접점을 구비함으로써, 균일한 도금이 이루어질 수 있다.
유닛, 스트립, 패널, 도금

Description

기판 패널{Board panel}
본 발명은 기판 패널에 관한 것이다.
전해도금이란 외부 전력을 통해 금속염 용액으로부터 금속이온을 피도금물 위에 석출시키는 방식의 도금을 말한다. 이러한 전해도금은 금속 애노드(anode)에 의해 금속이온을 공급하므로 원가를 낮출 수 있으며, 반응에 따른 부생산물이 없어 금속염을 오랫동안 활용할 수 있어 경제적으로 효율적인 장점을 나타낸다. 또한, 단시간 내에 두꺼운 도금층을 형성할 수도 있다.
이에 반해, 부도체를 대상으로는 직접 도금을 수행하기 곤란하며, 별도의 외부 전원을 필요로 한다. 또한, 도금이 균일하게 이루어지기 어렵다는 단점이 있다.
이러한 전해도금은 패키지용 기판을 제조함에 있어 널리 사용되고 있다. 즉, 도 1에 도시된 바와 같이, 지그(3)에 구비된 홀더(4)를 통하여 기판 패널(1)의 가장자리 부분의 접점(2a, 2b, 2c, 2d) 및 공통전극(5)에 전류를 공급함으로써 각각의 유닛 기판에 도금층이 형성되도록 하는 것이다. 도 1에 도시된 두꺼운 화살표는 전류의 흐름을 나타낸다.
그런데, 이러한 종래기술에 따르면, 도 2에 도시된 바와 같이, 접점(2a, 2b, 2c, 2d)이 위치하는 가장자리 부분에 전류가 밀집되어 가장자리 부분과 중앙 부분 사이에 도금의 두께 편차가 발생하는 문제가 발생하였다. 이러한 두께 편차는 유닛 기판에 형성된 회로패턴이 복잡하거나 앞뒤 면의 도금 면적 차이가 큰 경우 더욱 심해져서 제품 불량의 원인이 되기도 하였다.
본 발명은 가장자리뿐만 아니라 중앙부에도 전류 인가를 위한 접점을 구비함으로써, 균일한 도금이 이루어질 수 있는 기판 패널을 제공하는 것이다.
본 발명의 일 측면에 따르면, 전해도금용 지그로부터 전류를 인가 받아 소정의 위치에 도금층이 형성되는 기판 패널로서, 절연체; 절연체에 형성되는 복수의 단위패턴; 절연체의 가장자리에 형성되어 지그로부터 전류를 인가 받는 복수의 외측 접점; 및 절연체의 중앙부에 형성되어 지그로부터 전류를 인가 받는 내측 접점을 포함하는 기판 패널을 제공할 수 있다.
내측 접점으로부터 복수의 외측 접점에 이르는 거리는 각각 동일할 수 있다.
한편, 내측 접점은 복수 개 형성될 수 있는데, 이 때, 복수의 내측 접점은, 절연체의 정중앙으로부터 각각 동일한 거리에 위치할 수 있다.
본 발명의 바람직한 실시예에 따르면, 가장자리뿐만 아니라 중앙부에도 전류 인가를 위한 접점을 구비함으로써, 균일한 도금이 이루어질 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 기판 패널의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 일 실시예에 따른 기판 패널을 나타내는 평면도이다. 도 3을 참조하면, 절연체(10), 외측 접점(11,12,13,14), 내측 접점(15), 단위패턴(16), 공통전극(17), 지그(20), 홀더(21)가 도시되어 있다.
기판 패널은 판 형상의 절연체(10)에 복수의 단위패턴(16)이 반복적으로 형성됨으로써 이루어질 수 있다. 이러한 단위패턴(16)에 대해 패키징 및 몰딩과 같은 공정을 진행한 후, 분리하게 되면, 하나의 제품으로서 기능할 수 있게 된다.
이렇게 단위패턴(16)에 대해 진행되는 제품화 공정 가운데 중요한 것 중 하나가 도금공정이다. 일 예로, 전자제품 등이 실장되는 영역에 대한 금도금을 들 수 있다.
이러한 도금공정은 주로 전류를 이용한 전해도금 방식으로 수행된다. 즉, 단위패턴(16)이 형성된 절연체(10)를 지그(20)를 이용하여 금속염 용액에 침지시킨 다음, 지그(20)에 형성된 홀더(21)를 통해 절연체(10)에 형성된 접점(11, 12, 13, 14, 15)에 전류를 인가함으로써, 단위패턴(16) 상의 소정의 위치에 도금층(미도시)이 형성되도록 하는 것이다. 이 때, 공급되는 전류는 도금두께를 결정하는 주요인자로 작용하게 된다.
상술한 바와 같이, 종래기술에 따르면, 사각형 형상의 기판 패널(도 1의 1)의 경우 접점(도 1의 2a, 2b, 2c, 2d)이 형성된 네 모서리로부터 전류가 인입됨에 따라, 접점에서 가까운 외곽 부위에 전류가 집중되고, 그 결과 기판 패널의 중앙 부위와 가장자리 부분의 도금두께에 편차가 크게 나타나는 문제가 있었다.
이러한 점을 고려하여, 본 실시예는 기판 패널의 가장자리 부위뿐만 아니라 중앙부에도 전류가 인입될 수 있도록 내측 접점(15)이 구비되는 구조를 제시한다.
본 실시예에 따르면, 절연체(10)의 외곽 부위에 전류의 인입을 위한 외측 접점(11, 12, 13, 14)을 배치할 뿐만 아니라, 상대적으로 전류밀도가 낮은 중앙부에 내측 접점(15)을 추가적으로 배치하여, 전류가 기판 패널의 중앙부로 직접 인입되도록 함으로써, 가장자리 부위에만 접점이 형성된 경우와 비교하여 상대적으로 전류밀도가 고르게 분포되도록 할 수 있게 된다. 이로 인하여 기판 패널의 가장자리 부위와 중앙부의 도금편차가 개선될 수 있어, 하나의 기판 패널로부터 제조되는 유닛기판의 품질 편차를 개선할 수 있게 된다.
이러한 구조를 통하여, 도금두께 분포가 개선된 모습이 도 4에 도시되어 있다. 도 4를 참조하면, 도 2를 통해 나타났던 도금두께의 편차가 확연히 감소된 것을 확인할 수 있다.
한편, 도면을 통해 도시되지는 않았으나, 접점(11, 12, 13, 14, 15)의 배치가 기하학적인 균형을 이룰 수 있도록 하기 위하여, 내측 접점(15)이 절연체의 정중앙에 위치하도록 할 수 있으며, 내측 접점(15)으로부터 외측 접점(11, 12, 13, 14)에 이르는 각각의 거리가 모두 동일하도록 할 수도 있다.
뿐만 아니라, 전류의 밀도분포를 고려하여, 내측 접점을 복수 개 형성할 수도 있으며, 이 때, 이들 복수의 내측 접점(미도시)이 절연체의 정중앙으로부터 각각 동일한 거리에 위치하도록 할 수도 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 종래기술에 따른 기판 패널을 나타내는 평면도.
도 2는 종래기술에 따른 기판 패널의 도금두께 분포를 나타내는 도면.
도 3은 본 발명의 일 실시예에 따른 기판 패널을 나타내는 평면도.
도 4는 본 발명의 일 실시예에 따른 기판 패널의 도금두께 분포를 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
10: 절연체
11,12,13,14: 외측 접점
15: 내측 접점
16: 단위패턴
17: 공통전극
18: 리드선
20: 지그
21: 홀더

Claims (4)

  1. 전해도금용 지그로부터 전류를 인가 받아 소정의 위치에 도금층이 형성되는 기판 패널로서,
    절연체;
    상기 절연체에 형성되는 복수의 단위패턴;
    상기 절연체의 가장자리에 형성되어 상기 지그로부터 전류를 인가 받는 복수의 외측 접점; 및
    상기 절연체의 중앙부에 형성되어 상기 지그로부터 전류를 인가 받는 내측 접점을 포함하는 기판 패널.
  2. 제1항에 있어서,
    상기 내측 접점으로부터 상기 복수의 외측 접점에 이르는 거리는 각각 동일한 것을 특징으로 하는 기판 패널.
  3. 제1항에 있어서,
    상기 내측 접점은 복수 개인 것을 특징으로 하는 기판 패널.
  4. 제3항에 있어서,
    상기 복수의 내측 접점은, 상기 절연체의 정중앙으로부터 각각 동일한 거리에 위치하는 것을 특징으로 하는 기판 패널.
KR1020070124568A 2007-12-03 2007-12-03 기판 패널 KR100905310B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070124568A KR100905310B1 (ko) 2007-12-03 2007-12-03 기판 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124568A KR100905310B1 (ko) 2007-12-03 2007-12-03 기판 패널

Publications (2)

Publication Number Publication Date
KR20090057821A KR20090057821A (ko) 2009-06-08
KR100905310B1 true KR100905310B1 (ko) 2009-07-02

Family

ID=40988511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124568A KR100905310B1 (ko) 2007-12-03 2007-12-03 기판 패널

Country Status (1)

Country Link
KR (1) KR100905310B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017852A (ko) * 1996-08-31 1998-06-05 이진주 정밀 도금장치
KR20000012848A (ko) * 1998-08-01 2000-03-06 윤종용 도금장치의 웨이퍼 홀더
KR200408105Y1 (ko) 2005-11-16 2006-02-07 김원영 Pcb기판 도금용 지그장치
KR20070041227A (ko) * 2005-10-14 2007-04-18 삼성코닝 주식회사 도금용 지그 및 이를 포함하는 도금 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017852A (ko) * 1996-08-31 1998-06-05 이진주 정밀 도금장치
KR20000012848A (ko) * 1998-08-01 2000-03-06 윤종용 도금장치의 웨이퍼 홀더
KR20070041227A (ko) * 2005-10-14 2007-04-18 삼성코닝 주식회사 도금용 지그 및 이를 포함하는 도금 장치
KR200408105Y1 (ko) 2005-11-16 2006-02-07 김원영 Pcb기판 도금용 지그장치

Also Published As

Publication number Publication date
KR20090057821A (ko) 2009-06-08

Similar Documents

Publication Publication Date Title
US8252154B2 (en) Electroplating apparatus
US6673218B2 (en) Cathode cartridge for electropating tester
US20080041726A1 (en) Metal plating apparatus and process
CN102856484A (zh) 发光元件搭载用基板及led封装件
TWI383475B (zh) 電鍍裝置
US8253032B2 (en) Printed circuit board strip and panel
KR100905310B1 (ko) 기판 패널
US20090311832A1 (en) Flex Chip Connector For Semiconductor Device
JP6093222B2 (ja) 電気めっき方法およびそれに用いるマスク部材
US6203690B1 (en) Process of reworking pin grid array chip carriers
KR20080003172A (ko) 도금 방법
JP2007173586A (ja) 複数個取り配線基板の検査方法および複数個取り配線基板
CN111696956B (zh) 用于半导体封装件的Cu表面上的多孔Cu
US20070187233A1 (en) Universal plating fixture
KR101128615B1 (ko) 전해 도금용 지그
JP2617637B2 (ja) 部分めっき装置および半導体装置用リードフレーム
JP2001332847A (ja) プリント配線板と金属部品との電気的接続構造
JP2001007268A (ja) 半導体装置及びその製造方法
JP2001284491A (ja) プラスチック基板
US7059867B1 (en) High density multi-lead surface mount interconnect and devices including same
CN210016697U (zh) 柔性电路板及电子器件
JP2007012886A (ja) プリント配線板の製造方法
KR20170090090A (ko) 솔더링 부위가 개량되는 기판 갭 서포터 및 그 제조방법
JPH05160526A (ja) プリント配線板
JP2020198350A (ja) 基板のめっき方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee