KR20080003172A - 도금 방법 - Google Patents

도금 방법 Download PDF

Info

Publication number
KR20080003172A
KR20080003172A KR1020060113210A KR20060113210A KR20080003172A KR 20080003172 A KR20080003172 A KR 20080003172A KR 1020060113210 A KR1020060113210 A KR 1020060113210A KR 20060113210 A KR20060113210 A KR 20060113210A KR 20080003172 A KR20080003172 A KR 20080003172A
Authority
KR
South Korea
Prior art keywords
plating
substrate
layer
seed layer
plating seed
Prior art date
Application number
KR1020060113210A
Other languages
English (en)
Other versions
KR100842857B1 (ko
Inventor
마사야 카토우
무츠오 요시나미
야수노리 쿠우치
마모루 츠루타
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080003172A publication Critical patent/KR20080003172A/ko
Application granted granted Critical
Publication of KR100842857B1 publication Critical patent/KR100842857B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/10—Structure or manufacture of housings or shields for heads
    • G11B5/102—Manufacture of housing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • G11B5/3173—Batch fabrication, i.e. producing a plurality of head structures in one batch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Magnetic Heads (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 도금 시드층의 저항이 비교적 높은 경우에도 균일한 막 두께로 도금을 행할 수 있어, 제품의 형성 정밀도를 향상시키고, 제품의 제조 수율을 향상시키는 것을 목적으로 한다.
기판(10) 상에 도금을 형성하는 방법에 있어서, 저항체로 이루어진 기판(10) 상에 이 기판(10)으로의 도통부(16a)를 갖는 절연층(60)을 형성하고, 이 절연층(60) 상에 상기 도통부(16a)를 통해 상기 기판(10)과 전기적으로 도통하는 도금 시드층(12)을 형성하며, 이 도금 시드층(12)을 급전층으로 하여 이 도금 시드층(12) 상에 도금막(13)을 형성하는 것을 특징으로 하는 도금 방법.

Description

도금 방법{PLATING METHOD}
도 1은 제1 실시 형태에 있어서의 도금 방법의 개략도.
도 2는 기판에 도통부를 형성한 상태를 도시한 설명도.
도 3a 내지 도 3e는 본 발명에 따른 도금 방법에 의해 기판에 도금을 행하는 공정을 도시한 설명도.
도 4는 도금 방법의 다른 예를 도시한 개략도.
도 5는 제2 실시 형태에 있어서의 도금 방법의 개략도.
도 6은 종래의 도금 방법의 개략도.
※ 도면의 주요 부분에 대한 부호의 설명
10 : 기판 12 : 도금 시드층
14 : 절연층 30a : 도금 접점
본 발명은 도금 방법에 관한 것으로서, 보다 상세하게는 자기 헤드 등의 제조 공정에 있어서 도금 시드층을 이용하여 도금을 행하는 방법에 관한 것이다.
자기 헤드는 세라믹 기판(Al2O3·TiO 알틱 기판)으로 이루어지는 워크의 표면에 자성층이나 절연층을 패터닝하면서 적층하도록 하여 형성된다. 자성층 등의 성막 방법으로서는 전해 도금이나 스퍼터링 등의 방법이 이용되고, 특히 자성층 등의 도체층을 패턴 형성할 때에는 전해 도금법이 자주 이용된다. 전해 도금법은 자기 헤드의 제조에 한정되지 않고, 수지 기판 등의 배선 기판의 제조 공정에 있어서 배선 패턴을 형성하는 경우에도 널리 이용되고 있다.
전해 도금에 의해 자성층이나 구리층 등의 도체층을 형성할 때에, 워크의 표면에 미리 도금 시드층을 형성해 두고, 도금 시드층을 급전층으로 하여 도금 시드층의 표면에 자성층이나 구리층을 형성하는 방법이 있다.
도 6은 기판(10)의 표면에 도금 시드층(12)을 설치하고, 전해 도금에 의해 워크(20)의 표면에 도금을 행하는 경우의 도금 방법의 개략도를 도시한다. 즉, 전해 도금액이 저장되어 있는 전해조 안에 워크(20)를 침지하고, 워크(20)의 표면에 형성되어 있는 도금 시드층(12)에 음극(30)의 도금 접점을 접촉시켜, 워크(20)에 대향하여 배치된 양극(40)과 음극(30) 사이에 전계를 인가하여 도금한다.
특허 문헌 1 : 일본 특허 공개 소화 제59-23892호 공보
특허 문헌 2 : 일본 특허 공개 제2005-171307호 공보
그런데, 자기 헤드나 배선 기판은 자성층이나 도체층의 층간에 절연층을 개재시켜, 자성층이나 도체층을 층간에서 전기적으로 절연하여 적층함으로써 형성된 다. 따라서, 도금 시드층은 보통은 기판에 대하여 전기적으로 절연되어 있다. 도 6은 기판(10)과 도금 시드층(12)의 중간에 절연층(14)이 형성된 상태를 설명적으로 도시한 것이다.
도금 시드층(12)을 이용하여 전해 도금을 행하는 경우에, 도금 시드층(12)의 전기 저항이 작은 경우에는 그다지 문제가 되지 않지만, 예를 들면, 도금 시드층(12)을 철이나 코발트 등의 자성재에 의해 형성하는 경우와 같이, 도금 시드층(12)의 시트 저항이 커지게 되었을 경우에는, 도금 시드층(12) 자체에 전위차가 생겨 워크(20) 표면에서의 도금막 두께의 분포가 불균일해진다는 문제가 발생한다.
도 6은 도금 시드층(12)의 표면에서의 전위가 변동되어 워크(20)의 표면 중 음극(30)의 도금 접점(30a)에 가까운 측에서 도금막 두께가 두꺼워지고, 도금 접점(30a)에서 떨어진 워크(20)의 중앙부에서 도금막 두께가 얇아진 상태를 나타낸다. 이러한 도금 시드층(12)의 표면 도금막 두께의 변동은 제품 정밀도를 저하시켜, 제조 수율을 저하시킨다고 하는 문제로 이어지고, 자기 헤드와 같은 고정밀도가 요구되는 제품의 제조에 있어서는 중요한 문제가 된다.
또한, 도 6에 도시된 바와 같이, 종래에는 음극(30)의 도금 접점을 워크(20)의 표면에 형성한 도금 시드층(12)에 접촉시켜 도금 시드층(12)과 음극(30)을 전기적으로 도통시키고 있기 때문에, 워크(20)의 표면, 예를 들면 워크(20)의 주연부(周緣部)에 도금 접점을 접촉시키는 영역을 확보해 둘 필요가 있고, 이 때문에 워크(20) 제품의 제조에 사용되는 실효 면적이 좁아진다고 하는 문제가 있었다.
본 발명은 이들 과제를 해결하기 위해 이루어진 것으로서, 도금 시드층을 이 용하는 도금 방법에 있어서, 도금 시드층의 저항이 비교적 높은 경우에도 균일한 막 두께로 도금을 행할 수 있고, 이것에 의해 제품의 형성 정밀도를 향상시킬 수 있는 동시에, 제품의 제조 수율을 향상시켜, 워크의 이용 면적을 확대할 수 있는 도금 방법에 관한 것이다.
상기 목적을 달성하기 위해서 본 발명은 이하의 구성을 갖춘다.
즉, 기판 상에 도금을 형성하는 방법에 있어서, 저항체로 이루어지는 기판 상에 이 기판으로의 도통부를 갖는 절연층을 형성하고, 이 절연층 상에 상기 도통부를 통해 상기 기판과 전기적으로 도통하는 도금 시드층을 형성하며, 이 도금 시드층을 급전층으로 하여 이 도금 시드층 상에 도금막을 형성하는 것을 특징으로 한다.
또한, 상기 기판 상에 도체층을 패턴 형성하고, 이 도체 패턴 상에 선택적으로 상기 절연층을 형성하여 도금할 수도 있다.
또한, 음극의 도금 접점이 상기 기판의 이면에 접촉하여 도금이 행해짐으로써, 워크의 전 영역을 제품을 형성하는 영역으로서 이용할 수 있다.
또한, 상기 도통부가 상기 워크에 형성되는 제품의 단위 형성 영역마다 형성되어 있음으로써, 도금시에 있어서의 상기 도금 시드층의 전위의 변동을 억제하여 도금막 두께를 균일하게 형성할 수 있다. 또한, 단위 형성 영역마다 형성한다고 하는 것은 하나의 단위 형성 영역에 하나 또는 복수의 도통부를 형성하는 경우와, 복수의 단위 형성 영역마다 하나 또는 복수의 도통부를 형성하는 경우를 포함하는 의미이다.
또한, 기판 상에 도금을 형성하는 방법에 있어서, 표면에 저항체층이 형성된 절연성 기판 상에 이 저항체층으로의 도통부를 갖는 절연층을 형성하고, 이 절연층 상에 상기 도통부를 통해 상기 저항체층과 전기적으로 도통하는 도금 시드층을 형성하며, 이 도금 시드층을 급전층으로 하여 이 도금 시드층 상에 도금막을 형성하는 것을 특징으로 한다.
본 발명에 따른 도금 방법에 의하면, 도금 시드층의 비저항이 비교적 큰 경우에도 도통부를 통해 도금 시드층과 저항체로 이루어지는 기판이 전기적으로 도통하는 것, 또는 기판의 표면에 설치한 저항체층과 도금 시드층이 도통부를 통해 전기적으로 도통함으로써, 도금 시드층의 전위의 변동을 억제할 수 있어, 도금막 두께를 균일하게 할 수 있다. 이것에 의해, 기판 상에서 도체부 등을 고정밀도로 형성할 수 있고, 제품의 제조 수율을 향상시킬 수 있다.
이하, 본 발명에 따른 도금 방법의 실시 형태에 대해서 첨부 도면에 따라 상세히 설명한다.
(제1 실시 형태)
도 1에 도시된 도금 방법은 도 6에 도시된 종래의 도금 방법과 장치 구성에 대해서는 동일하다. 즉, 기판(10)의 표면에 설치한 도금 시드층(12)에 접촉시키는 도금 접점(30a)을 구비한 음극(30)과, 워크(22)에 대향하여 배치하는 양극(40)과, 전원(50)을 구비한다.
본 실시 형태의 도금 방법에 있어서 특징적인 구성은 기판(10)에 있어서의 도금 시드층(12)의 구성이다. 즉, 도 6에 도시된 종래의 도금 방법에서는, 워크(20)에 형성하는 도금 시드층(12)은 워크(20)의 기판(10)에 대해서는 전기적으로 절연된 상태로 형성되어 있는 데 대하여, 본 실시 형태에서는, 기판(10)에 대하여 적극적으로 도금 시드층(12)을 전기적으로 도통시킨 상태로 한다.
도 1은 워크(22)의 개략 구성을 도시한 것으로서, 기판(10)의 면내에 도금 시드층(12)과 기판(10)을 전기적으로 도통시키는 도통부(16)를 균등하게 분포시키 도록 형성하고, 이들 도통부(16)와 전기적으로 도통시켜 도금 시드층(12)을 설치한 것을 나타낸다.
이와 같이, 도통부(16)를 통해 도금 시드층(12)을 전기적으로 접속함으로써, 아울러 기판(10)을 비교적 저항이 낮은 저항체로 형성함으로써, 도금 시드층(12)이 기판(10) 및 도통부(16)를 통해 전기적으로 도통된 상태가 되기 때문에, 도금 시드층(12)에 도금 접점(30a)을 접촉시켜 전해 도금하는 경우에 도금 시드층(12)의 전체가 균일한 전위가 되어 도금 시드층(12)의 표면에 형성되는 도금의 막 두께를 균일하게 할 수 있다.
즉, 본 실시 형태에 있어서의 도금 방법은 기판(10) 및 도통부(16)를 통해 도금 시드층(12)을 음극(30)과 전기적으로 접속함으로써, 도금 시드층(12)의 시트 저항을 실질적으로 작게 할 수 있어, 도금시에 있어서의 도금 시드층(12)의 면내의 전위의 변동을 저감하고, 도금막 두께의 변동을 작게 하는 것이다.
본 실시 형태에서는 기판(10)과 도통부(16)를 통해 도금 시드층(12)을 전기적으로 도통시키기 때문에, 기판(10)은 도전체일 필요가 있다. 단, 기판(10)은 도 금에 의해 형성하는 도체층의 두께에 비하여 훨씬 두껍기 때문에, 기판(10)으로서는 어느 정도의 도전성을 갖는 것이면 된다. 예를 들면, 자기 헤드의 제조에 이용되는 알틱 기판의 체적 저항은 3×10-3(Ω·cm) 정도이며, 도통부(16)를 통해 도금 시드층(12)과 도통을 취하여 전해 도금을 행할 수 있다.
또한, 기판(10)에 도통부(16)를 형성할 때에는 기판(10)의 기판 면내에서 적절한 위치에 도통부(16)를 형성하면 된다. 자기 헤드나 전자부품을 제조할 때에는 보통 하나의 워크에 다수개의 제품을 만들어 제조하기 때문에, 이들 제품의 단위 형성 영역의 배치에 맞추어 제품에 영향을 주지 않는 영역에 도통부(16)를 형성하는 것은 용이하다.
도 2는 기판(10)에 자기 헤드를 제조하는 경우의 예를 설명적으로 도시한 것이다. 기판(10)에는 자기 헤드가 형성되는 소자 영역(A)이 종횡으로 정렬하여 형성되어 있고, 인접하는 소자 영역 사이는 기판(10)을 다이싱하여 개편(個片)의 슬라이더로 하는 절단 영역으로 되어 있다. 따라서, 이 절단 영역에 도통부(16)를 형성함으로써, 제품에 영향을 주지 않고서 도통부(16)를 형성할 수 있다.
이와 같이 다수개의 제품을 제조하는 경우에는 각각의 소자 영역마다 하나의 도통부(16)를 배치할 수도 있고, 복수개의 제품 영역마다 하나의 도통부(16)를 배치할 수도 있다. 도금 시드층(12)으로서 비저항이 큰 자성층을 사용하는 경우를 고려하면, 하나의 소자 영역마다 도통부(16)를 형성한다고 하는 것처럼, 보다 고밀도로 형성하는 것이 좋다.
도 3a 내지 도 3e는 기판(10)에 도통부(16)를 형성하면서 도체층을 적층하여 형성하는 예를 나타낸다.
도 3a는 기판(10)에 1번째 층의 자성층(11)을 소정 패턴으로 형성한 상태를 나타낸다. 도면 중에서 파선 부분 D는 후속 공정에서 기판(10)을 절단하는 절단 영역을 나타낸다. 자성층(11)을 패터닝할 때에, 이 절단 영역(D)에 위치 맞춤하여 도통부(16a)를 패턴 형성한다. 도통부(16a)는 자성층으로 이루어지고, 기판(10)과 전기적으로 접속된 상태이다.
도 3b는 다음 공정에서 워크의 표면에 절연층(60)을 형성한 상태를 나타낸다. 절연층(60)을 형성할 때에는 도통부(16a)를 절연층(60)에 의해 피복하지 않도록 도통부(16a)를 레지스트 등에 의해 보호하여 성막한다.
도 3c는 워크의 표면에 도금 시드층(12)을 형성한 상태를 나타낸다. 도금 시드층(12)은 스퍼터링 등의 드라이 프로세스나 무전해 구리 도금 등의 웨트 프로세스에 의해 형성된다. 도통부(16a)의 표면은 절연층(60)으로부터 노출되어 있기 때문에, 도금 시드층(12)은 기판(10) 상에 형성된 모든 도통부(16a)와 전기적으로 도통한다.
도 3d는 도금 시드층(12)을 도금 급전층으로 하여 2번째 층의 자성층(13)을 패턴 형성한 상태를 나타낸다. 2번째 층의 자성층(13)을 패턴 형성할 때에, 도통부(16a)에 위치 맞춤하여 2번째 층의 도통부(16b)를 형성한다. 이렇게 해서, 도통부(16a, 16b)에 의해 기판(10)과 전기적으로 도통하는 도통부(16)가 형성된다.
도 3e는 추가로 다음 공정에서 워크의 표면에 절연층(62)을 형성하고, 절연 층(62)의 표면을 연마하여 2번째 층의 자성층(13)과 도통부(16b)의 표면을 절연층(62)의 표면에 노출시킨 상태를 나타낸다. 자기 헤드의 제조 공정에서는, 워크의 표면을 절연층에 의해 피복한 후, 워크 표면을 연마한다고 하는 가공이 이루어진다. 이러한 연마 가공에 의해 도통부(16)의 표면을 노출시키도록 하여 도금 시드층과 도통부(16)를 전기적으로 접속하거나 도통부(16)와 다음 층의 자성층(도체층)을 전기적으로 접속하도록 형성할 수 있다.
자기 헤드 등의 제조 공정에 있어서는, 자성층이나 도체층, 절연층이 매우 복잡한 구조로서 형성된다. 도 3은 설명적으로 간소화된 구성을 나타낸 것이다. 도체층이나 절연층을 복잡하게 적층하여 형성하는 경우에도, 기본적인 제조 방법은 도 3에 도시된 공정과 마찬가지이며, 층간에서의 전기적 접속을 고려하면서 도통부(16)를 형성함으로써, 임의의 층에 있어서, 기판과 도금 시드층을 도통부를 통해 전기적으로 접속하도록 할 수 있다.
또한, 전술한 도통부(16)를 형성하는 방법은 자기 헤드의 제조 공정에 한정되지 않고, 일반적인 전자부품에 사용되는 다층 배선 기판의 제조 공정 등에 있어서도 마찬가지로 적용할 수 있다.
이와 같이, 기판(10) 상에 절연층, 자성층 또는 도체층을 적층하여 형성할 때에, 도통부(16)와 기판(10)을 전기적으로 도통시킴으로써, 도통부(16)와 기판(10)을 통해 도금 시드층의 전위의 변동을 효과적으로 억제하는 것이 가능해지고, 도금막 두께의 변동을 억제하는 것이 가능해진다. 이것에 의해, 소요의 패턴을 고정밀도로 형성하는 것을 가능하게 하여 제품의 품질을 향상시킬 수 있는 동시 에, 워크 내에서의 제품 변동을 억제할 수 있기 때문에, 제품의 수율을 향상시킬 수 있다.
도 3d에 도시된 바와 같이, 워크를 절단하는 절단 영역에 도통부(16)를 설치하도록 하면, 완성 제품에 악영향을 미치는 일이 없다. 또한, 종래의 기판(10) 상에 있어서의 소자 영역의 배치 룰을 바꾸지 않고서 제조할 수 있다는 이점이 있다.
상기 실시 형태에서는, 도금 시드층(12)의 전위의 변동을 억제하기 위해서, 기판(10)이 어느 정도 저저항의 저항체로 이루어지는 것을 전제로 하고 있다. 기판(10)이 완전한 절연체로 이루어지는 경우는, 도 4에 도시된 바와 같이, 기판(10)의 표면에 저항체층으로서 저항막(18)을 피착 형성하고, 이 저항막(18)에 도통부(16)를 전기적으로 도통시켜 형성하는 방법이 유효하다.
이 경우에는, 도통부(16)를 통해 도금 시드층(12)과 저항막(18)이 전기적으로 도통함으로써, 전해 도금을 행했을 때에, 도금 시드층(12)에 전위의 변동이 생기는 것을 방지하여 도금할 수 있다.
또한, 기판(10)의 표면에 저항막(18)을 형성하는 경우는, 제품의 특성 등에 영향을 미치지 않는 범위에서 행하게 된다.
(제2 실시 형태)
도 5는 본 발명에 따른 도금 방법에 대한 제2 실시 형태의 구성을 나타낸다. 음극측에 배치하는 워크의 구성으로서, 기판(10)과 도금 시드층(12)을 기판(10)의 면내에 형성한 도통부(16)를 통해 전기적으로 도통시킨 구성으로 하는 것은 제1 실시 형태와 동일하다. 또한, 기판(10)은 도전성을 갖춘 저항체로서 형성되어 있는 것으로 한다.
본 실시 형태에 있어서 특징적인 구성은 도금 시드층(12)에 전기적으로 접속하는 음극의 도금 접점(32)을 기판(10)의 이면에 접촉시켜 도금하도록 구성한 점에 있다.
종래의 도금 장치에 있어서는, 도 1에 도시된 바와 같이, 음극(30)의 도금 접점(30a)은 도금 시드층(12)이 형성된 면내에서 도금 시드층(12)에 직접 접촉시킴으로써 도금 시드층(12)을 음극 전위로 하고 있다. 이것에 대하여, 본 실시 형태와 같이 기판(10)의 이면에 도금 접점(32)을 배치한 경우는, 기판의 전면을 제품을 형성하는 영역으로 이용할 수 있고, 동일 치수의 기판이어도 기판의 이용 면적을 확대할 수 있게 된다.
또한, 본 실시 형태와 같이 기판(10)의 이면에 도금 접점(32)을 배치하여 도금을 행하는 것이 가능한 것은 기판(10)이 도전성을 갖추는 것과, 도통부(16)를 통해 기판(10)과 도금 시드층(12)이 전기적으로 도통되어 있는 것에 의한다. 종래와 같이, 기판(10)에 대하여 도금 시드층(12)이 전기적으로 절연되어 있는 경우에는 본 실시 형태와 같은 전기적 도통은 불가능하다. 또한, 본 실시 형태에 있어서는, 기판(10)과 도금 시드층(12)을 전기적으로 접속하는 도통부(16)는 기판(10)의 면내에서 균등하게 배치함으로써, 전해 도금시에 도금 시드층(12)의 전위의 분포가 변동되는 것을 방지하고, 도금막 두께를 균일하게 할 수 있다는 이점도 있다.
본 발명 방법은 도금 시드층을 이용하여 도금을 행할 때에 이용할 수 있는 방법으로서, 워크에 행하는 도금의 종류가 한정되는 것은 아니다. 구리 도금에 의해 배선 패턴을 형성하는 경우, 자성 도금에 의해 자성층을 형성하는 경우, 단자 부분에 니켈 또는 금도금 등의 보호 도금을 행하는 등의 경우에 이용할 수 있다. 또한, 워크의 형상도 원판 형상의 기판에 한정되지 않고 직사각형의 배선 기판 등에도 적용할 수 있으며, 세라믹 기판 이외에 반도체 웨이퍼 기판, 수지 기판 등에 적용할 수 있다.

Claims (7)

  1. 기판 상에 도금을 형성하는 방법에 있어서,
    저항체로 이루어지는 기판 상에 이 기판으로의 도통부를 갖는 절연층을 형성하고,
    이 절연층 상에 상기 도통부를 통해 상기 기판과 전기적으로 도통하는 도금 시드층을 형성하며,
    이 도금 시드층을 급전층으로 하여 이 도금 시드층 상에 도금막을 형성하는 것을 특징으로 하는 도금 방법.
  2. 제1항에 있어서, 상기 기판 상에 도체층을 패턴 형성하고, 이 도체 패턴 상에 선택적으로 상기 절연층을 형성하는 것을 특징으로 하는 도금 방법.
  3. 제1항에 있어서, 음극의 도금 접점이 상기 기판의 이면에 접촉하여 도금이 행해지는 것을 특징으로 하는 도금 방법.
  4. 제1항에 있어서, 상기 도통부가 상기 워크에 형성되는 제품의 단위 형성 영역마다 형성되어 있는 것을 특징으로 하는 도금 방법.
  5. 기판 상에 도금을 형성하는 방법에 있어서,
    표면에 저항체층이 형성된 절연성 기판 상에 이 저항체층으로의 도통부를 갖는 절연층을 형성하고,
    이 절연층 상에 상기 도통부를 통해 상기 저항체층과 전기적으로 도통하는 도금 시드층을 형성하며,
    이 도금 시드층을 급전층으로 하여 이 도금 시드층 상에 도금막을 형성하는 것을 특징으로 하는 도금 방법.
  6. 제5항에 있어서, 음극의 도금 접점이 상기 저항체층의 이면에 접촉하여 도금이 행해지는 것을 특징으로 하는 도금 방법.
  7. 제5항에 있어서, 상기 도통부가 상기 워크에 형성되는 제품의 단위 형성 영역마다 형성되어 있는 것을 특징으로 하는 도금 방법.
KR1020060113210A 2006-06-30 2006-11-16 도금 방법 KR100842857B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00181010 2006-06-30
JP2006181010A JP2008007830A (ja) 2006-06-30 2006-06-30 めっき方法

Publications (2)

Publication Number Publication Date
KR20080003172A true KR20080003172A (ko) 2008-01-07
KR100842857B1 KR100842857B1 (ko) 2008-07-02

Family

ID=38948140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060113210A KR100842857B1 (ko) 2006-06-30 2006-11-16 도금 방법

Country Status (4)

Country Link
US (1) US20080011610A1 (ko)
JP (1) JP2008007830A (ko)
KR (1) KR100842857B1 (ko)
CN (1) CN101096770A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011063849A (ja) * 2009-09-17 2011-03-31 Tokyo Electron Ltd 成膜方法および記憶媒体
US10242789B2 (en) * 2015-06-16 2019-03-26 Murata Manufacturing Co., Ltd. Method for manufacturing ceramic electronic component, and ceramic electronic component
KR102511867B1 (ko) * 2017-12-26 2023-03-20 삼성전기주식회사 칩 전자부품
CN113348411A (zh) * 2020-01-03 2021-09-03 京东方科技集团股份有限公司 阵列基板、其制备方法及背光模组

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6758958B1 (en) * 1998-07-24 2004-07-06 Interuniversitair Micro-Elektronica Centrum System and a method for plating of a conductive pattern
KR100705406B1 (ko) * 2001-06-19 2007-04-10 삼성전자주식회사 전기 도금층 형성 방법 및 장치

Also Published As

Publication number Publication date
KR100842857B1 (ko) 2008-07-02
CN101096770A (zh) 2008-01-02
US20080011610A1 (en) 2008-01-17
JP2008007830A (ja) 2008-01-17

Similar Documents

Publication Publication Date Title
KR100842857B1 (ko) 도금 방법
US6974775B2 (en) Method and apparatus for making an imprinted conductive circuit using semi-additive plating
US8058566B2 (en) Packaging substrate structure and manufacturing method thereof
CN113053667A (zh) 电子部件
JP2016139632A (ja) 配線基板
JP2000057524A (ja) 磁気ヘッドの製造方法
KR100797670B1 (ko) 인쇄회로기판의 도금선 형성 방법
US8981237B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
US6077405A (en) Method and apparatus for making electrical contact to a substrate during electroplating
US3560351A (en) Method of making a thermoelectric device
CN100473257C (zh) 部分完成的布线电路板装配片和布线电路板制造方法
JP2008251590A (ja) インダクタンス部品の製造方法
JP4880524B2 (ja) 多数個取り配線基板とその電解処理方法
US20200137883A1 (en) Thin film capacitor and circuit board incorporating the same
JP2002031646A (ja) 電気検査用導電シート及びその製造方法
KR20110116819A (ko) 인쇄회로기판 및 이의 제조방법
JP2015229775A (ja) 電気めっき用コンタクト治具、半導体製造装置および半導体装置の製造方法
KR100905310B1 (ko) 기판 패널
JP2006066830A (ja) ハイアスペクト導体デバイスの製造方法
JPS62188798A (ja) メツキ用コンタクトピン
KR101048253B1 (ko) 메탈에 도금선을 구비한 인쇄회로기판 제조방법 및 이에 따른 인쇄회로기판
CN114041328A (zh) 印刷基板
TWM526795U (zh) 電路基板結構
JP2022154444A (ja) めっき装置及び太陽電池パネルの製造方法
CN111328205A (zh) 一种平面厚铜pcb的加工工艺

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee