JP2020196644A - AlNバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法 - Google Patents

AlNバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法 Download PDF

Info

Publication number
JP2020196644A
JP2020196644A JP2019103375A JP2019103375A JP2020196644A JP 2020196644 A JP2020196644 A JP 2020196644A JP 2019103375 A JP2019103375 A JP 2019103375A JP 2019103375 A JP2019103375 A JP 2019103375A JP 2020196644 A JP2020196644 A JP 2020196644A
Authority
JP
Japan
Prior art keywords
layer
aln
template substrate
hta
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019103375A
Other languages
English (en)
Other versions
JP7364183B2 (ja
Inventor
昌史 定
Masafumi Jo
昌史 定
哲利 前田
Tetsutoshi Maeda
哲利 前田
秀樹 平山
Hideki Hirayama
秀樹 平山
篤史 大澤
Atsushi Osawa
篤史 大澤
淳史 前岡
Junji Maeoka
淳史 前岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
RIKEN Institute of Physical and Chemical Research
Original Assignee
Screen Holdings Co Ltd
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, RIKEN Institute of Physical and Chemical Research filed Critical Screen Holdings Co Ltd
Priority to JP2019103375A priority Critical patent/JP7364183B2/ja
Publication of JP2020196644A publication Critical patent/JP2020196644A/ja
Application granted granted Critical
Publication of JP7364183B2 publication Critical patent/JP7364183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

【課題】 高品質なAlNバッファー付サファイア基板の生産性を高める。【解決手段】 本開示の実施形態のテンプレート基板は、サファイア基板と、AlNバッファー層とを備える。AlNバッファー層は、サファイア基板の表面上にDCスパッタリング法によって形成されたAlN層を含んでいる。そのAlN層は1300℃に到達する温度のアニール処理を経てHTA−AlN層となっている。実施形態の好ましい態様では、AlNバッファー層は、HTA−AlN層上にMOCVD法によって形成されたAlNの再成長層をさらに備えている。【選択図】 図1

Description

本開示はAlNバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法に関する。
発光ダイオード、レーザーダイオードといった発光素子や、受光センサー、高周波素子、パワーデバイスなど各種の用途に窒化物半導体素子が用いられている。GaN(窒化ガリウム)やAlGaN(窒化アルミニウムガリウム)などの結晶を採用する窒化物半導体素子は、MOCVD(metal organic chemical vapor deposition)法などのエピタキシャル成長により作製される。そのためのテンプレート基板は、例えばサファイア基板に窒化アルミニウムバッファー層を形成したもの(「AlNバッファー付サファイア基板」)、GaN単結晶基板、AlN単結晶基板である。これらのうち、AlNバッファー付サファイア基板は、GaN単結晶基板、AlN単結晶基板に比してコストの観点での優位性を持っている。AlNバッファー付サファイア基板のための典型的なAlNバッファー層の形成手段の一つは、やはりMOCVD法である。
MOCVD法とは異なり、より広い面積で均一な窒化アルミニウムの成膜が可能なスパッタリング法も注目されている。一般にスパッタリングによりサファイア基板に窒化アルミニウムを形成すると、高密度な貫通転位が生じる。非特許文献1には、サファイア基板上にRFスパッタリングにより形成したAlNバッファー層を高温アニール(HTA; high temperature annealing)処理することによって、窒化物半導体の発光素子のためのテンプレートとなりうることが報告されている。当該報告によれば、作製されたAlNバッファー層は、貫通転位密度が1×10cm−2程度、粗さRaが0.4nm程度となり、その上にAlGaNベースでのUV−LEDも作製された。
なお、特許文献1(国際公開第2008/136504号)は、(0001)C面のサファイア基板に直接スパッタ法で単結晶のIII族窒化物半導体層を形成することは困難であると説明している。
国際公開第2008/136504号 特開2016−183402号
H. Miyake et. al.,"Preparation of high-quality AlN on sapphire by high-temperature face-to-face annealing" J. Cryst. Growth 456, 155-159 (2016), http://dx.doi.org/10.1016/j.jcrysgro.2016.08.028
窒化ガリウム系青色LEDのためのAlNバッファー層は、1050℃程度のMOCVD法で形成したものが採用されることがある。しかしながら、窒化物半導体によりUV−LEDを形成する場合には、特に内部量子効率の観点から、より高品質なAlNバッファー層が要求される。そのような高品質なAlNバッファー層をMOCVD法のみにより形成してAlNバッファー付サファイア基板を作製しようとすると、転位密度が小さく高品質な結晶を成長するためには高温(1300℃程度またはそれ以上)での成膜プロセスが必須となる。高温向けの装備を持つMOCVD装置は、標準的なMOCVD装置とは異なる装備を要する特殊なものであり、同時成膜可能なサファイア基板ウェハーの枚数も少ない。また、MOCVD法のみにより形成したAlNバッファー層で良好な性能を得るためには、AlNバッファー層の膜厚を十分厚く形成する必要がある。例えばAlN層を3μm程度またはそれ以上にMOCVD法にて形成することには長い処理時間も要する。AlNをMOCVD法で成膜するための原料ガスも高価である。
これらの要因から、MOCVD法のみにより高品質で厚いAlNバッファー層を形成する手法は生産効率が低く、それにより生産されるAlNバッファー付サファイア基板は高価にならざるをえない。他方、RFスパッタリング法は、MOCVD法に比べてAlNバッファー層の生産効率が高く、AlNバッファー付サファイア基板のコスト低減がある程度見込める。しかし、生産効率をさらに向上させることによるAlNバッファー付サファイア基板の低コスト化への要請は依然として大きい。
本開示は上記問題の少なくともいずれかを解決することを課題とする。本開示は、高品質なAlNバッファー層が必要な用途のためであっても十分な性能を示しうるAlNバッファー付サファイア基板を低コストで実現しうる手法を提供することにより、窒化物半導体素子の普及を促進し、窒化物半導体素子の用途拡大に大きく貢献するものである。
本発明者は、非特許文献1のRFスパッタリング法よりも高い効率でAlNバッファー付サファイア基板を作製しうる手法を鋭意検討し、大面積で短時間でのコーティングが可能なDCスパッタリング法に着目した。結果、DCスパッタリング法によりAlNバッファー層を成膜しても、十分な性能のAlNバッファー付サファイア基板が作製可能であることを確認し、本開示を完成させた。
すなわち、本開示のある態様においては、サファイア基板と、該サファイア基板の表面上にDCスパッタリング法によって形成されたAlN層を含むAlNバッファー層であって、該AlN層が1300℃に到達する温度のアニール処理を経たHTA−AlN層である、AlNバッファー層とを備えるテンプレート基板が提供される。
DCスパッタリング法によりAlN層を形成することにより、AlNバッファー付サファイア基板の高い生産効率を実現することができる。本開示においてスパッタリングAlN層(Sputtered AlN layer)と呼ぶものは、DCスパッタリング法により形成したAlN層である。DCスパッタリング法では、300℃程度の温度で成膜処理が可能であり、700℃またはそれ以上を要するRFスパッタリングよりも低温での成膜が行える。DCスパッタリング法は、太陽電池素子のような大面積の成膜も可能であるなど、広い面積または多数の基板を同時に処理することも容易である。DCスパッタリング法で金属のアルミニウムのターゲットで反応性スパッタリングを行う場合には、さらに円筒形状のターゲットを利用できてターゲット使用効率や生産性を高めることができる。これらから、DCスパッタリング法では極めて効率良くテンプレート基板を形成することができる。本開示の上記態様においては、サファイア基板の表面のスパッタリングAlN層を1300℃に到達する温度のアニール処理によって、結晶品質が改善されたHTA−AlN層を作製する。このため、AlNバッファー層はすくなくともHTA−AlN層を備えている。
以下特に断りのない場合、窒化物半導体は、AlGaIn1−x−yN(0≦x≦1,0≦y≦1)を含み、必要に応じてSiまたはMgなどを含んでいて良い任意の窒化物半導体材料をいう。窒化物半導体素子は窒化物半導体材料を少なくとも一部に含む任意の素子を指す。テンプレート基板は、ヘテロエピタキシャル成長またはホモエピタキシャル成長において用いられる任意の物体を意味する。DCスパッタリング法は、放電でイオン化したスパッタリングガスをDC電界によりターゲット物質に衝突させ、その運動量により射出したターゲット物質またはその反応生成物を目的の基板に堆積させるスパッタリング法を一般に意味している。プラズマ密度の制御のために、高周波電界や、磁界を補助的に利用するようなものも含み、反応ガスを利用する反応性スパッタリングも含む。
本開示のある態様では、生産効率の高いDCスパッタリング法により形成されたAlNバッファー付サファイア基板であるテンプレート基板が提供される。
図1は、本開示の実施形態のテンプレート基板の構造を示す斜視図である。 図2は、本開示の実施形態のテンプレート基板の製造方法を示すフローチャートである。 図3は、本開示の実施形態のHTA−AlN層のためのSP−AlN層をサファイア基板に形成するDCスパッタリング成膜装置の概略構成を示す説明図である。 図4は、本開示の実施形態において、テンプレート基板の典型的な作製過程の各ステップの代表的な処理条件の概要をまとめた説明図である。 図5は、本開示の実施形態において、テンプレート基板をテンプレートとして作製されるUV−LEDの構成を示す斜視図である。 図6は、本開示の実施形態の実施例において、SP−AlN層およびHTA−AlN層のXRC測定の回折強度を示すグラフを含んでおり、(0002)面反射のもの(図6A)および(10−12)面反射のもの(図6B)である。 図7は、本開示の実施形態の実施例において、比較例サンプル1を対照にAFMによる表面モフォロジーを観察した例を示しており、1μm×1μm領域(図7A)および10μm×10μm領域(図7B)の範囲のものである。 図8は、本開示の実施形態の実施例において、AFMによる表面モフォロジーを観察した例であり、HTA処理を施した実施例サンプルについて、10μm×10μm領域のものである。 図9は、本開示の実施形態の実施例において、比較例サンプル、実施例サンプルにおけるスパイクおよびヒロックの幅および高さの測定値の分布を示すグラフである。 図10は、本開示の実施形態の実施例において、比較例サンプル、実施例サンプルにおけるスパイクおよびヒロックの密度を示すグラフである。 図11は、本開示の実施形態の実施例において、再成長層形成後のAFMによる表面モフォロジーの観察結果である。 図12は、本開示の実施形態の実施例において、表面の凹凸の高さとHTA処理のアニール温度との関係を示すグラフであるである。 図13は、本開示の実施形態の実施例において、AlN層の対称(0002)面反射および非対称(10−12)面反射での回折について走査したXRCの半値幅をアニール温度に対してプロットしたグラフである。 図14は、本開示の実施形態の実施例において、テンプレート基板を作製するまでの各段階でのXRC半値幅を示すグラフであり、(002)面反射のもの(図14A)、(102)面反射のもの(図14B)である。 図15は、本開示の実施形態の実施例において、テンプレート基板を作製するまでの各段階でのXRC半値幅を示すグラフであり、(002)面反射のもの(図15A)、(102)面反射のもの(図15B)である。 図16は、本開示の実施形態において、実施例として作製したUV−LEDの特性を示すグラフであり、電流電圧特性(図16A)、光出力特性(図16B)、外部量子効率(図16C)、発光スペクトル(図16D)である。
以下図面を参照し、本開示に係るテンプレート基板であるAlNバッファー付サファイア基板の実施形態を説明する。全図を通じ当該説明に際し特に言及がない限り、共通する部分または要素には共通する参照符号が付される。また、図中、各実施形態の要素のそれぞれは、必ずしも互いの縮尺比を保って示されてはいない。
1.テンプレート基板の製造
1−1.全体構造
図1は、本実施形態のテンプレート基板10の構造を示す斜視図である。テンプレート基板10の一方の面にAlN層バッファー層4が形成されている。AlN層バッファー層4は、典型的には2層のAlNからなる層42、44を含む。AlN層42は、C面配向のサファイア基板2の一方の面にDCスパッタリング法により成膜され、高温アニール(HTA)処理される。AlN層42を以下HTA−AlN層42と呼ぶ。他方のAlN層44は、HTA−AlN層42の表面にMOCVD法によりエピタキシャル成長により積層される再成長AlN層44である。
1−2.製造方法
図2は、本実施形態のテンプレート基板10の製造方法を示すフローチャートである。C面配向のサファイア基板2には、まずDCスパッタリング法により所定の厚みにAlN層が形成される(ステップS02)。このためには、例えばターゲットをアルミニウムとし、スパッタリングガスをアルゴン(Ar)、反応性ガスを窒素(N)としたDCスパッタリング法が採用される。この段階でのAlN層は、本願においてスパッタリングAlN(Sputtered AlN)層(SP−AlN層)41と呼ぶ。次に、AlN層を形成したサファイア基板2がHTA処理されてHTA−AlN層42が形成される(ステップS04)。このHTA処理により、DCスパッタリング法の成長直後のSP−AlN層41の結晶品質が高められる。この段階のAlN層がHTA−AlN層42となる。HTA処理は、例えばNガスを満たした炉で所定の温度および時間の条件で実施される熱処理である。その後、任意選択として、再成長処理が実施されて再成長層44が形成される(ステップS06)。再成長処理は、TMAl(トリメチルアルミニウム)およびアンモニアガスによるMOCVD法によって、HTA−AlN層42に再成長層44をエピタキシャル成長する処理である。本実施形態の再成長層44は、例えば1300℃といった温度域で行うことができる。また、この温度域を例えば1200℃とすることができる。1200℃程度のMOCVD法は、テンプレートを利用してその上に結晶成長させるデバイスのための成膜処理装置と同一のMOCVD装置でも行えるので、高温対応の特殊なMOCVD装置は不要となりさらに好ましい。これにより、AlN層4が形成されたテンプレート基板10が完成する。テンプレート基板10の作製プロセス全体をみると、HTA−AlN層42を形成するDCスパッタリング処理(ステップS02)が極めて効率良く処理でき、後述するように、その厚みを比較的薄くすることも許容される。以下、各工程の条件およびそのための材料の詳細を説明する。
1−2−1.基板
テンプレート基板10のためのサファイア基板2の典型的なものが、(0001)面方位サファイア単結晶基板つまりC面サファイア基板である。C面サファイア基板は、例えば青色LED素子のための基板として容易に入手可能である。サファイア基板2のためには適切なオフ角をもつよう作製されたC面サファイア基板を利用することができる。
1−2−2.AlN形成
DCスパッタリング処理(ステップS02)は、放電でイオン化したスパッタリングガスをDC電界によりターゲット物質に衝突させ、その運動量により射出したターゲット物質またはその反応生成物を目的の基板に堆積させるスパッタリング法を一般に意味している。プラズマ密度の制御のために、高周波電界や、磁界を補助的に利用するようなものも含み、反応ガスを利用する反応性スパッタリングも含む。
図3は、本実施形態のHTA−AlN層42のためのSP−AlN層41をサファイア基板2に形成するDCスパッタリング成膜装置の概略構成を示す説明図である。DCスパッタリング成膜装置100は、典型的には、特許文献2(特開2016−183402号)に開示されるものと同様のものである。AlN層であるSP−AlN層41を形成するために、DCスパッタリング成膜装置100のチェンバー200には、概して中空の円筒形状であり、アルミニウムパイプであるターゲット105、106が配置されている。プラズマ領域150には、サファイア基板2がターゲット105、106を臨む向きに被成膜面を向けて配置されている。プラズマ領域150には、スパッターガス源610のArガスがターゲット105、106の間隙下方からスパッターガスとして、また、反応ガス源620からのNガスがサファイア基板2の付近に向けて反応ガスとして、それぞれ供給される。ターゲット105、106には、DC電源263が接続されており、ターゲットのアルミニウム材料に負の高電圧を印加してカソードとして動作させることができるようになっている。ターゲット105、106は、円筒の軸を回転軸として回転可能となっていて、内部に、マグネット123が配置されている。マグネット123は、ターゲット105、106の回転と関係なくサファイア基板2に向かって向けられていて、円筒壁を貫く磁界を生成してプラズマ密度を高める様になっている。サファイア基板2は、基板ホルダー190に取り付けられて、基板ホルダー190とともに適当な搬送機構により必要に応じ搬送することができる。
ターゲット105、106の相互の間隙の下方には、誘導結合アンテナ251が配置されそこには高周波電源253が接続されている。誘導結合アンテナ251を通じて高周波が供給されると、誘導結合プラズマ(ICP)が生成されるため、このような高周波を供給しての成膜処理は、低インダクタンスアンテナ(LIA、登録商標)支援の誘導結合プラズマ(ICP)を伴うDCスパッタリング法である。
DCスパッタリング成膜装置100は、適切な制御装置(図示しない)により、適宜設けられた開閉手段、制御弁、駆動手段(いずれも図示しない)によって、設定されたガス供給条件、電力供給条件、温度条件、成膜時間に応じて動作する。ガス供給条件は、(全圧、N流量)の組み合わせで決定される。電力供給条件は、DC電源263の供給電圧や連続/パルスの区別、高周波電源253の動作/非動作で決定される。温度条件は、基板ホルダー190の温度で決定される。特にガス供給条件について説明のため、本実施形態のための条件の典型的なものを列挙し、それらに名称を与える。本実施形態では、全圧について3.75×10−3Toll(0.5Pa)および3.75×10−4Toll(0.05Pa)を、それぞれ「高圧」および「低圧」と呼ぶ。またN流量について「高圧」時の75sccm、125sccm、200sccmをそれぞれ「Low2」、「Low」、「High」と呼び、「低圧」時の35sccm、50sccmをそれぞれ「Middle」、「High」と呼ぶ。例えば全圧を「高圧」、N流量を「High」等と記す。電力供給条件はターゲット105、106が負となるように印加する200V、デューティー比75%、繰り返し周期80kHzパルス波形である。高周波電源253を動作させれば、LIA支援ICPが生成されたDCスパッタリング法、非動作であればLIA支援ICPのないDCスパッタリング法となる。本実施形態では、高周波電源253を非動作のものを特に「LIA支援ICP無し」と呼び、特段記載のないものではLIA支援ICPを活用している。なお、本実施形態は、図3に示したDCスパッタリング成膜装置100とは異なり、平板ターゲットのものを含むような任意のDCスパッタリング装置用いることによって実施されうる。
本実施形態において、SP−AlN層41やHTA−AlN層42の膜厚は特段限定されない。後述する最適化プロセスでは、例示として200nm程度のものが採用される。また、SP−AlN層41を形成するための条件も、特段限定されない。
1−2−3.高温アニール(HTA)
高温アニール(HTA; high temperature annealing)処理は、DCスパッタリング成膜装置100にて形成したSP−AlN層41を適切なアニール条件を満たしうる任意の炉により行うことができる。アニール条件は、温度、周囲気体、処理時間を組み合わせ、それらの組み合わせを1以上用いて特定される。用いられるアニール条件は、アニール処理後のHTA−AlN層42の結晶品質が必要な水準となりうるものから選択され、本実施形態では、温度条件は結晶品質に改善が期待できる温度から選択する。具体的には、到達最高温度が1300℃以上となるものが選択される。到達最高温度は、好ましくは、1500℃以上とされたり、1700℃以上とされる。高温によるAlNの分解が生じうるため、その対策も適宜採用される。例えば、周囲気体は、任意の気体が利用され、Nや、アルゴンガス、一酸化炭素を含む気体も利用されうる。また、2片のサンプルのAlN膜面を対向させるface−to−face配置も採用される(非特許文献1)。
1−3.再成長層
再成長層44は、HTA−AlN層42の最表面上にMOCVD法でエピタキシャル成長させたAlN層である。HTA−AlN層42上への再成長層44の形成によりAlN層4が完成する。再成長層44のための成長条件は、本実施形態では、典型的には、1μm程度の厚みをもつように形成される。ここでのMOCVD法では、トリメチルアルミニウム(TMAl)およびアンモニアのガスを原料ガスとして用い、成膜温度は、例えば1300℃とする。特に成膜温度が1200℃以下であれば、高温装備なしのMOCVD装置により効率良く再成長層44を形成することができる。より一般には、HTA処理の最高到達温度よりも低い温度のMOCVD法により再成長層44を形成することにより、HTA処理によるSP−AlN層41からHTA−AlN層42への結晶品質の向上の効果を生かすことができる。また、その後にテンプレート基板10を利用して製造する窒化物半導体素子においてMOCVD法を採用する場合には、再成長層44の成膜を窒化物半導体素子のためのMOCVD装置によって行い、そのまま窒化物半導体素子の製造プロセスを開始することもできる。
1−4.評価
テンプレート基板10の評価は、AlN層4が、窒化物半導体素子の製造のためのテンプレート基板として要請される特性を最終的に満たすかどうかにより決定される。そのための指標は、SP−AlN層41、それをHTA処理した後のHTA−AlN層42、および再成長層44の各層の形成完了時点での表面モフォロジー、結晶転位密度、その他のテンプレート表面を評価しうる指標である。表面モフォロジーはAFMによる表面形状の計測により、また結晶転位密度はX線ロッキングカーブ(XRC)測定などによる(0002)面反射および(10−12)面反射のピークの半値幅(半値全幅、以下同様)により、それぞれ評価される。光学顕微鏡による観察でも、窒化物半導体素子への適用の適否を判断することができる。
1−5.最適化プロセス(一般)
本願発明者らは、DCスパッタリング法とHTA処理を組み合わせることによって、要請される特性を満たすようAlN層4の品質を向上することに成功した。得られたAlN層4は、RFスパッタリングと高温アニールを組み合わせるもの(非特許文献1)や、MOCVD法において得られるAlNバッファー付サファイア基板と比して同等程度に良好な結晶品質を示す。他方、ヒロックと呼ばれる表面凹凸が発生しやすくなることから、良好な結晶品質を実現しつつヒロックを抑制するための最適化プロセスが必要であること、およびその抑制手法を見出した。
図4は、テンプレート基板10の典型的な作製過程の各ステップの代表的な処理条件の概要をまとめた説明図である。DCスパッタリング法(ステップS02)では、一例として成長温度300℃程度で200nm厚のSP−AlN層41が形成される(図4A)。この段階で、AlN層は多結晶ではなく単結晶といいうる程度になっているものの、XRDによる評価では多数の結晶欠陥が残留していることを示す広がったピークが観察される。SP−AlN層41の表面には、スパイクと呼ぶ微小サイズで鋭いピーク部分が生じている場合もある。適切な周囲気体(例えば窒素)の中で1500〜1700℃程度の温度でのHTA処理(S04)を1時間程度施すと、結晶品質は大幅に向上する(図4B)。これにより、XRDでのピークの半値幅は小さくなって結晶品質が向上する。この時点で、SP−AlN層41はHTA−AlN層42となるものの、表面にはヒロックが生じることがある。ヒロックは、例えば高さが20nmを越すほどに高くなると、窒化物半導体素子の製造に障害となりうる。ついで、再成長処理(ステップS06)を通じ、例えば厚み1μm程度のMOCVD法によるAlN層がHTA−AlN層42上に再成長層44として堆積される。再成長層44は、HTA−AlN層42にエピタキシャル成長される、成長に応じてHTA−AlN層42表面のヒロックなどにより生じた凹凸が埋め込まれることもある。再成長層44の表面が、その後の窒化物半導体素子の形成に適するものとするために、HTA−AlN層41の形成のためのDCスパッタリング法や、HTA−AlN層42を得るためのHTA処理、再成長層44を形成する再成長処理の各条件が決定される。
2.適用例
本実施形態のテンプレート基板10は、窒化物半導体素子のためのテンプレート基板として利用できる。窒化物半導体素子の一例として、紫外発光ダイオード(UV−LED)について説明する。
2−1.発光素子
図5は、テンプレート基板10をテンプレートとして作製されるUV−LED30の構成を示す斜視図である。UV−LED30は、テンプレート基板10の再成長層44の表面にMOCVD法によるエピタキシャル成長で窒化物半導体による各層が成長される。具体的には、n−AlGaN;Si層302、AlGaN―MQW層304、MQB層306、p−AlGaN;Mg層308、およびp−GaN;Mg層310が形成される。テンプレート基板10には、Pコンタクト電極320、nコンタクト電極330が形成されて、これら電極を通じて駆動電源(図示しない)が接続されて動作する。
2−2.他の窒化物半導体素子
上記UV−LED30に加え、テンプレート基板10は、窒化物半導体で作製する光センサー、高周波素子、パワーデバイスのためのテンプレートとしても利用可能である。
3.実施例(テンプレート)
次に、本実施形態のテンプレート基板10の具体的な最適化を実施した実施例について説明する。最適化は2つに分けられる。第1は、SP−AlN層41のためのDCスパッタリング法の成膜条件をある程度決定する予備検討である。第2は、予備検討により有望と判断した条件のDCスパッタリング法で形成したSP−AlN層41をHTA処理してHTA−AlN層42を得る条件の最適化である。これらの最適化は、目的の特性が実現するまで繰り返し最適化される。
3−1.予備検討
まず、DCスパッタリング法の条件決定のための予備検討では、HTA処理を施すまで実施してHTA−AlN層42が形成され再成長層44は形成していないサンプルを準備し、結晶品質を評価して基本的条件の決定を行った。具体的には、DCスパッタリング成膜装置100でSP−AlN層41を形成する条件を、
・基板加熱について、あり/なし
・LIA支援ICPについて、あり/なし
・膜厚について、200nm/400nm
と変化させた計8通りの組み合わせのサンプルを準備した。なお、基板加熱をしない場合は、成膜中のプラズマによる加熱だけとなるため、正確な温度は不明である。他方、基板加熱をした場合には、基板温度は約300℃に維持される。DCスパッタリング成膜装置100のターゲット105、106はアルミニウム、ガス条件はAr、Nとした。各サンプルのHTA処理は窒素中での加熱処理、face−to−face配置とした。
HTA−AlN層42の評価の結果、基板加熱しないものでは、目視観察で白濁が生じるなど、XRDを取得するまでもなく結晶品質は不良であった。これに対し、基板加熱したものではそのようなことはなかった。また、基板加熱したものでも、LIA支援ICP無しではXRC半値幅が大きいままで結晶品質は不良であった。このことから、LIA支援ICPも役立つと結論づけた。膜厚による違いは、さほど明瞭ではなかったが、XRC半値幅は次の表1のとおりであった。
条件の選択には、この結果に加えて、テンプレート基板10の生産効率では膜厚が薄いことが有利であることも加味した。
以上より、基板加熱あり、LIA支援ICPあり、200nm厚をDCスパッタリング法でのSP−AlN層41の成膜条件として採用することとした。
3−2.高温アニール処理の最適化
HTA処理の条件を決定するために、処理温度を決定した。まず、各サンプルのSP−AlN層41の成膜条件は、(0001)面配向サファイア基板2に、LIA支援ICPあり、膜厚200nmとし、他の条件は予備検討(3−1)と一致させた。つぎに、周囲気体をN、アニール時間を1時間に固定して、HTA処理をおこなってHTA−AlN層42を得た。比較のためHTA処理を行わないもの(SP−AlN層41のままのもの)も含めて、表2のようなサンプルを準備した。
さらに、再成長処理により、1μm厚でMOCVDにて再成長層44を形成した。再成長処理の条件は、1300℃、TMAlおよびアンモニアガスを、全圧30kPaに維持し、V/III比を25とした。再成長層44の表面モフォロジーをAFMで、またAlN層4の結晶品質をXRDにて評価した。なお、各サンプルは、同条件での処理途中の特性を確認する目的で、同条件のものを複数片準備した。
図6は、SP−AlN層41およびHTA−AlN層42のXRC測定の回折強度を示すグラフであり、(0002)面反射のもの(図6A)および(10−12)面反射のもの(図6B)である。サンプルは、HTA処理の有無の比較つまりSP−AlN層41とHTA−AlN層42の比較のために、比較例サンプル1と実施例サンプル4とした。図中w/o (without) annealingは、比較例サンプル1、annealing at 1700℃は実施例サンプル4のものである。それぞれの半値幅は、
比較例サンプル1:(0002) 961arcsec,
(10−12)2664arcsec;
実施例サンプル4:(0002) 47arcsec,
(10−12)390arcsec
となった。特にHTA−AlN層42の実例である実施例サンプル4の(0002)面反射での47arcsecは、標準的なMOCVD法によるHTA処理の場合と比べても良好といいうる小さな値である。DCスパッタリング法にHTA処理を組み合わせるテンプレート基板10の製造方法にて、RFスパッタリング法にHTA処理を組み合わせるもの(非特許文献1)と同様に、良好な結晶性が実現可能なことが確認された。
図7は、比較例サンプル1を対照にAFMによる表面モフォロジーを観察した例であり、1μm×1μm領域(図7A)および10μm×10μm領域(図7B)の範囲のものである。図7Aのように、表面は、小さく均一なサイズを持つAlNのグレインで覆われている。図7Aのものでは、RMS粗さが0.66nmであった。グレインの平均サイズは23nmであり、グレイン密度は約1×1011cmであった。観察された高密度でのグレイン様モフォロジーは、RFスパッタリグのAlN層のものと類似していた(非特許文献1)。他方、図7Bのように、顕著な高さをもつ局所的スパイク構造(単に「スパイク」と呼ぶ)が形成されている。その高さおよび幅は、それぞれ5〜40ナノメートル、および150〜300ナノメートル程度の範囲に広がっていた。スパイクの密度は、約1×10cmであった。スパイクの形成は、反跳したスパッタリングイオンのボンバードメントによる局所的な結晶の劣化のためと説明することができる。同様のモフォロジーがシリコン上にAlN層をDCスパッタリング法により形成した場合に報告されている。
次にDCスパッタリング法によるSP−AlN層41とHTA処理後のHTA−AlN層42とがどのように変化しているかを調査した。図8は、AFMによる表面モフォロジーを観察した例であり、HTA処理を施しHTA−AlN層42が得られている実施例サンプル1〜4について、10μm×10μm領域のものである。いずれのサンプルも、表面に多数のヒロックが生成されている。各ヒロックの高さおよびサイズはスパイクに比べて大きい。ヒロックの平均サイズは温度の増大につれて増大する。これは、HTA処理中のマイグレーションが活発化するためのようである。
図9は、比較例サンプル1、実施例サンプル1〜4におけるスパイクおよびヒロックの幅および高さの測定値の分布を示すグラフである。図示されるように、HTA処理を施していない比較例サンプルは幅および高さともに小さいスパイクを持つ。HTA処理した実施例サンプル1〜4ではアニール温度が高まると、幅および高さが増大するだけではなくアスペクト比にも違いが見られる。具体的には、1500℃、1600℃の実施例サンプル1、2においての高さ/幅のアスペクト比が0.25程度となっている。1650℃以上の実施例サンプル3、4において、アスペクト比が0.5程度になっている。
図10は、比較例サンプル1、実施例サンプル1〜4におけるスパイクおよびヒロックの密度を示すグラフである。比較例サンプル1の測定値には、As-grownと、また、実施例サンプル1〜4のものにはAnnealedと付されている。SP−AlN層41の段階にある比較例サンプルはスパイクにくらべ、ヒロックの密度は1桁以上大きい。現時点では、DCスパッタリング法で形成された表面のわずかな変位であっても、HTA処理中のヒロックの形成に影響する可能性があるものと考えている。
次に、再成長処理(ステップS06)により再成長層44を再成長させて実施例サンプル5〜8によって結晶品質の変化を調査した。図11は、再成長層44形成後のAFMによる表面モフォロジーの観察結果である。また、図12は、表面の凹凸の高さとHTA処理のアニール温度との関係を示すグラフであり、HTA−AlN層42の段階での値にはAnnealedと、また再成長層44形成後の値にはRegrownと付されている。この際、小さなヒロックがAlN層再成長層44の再成長の途中において埋め込まれているために、ヒロックの密度は1×10cm−2(図10、1700℃のもの)から4×10cm−2(図示しない)へと減少している。表面粗さについては、1700℃のもの(実施例サンプル8)を除いて山谷の高低差が再成長により減少している。1700℃でアニールしたものでは、高いアスペクト比をもつヒロックのいくつかが大きすぎるため、ヒロックの成長がC面の横方向成長と比べて支配的となる。これに対し小さいアスペクト比をもつヒロックは、埋め込まれて一様な膜となる。したがって、HTA処理において形成された小さなヒロックは、サイズが微小であり、かつアスペクト比が小さいために、再成長層44によって埋め込むことができ、表面モフォロジーを向上させることができる。
次に、HTA−AlN層42およびさらに再成長後のAlN層の結晶品質を調査した。図13は、AlN層の対称(0002)回折および非対称(10−12)面反射での回折について走査したXRCの半値幅をアニール温度に対してプロットしたグラフであり、HTA−AlN層42(実施例サンプル1〜4)、およびさらに再成長後(実施例サンプル5〜8)を示している。DCスパッタリング法で形成した直後のSP−AlN層41では(0002)面および(10−12)面の半値幅(図示しない)が、それぞれ810、3100arcsecであった。したがって、DCスパッタリング法で形成されたSP−AlN層41の結晶性はいずれのアニール温度でもHTA処理によってHTA−AlN層42となることにより大きく向上した。HTA−AlN層42となっているサンプル(実施例サンプル1〜4)では、(0002)面および(10−12)面の半値幅が、アニール温度に応じて低下した。これに対し、再成長後の再成長層44まで形成したサンプル(実施例サンプル5〜8)では、1600℃以上の温度のものでは結晶性が悪化した。したがって、本実施例では1500℃にてアニール処理した実施例サンプル5が最良の結晶品質となった。
実施例のまとめとして、ヒロックの抑制および良好な結晶品質の点でのHTA処理のアニール温度の最適化では、テンプレート基板10に対応する処理を施した実施例サンプル5〜8の比較において、1500℃にてアニール処理した実施例サンプル5が最良であった。
4.実施例(UV−LED)
次に、DCスパッタリング法の最適化を再度実施して、図5の構造のUV−LEDを作製した実施例について説明する。
4−1.DCスパッタリング法の最適化1
UV−LEDの作製のために、DCスパッタリング法でのSP−AlN層41の形成条件に立ち返った最適化を再度実施した。
最初にガス供給条件を(全圧、N流量)の組み合わせで表3のように変更したサンプルA1〜A24を作製した。いずれも再成長層44は形成していない。
なお、ガス供給条件以外は、電力供給条件、温度条件、成膜時間により決まり、それぞれ全圧は「高圧」を3.75×10−3Toll(0.5Pa)および「低圧」を3.75×10−4Toll(0.05Pa)とし、N流量について「低圧、High」を50sccm、「低圧、Middle」を35sccm、「高圧、Low」を125sccm、および、「高圧、Low2」を75sccmとし、電力供給条件は電圧−200V、デューティー比75%、繰り返し周期80kHzのパルス波形とし、成膜時の設定温度は390℃、成膜時間は個々の条件で膜厚200nmおよび400nmになるように調整した。LIA支援ICPはすべてで利用した。SP−AlN層41が形成された各条件4つのサンプルは、そのままHTA処理をしないサンプル1つ、HTA処理を施してHTA−AlN層42とするサンプル3に分けた。HTA処理を施すサンプルは、順に、1500℃、1600℃、1700℃のアニール温度にて、1時間のアニール時間とした。例えばサンプルA1はHTA処理をしないサンプル、サンプルA2〜A4は、順に、1500℃、1600℃、1700℃でHTA処理を施すサンプルである。以上の結果、サンプルA9〜A12(低圧NHigh2)はHTA処理後もヒロックを形成せず、平坦な膜が得られることを確認した。
4−2.DCスパッタリング法の最適化2
さらに、別の条件での最適化を実施した。ガス供給条件を(全圧、N流量)の組み合わせにおいて、N流量をhighに固定し、他の条件を表4のように変更したサンプルB1〜B24を作製した。いずれも再成長層44は形成していない。
なお、他の条件については、電力供給条件は電圧−200V、デューティー比75%、繰り返し周期80kHzのパルス波形とし、成膜時の設定温度は390℃、成膜時間は個々の条件で膜厚200nmになるように調整した。SP−AlN層41が形成された各条件4つのサンプルを、HTA処理をしないサンプル1つ、HTA処理を施してHTA−AlN層42とするサンプル3つにわけ、HTA処理の温度条件を1500℃、1600℃、1700℃とし、1時間のアニール時間とした点はサンプルA1〜A24と同様である。XRC半値幅を測定したところ、1500℃、1600℃、1700℃でのHTA処理の比較で、いずれのサンプルでも1700℃が良好な結晶性を示した。とりわけLIA支援ICPを利用していないサンプルB9〜B12が(102)回折のXRCで良好な結晶性を示した。また、サンプルA1〜A24との比較において、サンプルB1〜B24のすべてで結晶性の改善が見られた。HTA処理が高温なほどコアレッセンスが生じやすくヒロックがある場合にはそのサイズが大きくなった。この結果は図9と同様である。ヒロックを形成する核となるであろう構造が全く見られないものではヒロックは形成されず平坦化された。ただし、全く同様の条件でもアニール後の表面には差が生じることも多かった。
4−3.UV−LEDの作製
UV−LED作製のために、以上の最適化の知見に基づいてテンプレート基板10の作製条件を決定した。具体的には次の2種類を採用した。第1は、サンプルA12の条件である、SP−AlN層41を得るためにDCスパッタリング法において、全圧=低圧、N流量=highとし、さらにHTA−AlN層42を得るために、HTA処理を1700℃、1時間としたものであり、第2は、サンプルB21の条件である、DCスパッタリング法において、全圧=高圧、N流量=high、HTA処理1700℃、1時間としたもの、である。HTA処理を終えHTA−AlN層42が得られた両条件のサンプルには、MOCVD装置により再成長層44を形成した。その条件は、圧力30kPa処理時間11分、温度1300℃、V/III比25として、TMAlとアンモニアを利用した。
図14は、サンプルA12の条件に基づくテンプレート基板10を作製するまでの各タイミングでのXRC半値幅を示すグラフであり、(002)面反射のもの(図14A)、(102)面反射のもの(図14B)である。また、図15は、サンプルB21の条件に基づくテンプレート基板10を作製するまでの各タイミングでのXRC半値幅を示すグラフであり、(002)面反射のもの(図15A)、(102)のもの(図15B)面反射である。図14、15のいずれも、SP−AlN層41形成後(Sputtered)、HTA−AlN層42形成後(Annealed)、再成長層44形成後(Regrown)の各段階の測定値がプロットされている。
図14、15に示すように、実施例テンプレート基板10は、サンプルA12の条件のもの、サンプルB21の条件のもののいずれも結晶性が良好なAlN層4を備えるものであった。なお、これと対比すべき一例として、MOCVD装置によって作製したAlNバッファー層では、(002)面反射および(102)面反射の典型的なXRC半値幅は、それぞれ、200arcsec程度、および380arcsec程度である。
そこでこれらの実施例テンプレート基板10を利用して図5の構造のUV−LEDを作製した。UV−LEDは、サンプルA12の条件に基づくテンプレート基板10を利用したもの、および、サンプルB21の条件に基づくテンプレート基板10を利用したもののそれぞれを、(102)面反射のXRC半値幅の値によって区別し、UV−LED#407、およびUV−LED#351と記す。対比のために、MOCVD装置によって作製したAlNバッファー付サファイア基板(「MOCVDテンプレート」)を利用したUV−LEDも同時に作製した。これをUV−LED(MOCVD)と記す。
図16は、作製したUV−LEDの特性を示すグラフであり、電流電圧特性(図16A)、光出力特性(図16B)、外部量子効率(図16C)、発光スペクトル(図16D)である。図中に示すように、UV−LED#351では約0.82%もの外部量子効率が得られた。この値は、同時に作製したMOCVDテンプレートでのUV−LEDよりもむしろ効率が高く、少なくとも相当程度高効率な発光が実現したものと考えている。なお、MOCVDテンプレートを利用し別の作製条件で作製したUV−LEDでは5%程度の外部量子効率が得られており、本実施形態のMOCVDテンプレート上のUV−LEDの効率はそれに比して1/10程度に留まっている。この効率の低さは、図5に示したUV−LEDの構造では、例えばp−GaN310を採用するなど、高効率でのUV発光が観察されにくい構造に原因があると推測している。
以上、本開示の実施形態を具体的に説明した。上述の実施形態、変形例および実施例は、本出願において開示される発明を説明するために記載されたものであり、本出願の発明の範囲は、特許請求の範囲の記載に基づき定められるべきものである。実施形態の他の組合せを含む本開示の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
本開示は、任意の窒化物半導体素子の製造のために使用可能である。
10 テンプレート基板(AlNバッファー付サファイア基板)
2 サファイア基板
4 AlN層
41 SP−AlN層
42 HTA−AlN層
44 再成長層
100 DCスパッタリング成膜装置
105、106 ターゲット
123 マグネット
150 プラズマ領域
190 基板ホルダー
200 チェンバー
251 誘導結合アンテナ
253 高周波電源
263 DC電源
610 スパッターガス源
620 反応ガス源
30 UV−LED
302 n−AlGaN;Si部
304 AlGaN―MQW部
306 MQB部
308 p−AlGaN;Mg部
310 p−GaN;Mg部
320 pコンタクト電極
330 nコンタクト電極

Claims (17)

  1. サファイア基板と、
    該サファイア基板の表面上にDCスパッタリング法によって形成されたAlN層を含むAlNバッファー層であって、該AlN層が1300℃に到達する温度のアニール処理を経たHTA−AlN層である、AlNバッファー層と
    を備えるテンプレート基板。
  2. 前記AlNバッファー層は、前記HTA−AlN層上にMOCVD法によって形成されたAlNの再成長層をさらに備えるものである、
    請求項1に記載のテンプレート基板。
  3. 前記HTA−AlN層は、1600℃以下の温度で実行された前記高温アニール処理が施されている
    請求項1に記載のテンプレート基板。
  4. 前記再成長層が1300℃以下の温度で形成されたものである、
    請求項2に記載のテンプレート基板。
  5. 前記再成長層が1200℃以下の温度で形成されたものである、
    請求項4に記載のテンプレート基板。
  6. 前記再成長層が前記アニール処理の最高到達温度よりも低い温度で形成されたものである、
    請求項2に記載のテンプレート基板。
  7. 請求項1に記載のテンプレート基板と、
    該テンプレート基板の前記AlNバッファー層の上または上方にエピタキシャル成長された窒化物半導体層と
    を備えてなる窒化物半導体素子。
  8. 前記窒化物半導体層は、n型AlGaN層と活性層とp型AlGaN層とを前記テンプレート基板の側からこの順にもつ発光層を含むものであり、
    該発光層に電気的に接続される一対の電極をさらに備える
    請求項7に記載の窒化物半導体素子。
  9. サファイア基板の表面上にDCスパッタリング法によってスパッタリングAlN層を形成するDCスパッタリングステップと、
    該スパッタリングAlN層が形成された前記サファイア基板を少なくとも1300℃に到達する温度でアニール処理して該スパッタリングAlN層からHTA−AlN層を得るアニールステップと
    を含む、AlNバッファー層を備えるテンプレート基板の製造方法。
  10. 前記アニールステップより後に、MOCVD法によって前記HTA−AlN層上にAlNの再成長層を形成する再成長ステップ
    をさらに含む、
    請求項9に記載のテンプレート基板の製造方法。
  11. 前記アニールステップが1600℃以下の温度で実行される
    請求項9に記載のテンプレート基板の製造方法。
  12. 前記再成長ステップが1300℃以下で実行される、
    請求項10に記載のテンプレート基板の製造方法。
  13. 前記再成長ステップが1200℃以下で実行される、
    請求項12に記載のテンプレート基板の製造方法。
  14. 前記再成長ステップは、前記アニールステップの最高到達温度よりも低い温度で実行される、
    請求項10に記載のテンプレート基板の製造方法。
  15. 前記DCスパッタリングステップは、低インダクタンスアンテナ支援誘導結合プラズマを用いるDCスパッタリング法により行われる、
    請求項9に記載のテンプレート基板の製造方法。
  16. 請求項9に記載のテンプレート基板の製造方法により作製されたテンプレート基板を準備するステップと、
    該テンプレート基板の前記AlNバッファー層の上または上方に窒化物半導体層をエピタキシャル成長させるステップと
    を含む窒化物半導体素子の製造方法。
  17. 前記窒化物半導体層が、n型AlGaN層と活性層とp型AlGaN層とを前記テンプレート基板の側からこの順にもつ発光層を含むものであり、
    該発光層に電気的に接続される一対の電極を形成するステップ
    をさらに含む
    請求項16に記載の窒化物半導体素子の製造方法。
JP2019103375A 2019-05-31 2019-05-31 AlNバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法 Active JP7364183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019103375A JP7364183B2 (ja) 2019-05-31 2019-05-31 AlNバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019103375A JP7364183B2 (ja) 2019-05-31 2019-05-31 AlNバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2020196644A true JP2020196644A (ja) 2020-12-10
JP7364183B2 JP7364183B2 (ja) 2023-10-18

Family

ID=73648957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019103375A Active JP7364183B2 (ja) 2019-05-31 2019-05-31 AlNバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法

Country Status (1)

Country Link
JP (1) JP7364183B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09227297A (ja) * 1996-02-19 1997-09-02 Mitsubishi Cable Ind Ltd InGaN単結晶およびその製造方法
JP2013207257A (ja) * 2012-03-29 2013-10-07 Toyoda Gosei Co Ltd Gaを含むIII族窒化物半導体の製造方法
JP2016064928A (ja) * 2014-09-22 2016-04-28 Dowaエレクトロニクス株式会社 AlNテンプレート基板およびその製造方法
JP2016183402A (ja) * 2015-03-26 2016-10-20 株式会社Screenホールディングス スパッタリング装置およびスパッタリング方法
JP2017055116A (ja) * 2015-09-11 2017-03-16 国立大学法人三重大学 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置
JP2019004178A (ja) * 2018-09-20 2019-01-10 Dowaエレクトロニクス株式会社 Iii族窒化物半導体発光素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09227297A (ja) * 1996-02-19 1997-09-02 Mitsubishi Cable Ind Ltd InGaN単結晶およびその製造方法
JP2013207257A (ja) * 2012-03-29 2013-10-07 Toyoda Gosei Co Ltd Gaを含むIII族窒化物半導体の製造方法
JP2016064928A (ja) * 2014-09-22 2016-04-28 Dowaエレクトロニクス株式会社 AlNテンプレート基板およびその製造方法
JP2016183402A (ja) * 2015-03-26 2016-10-20 株式会社Screenホールディングス スパッタリング装置およびスパッタリング方法
JP2017055116A (ja) * 2015-09-11 2017-03-16 国立大学法人三重大学 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置
JP2019004178A (ja) * 2018-09-20 2019-01-10 Dowaエレクトロニクス株式会社 Iii族窒化物半導体発光素子

Also Published As

Publication number Publication date
JP7364183B2 (ja) 2023-10-18

Similar Documents

Publication Publication Date Title
JP4888857B2 (ja) Iii族窒化物半導体薄膜およびiii族窒化物半導体発光素子
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
JPH0415200B2 (ja)
JP3361285B2 (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
US8227359B2 (en) Method for manufacturing group III nitride semiconductor layer, method for manufacturing group III nitride semiconductor light-emitting device, and group III nitride semiconductor light-emitting device, and lamp
US10665753B2 (en) Vertical-type ultraviolet light-emitting diode
WO2006126330A1 (ja) GaN単結晶成長方法,GaN基板作製方法,GaN系素子製造方法およびGaN系素子
JP2005019872A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US10727054B2 (en) Nitride-based semiconductor device and method for preparing the same
CN104393125A (zh) 一种发光元件的制备方法
JP2008034444A (ja) Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子及びランプ
EP2071053B1 (en) Filming method for iii-group nitride semiconductor laminated structure
WO2010100699A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP6925141B2 (ja) 半導体基板、半導体発光素子および灯具
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
CN115101639A (zh) InGaN基光电子器件的复合衬底及其制备方法和应用
US7740823B2 (en) Method of growing III group nitride single crystal and III group nitride single crystal manufactured by using the same
JP2003133246A (ja) 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
JP2020196644A (ja) AlNバッファー層を備えるテンプレート基板および窒化物半導体素子ならびにそれらの製造方法
CN115274941A (zh) 一种外延片制备方法、外延片及led芯片
JP7350477B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
CN111341887B (zh) 一种GaN基础层及其制备方法和应用
JP2008098245A (ja) Iii族窒化物化合物半導体積層構造体の成膜方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20190613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190613

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20190621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230927

R150 Certificate of patent or registration of utility model

Ref document number: 7364183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150