JP2020172699A - 半田マスク - Google Patents

半田マスク Download PDF

Info

Publication number
JP2020172699A
JP2020172699A JP2020038046A JP2020038046A JP2020172699A JP 2020172699 A JP2020172699 A JP 2020172699A JP 2020038046 A JP2020038046 A JP 2020038046A JP 2020038046 A JP2020038046 A JP 2020038046A JP 2020172699 A JP2020172699 A JP 2020172699A
Authority
JP
Japan
Prior art keywords
mask
substrate
lift
layer
deposition process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020038046A
Other languages
English (en)
Inventor
マルコ,プダス
Pudas Marko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Picosun Oy
Original Assignee
Picosun Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Picosun Oy filed Critical Picosun Oy
Publication of JP2020172699A publication Critical patent/JP2020172699A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/012Soldering with the use of hot gas
    • B23K1/015Vapour-condensation soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/42Printed circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/1338Chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】パターニングされた半田マスク層を形成するための方法並びに印刷回路基板および/または電気部品を製造するための方法の提供。【解決手段】パターニングされた半田マスク10を基板に形成するための方法を提供し、リフトオフ材料21は水溶性重合体でありマスク層10は無機材料からなる。物品は少なくとも部分的に導電体が配設されたベース層1と、原子層堆積プロセスまたは化学気相蒸着プロセスにより当該基板11、任意に導電体に堆積されたパターニングされた半田マスク10とを有する印刷回路基板および/または基板を含む電気部品として構成され、当該基板は開口部および/または非平坦な表面を含む。【選択図】図2

Description

本発明は一般に印刷回路基板および電気部品ならびにその製造方法に関する。特に本発明は化学気相蒸着による(一つまたは複数の)パターニングされた保護層の形成についての方法に関する。
印刷回路基板(PCB)への半田マスクもしくは半田レジスト保護層の形成は一般に当該技術分野で知られている。典型的なPCBは、導電体が配設され、かつさらに半田(例えばスズ半田)のリフローにおける濡れおよびその下層の金属(例えば銅または銀)への接触を防止する層が堆積されたエポキシ基板を含む。
半田マスクは、導電体を酸化および/または周囲空気中の硫黄含有汚染物質の存在によって引き起こされる腐食から保護する。間隙腐食は、周囲空気中の硫化水素(HS)などの硫黄化合物の存在により大都市では深刻な問題であることが分かっている。間隙腐食は毎年サーバセンターにおいて何千もの回路基板を破壊しており、例えば数百万米ドルと推定される損害および損失を引き起こしている。
多くの場合において、半田マスクは、国際出願公開第2018/009171号に記載されているような重合体化合物である。有機重合体半田マスクの使用に伴う主要な欠点は、典型的に約250℃で半田付けするとすぐに有機材料が過度に熱くなって脱気し始め、その後に溶解する場合があることである。下層の導電体は周囲環境に露出されるようになり、このようにしてより腐食しやすくなる。重合体マスクを高温に曝すと放出される有機蒸気は(一つまたは複数の)半田付け領域にさらに汚染を生じさせ、従って(半田付けされた)部品はそれに応じて汚染された状態になる。
前記有機マスク材料の蒸発は宇宙応用において主要な問題である。この理由のために、宇宙機関の中には、(宇宙)衛星などにおける最重要物体の中のPCBおよび関連する電子機器への有機(重合体)半田マスクの利用を完全に禁止しているところもある。
重合体半田レジスト層は、米国特許第9,899,311号(58マイクロメートル(μm)の厚さのマスク層)および米国特許第9,972,589号(最大15μmの厚さの下層と比較して少なくとも18μmの厚さのマスク層)にさらに開示されている。
重合体半田マスクは典型的にスクリーン印刷によって塗布されるので、高い横方向パターニング解像度および/または1マイクロメートル未満の厚さの層の堆積を達成することができない。スクリーン印刷された半田マスクの解像度限界は約50マイクロメートルである。スクリーン印刷によって形成される保護マスク層は典型的に下層の導電層と同じ厚さを有する。スクリーン印刷によるマスクの形成は韓国特許第101507913B号に開示されている。
さらに有機材料は防湿性が低い。大気中の水分は従来の重合体半田マスクを通って拡散するとすぐに(一つまたは複数の)PCB導体層または他の基板において酸化および/または腐食を引き起こし、このようにしてPCBの破壊を引き起こす。
半田マスクの形成は、積層、スパッタリング、印刷、吐出塗布または化学気相蒸着などの他の方法によって達成することができる。従来の方法による基板11への半田マスクの堆積が図1に示されている。図1は、半田マスク101が例えば従来の印刷または吐出塗布プロセスによってそこに塗布されている、導電層2が配設されたベース層1を有する印刷回路基板の例示的な製造プロセスを示す。図1からマスク101がコンフォーマルでないことを観察することができる。マスク層101が均一性を欠いている場所は破線の四角で示されている。従って、ビアコンタクト4は矢印によって示されている領域においてマスクコーティングを完全に欠いている。露出された導体領域(銅、銀)は潜在的に腐食による影響を受ける。
この点に関して、半田マスク層の塗布に伴う課題に対処するために、PCBおよび/または電気部品の製造分野における技術の更新がなお望まれている。
本発明の目的は、従来の技術の限界および欠点から生じる問題のそれぞれを解決するか少なくとも軽減することにある。この目的は、パターニングされた半田マスク層を形成するための方法および印刷回路基板および/または電気部品を製造するための関連する方法の様々な実施形態によって達成される。それにより、本発明の一態様ではパターニングされた半田マスク層を基板に形成するための方法が独立請求項1に定義されている内容に従って提供される。
好ましい実施形態では、パターニングされた半田マスク層を化学気相蒸着プロセスにより開口部および/または非平坦な表面を含む基板に形成するための方法であって、マスクパターニングは水溶性リフトオフ材料を用いるリフトオフパターニングにより実施される方法が提供される。
一実施形態では、リフトオフ材料は水溶性重合体である。いくつかの例示的な実施形態では、リフトオフ材料はポリビニルアルコール(PVA)である。
一実施形態では、本マスクは無機材料からなる。いくつかの例示的な実施形態では、本マスクは金属酸化物である。
一実施形態では、本マスクは本質的に光透過性である。
一実施形態では、所定の水分レベルが達成されるまで水溶性リフトオフ材料を予め供給された基板が脱気される。
一実施形態では、本マスクは原子層堆積プロセスによって堆積される。一実施形態では、本マスクは光支援原子層堆積プロセスによって堆積される。
一実施形態では、本マスクは150℃以下、好ましくは125℃以下の温度で堆積される。一実施形態では、本マスクは10〜500nmの範囲内の厚さを有する層である。
一実施形態では、当該基板は印刷回路基板および/または電気部品である。一実施形態では、当該基板はいくつかの電気部品がそこに取り付けられている印刷回路基板である。
本発明の別の態様では、独立請求項13に定義されている内容に従って、印刷回路基板および/または電気部品を製造するための方法が提供される。一実施形態では、前記方法は、パターニングされた半田マスク層を化学気相蒸着プロセスにより下層の基板、任意に導電体に堆積させることを含み、前記基板は開口部および/または非平坦な表面を含み、パターニングは水溶性リフトオフ材料を用いるリフトオフパターニングにより実施される。
一実施形態では、本方法は、保護層を化学気相蒸着プロセス、好ましくは原子層堆積プロセスにより製造された印刷回路基板および/または電気部品の表面に堆積させることをさらに含む。
本発明のさらなる態様では、独立請求項15に定義されている内容に従って基板上にパターニングされた半田マスクを含む物品が提供される。一実施形態では、当該物品は少なくとも部分的に導電体が配設されたベース層と、化学気相蒸着プロセスにより当該基板、任意に導電体に堆積されたパターニングされた半田マスクとを有する印刷回路基板および/または基板を含む電気部品として構成され、パターニングは水溶性リフトオフ材料を用いるリフトオフパターニングにより実施され、かつ当該基板は開口部および/または非平坦な表面を含む。
本発明の有用性はその各特定の実施形態に応じた様々な理由により生じる。最初に本方法は、半田付けプロセスのために必要に応じて高温(典型的には250〜300℃)での安定な半田マスクコーティングの形成を可能にする。従って、例えばAlなどの本方法のために最も頻繁に利用される材料のいくつかは、1000℃超の温度で安定である。本方法は、導電層における間隙の形成(マスクされていない領域)を回避するためなどに、コンフォーマルなマスクコーティングを形成するのをさらに可能にする。従って、本マスクはマスクされていない領域のためにコンフォーマルな封止を提供するように構成されている。
その結果、(一つまたは複数の)本方法に従って堆積されたマスク層を含む印刷回路基板および/または電気部品は腐食、特に間隙腐食しづらく、これは電子装置が組み込まれている言及されている器具の信頼性の向上の説明となる。従来の厚さ(10〜500nm)を有する原子層堆積層は、約10−6g/m/24hのレベルの水蒸気透過率(WVTR)(水蒸気透過率(MVTR)ともいう)を示す。
高いパターン解像度(10μm未満)を有するパターンの形成は、様々な印刷方法またはフォトレジストリソグラフィーなどの様々な公知の方法を用いて実現することができる。言及されている技術は典型的に、100nm未満の解像度を有する化学気相蒸着(CVD)または原子層堆積(ALD)により堆積された層をパターニングするために半導体産業で使用されている。一方、本発明はパターニングのためにリフトオフ技術を利用する。重要なことに本発明は、例えば半田付けによる電気部品のさらなる取り付けのために開口部(例えばビアコンタクト)を含む本質的に平坦な表面へのパターンの作製を可能にする。本方法は、言及されている物体を液体(リフトオフ)重合体または重合体溶液に浸漬することまたは前記リフトオフ重合体を3Dプリンターなどの任意の適当な手段によって吐出塗布することによって、例えばワイヤ先端の表面などの非平坦な表面のパターニングをさらに可能にする。基板に高精度でパターニングされた薄膜を堆積させることによって、本明細書によって開示されている方法は、導体パッドおよび/または高精度測定電極のための開口部を含む領域におけるマスク塗布をさらに可能にする。
マスクされている領域およびマスクされていない領域を予め設計したように作り出すことによって、液体半田合金の望ましくない領域への水平の流れを効率的に防止することができる。半田の広がりの防止は半田マスクの一般的な用途であるが、本開示では液体半田の水平の流れは非常により高い精度で実現される(特にビア−開口部の周囲)。さらに開示されている方法は、例えば印刷回路基板などの基板の一部および基板全体への本マスクの堆積を可能にするという意味で汎用性がある。
本開示では、1マイクロメートル(μm)未満の層厚を有する材料を「薄膜」と呼ぶ。
「いくつかの」という表現は、本開示では一(1)から始まる任意の正の整数、例えば1、2または3を指す。「複数の」という表現は、本明細書では二(2)から始まる任意の正の整数、例えば2、3または4を指す。
従来のプロセス(先行技術)によって半田マスクが塗布された基板を概略的に示す。 様々な実施形態に係る、印刷回路基板および/または電気部品を製造する間にパターニングされた半田マスクを形成するための方法を示す。 様々な実施形態に係る、印刷回路基板および/または電気部品を製造する間にパターニングされた半田マスクを形成するための方法を示す。 上から見た、パターニングされた半田マスクが存在しない場合の基板上での制御されていない半田の広がり。 上から見た、パターニングされた半田マスクが存在しない場合の基板上での制御されていない半田の広がり。 それぞれ上および横から見た、厳密にパターニングされた半田マスクによって設定された限界内での半田の広がりを示す。 それぞれ上および横から見た、厳密にパターニングされた半田マスクによって設定された限界内での半田の広がりを示す。
本発明の詳細な実施形態を添付の図面を参照しながら本明細書に開示する。
基板11上にパターニングされた半田マスク層10(以後マスク10)を形成するための方法を提供する。基板11は、任意のガラス繊維強化を有するエポキシ積層板または任意の他の好適な材料で作られた少なくとも1つのベース層1を含む印刷回路基板として設けることができ、このベース層には少なくとも部分的に銅または銀などの導電体2が配設されている(図2および図3)。大抵の場合、純粋な銅が利用される。
導電体2は、本質的に大きい表面のための導電層/コーティングとして、または経路として(金属の本質的に薄いストリップとして)設けることができ、後者は典型的にエッチングによって形成される。
場合によっては、印刷回路基板はハイブリッドエレクトロニクスと呼ぶことができる。そのような場合、当該基板は少なくとも1つのセラミックベース層1(任意のガラス繊維強化を有する有機エポキシ積層板の代わり)を含み、前記ベース層には銅からエッチングされる代わりに積層印刷によって銀で作られた導体経路が配設されている。
追加または代わりとして、基板11は電気回路を構築するための部品としても知られている電子もしくは電気部品として設けることができる(以後「電気部品」または「部品」と呼ぶ)。従って、基板11は前記電気部品または部品として構成することができる。さらに基板11は、いくつかの電気部品がそこに取り付けられたPCBとして構成することができる。
言及されている部品は、例えば露出または封止された集積回路素子として構成することができる。本明細書によって開示されているマスクを形成するための方法は、限定されるものではないが、トランジスタ、抵抗器、コンデンサおよびダイオードなどのあらゆる電気部品に適用可能である。前記部品またはワイヤやピンなどのその一部のあらゆる所定の領域をマスクすることができる。実際に、本明細書によって開示されている方法は、金属の濡れおよび前記濡れにより生じるコネクタおよび筐体(ケーシング)などへの流れを制限するためにマスクパターンを塗布すべきあらゆる表面に適用可能である。当該表面としては本質的に平坦な表面および非平坦な表面が挙げられる。非平坦な表面は、空洞、ひだおよび/または他の凹凸などの不連続的特徴(プロファイル)を含む表面である。この特徴は3次元(長さ、幅および高さを用いる)であってもよい。言及されている平坦な表面および非平坦な表面は、貫通もしくは切断開口部(ビアコンタクト)などの開口部をさらに含んでいてもよい。従って本マスクパターンは、本明細書によって開示されている方法で上記に言及されている特徴のうちの少なくともいくつかを含む複雑な3次元基板に塗布することができる。従って当該基板は、非平坦な表面(ブラインド開口部または空洞)および貫通開口部(ビアコンタクト)あるいはそれらの組み合わせの何れか1つを含むことができる。
(マスクされている)PCB基板に半田付けされる例示的な部品は図2では符号31によって示されている。明確性のために、部品31へのパターニングされた半田マスク10の形成は図示されていないが、当業者であれば図2および図3の教示ならびに関連する記載に基づいて言及されている実施を理解できるものと思われる。
図2は本質的に均一な基板11へのパターニングされた半田マスク層10の形成を示し、図3はビアコンタクト4を含む基板へのパターニングされた半田マスク層10の形成を示す。図示されている構成では基板はPCBである。
いくつかの実施形態では、マスク10はリフトオフパターニング技術を利用して基板11に堆積される。
リフトオフ材料21を、接点、相互接続(図2)および/またはビアコンタクト(図3)を含むことが意図されている領域などの所定の領域内の基板表面に予め塗布する。このようにして、リフトオフ材料21を基板表面のいくつかの空間的に制限された領域に塗布して、ベース層1および少なくとも部分的に導電性金属層2(図2のiおよびii)を覆う。図3は、リフトオフ材料21がビアコンタクト4(基板11内の開口部として設けられている)の位置に塗布されている構成を示す。リフトオフ21は前記ビアコンタクト4に浸入して、図3(iおよびii)に示されている関連する開口部を埋める。リフトオフ21は吐出塗布によって(図2および図3)、あるいは所望の要素(例えばコンポーネントワイヤなど)をリフトオフ溶液の中に浸漬することによって塗布してもよい。あらゆる他の適当なサブトラクティブパターニング方法を利用することができる。
好ましい実施形態では、リフトオフ材料21は水溶性である。場合によっては、リフトオフ21は例えばポリビニルアルコール(PVA)などの水溶性重合体である。非限定的には、これは純粋なPVAならびに水溶液中で所定の程度の溶解度を達成することができる程度まで前記可溶性重合体を含有する様々な混合物を含むものと理解されるべきである。PVAはその構造中にヒドロキシル基を有する合成重合体である。PVAは、酢酸ビニルのポリ酢酸ビニルへの重合、次いで得られたポリビニルアルコールへの加水分解によって合成される。
さらに、澱粉およびセルロースを変性させることによって合成された天然の水溶性重合体を利用することができる。特に、限定されるものではないが、カルボキシメチルセルロース(CMC)、エチルセルロース(EC)およびヒドロキシエチルセルロース(HEC)などの高い融解温度(150℃超)を有する天然の重合体を利用することができる。
さらに、ポリ乳酸(PLA)は水溶性重合体との混合物として提供することができる。純粋なPLAは水に可溶化することも分散することもない疎水性重合体である。
場合によっては、リフトオフ材料21はアルコール水溶液に可溶化させるように選択することができる。場合によっては、イソプロパノール水溶液をPVAのための溶媒として利用することができる。
リフトオフ材料21を基板11に予め塗布したら、当該基板をさらに化学気相蒸着プロセスに供する。化学蒸着の間に、リフトオフ21を含む当該基板の表面積全体がマスク層10で堆積される(図2および図3のi)。従って、図2および図3に示すように片面または両面のマスク堆積を達成することができる。
好ましい実施形態では、マスク10は原子層堆積(ALD)プロセスによって堆積される。
ALDは交互の自己飽和表面反応に基づいており、ここでは非反応性(不活性)ガス状担体中の化合物または化学元素として提供される異なる反応物(前駆体)を、基板を含む反応空間の中に連続的に導入する。反応物の堆積後に当該基板を不活性ガスでパージする。従来のALDサイクルは2つの半反応(第1の前駆体の導入およびパージと第2の前駆体の導入およびパージ)で進行し、これにより典型的には0.05〜0.2nmの厚さの材料の層が自己制御(自己飽和)的に形成される。このサイクルを所定の厚さを有する膜を得るために必要に応じて何度でも繰り返す。
ALDプロセスは、様々な反応物およびサブプロセス(例えば、プラズマ強化ALDすなわちPEALD)を利用して実施することができる。いくつかの反応物は室温(約20℃)であっても堆積させることができるが、向上した防湿層特性を達成するために250〜300℃などのより高い堆積温度が好ましい。
ALDプロセスの間に、当該基板に予め塗布されたリフトオフ21のために使用された特定の材料が軟化し始める場合がある。軟化はALD反応が当該基板表面で進行しなくなる時点まで続く場合があり、これにより前記リフトオフ21上での不完全な膜成長が生じたり、そのような成長が存在すらしなかったりする。
軟化を防止するために、マスク形成プロセスを化学気相蒸着反応に典型的な温度範囲と比較してより低い温度で開始することができる。従って、約100nmの所望の厚さを有するマスク膜の形成の間に、いくつかの層は(フィルム厚を例えば10nm程度まで達成するために)50℃で成長させることができ、残りの層は(90nm程度まで)例えば125℃で成長させることができる。
さらに、堆積プロセスによりリフトオフ21の上に不完全なコーティングが形成される場合、そのような欠陥のあるコーティングの形成は前記リフトオフ21の容易な除去という点から見て有利であることが分かった(以下に記載されている)。
例として、マスク層10のALD堆積は、例えば米国特許第8211235号(Lindfors)に記載されているALD装置またはフィンランドのPicosun Oy社から入手可能なPicosun R−200 Advanced ALDシステムとして商標登録されている装置で実施することができる。
従って堆積されたマスク10は、(重合体非含有)無機材料、好ましくは絶縁体からなる。いくつかの構成では、本マスクは金属酸化物からなる。前記金属酸化物のための金属化合物は、限定されるものではないが、アルミニウム(Al)、チタン(Ti)、ジルコニウム(Zr)、バナジウム(V)、ハフニウム(Hf)、タンタル(Ta)、ニオブ(Nb)、モリブデン(Mb)およびウォルフラム(W)を含む群から選択される。
上記に言及されている金属化合物(酸化物の形態)を使用して、例えばAl層およびTiO層などの一度にいくつかの選択された層を含む積層板を製造することができる。さらに、前記積層板は従来通りに、ALDのサブクラスである分子層堆積(MLD)により堆積されることが知られているいくつかの有機層を含むことができる。
ALD技術に基づくマスク10の形成のためのいくつかの非限定的な例が以下に示されている。全ての例示的な反応は、Picosun Oy社から入手可能なR−200 Advanced ALDシステム装置で行った。
実施例1:酸化アルミニウム(Al)の層として提供されるマスク10をトリメチルアルミニウム(TMA、Al(CH)および水から基板11に形成した。堆積温度は約20℃(室温)〜約300℃の範囲内で変動する。
実施例2:二酸化チタン(TiO)の層として提供されるマスク10を四塩化チタン(TiCl)および水から基板11に堆積させた。堆積温度は約20℃(室温)〜約300℃の範囲内で変動する。
実施例3:二酸化ニオブ(Ni)の層として提供されるマスク10をニオブエトキシド(niobium ethoxide)(Nb(OC10)および水から基板11に堆積させた。堆積は少なくとも90℃〜150℃の範囲内で可能である。
全ての実施例において、単一のALDサイクル(第1の前駆体の導入およびパージと第2の前駆体の導入およびパージ)で生成された層は約0.1nmであった。10〜100nmの厚さを有する層を堆積させるために、言及されている反応(サイクル)を所定の回数で繰り返す。従って、堆積手順は必要とされるサイクルの回数および各サイクルの持続期間に応じて約10分〜約20時間の範囲内で完了させてもよい。
本発明の目的のために、マスク10を10〜500nmの範囲内、好ましくは20〜200nmの範囲内、より好ましくは50〜200nmの範囲内、例えば100nmの厚さを有する層として堆積させることが好ましい。
同じように、マスク10を3種以上の前駆体から確立することができる。
場合によっては、マスク10を単一の前駆体化合物から確立することができる。その手順は有利には光支援原子層堆積(本明細書では光ALDという)の原理を利用し、ここでは表面膜堆積反応は、基板を所定の波長範囲内の少なくとも1つの波長の電磁放射線に曝露することによって基板表面に届けられる光子によって引き起こされる(当該基板が前駆体と共に導入される間)。紫外線(100〜400nm)、可視光(400〜800nm)または赤外線(800nm超)を利用することができる。そのような場合、ALD反応装置には有利には適当な放射線源が備えられている。光曝露のための領域の選択は、例えば鏡を傾けることによって放射線を所定の領域に投影または配向(スキャン)することによって実施され、それによりALD成長を所定の領域に限定することができる。
堆積/マスク10の形成は、有利には150℃以下、好ましくは125℃以下の温度で実施される。場合によっては、堆積プロセスはリフトオフ材料21の融点に応じて150℃よりも高い温度で実施することができる。
化学蒸着プロセスのための前駆体流体の選択により、本質的に光透過性のマスク層の形成を達成することができる。工程i(図2および図3)で堆積されたマスク10は好ましくは光透過性である(透けて見える)。そのような構成によって、基板11に予め塗布されたあらゆるマーキング(例えば導体2)を容易に特定することができる。光透過性マスクは、ディスプレイパターニングで利用される高速レーザーアブレーション技術などのレーザーアブレーションによる後処理をさらに容易にすることができる。
ALDプロセスを含む様々なCVDは水分(例えば大気中の水分)に敏感である。実施例1〜3から、水は化学反応の成分(前駆体)として利用されることが多いことに気づくであろう。さらに、水分は基板に内在するあらゆる物質または前記基板に配設されている物質から生じ得る。そのような水分の放出(気化)は化学蒸着反応中に、特に加熱温度が100℃に到達する前に生じ得る。故に水分は化学蒸着プロセスに影響を与える可能性がある。
この点に関しては、基板11および/またはリフトオフ材料21が(一つまたは複数の)水分含有材料を含むかそれからなる場合に、所望の品質のマスク層を得るために、当該基板および/またはリフトオフを化学蒸着に供する前にそれらから水分を除去しなければならない。
(一つまたは複数の)化学蒸着反応を行う前に、水溶性リフトオフ材料21を予め供給された基板11は所定の水分レベルが達成されるまで脱気されることが好ましい。
脱気は、任意に上文で言及されている装置として実装された例示的なALD反応装置の反応チャンバーにおいて実施することができる。基板11を前記反応チャンバー内に配置した状態で、例えば残留ガス分析器(RGA)として構成された少なくとも1つの外部検出器またはセンサで脱気を監視することができる。従って脱気プロセスは、(当該基板における)所定の水分レベルが達成されるまで続ける。得られる生成物に応じて所望の水分レベルは、例えば前記基板を収容しているチャンバーから排出される流体(ガスなど)中に<1/100、好ましくは<1/1000、より好ましくは、<1/10000、さらにより好ましくは<1ppm、最も好ましくは<1ppbの水などの脱気分子として提供することができる。十分な脱気を欠いている場合、低品質のALDコーティングの形成や粒子の形成(望ましくない)が生じる。そのような低品質(マスク)コーティングを含むPCBおよび/または部品が搭載された電子装置はそれらの使用および寿命とは無関係の故障を経験する。脱気オプションを有する機器は、例えば任意のガス分析器(Picosun Oy社、フィンランド)を備えた上記に言及されている装置R−200として入手可能である。
リフトオフ材料は、その上でのALDもしくはCVD膜の完全もしくは部分的成長を可能にしてもよい。故に、この成長は完全なものであっても不完全なものであってもよい。リフトオフ材料は前記膜の成長の開始を妨げるために選択することができる。追加または代わりとして、当該膜の成長は、堆積用化学物質、プロセス条件および前記マスクの組み合わせによって部分的または完全に防止することができる。本明細書では、このリフトオフを、その表面にある材料が除去される従来のリフトオフプロセスまたは堆積される膜の成長がリフトオフ材料によって影響を受けるプロセスと呼んでもよい。記載されているリフトオフ技術は、任意に重合体溶融を伴う重合体表面にある(一つまたは複数の)不十分な層の堆積であってもマスク形成プロセスに有害な結果(リフトオフのその後の除去による)を示されないという点で有利である。
工程i(図2および図3)では、基板11の表面全体(前駆体流体に曝露される表面)は(マスク)層10で堆積される。
工程iiでは、層10をリフトオフ21位置で除去した後またはそれと同時に、リフトオフ材料21を当該基板から除去する。大抵の場合、リフトオフ21を水または水性溶媒に溶解/可溶化させている間に層10を効率的に除去することができる。本発明者らは、好ましくは化学蒸着プロセスによって堆積された層10は厚さの点で1μm、さらに好ましくは500nmを超えず、従ってリフトオフ21を溶解するとすぐにそれを容易に除去できることを本明細書によって特筆している。場合によっては、層10のリフトオフ位置からの除去は、例えば当該基板と利用される溶媒との温度差などの機械的衝撃によって支援することができる。追加または代わりとして、層10のリフトオフ位置からの除去は、例えばレーザーアブレーションなどの光子吸収によって支援することができる。
リフトオフ21の除去は有利には基板11を水溶液の中に置くことによって実現される。本発明の基礎をなす実験は本発明者を、どんな特別な行為も行わずに前記水溶液中で無機マスク層が破壊して水溶性重合体をリフトオフ重合体が溶解する水性環境に曝露するという驚くべき結果に導いた。
本明細書によって開示されている方法は、10μm未満の解像度を有するマスクパターンの形成を可能にする。
リフトオフ21を除去し、次いで任意に洗い流した後に、パターニングされた基板11を得る(図2および図3のiii)。マスク層10はマスクされていない領域のためにコンフォーマルな封止を提供し、その領域は堆積プロセス中にリフトオフ21によって占有される領域である。そのような構成によって、導電体上の間隙またはマスクされていない領域の形成(図1、破線の四角)は効率的に回避される。
工程iv(図2および図3)は、半田3の基板11(当該基板のマスクされていない領域)への塗布を示す。半田3は、液体スズ−鉛(SnPb)合金または現在ではより一般的な「SAC」(SnAgCu)として知られているPb非含有合金(本明細書では「スズ半田」と呼ぶ)であってもよい。他の半田組成を利用できることは明らかである。
半田3を有利にはマスクされていない領域を取り囲む導電性領域(「エッジ」)に塗布する。これらはリフトオフ21の除去後に露出されたままである導電性(例えば銅)領域2である。導電性領域2はベース(エポキシまたはセラミック)層1とは対照的に半田によって容易に濡れるが、液体半田合金の水平の流れはマスク10(図2および図3のiv)によって効率的に防止される。
さらに、半田の水平の流れの防止が図4A〜図4Dに示されている。このように図4Aおよび図4Bはいくつかのビアコンタクト4を有する基板を示し、前記基板は導電体2が部分的に配設されたベース層1を含むが半田マスク10は存在していない。破線は、半田3の堆積が望まれる境界を示す。図4Aおよび図4Bから、マスク10が存在しない場合には半田3が制御されずに当該基板上の導電体2に沿って広がることを観察することができる。
図4Cおよび図4Dは、マスク10(約100nmの厚さ)で堆積された同じ基板を示す(それぞれ上面図および側面図)。マスク10は透過性であるため、マスクされている領域の境界は破線によって示されている。図4Cおよび図4Dから、半田合金3が本マスクで表されている境界の外側に広がるのをマスク10が効率的に防止するのを観察することができる。図4Cに示されている半田滴は小さすぎて、破線によって示されている「境界」全体に沿って広がることはできないが、図4Cは、前記半田がマスク堆積層10の形状に一致していることを明らかに示している。図4Dは横から見た半田3とマスク10との間の停止線を示す。
図2および図3を再び参照する。ivおよびvでは、図2は部品31(任意に、上に記載されている方法によって形成されたマスク10を有する)を当該基板に半田付けするプロセスを示す。部品31は、半田付けにより(マスクされていない)導電性領域2への接点を形成する金属被覆された領域31A(典型的にはニッケルまたは金合金)を含む。図3はワイヤ32のビアコンタクト4への半田付けを示す。半田付けはアニーリング(リフロー炉の中で、あるいは手作業での半田ごてまたは熱空半田付けによる)によって250〜300℃の温度範囲で行う。半田付けの間に半田合金のリフローが生じ(図2および図3のv)、それにより半田3は、当該部品を正しい位置に配置するのを支援するものとして自己整合のために使用することができる表面張力によって生じる特徴的形状を得る。
上記に記載されているプロセスにより印刷回路基板および/または電気部品の製造が可能になる。場合によっては、この製造方法は、化学気相蒸着プロセス、好ましくは原子層堆積プロセスによる、製造された印刷回路基板および/または電気部品などの物品の表面への少なくとも1つの保護層の堆積をさらに含む。
従って、例示的なALDプロセスによって堆積された(一つまたは複数の)無機マスク層10を含む例示的な(PCB)基板11を得(図2および図3のiii)、次いで部品31、32を前記基板に半田付けする(図2および図3のivおよびv)。製造された物品(例えばPCB)は、上文に記載されてきた方法に従って化学気相蒸着、好ましくはALD方法により金属酸化物層などの少なくとも1つの保護層でさらに堆積される。
従ってALD技術は、スズウィスカーの形成に対抗する半田合金の封止のために使用することができ、ウィスカーの形成はSnPb半田よりもPb非含有半田に関して大きな問題であることが分かっている。関連するプロセスがスズ基板へのALD層の堆積に関する国際出願公開第2017/178690号(Pudas)に記載されている。
さらなる保護無機層の下に無機マスク層10を設けることにより、半田マスクが(有機)重合体である場合に、従来の状況と比較して製造された物品の接着ならびに力学的および熱的耐久性が高められる。製造された物品(例えばPCB)の上に配置された金属化合物ベースの(従って機械的に硬い)保護層は、硬い材料(本開示に従って形成された半田マスク)ではなく本質的に軟らかい材料(すなわち従来の重合体マスク)の上に配設されている場合に機械的応力により壊れる可能性がより高い。
マスク形成のための例示的なプロセスおよび印刷回路基板および/または電気部品の製造のための関連するプロセスは、以下の工程:
・基板11を得ることと、
・任意に乾燥後に、水溶性リフトオフ材料21を当該基板の上に塗布してリフトオフパターンを作り出すことと、
・無機マスク層10を化学気相蒸着、好ましくは原子層堆積により水溶性リフトオフ21が予め供給された基板11に堆積させることと、
・リフトオフ21を除去してマスクされていない領域を露出させることと、
・任意に部品をマスクされていない領域に半田付けすることと、
・任意に保護無機層を化学気相蒸着、好ましくは原子層堆積により構造全体の上に塗布することと、
を含む。
場合によっては、半田マスク10をPCBおよび半田付けにより結合される電気部品の両方に塗布すると有利である。そのような手順は、液化された半田の表面張力によりさらにより高い解像度を有する部品(PCB上)の自己整合を可能にするという予期せぬ利点を生む。
マスク10によって作り出されるパターンを様々なサイズおよび形状、例えば開口部(ビアコンタクト)の周囲に作り出される四角形状または棒形状などで提供して、前記開口部の周囲に所望の(半田)濡れパターンを達成することができることは当業者に明らかである。
他の構成では、パターニングプロセスはレーザーアブレーションによって実施することができる。そのような場合、リフトオフ要素21を設けることを省略することができる。マスク層10により堆積された基板11をレーザーアブレーションに供し、それによりマスク層10がない領域を高精度で作り出すことができる。上に記載したように、レーザーアブレーションはALD堆積マスク10が透過性であるという事実によって容易になる。レーザーアブレーションによるサブトラクティブパターニングにより10μmよりも高いパターニング解像度が可能になる。半田は、マスク層10がないレーザーアブレーションされた表面のみに広がり、かつ/またはそこを濡れさせる。従って本マスクは、マスクされていない領域のためにコンフォーマルな封止を提供するように構成されている。当業者であればレーザーアブレーション方法は、レーザー焦点を調節することによって異なる形状および/または高さの特徴を含む非平坦な表面にも適用可能であることに気づくものと思われる。
記載されている手順は、印刷回路基板および/または電気部品を作製するとすぐに効率的に利用することができる。上に記載されているマスク層10の形成を含む本方法によるPCBおよび/または電気部品を製造するためのプロセス、および前記パターニングされた半田マスクを含み、かつ印刷回路基板および/または電気部品として構成された関連する物品は、本発明のさらなる態様を構成する。
本開示に記載されている実施形態を所望どおりに適合させて組み合わせ得ることが当業者によって理解されるであろう。従って本開示は、添付の特許請求の範囲内で当業者によって認識可能な装置および蒸着方法のあらゆる可能な修正を包含することが意図されている。

Claims (15)

  1. パターニングされた半田マスク層(10)を化学気相蒸着プロセスにより開口部および/または非平坦な表面を含む基板(11)に形成するための方法であって、マスクパターニングは水溶性リフトオフ材料(21)を用いるリフトオフパターニングにより実施される、方法。
  2. 前記リフトオフ材料(21)は水溶性重合体である、請求項1に記載の方法。
  3. 前記リフトオフ材料はポリビニルアルコール(PVA)である、請求項1または2の何れか一項に記載の方法。
  4. 前記マスク(10)は無機材料からなる、何れかの先行する請求項に記載の方法。
  5. 前記マスク(10)は金属酸化物からなる、何れかの先行する請求項に記載の方法。
  6. 前記マスク(10)は本質的に光透過性である、何れかの先行する請求項に記載の方法。
  7. 前記水溶性リフトオフ材料(21)を予め供給された前記基板(11)は所定の水分レベルが達成されるまで脱気される、何れかの先行する請求項に記載の方法。
  8. 前記マスク(10)は原子層堆積プロセスによって堆積される、何れかの先行する請求項に記載の方法。
  9. 前記マスク(10)は光支援原子層堆積プロセスによって堆積される、何れかの先行する請求項に記載の方法。
  10. 前記マスク(10)は150℃以下の温度で堆積される、何れかの先行する請求項に記載の方法。
  11. 前記マスク(10)は10〜500nmの範囲内の厚さを有する層である、何れかの先行する請求項に記載の方法。
  12. 前記基板(11)は印刷回路基板および/または電気部品である、何れかの先行する請求項に記載の方法。
  13. パターニングされた半田マスク層(10)を化学気相蒸着プロセスにより下層の基板(11)、任意に導電体(2)に堆積させることを含む、印刷回路基板および/または電気部品を製造するための方法であって、前記基板は開口部および/または非平坦な表面を含み、パターニングは水溶性リフトオフ材料(21)を用いるリフトオフパターニングにより実施される、方法。
  14. 化学気相蒸着プロセス、好ましくは原子層堆積プロセスにより保護層を製造された印刷回路基板および/または前記電気部品の表面に堆積させることをさらに含む、請求項13に記載の方法。
  15. パターニングされた半田マスク(10)を含む物品であって、前記物品は印刷回路基板および/または電気部品として構成され、かつ少なくとも部分的に導電体(2)が配設された少なくとも1つのベース層(1)と、化学気相蒸着プロセスにより前記基板(11)、任意に導電体(2)に堆積されたパターニングされた半田マスク(10)とを含む基板(11)を含み、パターニングは水溶性リフトオフ材料(21)を用いるリフトオフパターニングにより実施され、前記基板は開口部および/または非平坦な表面を含む、物品。
JP2020038046A 2019-03-08 2020-03-05 半田マスク Pending JP2020172699A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20195173A FI130166B (en) 2019-03-08 2019-03-08 Solder mask
FI20195173 2019-03-08

Publications (1)

Publication Number Publication Date
JP2020172699A true JP2020172699A (ja) 2020-10-22

Family

ID=69784079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020038046A Pending JP2020172699A (ja) 2019-03-08 2020-03-05 半田マスク

Country Status (5)

Country Link
US (1) US11477894B2 (ja)
EP (1) EP3706521A1 (ja)
JP (1) JP2020172699A (ja)
CN (1) CN111669895A (ja)
FI (1) FI130166B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382812A (zh) * 2020-10-13 2021-02-19 广东微电新能源有限公司 一种电池镀膜方法以及电池

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2400665C3 (de) * 1974-01-08 1979-04-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines lotabweisenden Schutzes auf Leiterplatten mit durchgehenden Lochern
EP0195106B1 (de) 1985-03-22 1989-06-21 Ibm Deutschland Gmbh Herstellung einer Abhebemaske und ihre Anwendung
CN85103290A (zh) * 1985-04-30 1986-10-29 美国电解材料有限公司 可剥离的焊料掩膜层
JPH02206195A (ja) 1989-02-06 1990-08-15 Alps Electric Co Ltd プリント配線板およびその製造方法
CA2017720C (en) * 1990-05-29 1999-01-19 Luc Ouellet Sog with moisture-resistant protective capping layer
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
EP1510861A1 (en) 2003-08-26 2005-03-02 Sony International (Europe) GmbH Method for patterning organic materials or combinations of organic and inorganic materials
US8211235B2 (en) 2005-03-04 2012-07-03 Picosun Oy Apparatuses and methods for deposition of material on surfaces
JP2008536699A (ja) 2005-04-14 2008-09-11 プレジデント・アンド・フエローズ・オブ・ハーバード・カレツジ マイクロ加工のための犠牲層における調節可能な溶解度
EP2377376B1 (en) * 2008-10-21 2019-08-07 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
JP5296590B2 (ja) * 2009-03-30 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
US8211325B2 (en) 2009-05-07 2012-07-03 Applied Materials, Inc. Process sequence to achieve global planarity using a combination of fixed abrasive and high selectivity slurry for pre-metal dielectric CMP applications
US9272370B2 (en) * 2010-08-12 2016-03-01 Féinics Amatech Teoranta Laser ablating structures for antenna modules for dual interface smartcards
KR20140030196A (ko) * 2011-05-20 2014-03-11 스미토모 쇼지 가부시키가이샤 패턴 구조체의 제조방법
JP2014522543A (ja) * 2012-06-18 2014-09-04 エイチズィーオー・インコーポレーテッド 完全に組み立てられている電子デバイスの内部表面へ保護被覆を塗工するためのシステム及び方法
KR20140024139A (ko) 2012-08-20 2014-02-28 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US9622353B2 (en) * 2014-05-31 2017-04-11 Rohm And Haas Electronic Materials Llc Imaging on substrates with alkaline strippable UV blocking compositions and aqueous soluble UV transparent films
KR101507913B1 (ko) 2014-08-26 2015-04-07 민치훈 Pcb 제조 방법
US9633938B2 (en) 2015-09-25 2017-04-25 Intel Corporation Hybrid pitch package with ultra high density interconnect capability
DE102015120647B4 (de) 2015-11-27 2017-12-28 Snaptrack, Inc. Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
KR102586409B1 (ko) 2016-04-12 2023-10-11 피코순 오와이 금속 휘스커를 억제하기 위한 ald에 의한 코팅
WO2018009171A1 (en) 2016-07-02 2018-01-11 Intel Corporation Rlink - die to die channel interconnect configurations to improve signaling
CN109923948B (zh) * 2016-10-28 2022-01-14 德州系统大学董事会 具有在软化聚合物上的电极的电气装置和其制造方法
US9972589B1 (en) 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
US10699948B2 (en) * 2017-11-13 2020-06-30 Analog Devices Global Unlimited Company Plated metallization structures

Also Published As

Publication number Publication date
US20200288580A1 (en) 2020-09-10
FI130166B (en) 2023-03-23
CN111669895A (zh) 2020-09-15
EP3706521A1 (en) 2020-09-09
FI20195173A1 (en) 2020-09-09
US11477894B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
US20210310124A1 (en) Coating by ald for suppressing metallic whiskers
TWI557272B (zh) 降低潛變腐蝕之方法
JP6157799B2 (ja) はんだ上での酸化物の生成を抑制する方法
CN109845415A (zh) 用于制造印刷电路板的方法
US9332648B2 (en) Method for producing conductive tracks
CN107637184A (zh) 印刷线路板用基板和印刷线路板
US10225931B2 (en) Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
JP2020172699A (ja) 半田マスク
US7268431B2 (en) System for and method of forming via holes by use of selective plasma etching in a continuous inline shadow mask deposition process
TWI436706B (zh) A method of manufacturing a printed wiring board, and a printed wiring board obtained from the manufacturing method
US4380867A (en) Method for making electrically conductive penetrations into thin films
US11230132B2 (en) Composition comprising directly written metal features and method of formation
RU2392352C1 (ru) Способ нанесения металлического покрытия на подложку
KR101507913B1 (ko) Pcb 제조 방법
JP4873321B2 (ja) はんだバンプの形成方法
JP7518881B2 (ja) 基板の保護
TW201642425A (zh) 製造細線電路的方法
JP2008034856A (ja) 微細ビアホールの形成方法及びこのビアホールの形成方法を用いた多層印刷回路基板
JP6432684B2 (ja) 導電性基板、導電性基板の製造方法
JP2017118068A (ja) 配線基板及び配線基板の製造方法
JP6428942B2 (ja) 導電性基板、導電性基板の製造方法
KR20230065407A (ko) 비아 홀의 표면 처리를 포함하는 비아 홀 전극의 형성 방법 및 그를 이용한 인쇄회로기판
KR101638006B1 (ko) 마스킹 프린트와 진공증착을 이용한 미세 패턴 코팅방법
KR100408030B1 (ko) 표시소자의 전극패턴 형성방법
JP2012221983A (ja) セラミック基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200312

AA79 Non-delivery of priority document

Free format text: JAPANESE INTERMEDIATE CODE: A24379

Effective date: 20200714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240903