JP2020155769A - Ｌｅｄデバイス、及び該ｌｅｄデバイスを含む発光装置 - Google Patents

Ｌｅｄデバイス、及び該ｌｅｄデバイスを含む発光装置 Download PDF

Info

Publication number
JP2020155769A
JP2020155769A JP2020003888A JP2020003888A JP2020155769A JP 2020155769 A JP2020155769 A JP 2020155769A JP 2020003888 A JP2020003888 A JP 2020003888A JP 2020003888 A JP2020003888 A JP 2020003888A JP 2020155769 A JP2020155769 A JP 2020155769A
Authority
JP
Japan
Prior art keywords
electronic circuit
led
layer
led device
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020003888A
Other languages
English (en)
Other versions
JP7339164B2 (ja
Inventor
チュン ポン シー
Jun-Peng Shi
チュン ポン シー
チェン コー シュイ
chen-ke Xu
チェン コー シュイ
チャン チー ユイ
Changchin Yu
チャン チー ユイ
イエン チウ リアオ
Yanqiu Liao
イエン チウ リアオ
チェン トアン リン
Zhen-Duan Lin
チェン トアン リン
チャオ ウー ホアン
zhao-wu Huang
チャオ ウー ホアン
セン ポン ホアン
Sen-Peng Huang
セン ポン ホアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Quanzhou Sanan Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou Sanan Semiconductor Technology Co Ltd filed Critical Quanzhou Sanan Semiconductor Technology Co Ltd
Publication of JP2020155769A publication Critical patent/JP2020155769A/ja
Application granted granted Critical
Publication of JP7339164B2 publication Critical patent/JP7339164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Abstract

【課題】寸法が小さく製造コストの増加を抑制したＬＥＤデバイス及びＬＥＤデバイスを含む発光装置を提供する。【解決手段】ＬＥＤデバイス１００は、第２の表面に配置され第１の電極及び第２の電極を含む電極アセンブリをそれぞれ含む複数のＬＥＤチップ１１０Ｌ１、１１０Ｌ２、１１０Ｌ３を含む。各ＬＥＤチップの第１の表面Ｓ２１は出光面である。ＬＥＤデバイスはさらに、ＬＥＤチップの第２の表面に配置される電子回路層アセンブリを含む。電子回路層アセンブリの第１の表面は、第１の電極及び第２の電極に電気的に接続される。ＬＥＤデバイスはさらに、電子回路層アセンブリの第１の表面とは反対側の第２の表面を露出させるように、ＬＥＤチップと電子回路層アセンブリとを取り囲む封止層１２０を含む。【選択図】図１

Description

本発明は、半導体デバイスに関し、より詳しくは、ＬＥＤデバイス、及び該ＬＥＤデバイスを含む発光装置に関する。
発光ダイオード（ＬＥＤ）は、テレビ、携帯電話、ノートブックコンピュータ、携帯情報端末などのディスプレイデバイスなどのさまざまな照明および電子デバイスに使用される光源である。ディスプレイデバイスの解像度は、ＬＥＤデバイスを小型化することによって向上させることができ、これにより、ディスプレイデバイスの用途が広がる。
国際公開第２０１７／１５０８０４号には、パッケージ基板に固定され、ワイヤボンディングを介して複数の電極に接続される複数のＬＥＤチップを含むＬＥＤディスプレイデバイスが開示されている。ワイヤボンディング構造は、各ＬＥＤチップの周囲に特定のスペースを占有することにより、ＬＥＤディスプレイデバイスのサイズが大きくなる。
中国特許出願公開第１０７１３４４６９号説明書には、フリップチップ技術を用いて、複数のＬＥＤチップを回路基板の導電性トレースにボンディングさせる発光デバイスが開示されている。このような発光デバイスは、ワイヤボンディング構造を有する発光デバイスと比較すると、寸法をより小さくすることができる。しかし、フリップチップ技術は、導電性トレースが回路基板上の正確な寸法及び位置を有することと、ＬＥＤチップと導電性トレースとの間の高精度のアライメントとが必要であり、製造コストの増加を招く。
そこで、本発明の一目的は、上記従来技術の欠点を解決できるＬＥＤデバイス及び該ＬＥＤデバイスを含む発光装置を提供することにある。
本発明の第１の目的は、複数のＬＥＤチップと、電子回路層アセンブリと、封止層とを含むＬＥＤデバイスを提供することにある。
各ＬＥＤチップは、反対する第１の表面及び第２の表面と、第１の表面と第２の表面との間に接続される側面と、ＬＥＤチップの第２の表面に配置され、第１の電極及び第２の電極を含む電極アセンブリと、を含む。各ＬＥＤチップの第１の表面は、出光面である。電子回路層アセンブリは、ＬＥＤチップの第２の表面に配置され、反対する第１の表面及び第２の表面と、電子回路層アセンブリの第１の表面と第２の表面との間に接続される側面と、を有する。電子回路層アセンブリの第１の表面は、電極アセンブリの第１の電極及び第２の電極に電気的に接続される。封止層は、電子回路層アセンブリの第２の表面が封止層から露出されるように、ＬＥＤチップと電子回路層アセンブリを取り囲む。
本発明の第２の目的は、上述したＬＥＤデバイスを含む発光装置を提供することにある。
本発明の第３の目的は、回路基板と、回路基板に配置される複数の上述したＬＥＤデバイスとを含むもう１つの発光装置を提供することにある。各ＬＥＤデバイスのＬＥＤチップは、少なくとも１つのピクセルを画成する。
本発明の他の特徴および利点は、添付の図面を参照する以下の実施形態の詳細な説明において明白になるであろう。
本発明に係るＬＥＤデバイスの一実施形態の斜視図である。 本実施形態の概略上面図である。 本実施形態のＬＥＤチップの概略側面図である。 本実施形態のＬＥＤチップの代替構成の概略側面図である。 小さいパッケージサイズを有する実施形態のもう１つの斜視図である。 小さいパッケージサイズを有する実施形態のさらにもう１つの斜視図である。 本発明に係る複数のＬＥＤデバイスがディスプレイパネルに使用されることを示す概略上面図である。 本発明に係るＬＥＤデバイスの実施形態を製造する方法を示すフローチャートである。 該方法の一ステップを示す斜視図である。 該方法の別のステップを示す斜視図である。 図９のＩ−Ｉ線に沿った断面図である。 該方法のさらに別のステップを示す斜視図である。 図１１の概略上面図である。 該方法のさらに別のステップを示す斜視図である。 図１３の概略上面図である。 該方法のさらに別のステップを示す斜視図である。 図１５の概略上面図である。 該方法のさらに別のステップを示す斜視図である。 図１７のＩＩ−ＩＩ線に沿った断面図である。 本実施形態の第１の変形例を示す斜視図である。 本実施形態の第１の変形例を示す斜視図である。 第１の変形例の電子回路層アセンブリを示す斜視図である。 第１の変形例の電極アセンブリ及び電子回路層アセンブリを示す概略上面図である。 第２の変形例の電子回路層アセンブリを示す斜視図である。 第２の変形例の電極アセンブリ及び電子回路層アセンブリを示す概略上面図である。 本実施形態の第３の変形例を示す斜視図である。 本実施形態の第３の変形例を示す斜視図である。 第３の変形例の電極アセンブリ及び電子回路層アセンブリを示す概略上面図である。 本実施形態の第４の変形例を示す斜視図である。 保護層を含む第４の変形例を示す斜視図である。 第４の変形例とその保護層を示す概略側面図である。 本実施形態の第５の変形例を示す斜視図である。 第５の変形例の概略側面図である。 図３（Ｂ）に示された基板が省略される第５の変形例のＬＥＤチップの側面図である。 本実施形態の第６の変形例の概略上面図である。 第６の変形例の概略側面図である。
本発明をより詳細に説明する前に、適切と考えられる場合において、符号又は符号の末端部は、同様の特性を有し得る対応の又は類似の要素を示すために各図面間で繰り返し用いられることに留意されたい。
図１と図２には、本発明に係るＬＥＤデバイス１００の実施形態が示されている。図３（Ａ）をさらに参照すると、本実施形態において、ＬＥＤデバイス１００は、無基板であり、複数のＬＥＤチップ（１１０Ｌ１、１１０Ｌ２、１１０Ｌ３）を含み、前記複数のＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、それぞれ、反対する第１の表面及び第２の表面（Ｓ２１、Ｓ２２）と、第１の表面と第２の表面（Ｓ２１、Ｓ２２）との間に接続される側面（Ｓ２４）と、を含む。各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）は出光面である。図１と図２に示されているように、ＬＥＤデバイス１００は、さらに、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）を含む第１の表面１０１と、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第２の表面（Ｓ２２）に配置される電子回路層アセンブリ１３０と、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）と電子回路層アセンブリ１３０を取り囲む封止層１２０と、封止層１２０に配置され、電子回路層アセンブリ１３０に電気的に接続される複数のボンディングパッド（１４０Ｐ１、１４０Ｐ２、１４０Ｐ３、１４０Ｐ４）と、を含む。
図１８をさらに参照すると、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、さらに、ＬＥＤチップの第２の表面（Ｓ２２）に配置され、第１の電極１１２１及び第２の電極１１２２を含む電極アセンブリ１１２０を含む。電子回路層アセンブリ１３０は、反対する第１の表面及び第２の表面（Ｓ３１、Ｓ３２）と、電子回路層アセンブリ１３０の第１の表面と第２の表面（Ｓ３１、Ｓ３２）との間に接続される側面（Ｓ３３）と、を有する。電子回路層アセンブリ１３０の第１の表面（Ｓ３１）は、電極アセンブリ１１２０の第１の電極１１２１及び第２の電極１１２２に電気的に接続される。
ＬＥＤデバイス１００の本実施形態は、３つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）を含むように例示されているが、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の数は、実際の要求に応じて変更することが可能であることに留意されたい。ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、同じまたは異なる波長の光を放出することができる。一例において、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、青色光または紫外線を放出することができる。他の例において、少なくとも１つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、第１の波長の光を放出することができ、残りのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、第１の波長とは異なる第２の波長の光を放出することができる。他の例において、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、それぞれ、赤色光、緑色光、及び青色光を放出することができる。ＬＥＤデバイス１００の全体的なサイズを縮小するために、隣接する２つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）間の距離は、１００μｍ未満、例えば、５０μｍから１００μｍの範囲内、さらには５０μｍ未満であってもよい。ディスプレイパネルなどの特定の応用においては、隣接する２つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）間の距離は、５０μｍ未満、例えば、４０μｍから５０μｍ、３０μｍから４０μｍ、２０μｍから３０μｍ、または１０μｍから２０μｍの範囲内であってもよい。隣接する２つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）間の距離を小さくすればするほど、ＬＥＤデバイス１００の小型化によりディスプレイパネルの解像度が向上する。照明用途に使用される場合には、隣接する２つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）間の距離の縮小により、チップの表面積とデバイスの面積の比率が大きくなり、デバイスの寸法が小さくなり、それがＣＳＰ（チップスケールパッケージ）の応用においては特に好ましい。
再び図１と図２と図３（Ａ）を参照して、以下、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の内の１つに関しその構造を詳細に説明する。ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、フリップチップＬＥＤであり、（実際の要求に応じて省略されてもよい）光透過性基板１１１０と、光透過性基板１１１０に接続される第１型半導体層１１１１と、第１型半導体層１１１１に接続される発光層１１１２と、発光層１１１２に接続される第２型半導体層１１１３とを含む。第１型半導体層１１１１及び第２型半導体層１１１３は、それぞれ、ｐ型層とｎ型層であってもよく、それぞれがＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎによって示されることができ、ここでは、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１である。あるいは、第１型半導体と第２型半導体１１１１、１１１３はそれぞれ、ＧａＡｓベースまたはＧａＰベースであってもよい。発光層１１１２は、交互に積層された複数の量子井戸層および量子障壁層を有する多重量子井戸構造、例えば、ＩｎＧａＮ／ＧａＮ構造、ＧａＮ／ＡｌＧａＮ構造、ＧａＡｓ／ＡｌＧａＡｓ構造、ＩｎＧａＰ／ＧａＰ構造、またはＧａＰ／ＡｌＧａＰ構造であってもよい。電極アセンブリ１１２０の第１の電極１１２１は第１型半導体層１１１１に電気的に接続され、電極アセンブリ１１２０の第２の電極１１２２は、第２型半導体層１１１３に電気的に接続される。
図３（Ｂ）をさらに参照すると、あるいは、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、さらに、導電性材料により作成され、封止層１２０によって固定され、囲まれた２つの増厚層１１２３、１１２４を含むことができる。第１の電極１１２１及び第２の電極１１２２の厚さを増加させるために、増厚層１１２３は、第１の電極１１２１と電子回路層アセンブリ１３０との間に接続され、増厚層１１２４は、第２の電極１１２２と電子回路層アセンブリ１３０との間に接続される。第２の電極１１２２と増厚層１１２４との高さ（ｈ３）は、５μｍより大きくすることができる。特定の実施形態において、高さ（ｈ３）は５μｍから５００μｍの範囲内とすることができる。増厚層１１２３、１１２４は、電気めっき、無電解めっきまたは印刷によって形成されてもよく、Ｃｕ、ＣｕｘＷなどの導電性金属により作成されてもよい。増厚層１１２３、１１２４は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の封止層１２０との接触面積を増加させるように、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の側面（Ｓ２４）を増加し、また、増厚層１１２３、１１２４は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）が封止層１２０によってよりよく封止されることができるように、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）が封止層１２０に埋め込まれる爪のような構造を形成できるようにする。第２の電極１１２２の幅（Ｄ）と高さ（ｈ３）との比率は、１／２より大きく、例えば１であってもよい。特定の実施形態において、高さ（ｈ３）は、３０μｍから１５０μｍ、３０μｍから１００μｍ、３０μｍから５０μｍ、または８０μｍから１２０μｍの範囲内であってもよいが、これらに限定されない。
ＬＥＤデバイス１００がディスプレイパネルに使用される場合、ＬＥＤデバイス１００は、さらに、ディスプレイパネルのコントラスト比を増加させるために、側面（Ｓ２４）を覆う黒色材料層１７０を含む。特定の実施形態において、封止層１２０は、暗色である。特定の実施形態において、ＬＥＤデバイス１００は、さらに、光散乱を引き起こしてディスプレイパネルのグレアを低減するために、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）に配置される光透過性粗層１８０を含む。光透過性粗層は、複数の小さい粒子を有するマット材料により作成されてもよい。
封止層１２０の光透過性は５０％以下である。特定の実施形態においては、封止層１２０の光透過性は３０％未満である。特定の実施形態においては、封止層１２０の光透過性は、５％から２０％の範囲内である。特定の実施形態においては、封止層１２０は不透明である。本実施形態において、封止層１２０は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）が第１の表面（Ｓ２１）から光を放出できるように、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）が封止層１２０から露出されるように形成され、他のコンポーネントと電気的に接続するために電子回路層アセンブリ１３０の第２の表面（Ｓ３２）が封止層１２０から露出されるように形成される。
図４をさらに参照すると、本実施形態において、封止層１２０は、２段階に構成され、第１の封止サブ層１２１と第２の封止サブ層１２２とを含む。第１の封止サブ層１２１は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）を覆い固定する。具体的には、第１の封止サブ層１２１は、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）が第１の封止サブ層１２１から露出されるように、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の側面（Ｓ２４）を覆う。第１の封止サブ層１２１の高さ（ｈ１）は、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の高さ（ｈ２）とほぼ同じである。第２の封止サブ層１２２は、少なくとも電子回路層アセンブリ１３０の第２の表面（Ｓ３２）の一部が第２の封止サブ層１２２から露出されるように、電子回路層アセンブリ１３０を覆う。本実施形態において、第２の封止サブ層１２２の高さ（ｈ４）は、電子回路層アセンブリ１３０の高さ（ｈ５）とほぼ同じである。
第１の封止サブ層１２１と第２の封止サブ層１２２は、同じまたは異なる材料により作成されてもよい。ディスプレイパネルなどの応用において、第１の封止サブ層１２１と第２の封止サブ層１２２は、第１の封止サブ層１２１及び第２の封止サブ層１２２がモノリシックピースとして一体的に形成されるように、同じ材料により作成される。特定の実施形態において、第１の封止サブ層１２１及び第２の封止サブ層１２２は、それぞれ、エポキシ樹脂またはシリカにより作成され、着色剤を含むことができ、これにより、封止層１２０がＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）を保持するだけでなく、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）間の光干渉を抑制することも可能にする。
本実施形態において、封止層１２０は、封止層１２０とＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）との熱膨張係数間の不一致によって引き起こされる亀裂また反り曲がりを防止するために、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の熱膨張係数に比較的に匹敵する１００ｐｐｍ／Ｋ未満の熱膨張係数を有する。他の実施形態において、封止層１２０の熱膨張係数は１０ｐｐｍ／Ｋ未満である。
図２と図１３と図１８に示されているように、電子回路層アセンブリ１３０は、実際の要求に応じて、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）を直列または並列に電気的に接続し、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の電極アセンブリ１１２０を回路基板などの外部電気接続に接続することに使用される。本実施形態において、電子回路層アセンブリ１３０は、電子回路層アセンブリ１３０の第１の表面（Ｓ３１）を画成し、対応するＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の電極アセンブリ１１２０の第１の電極１１２１及び第２の電極１１２２に電気的に接続される第１の電子回路層１３１と、電子回路層アセンブリ１３０の第２の表面（Ｓ３２）を画成し、対応するＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）と反対するように第１の電子回路層１３１に配置される第２の電子回路層１３２と、を含む。本実施形態において、電子回路層アセンブリ１３０の第１の表面（Ｓ３１）の面積は、電子回路層アセンブリ１３０の第２の表面（Ｓ３２）の面積より大きい。電子回路層アセンブリ１３０の第１の電子回路層１３１は、複数の第１の電子回路サブ層（１３１１、１３１２、１３１３、１３１４、１３１５）を含み、電子回路層アセンブリ１３０の第２の電子回路層１３２は、複数の第２の電子回路サブ層（１３２１、１３２２、１３２３、１３２４）を含む。ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の数をＡとし、第１の電子回路サブ層（１３１１−１３１５）の数をＮとし、第２の電子回路サブ層（１３２１−１３２４）の数をＭとすると、Ｍ≦Ｎ≦２Ａの関係を満たす。すなわち、第１の電子回路サブ層（１３１１−１３１５）の数（Ｎ）は、第２の電子回路サブ層（１３２１−１３２４）の数（Ｍ）以上である。本実施形態において、３つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の電極１１２１及び第２の電極１１２２の総数は６であり、第１電子回路サブ層（１３１１−１３１５）の数は４である。すなわち、第１の電子回路サブ層（１３１１−１３１５）の数は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の電極及び第２の電極（１１２１、１１２２）の数より小さい。特定の実施形態において、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の数がＡである場合、第１の電子回路サブ層（１３１１−１３１５）の数はＡ＋１であり、その内の１つの第１の電子回路サブ層（１３１１−１３１５）は、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の電極１１２１に電気的に接続され、残りの第１の電子回路サブ層（１３１１−１３１５）は、それぞれ、対応する１つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第２の電極１１２２に電気的に接続される。第１の電子回路サブ層（１３１１−１３１５）の数は第２の電子回路サブ層（１３２１−１３２４）の数と等しく、各第２の電子回路サブ層（１３２１−１３２４）は、各第１の電子回路サブ層（１３１１−１３１５）に配置されている場合、電子回路層アセンブリ１３０の第１の電子回路層１３１の封止層１２０に対する投影面積は、電子回路層アセンブリ１３０の第２の電子回路層１３２の封止層１２０に対する投影面積より大きく、これにより電子回路層アセンブリ１３０の第２の電子回路層１３２の封止層１２０に対する投影は、電子回路層アセンブリ１３０の第１の電子回路層１３１の封止層１２０に対する投影内に位置することができ、これによって、絶縁層を第１の電子回路層１３１と第２の電子回路層１３２との間に配置する必要がなくなる。隣接する２つの第２の電子回路サブ層（１３２１−１３２４）間の距離は、隣接する２つの第１の電子回路サブ層（１３１１−１３１５）間の距離より大きい。本実施形態において、第１の電子回路サブ層１３１１は、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の電極１１２１に電気的に接続される。第１の電子回路サブ層１３１２は、ＬＥＤチップ１１０Ｌ１の第２の電極１１２２に電気的に接続される。第１の電子回路サブ層１３１３は、ＬＥＤチップ１１０Ｌ２の第２の電極１１２２に電気的に接続される。第１の電子回路サブ層１３１４は、ＬＥＤチップ１１０Ｌ３の第２の電極１１２２に電気的に接続される。第２の電子回路サブ層１３２１は、第１の電子回路層１３１の第１の電子回路サブ層１３１１に電気的に接続される。第２の電子回路サブ層１３２２は、第１の電子回路層１３１の第１の電子回路サブ層１３１２に電気的に接続される。第２の電子回路サブ層１３２３は、第１の電子回路層１３１の第１の電子回路サブ層１３１３に電気的に接続される。第２の電子回路サブ層１３２４は、第１の電子回路層１３１の第１の電子回路サブ層１３１４に電気的に接続される。電子回路層アセンブリ１３０は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）間の精密な電気相互接続として機能する。
図２と図１３と図１７と図１８に示されているように、本実施形態において、ボンディングパッド（１４０Ｐ１−１４０Ｐ４）は、封止層１２０の下表面（Ｓ１２）に形成される。ボンディングパッド（１４０Ｐ１−１４０Ｐ４）の数は、第２の電子回路層１３２の第２の電子回路サブ層（１３２１−１３２４）の数と同じであってもよい。ボンディングパッド１４０Ｐ１は、第２の電子回路層１３２の第２の電子回路サブ層１３２１に電気的に接続される。ボンディングパッド１４０Ｐ２は、第２の電子回路層１３２の第２の電子回路サブ層１３２２に電気的に接続される。ボンディングパッド１４０Ｐ３は、第２の電子回路層１３２の第２の電子回路サブ層１３２３に電気的に接続される。ボンディングパッド１４０Ｐ４は、第２の電子回路層１３２の第２の電子回路サブ層１３２４に電気的に接続される。ボンディングパッド（１４０Ｐ１−１４０Ｐ４）の総表面積は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）の総表面積より大きい。ボンディングパッド（１４０Ｐ１−１４０Ｐ４）の数は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の電極１１２１及び第２の電極１１２２の総数より小さい。
特定の実施形態において、第２の電子回路層１３２の第２の電子回路サブ層（１３２１−１３２４）は、それぞれ、長方形であり、外部電気接続に使用されることができることにより、ボンディングパッド（１４０Ｐ１−１４０Ｐ４）が省略されてもよい。
電子回路層アセンブリ１３０により、本発明のＬＥＤデバイス１００は、電気接続のためのワイヤボンディングの必要がなくなり、したがって、ＬＥＤデバイスの全体的なサイズが縮小し、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）（すなわち、出光面）の総表面積と第１の表面（１０１）の面積との比率が増加する。さらに、電子回路層アセンブリ１３０により、小型化されたＬＥＤデバイス１００に適用するにはふさわしくない追加の回路基板を必要とせずに、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）を電気的に相互接続することができる。小型及び高い出光面比率は、ディスプレイパネルの応用に特に需要がある。特定の実施形態において、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）の面積は、ＬＥＤデバイス１００の第１の表面１０１の面積の３０％未満、例えば８．５％であり、さらに、５％未満、例えば、２．８％、１．１２５％、またはそれ以下である。ＬＥＤデバイス１００が照明用途に使用される場合には、その比率が４０％より大きく、さらに５０％より大きくてもよい。
図１と図２に概略的に示される１つの構成において、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、５ｍｉｌｘ９ｍｉｌのチップであり、パッケージサイズ（すなわち、ＬＥＤデバイス１００の第１の表面１０１のサイズ）は１．０ｍｍｘ１．０ｍｍである。図４に概略的に示されるもう１つの構成において、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、３ｍｉｌｘ５ｍｉｌのチップであり、パッケージサイズは、０．４ｍｍｘ０．４ｍｍである。図５に概略的に示されるさらにもう１つの構成において、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、３ｍｉｌｘ５ｍｉｌのチップであり、パッケージサイズは、０．３ｍｍｘ０．３ｍｍである。
図６は、本発明に係る複数のＬＥＤデバイス１００がディスプレイパネル１０に使用されることを示す概略上面図である。ディスプレイパネル１０は、赤色光、緑色光、または青色光を選択的に放出するＬＥＤデバイス１００が取り付けられるための回路基板２００を含む。ＬＥＤデバイス１００は、それぞれ、ディスプレイパネル１０の１つのピクセルとして機能する。図６において、ＬＥＤデバイス１００が６ｘ６のアレイとして示されているが、ＬＥＤデバイス１００の数及び配置は、実際の要求に応じて変更されることが可能であることに留意されたい。特定の実施形態において、各ＬＥＤデバイス１００のＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、それぞれ、赤色光、緑色光、及び青色光を放出することによって、ＲＧＢピクセルグループを形成する。あるいは、各ＬＥＤデバイス１００のＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、ＣＹＭ（シアン−イエロー−マゼンタ）ピクセルを形成することができる。特定の実施形態において、封止層１２０は、エポキシ樹脂またはシリカにより作成され、黒い着色剤を含む。したがって、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）を除くＬＥＤデバイス１００全体は、黒色であり、これにより、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）間の光干渉を低減させ、ディスプレイパネル１０のコントラスト比を向上させる。実際の要求に基づいて、封止層１２０は、光透過性材料または不透明材料により作成されることができることに留意されたい。図４と図５に示されている各ＬＥＤデバイス１００がディスプレイパネル１０の単一のピクセルとして使用される場合には、隣接する２つのピクセルの距離が１ｍｍ未満であってもよい。
図７〜図１８を参照して、以下、本発明に係るＬＥＤデバイス１００の製造方法を説明する。
図８に示されているように、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の電極アセンブリ１１２０は、上を向くように配置される。特定の実施形態において、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の電極アセンブリ１１２０は、下を向くように配置されてもよい。ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の位置決めのために基板（図示せず）が提供されることもある。
図９と図１０に示されているように、第１の封止サブ層１２１は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）を固定するために形成される。本実施形態において、第１の封止サブ層１２１は、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の側面（Ｓ２４）を覆い、下表面（Ｓ１２）と反対する第１の封止サブ層１２１の上表面（Ｓ１１）は、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）と同一平面にある。特定の実施形態においては、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）が露出されて第１の封止サブ層１２１と同一平面になるまで、第１の封止サブ層１２１が、研磨またはショットブラストされ得る。第１の封止サブ層１２１の高さは、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の高さ（ｈ２）（図３（Ａ）参照）とほぼ等しい。特定の実施形態において、第１の封止サブ層１２１は、シルクスクリーンプリンティングによって形成されてもよい。
図１０〜図１２に示されているように、電子回路層アセンブリ１３０は、第１の封止サブ層１２１に形成され、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の電極アセンブリ１１２０に電気的に接続される。電子回路層アセンブリ１３０は、単層または多層であってもよい。特定の実施形態において、電子回路層アセンブリ１３０が多層である場合には、各層が他の層と異なるパターンを有することができる。本実施形態において、第１の電子回路層１３１は、最初、第１の封止サブ層１２１に形成される。図１３と図１４に示されているように、第２の電子回路層１３２は、その後、第１の電子回路層１３１に形成される。上述したように、本実施形態において、電子回路層アセンブリ１３０の第１の電子回路層１３１の封止層１２０に対する投影面積は、電子回路層アセンブリ１３０の第２の電子回路層１３２の封止層１２０に対する投影面積より大きく、これにより、第２の電子化路層１３２の封止層１２０に対する投影が、第１の電子回路層１３１の封止層１２０に対する投影内に位置することができる。第１の電子回路層１３１及び第２の電子回路層１３２のパターン及び数は、実際の要求に応じて変更されることができることに留意されたい。特定の実施形態において、第２の電子回路層１３２は、第１の電子回路層１３１のパターンと同じパターンを有してもよい。特定の実施形態において、第２の電子回路層１３２の一部は、第１の電子回路層１３１に配置されて、第２の電子回路層１３２の他の一部は、第１の封止サブ層１２１と直接に接触してもよい。特定の実施形態において、絶縁層（図示せず）がまず第１の電子回路層１３１に形成され、そのあと、第２の電子回路層１３２が絶縁層に形成されてもよい。電子回路層アセンブリ１３０は、電気めっきまたは無電解めっきによって形成されることができる。特定の実施形態において、電子回路層アセンブリ１３０は、ＣｕまたはＣｕｘＷにより作成され、フォトリソグラフィー技術によってパターン化されることができる。特定の実施形態において、第１の電子回路層１３１は、電気めっきによってＣｕにより作成されてもよい。
図１５と図１６に示されているように、第２の封止サブ層１２２は、第１の封止サブ層１２１に形成される。本実施形態において、第２の封止サブ層１２２は、第２の電子回路層１３２の底面（すなわち、電子回路層アセンブリ１３０の第２の表面（Ｓ３２））が第２の封止サブ層１２２から露出され、第２の表面（Ｓ３２）が第２の封止サブ層１２２の底面（すなわち、封止層１２０の下表面（Ｓ１２））と同一平面にあるように、第１の封止サブ層１２１及び電子回路層アセンブリ１３０から露出されているＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の電極アセンブリ１１２０と、第２の電子回路層１３２により覆われていない第１の電子回路層１３１の底面と、第１の電子回路層１３１の側面と、第２の電子回路層１３２の側面と、を覆う。つまり、第２の封止サブ層１２２の高さ（ｈ４）（図４参照）は、電子回路層アセンブリ１３０の高さと同じである。本実施形態において、第２の封止サブ層１２２は、圧縮成形によって形成され、その後、第２の封止サブ層１２２を、第２の表面（Ｓ３２）が第２の封止サブ層１２２から露出されるまで、研磨またはショットブラストして、薄くする。
図１７と図１８に示されているように、ボンディングパッド（１４０Ｐ１−１４０Ｐ４）は、その後、電子回路層アセンブリ１３０の第２の表面（Ｓ３２）（図１５参照）に電気的に接続されるように、封止層１２０の下表面（Ｓ１２）に形成される。ボンディングパッド（１４０Ｐ１−１４０Ｐ４）のそれぞれの寸法は、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の電極１１２１及び第２の電極１１２２のそれぞれの寸法よりかなり大きくてもよい。
従来、ＬＥＤチップは、基板にはんだを塗布することと、ＬＥＤチップと基板とのアライメントを取ることと、はんだをリフローしてＬＥＤチップを基板に取り付けることとが含まれた複数のステップを含むはんだ付け技術によって、基板にボンディングされる。代わりに、本実施形態は、封止層１２０を用いて、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）を取り囲み、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第２の表面（Ｓ２２）に電子回路層アセンブリ１３０を形成し、これにより、従来技術で使用されたはんだの塗布及びはんだのリフローに関連するアライメントエラーの可能性を排除する。したがって、本実施形態のボンディング精度を改善することができ、隣接する２つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）間の距離を１０μｍまたはそれ以下とすることができる。さらに、前述のように、電子回路層アセンブリ１３０は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）を精密に接続するように、フォトリソグラフィー技術によって形成されることができる。したがって、ワイヤボンディングが不要となり、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）が電子回路層アセンブリ１３０を介して精密に接続されているので、外部回路基板の複雑な回路設計が不要になる。本発明によると、３ｍｉｌｘ５ｍｉｌの寸法を有するＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）は、０．３ｍｍｘ０．３ｍｍのパッケージサイズまたはそれ以下のパッケージサイズを有するＬＥＤデバイスの製造に使用されることができる。ＬＥＤデバイス１００がディスプレイパネルに応用される場合、ＬＥＤデバイス１００のパッケージサイズを小さくすればするほど、ディスプレイパネルの解像度が向上する。ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）が照明に応用される場合、隣接する２つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）間の距離の縮小により、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の出光面の表面積比率が増加する。
図１９と図２０には、本発明に係るＬＥＤデバイス１００の実施形態の第１の変形例が示されている。本変形例において、ＬＥＤデバイス１００は、４つのＬＥＤチップ（１１０Ｌ１、１１０Ｌ２、１１０Ｌ３、１１０Ｌ４）と、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の出光面を囲む蛍光粉層１５０とを含み、第１の変形例を照明デバイスに適用することを可能にする。ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）は、フリップチップ方式によってパッケージ化され、それぞれが紫外線または青色光を放出することができ、蛍光粉層１５０と協働して、ＬＥＤデバイス１００が白色光を放出することができるようにする。第１の変形例の第２の封止サブ層１２２は、ＬＥＤデバイス１００の発光効率を向上させるように、光反射性材料により作成されることができる。本変形例の第１の封止サブ層１２１は、ＬＥＤデバイス１００の発光効率をさらに向上させるように、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）によって放出される光を反射及び／または散乱するための複数の粒子を含むことができる。
図２１と図２２には、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の電極アセンブリ１１２０と電子回路層アセンブリ１３０の第１の変形例が示されている。ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）は、３つの第１の電子回路サブ層１３１２、１３１３、１３１４を介して直列に接続されている。具体的には、第１の電子回路サブ層１３１１は、ＬＥＤチップ１１０Ｌ１の第１の電極１１２１に電気的に接続される。第１の電子回路サブ層１３１２は、ＬＥＤチップ１１０Ｌ１の第２の電極１１２２とＬＥＤチップ１１０Ｌ２の第１の電極１１２１とに電気的に接続される。第１の電子回路サブ層１３１３は、ＬＥＤチップ１１０Ｌ２の第２の電極１１２２とＬＥＤチップ１１０Ｌ３の第１の電極１１２１とに電気的に接続される。第１の電子回路サブ層１３１４は、ＬＥＤチップ１１０Ｌ３の第２の電極１１２２とＬＥＤチップ１１０Ｌ４の第１の電極１１２１とに電気的に接続される。第１の電子回路サブ層１３１５は、ＬＥＤチップ１１０Ｌ４の第２の電極１１２２に電気的に接続される。本変形例の第２の電子回路層１３２は、２つの第２の電子回路サブ層１３２１、１３２２を含む。第２の電子回路層１３２の第２の電子回路サブ層１３２１は、第１の電子回路層１３１の第１の電子回路サブ層１３１１に配置され、電気的に接続される。第２の電子回路層１３２の第２の電子回路サブ層１３２２は、第１の電子回路層１３１の第１の電子回路サブ層１３１５に配置され、電気的に接続される。本変形例のＬＥＤデバイス１００は、それぞれ第２の電子回路サブ層１３２１、１３２２に電気的に接続される２つのボンディングパッド１４０Ｐ１、１４０Ｐ２を含む。
図２３と図２４には、以下で説明する差異を除いて、第１の変形例と類似する構造を有する、本発明に係るＬＥＤデバイス１００の実施形態の第２の変形例が示されている。第２の変形例において、第１の電子回路サブ層１３１１は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の第１の電極１１２１に電気的に接続される。第１の電子回路サブ層（１３１２−１３１５）は、それぞれ、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の第２の電極１１２２に電気的に接続される。第２の電子回路サブ層１３２１は、第１の電子回路サブ層１３１１に電気的に接続される。第２の電子回路サブ層１３２２は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）が並列に電気的に接続されるように、第１の電子回路サブ層（１３１２−１３１５）に電気的に接続されており、電気絶縁層（図示せず）によって第１の電子回路サブ層１３１１から分離されている。
第２の変形例において、蛍光粉層１５０は、封止層１２０の第１の封止サブ層１２１の上表面（Ｓ１１）を部分的に覆う。具体的には、蛍光粉層１５０は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の第１の表面（Ｓ２１）のみを覆う。
図２５〜図２７には、本発明に係るＬＥＤデバイス１００の実施形態の第３の変形例が示されている。第３の変形例は、ディスプレイパネルに使用されることができ、それぞれが赤色光、緑色光、青色光、及び白色光（すなわち、ＲＧＢＷの組み合わせ）を放出する４つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）を含むことにより、屋外の使用に望ましい特性であるディスプレイパネルの全体的な輝度が向上する。
第３の変形例において、第１の電子回路層１３１は、５つの第１の電子回路サブ層（１３１１、１３１２、１３１３、１３１４、１３１５）と、５つの第２の電子回路サブ層（１３２１、１３２２、１３２３、１３２４、１３２５）とを含む。第１の電子回路サブ層１３１１は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の第１の電極１１２１に電気的に接続される。第１の電子回路サブ層（１３１２−１３１５）は、それぞれ、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の第２の電極１１２２に電気的に接続される。第２の電子回路サブ層（１３２１−１３２５）は、それぞれ、第１の電子回路サブ層（１３１１−１３１５）に電気的に接続される。第３の変形例は、６つのボンディングパッド（１４０Ｐ１、１４０Ｐ２、１４０Ｐ３、１４０Ｐ４、１４０Ｐ５、１４０Ｐ６）を含み、その内の５つ（すなわち、１４０Ｐ１−１４０Ｐ５）は、それぞれ第２の電子回路サブ層（１３２１−１３２５）に電気的に接続され、残りのボンディングパッド（すなわち、１４０Ｐ６）は、封止層１２０の下表面（Ｓ１２）に配置され、電子回路層アセンブリ１３０に接続されない。あるいは、ボンディングパッド（１４０Ｐ１−１４０Ｐ６）が省略されて、第２の電子回路サブ層（１３２１−１３２５）が外部回路基板に電気的に接続されることに使用されてもよい。
図２８には、ディスプレイパネルに使用されることができる本発明に係るＬＥＤデバイス１００の実施形態の第４の変形例が示されている。第４の変形例のＬＥＤデバイス１００は、封止層１２０によって固定され、囲まれるセンサー１５１を含む。本変形例において、ＬＥＤデバイス１００は、それぞれ赤色光、緑色光、及び青色光を放出する３つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）を含み、センサー１５１は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）から間隔を開けたフォトダイオードである。第４の変形例のＬＥＤデバイス１００は、ディスプレイパネルのタッチ検出器として機能することができる。ユーサーの指がディスプレイパネルをタッチすると、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）によって放出される光は、指によって反射され、その後、光電流を形成するようにセンサー１５１によって吸収され、これにより、ディスプレイパネルは、タッチ検出を実現することができる。センサー１５１は、フォトダイオードに限定されず、実際の要求に応じて変更されることができることに留意されたい。図２９と図３０をさらに参照すると、ＬＥＤデバイス１００は、さらに、保護層１６０を含むことができ、前記保護層１６０は、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）によって放出される光が通過できるように、光透過性であってもよい。
図３１〜３３には、ディスプレイパネルに使用されることができる、本発明に係るＬＥＤデバイス１００の実施形態の第５の変形例が示されている。第５の変形例のＬＥＤデバイス１００は、それぞれ１００μｍ未満の寸法を有するマイクロＬＥＤチップである３つのＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）を含む。ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の出光面（すなわち、ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１））の表面積は、封止層１２０の第１の封止サブ層１２１の上表面（Ｓ１１）の表面積の５％未満を占有し、第１の封止サブ層１２１は、黒色材料により作成され、これにより、ディスプレイパネルのコントラスト比が向上する。本変形例において、各ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）のサイズは、３０μｍｘ３０μｍであり、ＬＥＤデバイス１００のパッケージサイズは０．４ｍｍｘ０．４ｍｍである。ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の第１の表面（Ｓ２１）の表面積は、封止層１２０の第１の封止サブ層１２１の上表面（Ｓ１１）の表面積の１．１２５％を占有する。図３３をさらに参照すると、マイクロＬＥＤチップは、通常、図３（Ｂ）に示された基板１１１０を含まない。
図３４と図３５には、ディスプレイパネルにおける発光装置に使用されることができる、本発明に係るＬＥＤデバイス１００の実施形態の第６の変形例が示されている。発光装置は、回路基板３００と、回路基板３００に配置される複数のＬＥＤデバイス１００（図３４と図３５において、１つのみが示されている）とを含む。各ＬＥＤデバイス１００のＬＥＤチップ（１００Ｌ１−１００Ｌ３）は、少なくとも１つのピクセルを画成する。あるいは、各ＬＥＤデバイス１００は、複数のチップグループ（Ｍ）を含み、各チップグループ（Ｍ）は、それぞれ赤色光、緑色光、及び青色光を放出する３つのＬＥＤチップ（１００Ｌ１−１００Ｌ３）を含む。各チップグループ（Ｍ）は、ディスプレイパネルの１つのピクセルを画成することができる。各ＬＥＤデバイス１００の封止層１２０の下表面（Ｓ１２）の一部は、コントローラー、キャパシタンスなどのマイクロ電子デバイスのための取り付けエリアとして機能することができることにより、ＬＥＤデバイス１００の封止層１２０の第１の封止サブ層１２１の上表面（Ｓ１１）は、ＬＥＤチップ（１００Ｌ１−１００Ｌ３）の出光面としてのみ機能し、ＬＥＤデバイス１００の封止層１２０の下表面（Ｓ１２）は、マイクロ電子エレメントに接続されることができ、これにより、ＬＥＤチップ（１００Ｌ１−１００Ｌ３）の出光面を最大化させ、ディスプレイパネルのスリムベゼルモニターへの応用を可能にする。
上記においては、本発明の全体的な理解を促すべく、多くの具体的な詳細が示された。しかしながら、当業者であれば、一またはそれ以上の他の実施形態が具体的な詳細を示さなくとも実施され得ることが明らかである。また、本明細書における「一つの実施形態」「一実施形態」を示す説明において、序数などの表示を伴う説明は全て、特定の態様、構造、特徴を有する本発明の具体的な実施に含まれ得るものであることと理解されたい。さらに、本説明において、時には複数の変形例が一つの実施形態、図面、またはこれらの説明に組み込まれているが、これは本説明を合理化させるためのもので、また、本発明の多面性が理解されることを目的としたものであり、また、一実施形態における一またはそれ以上の特徴あるいは特定の具体例は、適切な場合には、本開示の実施において、他の実施形態における一またはそれ以上の特徴あるいは特定の具体例と共に実施され得る。
以上、本発明の好ましい実施形態及び変形例を説明したが、本発明はこれらに限定されるものではなく、最も広い解釈の精神および範囲内に含まれる様々な構成として、全ての修飾および均等な構成を包含するものとする。

Claims (57)

  1. 複数のＬＥＤチップ（１１０Ｌ１、１１０Ｌ２、１１０Ｌ３、１１０Ｌ４）であって、それぞれが、反対する第１の表面及び第２の表面（Ｓ２１、Ｓ２２）と、前記第１の表面と前記第２の表面（Ｓ２１、Ｓ２２）との間に接続される側面（Ｓ２４）と、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第２の表面（Ｓ２２）に配置され、第１の電極（１１２１）と第２の電極（１１２２）とを含む電極アセンブリ（１１２０）と、を含み、各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）が出光面である、複数のＬＥＤチップ（１１０Ｌ１、１１０Ｌ２、１１０Ｌ３、１１０Ｌ４）と、
    前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第２の表面（Ｓ２２）に配置され、反対する第１の表面及び第２の表面（Ｓ３１、Ｓ３２）と、側面（Ｓ３３）と、を有する電子回路層アセンブリ（１３０）であって、前記電子回路層アセンブリ（１３０）の前記側面（Ｓ３３）は前記電子回路層アセンブリ（１３０）の前記第１の表面と前記第２の表面（Ｓ３１、Ｓ３２）との間に接続され、前記電子回路層アセンブリ（１３０）の第１の表面（Ｓ３１）は前記電極アセンブリ（１１２０）の前記第１の電極及び前記第２の電極（１１２１、１１２２）に電気的に接続される、電子回路層アセンブリ（１３０）と、
    封止層（１２０）であって、前記電子回路層アセンブリ（１３０）の前記第２の表面（Ｓ３２）の少なくとも一部が前記封止層（１２０）から露出されるように、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）と前記電子回路層アセンブリ（１３０）を取り囲む、封止層（１２０）と、を具えるＬＥＤデバイス（１００）。
  2. 前記封止層（１２０）は、５０％以下の光透過率を有する、請求項１に記載のＬＥＤデバイス（１００）。
  3. 前記封止層（１２０）の光透過率が３０％未満である、請求項２に記載のＬＥＤデバイス（１００）。
  4. 前記封止層（１２０）は、不透明である、請求項１に記載のＬＥＤデバイス（１００）。
  5. 前記封止層（１２０）は、エポキシ樹脂及びシリカの内の１つにより作成される、請求項１に記載のＬＥＤデバイス（１００）。
  6. 前記封止層（１２０）は、着色剤を含む、請求項５に記載のＬＥＤデバイス（１００）。
  7. 各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）が前記封止層（１２０）から露出される、請求項１〜６のいずれか一項に記載のＬＥＤデバイス（１００）。
  8. 前記封止層（１２０）は、暗色である、請求項１に記載のＬＥＤデバイス（１００）。
  9. 光透過性であり、各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）に配置される保護層（１６０）をさらに具える、請求項１に記載のＬＥＤデバイス（１００）。
  10. 各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）を含む第１の表面（１０１）をさらに具え、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）の面積は、前記ＬＥＤデバイス（１００）の前記第１の表面（１０１）の面積の１５％未満である、請求項１に記載のＬＥＤデバイス（１００）。
  11. 前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）の面積は、前記ＬＥＤデバイス（１００）の前記第１の表面（１０１）の面積の５％未満である、請求項１０に記載のＬＥＤデバイス（１００）。
  12. 各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）を含む第１の表面（１０１）をさらに具え、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）の面積は、前記ＬＥＤデバイス（１００）の前記第１の表面（１０１）の面積の４０％より大きい、請求項１〜９のいずれか一項に記載のＬＥＤデバイス（１００）。
  13. 前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）の面積は、前記ＬＥＤデバイス（１００）の前記第１の表面（１０１）の面積の５０％より大きい、請求項１２に記載のＬＥＤデバイス（１００）。
  14. 前記封止層（１２０）によって固定され囲まれるセンサー（１５１）をさらに具える、請求項１に記載のＬＥＤデバイス（１００）。
  15. 前記センサー（１５１）は、フォトダイオードである、請求項１４に記載のＬＥＤデバイス（１００）。
  16. 前記封止層（１２０）上に配置され、前記電子回路層アセンブリ（１３０）に電気的に接続される複数のボンディングパッド（１４０Ｐ１、１４０Ｐ２、１４０Ｐ３、１４０Ｐ４、１４０Ｐ５、１４０Ｐ６）をさらに具える、請求項１に記載のＬＥＤデバイス（１００）。
  17. 前記ボンディングパッド（１４０Ｐ１−１４０Ｐ６）の総表面積は、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）の総表面積より大きい、請求項１６に記載のＬＥＤデバイス（１００）。
  18. 前記ボンディングパッド（１４０Ｐ１−１４０Ｐ６）の数は、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の電極及び前記第２の電極（１１２１、１１２２）の総数より少ない、請求項１６に記載のＬＥＤデバイス（１００）。
  19. 少なくとも１つの前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）は、第１の波長の光を放出することができ、残りの前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）は、第１の波長とは異なる第２の波長の光を放出することができる、請求項１〜１８のいずれか一項に記載のＬＥＤデバイス（１００）。
  20. 少なくとも１つの前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）は、赤色光を放出することができ、少なくとも１つの前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）は、緑色光を放出することができ、少なくとも１つの前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）は、青色光を放出することができる、請求項１９に記載のＬＥＤデバイス（１００）。
  21. 少なくとも１つの前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）は、白色光を放出することができる、請求項２０に記載のＬＥＤデバイス（１００）。
  22. 前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）は、複数のチップグループ（Ｍ）に分割され、各チップグループ（Ｍ）は、３つの前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）を含み、１つのピクセルを画成する、請求項１〜２１のいずれか一項に記載のＬＥＤデバイス（１００）。
  23. 前記封止層（１２０）は、マイクロ電子デバイスに取り付けられることに適合される下表面（Ｓ１２）を有する、請求項２２に記載のＬＥＤデバイス（１００）。
  24. 隣接する２つの前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の間の距離は、５０マイクロメートルより小さい、請求項１〜２３のいずれか一項に記載のＬＥＤデバイス（１００）。
  25. 各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）は、２つの増厚層（１１２３、１１２４）をさらに含み、各前記増厚層（１１２３、１１２４）は、前記第１の電極及び第２の電極（１１２１、１１２２）のそれぞれと、前記電子回路層アセンブリ（１３０）との間に電気的に接続され、前記増厚層（１１２３、１１２４）は、前記封止層（１２０）によって固定され囲まれている、請求項１〜２４のいずれか一項に記載のＬＥＤデバイス（１００）。
  26. 各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）は、５μｍ以上の高さ（ｈ３）を有する、請求項２５に記載のＬＥＤデバイス（１００）。
  27. 各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）の高さ（ｈ３）は、５μｍから５００μｍまでの範囲内である、請求項２６に記載のＬＥＤデバイス（１００）。
  28. 前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）のそれぞれの前記電極アセンブリ（１１２０）の高さ（ｈ３）は、３０μｍから１００μｍまでの範囲内である、請求項２７に記載のＬＥＤデバイス（１００）。
  29. 各前記電極アセンブリ（１１２０）の高さ（ｈ３）と幅との比率が１／２より大きい、請求項１〜２８のいずれか一項に記載のＬＥＤデバイス（１００）。
  30. 各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）の各前記増厚層（１１２３、１１２４）は、金属により作成され、電気めっき及び無電解めっきの内の１つによって形成される、請求項２５〜２８のいずれか一項に記載のＬＥＤデバイス（１００）。
  31. 各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）の各前記増厚層（１１２３、１１２４）は、ＣｕとＣｕｘＷとの内の１つにより作成される、請求項３０に記載のＬＥＤデバイス（１００）。
  32. 少なくとも１つの前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記側面（Ｓ２４）を覆う黒色材料層（１７０）をさらに具える、請求項１に記載のＬＥＤデバイス（１００）。
  33. 少なくとも１つの前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）に配置される光透過性粗層（１８０）をさらに具える、請求項１に記載のＬＥＤデバイス（１００）。
  34. 各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）は、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）の前記第１の電極（１１２１）に電気的に接続される第１型半導体層（１１１１）と、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）の前記第２の電極（１１２２）に電気的に接続される第２型半導体層（１１１３）と、前記第１型半導体層（１１１１）と前記第２型半導体層（１１１３）との間に配置される発光層（１１１２）と、をさらに含む、請求項１に記載のＬＥＤデバイス（１００）。
  35. 前記電子回路層アセンブリ（１３０）は、前記電子回路層アセンブリ（１３０）の前記第１の表面（Ｓ３１）を画成し、対応する前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）の前記第１の電極と前記第２の電極（１１２１、１１２２）に電気的に接続される第１の電子回路層（１３１）と、前記電子回路層アセンブリ（１３０）の前記第２の表面（Ｓ３２）を画成し、対応する前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）と反対するように前記第１の電子回路層（１３１）に配置される第２の電子回路層（１３２）と、を含む、請求項１〜３４のいずれか一項に記載のＬＥＤデバイス（１００）。
  36. 前記封止層（１２０）は、前記電子回路層アセンブリ（１３０）の前記第１の電子回路層（１３１）を完全に封止している、請求項３５に記載のＬＥＤデバイス（１００）。
  37. 前記封止層（１２０）は、前記電子回路層アセンブリ（１３０）の前記第２の表面（Ｓ３２）が露出されるように、前記第２の電子回路層（１３２）を覆う、請求項３５に記載のＬＥＤデバイス（１００）。
  38. 前記電子回路層アセンブリ（１３０）の前記第１の電子回路層（１３１）の前記封止層（１２０）に対する投影面積が、前記電子回路層アセンブリ（１３０）の前記第２の電子回路層（１３２）の前記封止層（１２０）に対する投影面積より大きい、請求項３５に記載のＬＥＤデバイス（１００）。
  39. 前記電子回路層アセンブリ（１３０）の前記第２の電子回路層（１３２）の前記封止層（１２０）に対する投影は、前記電子回路層アセンブリ（１３０）の前記第１の電子回路層（１３１）の前記封止層（１２０）に対する投影内に位置する、請求項３５に記載のＬＥＤデバイス（１００）。
  40. 前記電子回路層アセンブリ（１３０）の前記第１の電子回路層（１３１）は、複数の第１の電子回路サブ層（１３１１、１３１２、１３１３、１３１４、１３１５）を含み、前記電子回路層アセンブリ（１３０）の前記第２の電子回路層（１３２）は、複数の第２の電子回路サブ層（１３２１、１３２２、１３２３、１３２４）を含む、請求項３５に記載のＬＥＤデバイス（１００）。
  41. 隣接する２つの前記第２の電子回路サブ層（１３２１−１３２４）の間の距離は、隣接する２つの前記第１の電子回路サブ層（１３１１−１３１５）の間の距離より大きい、請求項４０に記載のＬＥＤデバイス（１００）。
  42. 前記第１の電子回路サブ層（１３１１−１３１５）の数は、前記第２の電子回路サブ層（１３２１−１３２４）の数以上である、請求項４０に記載のＬＥＤデバイス（１００）。
  43. 前記第１の電子回路サブ層（１３１１−１３１５）の数は、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）の前記第１の電極及び前記第２の電極（１１２１、１１２２）の数より少ない、請求項４０に記載のＬＥＤデバイス（１００）。
  44. 前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ３）の前記電極アセンブリ（１１２０）の前記第１の電極及び前記第２の電極（１１２１、１１２２）の総数は６であり、前記第１の電子回路サブ層（１３１１−１３１４）の数は４である、請求項４０に記載のＬＥＤデバイス（１００）。
  45. 前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の数をＡとし、前記第１の電子回路サブ層（１３１１−１３１５）の数をＮとし、前記第２の電子回路サブ層（１３２１−１３２４）の数をＭとすると、Ｍ≦Ｎ≦２Ａである、請求項４０に記載のＬＥＤデバイス（１００）。
  46. 前記第１の電子回路サブ層（１３１１−１３１５）の内の１つは、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）の前記第１の電極（１１２１）に電気的に接続されており、残りの前記第１の電子回路サブ層（１３１１−１３１５）は、それぞれ、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記電極アセンブリ（１１２０）の前記第２の電極（１１２２）に電気的に接続されている、請求項４０に記載のＬＥＤデバイス（１００）。
  47. 前記電子回路層アセンブリ（１３０）の前記第１の表面（Ｓ３１）の面積は、前記電子回路層アセンブリ（１３０）の前記第２の表面（Ｓ３２）の面積より大きい、請求項１〜４６のいずれか一項に記載のＬＥＤデバイス（１００）。
  48. 前記封止層（１２０）は、反対する上表面及び下表面（Ｓ１１、Ｓ１２）を有し、前記封止層（１２０）の前記上表面（Ｓ１１）は、各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）と同一平面にあり、前記封止層（１２０）の前記下表面（Ｓ１２）は、前記電子回路層アセンブリ（１３０）の前記第２の表面（Ｓ３２）と同一平面にある、請求項４７に記載のＬＥＤデバイス（１００）。
  49. 前記電子回路層アセンブリ（１３０）の前記第１の表面（Ｓ３１）の面積は、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第２の表面（Ｓ２２）の面積より大きい、請求項４８に記載のＬＥＤデバイス（１００）。
  50. 前記電子回路層アセンブリ（１３０）は、電気めっき及び無電解めっきの内の１つによって形成される、請求項１に記載のＬＥＤデバイス（１００）。
  51. 前記電子回路層アセンブリ（１３０）は、Ｃｕ及びＣｕｘＷの内の１つにより作成される、請求項１に記載のＬＥＤデバイス（１００）。
  52. 前記封止層（１２０）は、反対する上表面及び下表面（Ｓ１１、Ｓ１２）を有し、前記封止層（１２０）の前記上表面（Ｓ１１）は、各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）と同一平面にあり、前記封止層（１２０）の前記下表面（Ｓ１２）は、前記電子回路層アセンブリ（１３０）の前記第２の表面（Ｓ３２）と同一平面にある、請求項１に記載のＬＥＤデバイス（１００）。
  53. 前記封止層（１２０）は、第１の封止サブ層（１２１）と第２の封止サブ層（１２２）とを含み、前記第１の封止サブ層（１２１）は、各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の前記第１の表面（Ｓ２１）が前記第１の封止サブ層（１２１）から露出されるように、前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）を覆い、前記第２の封止サブ層（１２２）は、前記電子回路層アセンブリ（１３０）の前記第２の表面（Ｓ２２）の少なくとも一部が前記第２の封止サブ層（１２２）から露出されるように前記電子回路層アセンブリ（１３０）を覆う、請求項１〜５２のいずれか一項に記載のＬＥＤデバイス（１００）。
  54. 前記封止層（１２０）の前記第１の封止サブ層（１２１）の高さは、各前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）の高さと同じである、請求項５３に記載のＬＥＤデバイス（１００）。
  55. 前記封止層（１２０）の前記第２の封止サブ層（１２２）の高さは、前記電子回路層アセンブリ（１３０）の高さと同じである、請求項５４に記載のＬＥＤデバイス（１００）。
  56. 請求項１〜５５のいずれか一項に記載の前記ＬＥＤデバイス（１００）を備える発光装置。
  57. 回路基板（３００）と、複数の請求項１〜５５のいずれか一項に記載の前記ＬＥＤデバイス（１００）と、を具え、前記ＬＥＤデバイス（１００）は、前記回路基板（３００）上に配置され、各前記ＬＥＤデバイス（１００）の前記ＬＥＤチップ（１１０Ｌ１−１１０Ｌ４）が少なくとも１つのピクセルを画成する、発光装置。
JP2020003888A 2019-01-15 2020-01-14 Ｌｅｄデバイス、及び該ｌｅｄデバイスを含む発光装置 Active JP7339164B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CNPCT/CN2019/071771 2019-01-15
PCT/CN2019/071771 WO2020147004A1 (zh) 2019-01-15 2019-01-15 发光二极管封装器件及发光装置

Publications (2)

Publication Number Publication Date
JP2020155769A true JP2020155769A (ja) 2020-09-24
JP7339164B2 JP7339164B2 (ja) 2023-09-05

Family

ID=67017311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020003888A Active JP7339164B2 (ja) 2019-01-15 2020-01-14 Ｌｅｄデバイス、及び該ｌｅｄデバイスを含む発光装置

Country Status (6)

Country Link
US (2) US11450651B2 (ja)
JP (1) JP7339164B2 (ja)
KR (1) KR102335611B1 (ja)
CN (2) CN109952641B (ja)
TW (2) TWI692884B (ja)
WO (1) WO2020147004A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4006971A4 (en) * 2019-07-26 2023-08-30 Quanzhou Sanan Semiconductor Technology Co., Ltd. ELECTROLUMINESCENT DEVICE ENCAPSULATING ELEMENT AND DISPLAY DEVICE
CN112397487B (zh) * 2019-08-12 2024-04-09 湖北三安光电有限公司 发光器件及制作方法和含该发光器件的显示屏和照明器材
JP7474770B2 (ja) * 2019-09-18 2024-04-25 泉州三安半導体科技有限公司 発光ダイオードパッケージアセンブリ
EP4033547A4 (en) * 2019-09-18 2023-10-25 Quanzhou Sanan Semiconductor Technology Co., Ltd. LED HOUSING ARRANGEMENT
FR3104819A1 (fr) * 2019-12-12 2021-06-18 Valeo Vision Source lumineuse a elements semiconducteurs electroluminescents
KR20210116828A (ko) * 2020-03-17 2021-09-28 삼성전자주식회사 광원 모듈 및 이를 이용한 디스플레이 패널
US11949055B2 (en) * 2020-05-22 2024-04-02 Seoul Viosys Co., Ltd. Unit pixel having light emitting device and displaying apparatus
US20210399041A1 (en) * 2020-06-18 2021-12-23 Seoul Semiconductor Co., Ltd. Light emitting module having a plurality of unit pixels, method of fabricating the same, and displaying apparatus having the same
KR102219252B1 (ko) * 2020-11-30 2021-02-24 한국광기술원 적층형 마이크로 led 패키지 및 그 제조 방법, 적층형 마이크로 led를 이용한 디스플레이 장치
CN114171655A (zh) * 2021-12-31 2022-03-11 利亚德光电股份有限公司 Led芯片组件、led显示装置及led芯片组件的加工方法
WO2023213450A1 (en) * 2022-05-03 2023-11-09 Ams-Osram International Gmbh Method for manufacturing a plurality of semiconductor chips and semiconductor chip
TWI817675B (zh) * 2022-08-25 2023-10-01 群創光電股份有限公司 電子裝置的製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029670A (ja) * 2001-07-11 2003-01-31 Sony Corp 表示パネル及び画像表示装置
JP2005531140A (ja) * 2002-06-25 2005-10-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ マルチチップｌｅｄパッケージからの光特性を維持するシステム
JP2009181085A (ja) * 2008-02-01 2009-08-13 Lg Display Co Ltd 液晶表示装置
US20120299038A1 (en) * 2011-05-27 2012-11-29 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
WO2013121787A1 (ja) * 2012-02-15 2013-08-22 パナソニック株式会社 発光装置およびその製造方法
JP2016152415A (ja) * 2015-02-17 2016-08-22 秀璋 黄 フリップチップ発光ダイオードおよびその製造方法
US20160293811A1 (en) * 2015-03-31 2016-10-06 Cree, Inc. Light emitting diodes and methods with encapsulation
WO2017146493A1 (ko) * 2016-02-23 2017-08-31 엘지이노텍 주식회사 발광소자 패키지 및 이를 갖는 표시장치
KR20180066554A (ko) * 2016-12-09 2018-06-19 엘지이노텍 주식회사 반도체 소자
US20180277728A1 (en) * 2017-03-27 2018-09-27 Seoul Semiconductor Co., Ltd. Display apparatus and method of manufacturing the same
KR20180120389A (ko) * 2017-04-27 2018-11-06 주식회사 루멘스 플립칩 구조를 갖는 led 픽셀 소자

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219320C (zh) * 1998-05-20 2005-09-14 罗姆股份有限公司 半导体器件
JP2001100164A (ja) * 1999-09-28 2001-04-13 Sony Corp 液晶パネル及びその製造方法と検査方法
US9018655B2 (en) * 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
CN100416811C (zh) * 2005-10-24 2008-09-03 南茂科技股份有限公司 光电芯片封装构造、制造方法及其芯片承载件
KR101630327B1 (ko) * 2009-11-19 2016-06-15 엘지디스플레이 주식회사 발광소자와 이를 이용한 백 라이트 유닛
TWI390703B (zh) * 2010-01-28 2013-03-21 Advanced Optoelectronic Tech 正向發光之發光二極體封裝結構及製程
JP2011192598A (ja) * 2010-03-16 2011-09-29 Stanley Electric Co Ltd 白色ｌｅｄ光源モジュール
WO2012016377A1 (en) * 2010-08-03 2012-02-09 Industrial Technology Research Institute Light emitting diode chip, light emitting diode package structure, and method for forming the same
CN101980388A (zh) * 2010-09-07 2011-02-23 浙江西子光电科技有限公司 基于散热器封装的led器件及led器件的制作工艺
KR101230622B1 (ko) * 2010-12-10 2013-02-06 이정훈 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
KR101766299B1 (ko) * 2011-01-20 2017-08-08 삼성전자 주식회사 발광소자 패키지 및 그 제조 방법
TWI535077B (zh) * 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
CN104183686B (zh) * 2014-09-09 2018-02-02 厦门市三安光电科技有限公司 发光二极管器件及其制作方法
CN205385043U8 (zh) * 2014-10-24 2016-08-17 群丰科技股份有限公司 发光元件
KR102227769B1 (ko) * 2014-11-06 2021-03-16 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR102344533B1 (ko) * 2015-02-12 2021-12-29 엘지이노텍 주식회사 발광소자 패키지
JP2016167544A (ja) * 2015-03-10 2016-09-15 ソニー株式会社 電子部品、電子部品実装基板及び電子部品の実装方法
KR102364551B1 (ko) * 2015-08-12 2022-02-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 표시 장치
US10854785B2 (en) * 2015-10-01 2020-12-01 Sensor Electronic Technology, Inc. Contact configuration for optoelectronic device
KR102530697B1 (ko) * 2016-02-26 2023-05-10 엘지이노텍 주식회사 표시 제어 장치 및 방법
KR102263041B1 (ko) 2016-02-26 2021-06-09 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
JP2017157593A (ja) 2016-02-29 2017-09-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
TWI651824B (zh) * 2017-04-07 2019-02-21 台灣積體電路製造股份有限公司 半導體結構及方法
CN107093600A (zh) * 2017-04-10 2017-08-25 导装光电科技（深圳）有限公司 无衬底led白光芯片及其制作工艺
TWI610469B (zh) * 2017-05-26 2018-01-01 Huang xiu zhang 覆晶式發光二極體及其製造方法
US10707384B2 (en) * 2017-07-06 2020-07-07 Nichia Corporation Light-emitting device
CN108400220A (zh) * 2018-04-25 2018-08-14 江苏稳润光电有限公司 一种微型led显示模块的封装结构
CN108598070B (zh) * 2018-06-25 2023-07-18 江苏罗化新材料有限公司 一种双芯片的芯片级led封装结构及其制作方法
TWI662660B (zh) * 2018-09-03 2019-06-11 欣興電子股份有限公司 發光二極體封裝結構及其製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029670A (ja) * 2001-07-11 2003-01-31 Sony Corp 表示パネル及び画像表示装置
JP2005531140A (ja) * 2002-06-25 2005-10-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ マルチチップｌｅｄパッケージからの光特性を維持するシステム
JP2009181085A (ja) * 2008-02-01 2009-08-13 Lg Display Co Ltd 液晶表示装置
US20120299038A1 (en) * 2011-05-27 2012-11-29 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
WO2013121787A1 (ja) * 2012-02-15 2013-08-22 パナソニック株式会社 発光装置およびその製造方法
JP2016152415A (ja) * 2015-02-17 2016-08-22 秀璋 黄 フリップチップ発光ダイオードおよびその製造方法
US20160293811A1 (en) * 2015-03-31 2016-10-06 Cree, Inc. Light emitting diodes and methods with encapsulation
WO2017146493A1 (ko) * 2016-02-23 2017-08-31 엘지이노텍 주식회사 발광소자 패키지 및 이를 갖는 표시장치
EP3422408A1 (en) * 2016-02-23 2019-01-02 LG Innotek Co., Ltd. Light-emitting element package and display device having same
KR20180066554A (ko) * 2016-12-09 2018-06-19 엘지이노텍 주식회사 반도체 소자
US20180277728A1 (en) * 2017-03-27 2018-09-27 Seoul Semiconductor Co., Ltd. Display apparatus and method of manufacturing the same
KR20180120389A (ko) * 2017-04-27 2018-11-06 주식회사 루멘스 플립칩 구조를 갖는 led 픽셀 소자

Also Published As

Publication number Publication date
CN109952641B (zh) 2023-01-10
US20230018253A1 (en) 2023-01-19
CN115700916A (zh) 2023-02-07
TWI760634B (zh) 2022-04-11
TW202029526A (zh) 2020-08-01
KR20200088779A (ko) 2020-07-23
WO2020147004A1 (zh) 2020-07-23
TW202029525A (zh) 2020-08-01
JP7339164B2 (ja) 2023-09-05
TWI692884B (zh) 2020-05-01
KR102335611B1 (ko) 2021-12-03
US11450651B2 (en) 2022-09-20
US20200227395A1 (en) 2020-07-16
CN109952641A (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
JP7339164B2 (ja) Ｌｅｄデバイス、及び該ｌｅｄデバイスを含む発光装置
US11515296B2 (en) Light-emitting device, integrated light-emitting device, and light-emitting module
WO2014087938A1 (ja) Ｌｅｄモジュール
US20220139890A1 (en) Light-emitting diode packaging module
US20150155450A1 (en) Light emitting device
TW201724554A (zh) 發光裝置、整合式發光裝置、及發光模組
JP2015144147A (ja) Ｌｅｄモジュール
TWI504009B (zh) 具有覆晶式安裝固態輻射傳感器之固態輻射傳感器裝置及其關聯的系統及方法
US20140014980A1 (en) Semiconductor light-emitting device
US20210265317A1 (en) Optoelectronic semiconductor device and method for manufacturing optoelectronic semiconductor devices
KR101900276B1 (ko) 발광 소자 및 이를 구비한 발광 장치
EP3343649B1 (en) Light emitting device and integrated light emitting device
US20220199590A1 (en) Light-emitting diode packaging module
JP6318495B2 (ja) 発光装置
TWI393273B (zh) 發光二極體組件之製造方法
JP2006013324A (ja) 発光装置
US11961951B2 (en) Light emitting diode device
TWI573299B (zh) 化合物半導體元件之封裝模組結構及其製造方法
KR20170095016A (ko) 반도체 발광 소자 패키지
KR101437930B1 (ko) 발광장치 및 그 제조방법
TWI790941B (zh) 發光模組
CN112151517B (zh) 应用于显示器的封装体
TWI634675B (zh) 發光元件結構
KR20110110609A (ko) 발광 소자 패키지 및 이를 구비한 라이트 유닛
TW201530836A (zh) 發光二極體模組之構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200513

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200514

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200602

AA79 Non-delivery of priority document

Free format text: JAPANESE INTERMEDIATE CODE: A24379

Effective date: 20200721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230824

R150 Certificate of patent or registration of utility model

Ref document number: 7339164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150