KR102344533B1 - 발광소자 패키지 - Google Patents

발광소자 패키지 Download PDF

Info

Publication number
KR102344533B1
KR102344533B1 KR1020150021552A KR20150021552A KR102344533B1 KR 102344533 B1 KR102344533 B1 KR 102344533B1 KR 1020150021552 A KR1020150021552 A KR 1020150021552A KR 20150021552 A KR20150021552 A KR 20150021552A KR 102344533 B1 KR102344533 B1 KR 102344533B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
circuit pattern
protective layer
emitting chip
Prior art date
Application number
KR1020150021552A
Other languages
English (en)
Other versions
KR20160099285A (ko
Inventor
김원진
박진경
이인재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150021552A priority Critical patent/KR102344533B1/ko
Priority to US15/019,210 priority patent/US9911906B2/en
Priority to CN201610084972.2A priority patent/CN105895789B/zh
Publication of KR20160099285A publication Critical patent/KR20160099285A/ko
Application granted granted Critical
Publication of KR102344533B1 publication Critical patent/KR102344533B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예에 따른 발광 소자 패키지는 패키지 바디; 상기 패키지 바디 위에 배치되는 회로 패턴; 상기 회로 패턴 위에 배치되는 발광 칩; 상기 발광 칩과 상기 회로 패턴을 전기적으로 연결하는 연결 부재; 상기 발광 칩 위에 배치되는 형광층; 및 상기 패키지 바디 위에 배치되고, 상기 회로 패턴, 발광 칩 및 연결 부재를 매립하며, 3족 질화물을 포함하는 제 1 보호층을 포함한다.

Description

발광소자 패키지{LIGHTING EMITTING DEVICE PACKAGE}
실시 예는, 발광 소자 및 이를 구비한 라이트 유닛에 관한 것이다.
발광 소자, 예컨대 발광 다이오드(Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다.
발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생성하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.
또한, 발광 다이오드는 반도체 소자의 전위 갭을 이용하여 빛을 생성하므로 기존의 광원에 비해 수명이 길고 응답특성이 빠르며, 친환경적 특징을 갖는다.
이에 따라, 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가하고 있다.
실시 예는, 새로운 구조의 발광 소자 패키지를 제공한다.
실시 예는, 고반사 및 고방열 성능을 가지는 물질을 이용하여 보호층을 형성하여, 광 추출 효율이 향상되고 열발출 효과를 증대시키킬 수 있는 발광소자 패키지를 제공한다.
실시 예는, 와이어를 매립하는 추가 구조물을 보호층 위에 형성하여, 형광층의 높이를 획기적으로 줄이면서 와이어의 신뢰성을 향상시킬 수 있는 발광 소자 패키지를 제공한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 발광 소자 패키지는 패키지 바디; 상기 패키지 바디 위에 배치되는 회로 패턴; 상기 회로 패턴 위에 배치되는 발광 칩; 상기 발광 칩과 상기 회로 패턴을 전기적으로 연결하는 연결 부재; 상기 발광 칩 위에 배치되는 형광층; 및 상기 패키지 바디 위에 배치되고, 상기 회로 패턴, 발광 칩 및 연결 부재를 매립하며, 3족 질화물을 포함하는 제 1 보호층을 포함한다.
또한, 상기 3족 질화물은, 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나를 포함한다.
또한, 상기 제 1 보호층은, 실리콘 레진 및 상기 3족 질화물인 질화붕소(Boron Nitride)를 포함하며, 백색을 가진다.
또한, 상기 제 1 보호층은, 실리콘 레진 및 상기 질화붕소(BN: Boron Nitride)의 복합체로 이루어지며, 백색을 가진다.
또한, 상기 제 1 보호층은, 상기 실리콘 레진에 상기 질화붕소(BN: Boron Nitride)가 적어도 30 w% 이상 첨가된다.
또한, 상기 제 1 보호층은, 적어도 98% 이상의 빛 반사율을 가진다.
또한, 상기 제 1 보호층의 상면은, 상기 형광층의 상면과 동일 평면상에 위치한다.
또한, 상기 제 1 보호층 위에 형성되는 제 2 보호층을 더 포함한다.
또한, 상기 연결 부재는, 상기 형광층 위로 돌출되는 제 2 부분과, 상기 제 2 부분을 제외한 제 1 부분을 포함하며, 상기 연결 부재의 제 1 부분은, 상기 제 1 보호층 내에 매립되고, 상기 연결 부재의 제 2 부분은, 상기 제 2 보호층 내에 매립된다.
또한, 상기 형광층의 높이는, 160㎛보다 낮다.
또한, 상기 제 2 보호층의 측면은 주면에 대하여 일정 경사각을 가진다.
또한, 상기 제 2 보호층의 하면은, 상기 형광층의 상면과 접촉하지 않는다.
또한, 상기 제 2 보호층은, 실리콘 레진에 TiO2, BaSo4, BN 및 Al2O3 중 적어도 하나 이상의 첨가제가 첨가된다.
한편, 실시 예에 따른 발광 소자 패키지는 패키지 바디; 상기 패키지 바디 위에 배치되는 회로 패턴; 상기 회로 패턴 위에 배치되는 발광 칩; 상기 발광 칩과 상기 회로 패턴을 전기적으로 연결하는 연결 부재; 상기 발광 칩 위에 배치되는 형광층; 상기 패키지 바디 위에 배치되어 상기 회로 패턴 및 발광 칩을 매립하는 제 1 보호층; 및 상기 제 1 보호층 위에 배치되는 제 2 보호층을 포함하며, 상기 연결 부재는, 상기 형광층 위로 돌출되는 제 2 부분과, 상기 제 2 부분을 제외한 제 1 부분을 포함하며, 상기 연결 부재의 제 1 부분은, 상기 제 1 보호층 내에 매립되고, 상기 연결 부재의 제 2 부분은, 상기 제 2 보호층 내에 매립된다.
또한, 상기 제 1 보호층은, 상기 실리콘 레진에 질화붕소(BN: Boron Nitride)가 적어도 30 w% 이상 첨가된다.
또한, 상기 제 1 보호층의 상면은, 상기 형광층의 상면과 동일 평면상에 위치한다.
또한, 상기 제 2 보호층의 측면은 주면에 대하여, 일정 경사각을 가지며, 상기 보호층의 하면은, 상기 형광층의 상면과 접촉하지 않는다.
실시 예에 따르면, 보호층을 실리콘 레진과 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나의 3족 질화물의 복합체로 형성하도록 하여, 광 추출 효율, 방열 특성 및 내방전성을 향상시킬 수 있다.
또한, 실시 예에 의하면 와이어를 매립하는 추가 구조물을 보호층 위에 형성하여, 형광층의 높이를 획기적으로 줄이면서 와이어의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 발광소자 패키지의 단면도이다.
도 2 내지 도 6은 본 발명의 제 1 실시 예에 따른 발광 소자 패키지의 제조 방법을 공정순으로 설명하기 위한 단면도이다.
도 7은 질화 붕소의 함량에 따른 빛의 투과율을 나타낸 도면이다.
도 8은 실시 예에 따른 보호층의 광속 측정 결과를 보여주는 도면이다.
도 9 내지 11은 도 1에 도시된 발광 소자 패키지의 변형 예를 나타낸 단면도이다.
도 12는 본 발명의 제 2 실시 예에 따른 발광소자 패키지를 나타낸 단면도이다.
도 13은 일반적인 발광 칩의 와이어 본딩 공정 방식을 보여준다.
도 14는 본 발명의 제 2 실시 예에 따른 연결 부재 부분의 확대도이다.
도 15는 본 발명의 실시 예에 따른 발광 칩의 상세 구성을 보여주는 도면이다.
도 16은 실시 예에 따른 발광 소자 패키지를 갖는 헤드 램프를 보여준다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 제 1 실시 예에 따른 발광소자 패키지의 단면도이다.
발광소자 패키지(100)는 패키지 바디(101), 제 1 회로 패턴(102), 제 2 회로 패턴(103), 제 3 회로 패턴(104), 제 4 회로 패턴(105), 제 1 비아(106), 제 2 비아(107), 발광 칩(108), 제너 다이오드(109), 형광층(110), 제 1 연결부재(111), 제 2 연결부재(112) 및 보호층(113)을 포함한다.
패키지 바디(101)는 세라믹 절연층일 수 있으며, 이에 한정되는 것은 아니다. 예를 들어, 상기 패키지 바디(101)를 형성하는 세라믹 절연층은 질화물 또는 산화물일 수 있다.
예를 들어, 패키지 바디(101)는 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, 또는 AlN일 수 있으나 이에 한정되는 것은 아니다.
즉, 패키지 바디(101)는 수지 계열의 인쇄회로기판(PCB), 실리콘(silicon) 또는 실리콘 카바이드(silicon carbide: SiC)와 같은 실리콘 계열, 질화 알루미늄(aluminum nitride; AlN)과 같은 세라믹 계열, 폴리프탈아마이드(polyphthalamide: PPA)와 같은 수지 계열, 고분자액정(Liquid Crystal Polymer), 바닥에 금속층을 갖는 PCB(MCPCB: Metal core PCB) 중에서 적어도 하나로 형성될 수 있으며, 이러한 재질로 한정하지는 않는다.
패키지 바디(101)는 열전도도가 우수한 물질로 이루어지며, 복수의 세라믹 시트를 높이 방향으로 다층으로 적층한 기판일 수도 있다.
패키지 바디(101)의 상면에는 일정 간격을 두고, 제 1 회로 패턴(102) 및 제 2 회로 패턴(103)이 각각 형성된다.
또한, 패키지 바디(101)의 하면에도 일정 간격을 두고, 제 3 회로 패턴(104) 및 제 4 회로 패턴(105)이 각각 형성된다.
그리고, 상기 패키지 바디(101)에는 상면 및 하면을 관통하며, 상단이 상기 제 1 회로 패턴(102)의 하면과 연결되고, 하단이 상기 제 3 회로 패턴(104)의 상면과 연결되는 제 1 비아(106)가 형성된다.
또한, 상기 패키지 바디(101)에는 상면 및 하면을 관통하며, 상단이 상기 제 2 회로 패턴(103)의 하면과 연결되고, 하단이 상기 제 4 회로 패턴(105)의 상면과 연결되는 제 2 비아(107)가 형성된다.
상기 제 1 , 2, 3 및 4 회로 패턴(102, 103, 104, 105) 각각은, 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
상기 제 1 비아(106) 및 제 2 비아(107)는 레이저 공정을 통해 상기 패키지 바디(101)를 관통하는 비아 홀을 각각 형성하고, 그에 따라 상기 형성된 비아 홀 내부를 금속 물질로 충진함으로써 형성할 수 있다.
상기 제 1 비아(106) 및 제 2 비아(107)를 형성하는 금속물질은 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질일 수 있으며, 상기 금속 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
한편, 상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다.
상기 비아 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 패키지 바디(101)를 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
또한, 상기 제 1 비아(106) 및 제 2 비아(107)는 금속 슬러그(slug), 특히 알루미늄 합금 슬러그로 형성될 수도 있다.
상기 제 3 회로 패턴(104) 및 제 4 회로 패턴(105)은 외부단자 용으로 형성되며, 미도시된 인쇄회로기판과 같은 외부 회로와 연결되어 전원이 입력되는 외부단자일 수 있다.
한편, 상기 제 1 , 2, 3 및 4 회로 패턴(102, 013, 104, 105) 각각은, 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선태적 합금으로 형성될 수 있으며, 단일 금속층 또는 다층 금속층으로 형성될 수 있다.
발광 칩(108)은 상기 제 1 회로 패턴(102) 상에 배치된다.
또한, 제너 다이오드(109)는 제 2 회로 패턴(103) 상에 배치된다.
상기 발광 칩(108)은 제 1 연결 부재(111)에 의해 상기 제 2 회로 패턴(103)과 전기적으로 연결된다. 또한, 제너 다이오드(109)는 제 2 연결 부재(112)에 의해 제 1 회로 패턴(102)과 전기적으로 연결된다.
제 1 연결 부재(111) 및 제 2 연결 부재(112)는 금속 와이어일 수 있으며, 이와 다르게 발광 칩(108)과 제너 다이오드(109)는 플립 방식으로 본딩될 수도 있다.
발광 칩(108)은 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있으며, 예컨대 UV(Ultraviolet) LED칩, 적색 LED 칩, 청색 LED 칩, 녹색 LED 칩, 엘로우 그린(yellow green) LED 칩과 같은 유색 LED 칩을 선택적으로 포함할 수 있다.
바람직하게, 상기 발광 칩(108)는 청색 LED 칩으로 구성된다.
이러한 발광 칩(108)은 P극과 N극을 상부면 및 하부면에 각각 형성한 수직형으로 구성될 수 있으나 이에 한정되는 것은 아니며, 상기 발광 칩(108)이 P극과 N극을 상부면에 모두 형성한 수평형으로 구비되어 금속 와이어를 매개로 하여 회로 패턴에 각각 와이어 본딩될 수도 있다.
형광층(110)은 발광 칩(108) 상에 배치된다. 형광층(110)의 폭은 발광 칩(108)의 폭보다 좁을 수 있다. 이는, 제 1 연결부재(111)가 형성될 수 있는 공간을 마련하기 위함이다.
형광층(110)의 상면은 외부로 노출되고, 그에 따라 발광 칩(108)으로부터 발생한 일부 광을 변환하여 다른 파장의 광을 방출하게 된다.
또한, 이와 다르게, 형광층(110)의 상면은 추후 설명할 보호층(113)에 의해 덮일 수 있다.
형광층(110)은 세라믹 계열의 재질로서, 금속 산화물 예컨대 Al2O3 이거나, 유리 재질을 포함한다. 상기 형광층(110)에 첨가된 형광체는 적색 형광체, 녹색 형광체, 청색 형광체, 황색 형광체 중 적어도 하나를 포함할 수 있다. 상기 형광체는 예컨대, YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다.
패키지 바디(101) 위에는 보호층(113)이 형성된다.
보호층(113)은 패키지 바디(101) 위에 형성되어, 상기 패키지 바디(101) 위에 배치된 제 1 회로 패턴(102), 제 2 회로 패턴(103), 발광 칩(108), 제너 다이오드(109), 제 1 연결 부재(111), 제 2 연결 부재(112)를 매립하며, 형광층(110)의 적어도 일부를 덮는다.
보호층(113)은 상기 패키지 바디(101) 위에 배치된 제 1 회로 패턴(102), 제 2 회로 패턴(103), 발광 칩(108), 제너 다이오드(109), 제 1 연결 부재(111), 제 2 연결 부재(112), 그리고 형광층(110)의 적어도 일부를 외부 환경으로부터 보호하면서 애워싸도록 실리콘 및 애폭시와 같은 열광화성 투명 수지를 소재로 하여 형성된다.
도면 상에는 보호층(113)의 상부가 편평하게 형성되는 것으로 도시하였으나, 이에 한정되지 않고, 보호층(113)의 상부가 돔 형상을 가질 수도 있을 것이다.
상기 보호층(113)의 역할은 상기와 같은 구성 요소들의 보호뿐 아니라, 상기 발광 칩(108)에서 상측 방향이 아닌 측면 방향으로 새는 빛을 반사하여, 상기 새는 빛의 방향을 상기 형광층(110)으로 유도하는 기능을 한다.
이에 따라, 보호층(113)은 반사율이 높은 물질로 형성되는 것이 바람직하다.
상기 보호층(113)을 구성하는 기본 물질은 화이트 실리콘이나, 상기 화이트 실리콘은 상기와 같은 반사율 기능이 미약하다.
따라서, 일반적으로 상기 보호층(113)은 실리콘에 반사 및 방열 특성이 높은소재를 혼합하여 형성한다. 이때, 상기 소재는 이산화 티타늄(TiO2)이 사용되었다.
상기 이산화 티타늄(TiO2)은 방열 및 반사 특성이 양호하며, 그에 따라 상기 발광 칩(108)에서 발생하는 열을 효율적으로 방출하면서, 상기 발광 칩(108)에서 발생한 빛을 상기 형광층(110)이 형성된 방향으로 유도하였다.
이때, 상기 발광 칩(108)의 내부 에너지 전환 비율은 약 15% 이하이며, 이에 따라 나머지 85%의 전기 에너지는 열 에너지로 전환되어 소비된다. 이에 따라, 상기 발광 칩(108)에서 발생하는 열 에너지를 효율적으로 방출하는 것이 매우 중요하다. 그러나, 상기 이산화 티타늄(TiO2)은 상기 열 에너지를 방출하기는 하나, 효율적이면서 만족할 만한 열 에너지 방출 특성 및 전기적 방전 기능을 제공하지는 못한다.
따라서, 실시 예에서는 상기 보호층(113)을 3족 질화물로 구성한다.
바람직하게, 상기 보호층(113)은 실리콘 레진과 상기 3족 질화물의 복합체로 형성된다.
상기 3족 질화물은 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나를 포함할 수 있다.
상기 질화붕소(BN: Boron Nitride)는 흑연과 유사한 결정 구조를 갖는 B와 N의 화합물이다. 또한, 질화붕소(BN: Boron Nitride)는 전기 절연성을 지닌다. 즉, 질화붕소(BN: Boron Nitride)는 B와 N이 1: 1로 화합하여 흑연과 거의 같은 결정 구조를 갖고 있다. 상기 질화붕소(BN: Boron Nitride)는 흑연에 비해서 이온 결합성의 비율이 크고, 금속 결합성이 없기 때문에 자유전자를 갖고 있지 않으며, 전기 절연성이고 백색이다. 물성면에서는 가공성이 쉬운 특징을 가진다.
또한, 질화붕소(BN: Boron Nitride)는 공기 중에서 600℃ 전후에서 산화하여 B2O3가 되지만, N2 중에서는 2000℃ 이상의 내열성을 갖고 있으며, 고온 하에서의 강도, 전기 절연성의 저하가 적은 것이 특징이다. 그리고, 질화붕소(BN: Boron Nitride)는 열전도율이 크고, 영률이 작기 때문에 내열 충격성도 우수하다.
또한, 질화알루미늄(AlN)은 열전도성, 전기 절연성 및 내화학성이 우수하다. 특히, 상기 질화알루미늄(AlN)은 반도체 재료의 주력으로 사용되는 실리콘과 극히 가까운 열팽창 계수를 가지고 있어서 상기 실리콘과의 호환성이 우수하다.
따라서, 실시 예에서는 상기 보호층(113)을 실리콘 레진에 질화 붕소 및 질화 알루미늄 중 적어도 하나의 3족 질화물을 첨가하여 형성된다.따라서, 실시 예에서는 보호층(113)을 실리콘 레진과 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나의 3족 질화물의 복합체로 형성하여, 발광 칩(108)의 광 추출 효율 향상을 통해 광속(밝기)를 향상시킬 수 있을 뿐 아니라, 방열 특성 및 내방전성도 획기적으로 향상시킬 수 있다.
다시 말해서, 상기 질화붕소(BN: Boron Nitride)는 고반사 소재이므로, 광추출 효율을 향상시킬 수 있고, 고방열 소재이므로 열방출 효과를 증대시킬 수 있으며, 절연체이므로 내방전성을 향상시킬 수 있다.
실시 예에서는 상기와 같이 보호층(113)을 실리콘 레진과 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나의 3족 질화물의 복합체로 형성하도록 하여, 광 추출 효율, 방열 특성 및 내방전성을 향상시킬 수 있도록 한다.
도 2 내지 도 6은 본 발명의 제 1 실시 예에 따른 발광 소자 패키지의 제조 방법을 공정순으로 설명하기 위한 단면도이다.
먼저, 도 2를 참조하면, 패키지 바디(101)를 준비하고, 상기 준비된 패키지 바디(101)의 상면에 제 1 회로 패턴(102) 및 제 2 회로 패턴(103)을 각각 형성한다.
상기 패키지 바디(101)는 수지 계열의 인쇄회로기판(PCB), 실리콘(silicon) 또는 실리콘 카바이드(silicon carbide: SiC)와 같은 실리콘 계열, 질화 알루미늄(aluminum nitride; AlN)과 같은 세라믹 계열, 폴리프탈아마이드(polyphthalamide: PPA)와 같은 수지 계열, 고분자액정(Liquid Crystal Polymer), 바닥에 금속층을 갖는 PCB(MCPCB: Metal core PCB) 중에서 적어도 하나로 형성될 수 있으며, 이러한 재질로 한정하지는 않는다.
상기 제 1 회로 패턴(102) 및 제 2 회로 패턴(103)은, 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 형성할 수 있다.
이어서, 상기 패키지 바디(101)에 상기 제 1 회로 패턴(102)과 연결되는 제 1 비아(106)를 형성하고, 상기 제 2 회로 패턴(103)과 연결되는 제 2 비아(107)를 형성한다.
이후, 상기 패키지 바디(101)의 하면에 상기 제 1 비아(106)와 연결되는 제 3 회로 패턴(106) 및 상기 제 2 비아(107)와 연결되는 제 4 회로 패턴(105)을 각각 형성한다.
다음으로, 도 3을 참조하면 상기 제 1 회로 패턴(102) 위에 발광 칩(108)을 부착하고, 상기 제 2 회로 패턴(103) 위에 제너 다이오드(109)를 부착한다.
상기 제너 다이오드(109)는 과전압에 의한 상기 발광 칩(108)의 손상을 방지하기 위한 것이다. 상기 발광 칩(108)은 P극과 N극을 상부면 및 하부면에 각각 형성한 수직형으로 구성될 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 4를 참조하면, 상기 발광 칩(108) 위에 형광층(110)을 형성한다.
형광층(110)은 세라믹 계열의 재질로서, 금속 산화물 예컨대 Al2O3 이거나, 유리 재질을 포함한다. 상기 형광층(110)에 첨가된 형광체는 적색 형광체, 녹색 형광체, 청색 형광체, 황색 형광체 중 적어도 하나를 포함할 수 있다. 상기 형광체는 예컨대, YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다.
다음으로, 도 5를 참조하면 와이어 본딩 공정을 진행하여, 상기 발광 칩(108)과 제 2 회로 패턴(103)을 전기적으로 연결하는 제 1 연결 부재(111)를 형성한다.
또한, 상기 제너 다이오드(109)와 제 1 회로 패턴(102)을 전기적으로 연결하는 제 2 연결 부재(112)를 형성한다.
다음으로, 도 6을 참조하면 상기 패키지 바디(101) 위에 보호층(113)을 형성한다. 상기 보호층(113)은 실리콘 레진에 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나의 3족 질화물의 파우더를 혼합하고, 상기 혼합된 물질을 디스펜싱하여 형성한다.
이때, 상기 보호층(113)은 상기 3족 질화물의 의 함량에 따라 빛의 반사도가 변화한다. 이하에서는 상기 3족 질화물의 함량에 따른 보호층(113)의 반사도에 대해 설명하기로 한다.
여기에서, 상기 3족 질화물로는 질화붕소(BN: Boron Nitride)가 사용되었다.
도 7은 질화 붕소의 함량에 따른 빛의 투과율을 나타낸 도면이다.
도 7을 참조하면, 파장대별로 변화가 있지만, 에어 상태에서는 투과율이 99% 이상이고, 실리콘 레진을 단독으로 사용했을 경우에는 91% 이상의 투과율을 가지며, 상기 질화붕소(BN: Boron Nitride)가 13 중량% 함유된 경우에는 11% 정도의 투과율을 가지고, 28 중량% 함유된 경우에는 2% 정도의 투과율을 가지며, 상기 질화붕소(BN: Boron Nitride)가 44 중량% 함유된 경우에는 1% 대의 투과율을 가진다.
즉, 상기 질화붕소(BN: Boron Nitride)의 함량에 따라 상기 보호층(113)이 가지는 투과율(반대로 말하면, 반사율)은 변화하게 되며, 파장대별로 상기 투과율을 살펴보면 아래 표 1과 같다.
구분
Air
실리콘 레진
단독
질화붕소(BN: Boron Nitride) 함량
13 w% 28w% 30w% 44w%
투과율(%)
@500~750nm
99.98 91.66 11.41 2.73 1.98 0.69
투과율(%)
@380~780nm
99.98 91.54 11.38 2.72 1.97 0.70
투과율(%)
@550nm
100.01 92.09 11.56 2.74 1.99 0.65
상기 표 1에서와 같이, 상기 질화붕소(BN: Boron Nitride)가 28 w% 이상 혼합되는 경우, 가시광선 전 영역에서 빛을 반사시킬 수 있는 수준의 투과율 3% 미만이 나타난다.
또한, 상기 질화붕소(BN: Boron Nitride)가 30w% 이상 혼합되는 경우, 2% 미만의 투과율을 보이며, 98% 이상의 반사율을 보인다.
따라서, 실시 예에서는 3족 질화물로 질화붕소(BN: Boron Nitride)가 사용되는 경우, 상기 실리콘 레진에 질화붕소(BN: Boron Nitride)를 적어도 30w% 이상 혼합시켜 상기 보호층(113)을 제조하는데 사용할 재료를 혼합한다. 이때, 상기 질화붕소(BN: Boron Nitride)의 입도는 d50 기준으로 10~25㎛를 사용한다.
그리고, 상기 혼합한 재료를 디스펜싱하여 백색 몰드를 형상화하고, 이때 상기 혼합한 재료의 디스펜싱 시에 상기 연결부재들이 모두 보호층(113) 내에 매립되도록 하면서, 상기 형광층(110)의 상면을 덮지 않도록 높이를 조절한다.
이후, 상기와 같이 형성한 보호층(113)을 경화시킨다.
상기 경과 작업은 100℃에서 10분, 120℃에서 10분, 그리고 마지막으로 150℃에서 2시간 동안 진행하도록 한다.
상기와 같은 경과 작업이 진행되면, 수직형 발광 칩(108)에서 발생하는 열을 효과적으로 방출할 수 있으면서 반사성을 획기적으로 증가시킬 수 있는 보호층(113)을 형성할 수 있다.
도 8은 실시 예에 따른 보호층의 광속 측정 결과를 보여주는 도면이다.
도 8을 참조하면, 기존의 이산화 티타늄(TiO2)을 적용하는 경우와, 본 발명에 따른 3족 질화물 중 질화붕소(BN: Boron Nitride)를 적용하는 경우에서 서로 다른 광속이 나타나는 것을 알 수 있었다.
즉, 기존의 이산화 티타늄(TiO2)에서의 광속보다 본 발명의 질화붕소(BN: Boron Nitride)를 적용하였을 경우에 나타나는 광속이 7%p 증가하는 것을 확인할 수 있었다.
상기 광속 측정 결과는 표 2로 표현할 수 있다.
광속(lm) 광속 향상율(100%) Cx Cy
종래 기술
(실리콘 + TiO2)
338 100% 0.3301 0.3508
본 발명
(실리콘 + BN)
362 107% 0.3309 0.3464
상기와 같은, 본 발명에 따른 실시 예에 따르면, 보호층(113)을 실리콘 레진에 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나의 3족 질화물을 혼합하여 형성하여, 광 추출 효율, 방열 특성 및 내방전성을 향상시킬 수 있다.
도 9 내지 11은 도 1에 도시된 발광 소자 패키지의 변형 예를 나타낸 단면도이다.
도 9를 참조하면, 제 1 변형 예에 따른 발광소자 패키지(200)는 패키지 바디(201), 제 1 회로 패턴(202), 제 2 회로 패턴(203), 제 3 회로 패턴(204), 제 4 회로 패턴(205), 제 1 비아(206), 제 2 비아(207), 발광 칩(208), 제너 다이오드(209), 형광층(210), 제 1 연결부재(211), 제 2 연결부재(212) 및 보호층(213)을 포함한다.
상기 제 1 변형 예에 따른 발광 소자 패키지는 상기 제 1 실시 예에 따른 발광 소자 패키지와 전반적인 구조가 동일하며, 상기 패키지 바디(201)에 있어서만 그 차이가 있다.
상기 패키지 바디(201)의 상부에는 제 1 홈(214) 및 제 2 홈(215)이 형성된다.
그리고, 상기 제 1 홈(214)에는 제 1 회로 패턴(202)이 매립된다. 또한, 상기 제 2 홈(215)에는 제 2 회로 패턴(203)이 매립된다.
즉, 상기 제 1 회로 패턴(202)과 제 2 회로 패턴(203)은 상기 패키지 바디(201) 내에 매립되는 매립패턴일 수 있다.
이때, 상기 제 1 홈(214)의 폭은 상기 제 1 회로 패턴(202)의 폭과 동일할 수 있다. 이에 따라, 상기 제 1 홈(214)의 내벽은 상기 제 1 회로 패턴(202)의 측면과 직접 접촉하며 상기 제 1 홈(214) 내에 삽입될 수 있다.
또한, 상기 제 2 홈(215)의 폭은 상기 제 2 회로 패턴(203)의 폭과 동일할 수 있다. 이에 따라, 상기 제 2 홈(215)의 내벽은 상기 제 2 회로 패턴(203)의 측면과 직접 접촉하며 상기 제 2 홈(215) 내에 삽입될 수 있다.
이때, 상기 제 1 홈(214)의 높이는 상기 제 1 회로 패턴(202)의 높이보다 클 수 있다.
따라서, 상기 패키지 바디(201)의 최 상면은 상기 제 1 회로 패턴(202)의 상면보다 높게 위치한다. 그리고, 상기와 같은 높이 차이로 인해 상기 발광 칩(208)의 적어도 일부는 상기 제 1 홈(214) 내에 삽입되게 된다.
또한, 상기 제 2 홈(215)의 높이는 상기 제 2 회로 패턴(203)의 높이보다 클 수 있다.
따라서, 상기 패키지 바디(201)의 최 상면은 상기 제 2 회로 패턴(203)의 상면보다 높게 위치한다. 그리고, 상기와 같은 높이 차이로 인해 상기 제너 다이오드(209)의 적어도 일부는 상기 제 2 홈(215) 내에 삽입되게 된다.
상기와 같이 패키지 바디(201)에 제 1 홈(214) 및 제 2 홈(215)을 형성하고, 상기 형성된 제 1 홈(214) 및 제 2 홈(215) 내에 제 1 회로 패턴(202), 제 2 회로 패턴(203)이 매립되도록 함으로써, 전체 발광 소자 패키지(200)의 부피를 획기적으로 감소시킬 수 있다.
도 10을 참조하면, 제 2 변형 예에 따른 발광소자 패키지(300)는 패키지 바디(301), 제 1 회로 패턴(302), 제 2 회로 패턴(303), 제 3 회로 패턴(304), 제 4 회로 패턴(305), 제 1 비아(306), 제 2 비아(307), 발광 칩(308), 제너 다이오드(309), 형광층(310), 제 1 연결부재(311), 제 2 연결부재(312) 및 보호층(313)을 포함한다.
상기 제 2 변형 예에 따른 발광 소자 패키지는 상기 제 1 실시 예에 따른 발광 소자 패키지와 전반적인 구조가 동일하며, 상기 패키지 바디(301)에 있어서만 그 차이가 있다.
상기 패키지 바디(301)의 상부에는 제 1 돌기(314) 및 제 2 돌기(315)가 형성된다.
그리고, 상기 제 1 돌기(314) 위에는 제 1 회로 패턴(302)이 배치된다. 또한, 상기 제 2 돌기(315)에는 제 2 회로 패턴(303)이 배치된다.
즉, 상기 제 1 회로 패턴(302)과 제 2 회로 패턴(303)은 상기 패키지 바디(201)에 형성될 돌기 위에 배치되는 돌출 패턴일 수 있다.
이때, 상기 제 1 돌기(314)의 폭은 상기 제 1 회로 패턴(302)의 폭보다 클 수 있다. 또한, 상기 제 2 돌기(315)의 폭은 상기 제 2 회로 패턴(303)의 폭보다 클 수 있다.
상기 제 2 변형 예에서는, 제 1 회로 패턴(302) 및 상기 제 1 회로 패턴(302) 위에 부착되는 발광 칩(308)을 제 1 돌기(314) 위에 배치하고, 제 2 회로 패턴(303) 및 상기 제 2 회로 패턴(303) 위에 부착되는 제너 다이오드(309)를 제 2 돌기(315) 위에 배치한다.
따라서, 상기 제 1 돌기(314) 및 제 2 돌기(315)에 의해 상기 발광 칩(308) 및 제너 다이오드(309)를 통해 발생하는 열을 효율적으로 방출시킬 수 있다.
도 11을 참조하면, 제 3 변형 예에 따른 발광소자 패키지(400)는 패키지 바디(401), 제 1 회로 패턴(402), 제 2 회로 패턴(403), 제 3 회로 패턴(404), 제 4 회로 패턴(405), 제 1 비아(406), 제 2 비아(407), 발광 칩(408), 제너 다이오드(409), 형광층(410), 제 1 연결부재(411), 제 2 연결부재(412), 보호층(413) 및 측벽 부재(414)를 포함한다.
상기 제 3 변형 예에 따른 발광 소자 패키지는 상기 제 1 실시 예에 따른 발광 소자 패키지와 전반적인 구조가 동일하며, 상기 측벽 부재(414)의 추가 구성에 있어서만 그 차이가 있다.
보호층(413)은 패키지 바디(401) 위에 형성되며, 상기 패키지 바디(401)의 상부 영역 중 제 1 영역에 형성된다.
측벽 부재(414)는 상기 패키지 바디(401) 위에 형성되며, 상기 패키지 바디(401)의 상부 영역 중 상기 제 1 영역을 제외한 나머지 제 2 영역에 형성된다.
상기 제 1 영역은 상기 패키지 바디(401)의 중앙 영역, 바람직하게는 상기 패키지 바디(401)의 상부 영역 중 제 1 회로 패턴(402)과 제 2 회로 패턴(403)이 형성된 영역일 수 있다.
그리고, 제 2 영역은 패키지 바디(401)의 상부 영역의 외곽 영역일 수 있다. 이에 따라, 상기 제 2 영역은 상기 제 1 영역의 양측에 각각 존재하며, 상기 제 1 영역은 복수의 제 2 영역의 사이에 배치된다.
이에 따라, 상기 측벽 부재(414)는 상기 보호층(413)의 둘레를 커버한다. 상기 측벽 부재(414)는 상기 보호층(413)을 통해 반사되지 않는 일부 광을 재반사하는 반사 벽일 수 있으며, 이에 한정하지는 않는다.
상기 측벽 부재(414)의 측면은 주면을 기준으로 일정 경사각을 가진다.
여기에서, 상기 측벽 부재(414)의 경사각은 90도 보다 작으며, 45도 보다 클 수 있다.
상기 측벽 부재(414)는 세라믹 계열을 재질로 형성될 수 있다. 상기 측벽 부재(414)는 예컨대, 제1금속 산화물 내에 반사재인 제2금속 산화물을 포함한다. 상기 제2금속 산화물은 상기 제1금속 산화물의 굴절률과 다른 굴절률 예컨대, 상기 제1금속 산화물 보다 높은 굴절률을 갖는 물질로 형성될 수 있다.
상기 제1금속 산화물은 굴절률이 2 미만인 물질로서 예컨대, Al2O3를 포함할 수 있으며, 상기 제2금속 산화물은 굴절률이 2이상인 물질 예컨대, TiO2를 포함할 수 있다. 상기 제2금속 산화물은 다른 물질로서, SnO2, ZnO, Ta2O5 중 적어도 하나를 포함할 수 있다. 상기 제2금속 산화물은 상기 제1금속 산화물의 굴절률보다 0.3 이상 더 높은 굴절률을 갖는 물질로 형성될 수 있다.
상기 제2금속 산화물은 상기 제1금속 산화물 내에 30% 이상으로 첨가될 수 있으며, 반사율을 위해 50~95% 정도 첨가될 수 있다. 상기 측벽 부재(414)의 반사율은 제1금속 산화물 내에 첨가된 제2금속 산화물의 첨가 량에 따라 달라질 수 있다.
도 12는 본 발명의 제 2 실시 예에 따른 발광소자 패키지를 나타낸 단면도이다.
도 12를 참조하면, 제 2 실시 예에 따른 발광 소자 패키지(500)는 패키지 바디(501), 제 1 회로 패턴(502), 제 2 회로 패턴(503), 제 3 회로 패턴(504), 제 4 회로 패턴(505), 제 1 비아(506), 제 2 비아(507), 발광 칩(508), 제너 다이오드(509), 형광층(510), 제 1 연결부재(511), 제 2 연결부재(512), 제 1 보호층(513), 그리고 제 2 보호층(514)을 포함한다.
패키지 바디(501)는 세라믹 절연층일 수 있으며, 이에 한정되는 것은 아니다. 예를 들어, 상기 패키지 바디(501)를 형성하는 세라믹 절연층은 질화물 또는 산화물일 수 있다.
예를 들어, 패키지 바디(501)는 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, 또는 AlN일 수 있으나 이에 한정되는 것은 아니다.
패키지 바디(501)의 상면에는 일정 간격을 두고, 제 1 회로 패턴(502) 및 제 2 회로 패턴(503)이 각각 형성된다. 또한, 패키지 바디(501)의 하면에도 일정 간격을 두고, 제 3 회로 패턴(504) 및 제 4 회로 패턴(505)이 각각 형성된다.
그리고, 상기 패키지 바디(501)에는 상면 및 하면을 관통하며, 상단이 상기 제 1 회로 패턴(502)의 하면과 연결되고, 하단이 상기 제 3 회로 패턴(504)의 상면과 연결되는 제 1 비아(506)가 형성된다.
또한, 상기 패키지 바디(501)에는 상면 및 하면을 관통하며, 상단이 상기 제 2 회로 패턴(503)의 하면과 연결되고, 하단이 상기 제 4 회로 패턴(505)의 상면과 연결되는 제 2 비아(507)가 형성된다.
상기 제 1 , 2, 3 및 4 회로 패턴(502, 503, 504, 505) 각각은, 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
상기 제 1 비아(506) 및 제 2 비아(507)는 레이저 공정을 통해 상기 패키지 바디(101)를 관통하는 비아 홀을 각각 형성하고, 그에 따라 상기 형성된 비아 홀 내부를 금속 물질로 충진함으로써 형성할 수 있다.
상기 제 1 비아(106) 및 제 2 비아(107)를 형성하는 금속물질은 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질일 수 있으며, 상기 금속 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
상기 제 3 회로 패턴(504) 및 제 4 회로 패턴(505)은 외부단자 용으로 형성되며, 미도시된 인쇄회로기판과 같은 외부 회로와 연결되어 전원이 입력되는 외부단자일 수 있다.
한편, 상기 제 1 , 2, 3 및 4 회로 패턴(502, 503, 504, 505) 각각은, 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선태적 합금으로 형성될 수 있으며, 단일 금속층 또는 다층 금속층으로 형성될 수 있다.
발광 칩(508)은 상기 제 1 회로 패턴(502) 상에 배치된다.
또한, 제너 다이오드(509)는 제 2 회로 패턴(503) 상에 배치된다.
상기 발광 칩(508)은 제 1 연결 부재(511)에 의해 상기 제 2 회로 패턴(503)과 전기적으로 연결된다. 또한, 제너 다이오드(509)는 제 2 연결 부재(512)에 의해 제 1 회로 패턴(502)과 전기적으로 연결된다.
제 1 연결 부재(511) 및 제 2 연결 부재(512)는 금속 와이어일 수 있으며, 이와 다르게 발광 칩(508)과 제너 다이오드(509)는 플립 방식으로 본딩될 수도 있다.
발광 칩(508)은 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있으며, 예컨대 UV(Ultraviolet) LED칩, 적색 LED 칩, 청색 LED 칩, 녹색 LED 칩, 엘로우 그린(yellow green) LED 칩과 같은 유색 LED 칩을 선택적으로 포함할 수 있다.
바람직하게, 상기 발광 칩(508)는 청색 LED 칩으로 구성된다.
이러한 발광 칩(508)은 P극과 N극을 상부면 및 하부면에 각각 형성한 수직형으로 구성될 수 있으나 이에 한정되는 것은 아니며, 상기 발광 칩(508)이 P극과 N극을 상부면에 모두 형성한 수평형으로 구비되어 금속 와이어를 매개로 하여 회로 패턴에 각각 와이어 본딩될 수도 있다.
형광층(510)은 발광 칩(508) 상에 배치된다. 형광층(510)의 폭은 발광 칩(508)의 폭보다 좁을 수 있다. 이는, 제 1 연결부재(511)가 형성될 수 있는 공간을 마련하기 위함이다.
형광층(510)의 상면은 외부로 노출되고, 그에 따라 발광 칩(508)으로부터 발생한 일부 광을 변환하여 다른 파장의 광을 방출하게 된다.
형광층(510)은 세라믹 계열의 재질로서, 금속 산화물 예컨대 Al2O3 이거나, 유리 재질을 포함한다. 상기 형광층(510)에 첨가된 형광체는 적색 형광체, 녹색 형광체, 청색 형광체, 황색 형광체 중 적어도 하나를 포함할 수 있다. 상기 형광체는 예컨대, YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다.
패키지 바디(501) 위에는 제 1 보호층(513)이 형성된다.
제 1 보호층(513)은 패키지 바디(501) 위에 형성되어, 상기 패키지 바디(501) 위에 배치된 제 1 회로 패턴(502), 제 2 회로 패턴(503), 발광 칩(508), 제너 다이오드(509), 제 1 연결 부재(511), 제 2 연결 부재(512)를 매립하며, 형광층(510)의 적어도 일부를 덮는다.
상기 제 1 보호층(513)은 3족 질화물의 복합체로 형성된다.
바람직하게, 상기 3족 질화물은, 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나를 포함할 수 있다.
여기에서, 상기 3족 질화물로 질화붕소를 사용하고, 그에 따라 상기 실리콘 레진에 상기 질화붕소(BN: Boron Nitride)가 28 w% 이상 혼합되는 경우, 가시광선 전 영역에서 빛을 반사시킬 수 있는 수준의 투과율 3% 미만이 나타난다.
또한, 상기 질화붕소(BN: Boron Nitride)가 30w% 이상 혼합되는 경우, 2% 미만의 투과율을 보이며, 98% 이상의 반사율을 보인다.
이에 따라, 상기 제 1 보호층(513)은 실리콘 레진에 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나의 3족 질화물을 첨가하여 형성한다. 그리고, 상기 3족 질화물로 질화붕소(BN: Boron Nitride)를 사용하는 경우에는 상기 실리콘 레진에 30 w% 이상 질화붕소(BN: Boron Nitride)를 첨가하여 형성한다.
상기 제 1 보호층(513) 위에는 제 2 보호층(514)이 형성된다.
이때, 도면상에는 상기 제 2 보호층(514)이 상기 제 1 보호층(513)의 상면 중 일부만을 덮도록 형성한다고 도시하였으나, 이에 한정되지는 않는다. 즉, 상기 제 2 보호층(514)은 상기 제 1 보호층(513)의 전체 상면을 덮으며 형성될 수 있다.
다만, 상기 제 2 보호층(514)은 하부에 형성된 형광층(510)과는 중첩되지 않는 영역에 형성된다. 이에 따라, 상기 형광층(510)에서 발생하는 광의 이동에 간섭이 생기지 않도록 한다.
이에 따라, 제 2 보호층(514)은 상기 형광층(510)의 상부 영역 중 상기 형광층(510)과 중첩되지 않도록 상기 형광층(510)의 둘레를 감싸며 형성될 수 있다.
상기 제 2 보호층(514)의 측면은 주면에 대하여 일정 경사각을 가지며 형성된다. 이에 따라 상기 형광층(510)을 통해 발생하는 빛 중 상기 형광층(510)의 측부로 퍼져 나가는 빛을 상기 형광층(510)의 상측 방향으로 반사시킨다.
이때, 상기 제 2 보호층(514)은 상기 형광층(510)의 측부로 새는 빛의 방향을 상기 형광층(510)의 상측 방향으로 반사시키는 역할뿐 아니라, 상기 제 1 연결 부재(511)를 보호하는 역할을 수행한다.
이에 따라, 상기 제 1 연결 부재(511)는 제 1 보호층(513) 내에 매립되는 제 1 부분과, 상기 제 2 보호층(514) 내에 매립되는 제 2 부분을 포함한다.
이때, 상기 제 1 연결 부재(511)의 제 1 부분은 상기 형광층(510)의 상면보다 낮은 높이에 형성된 부분이고, 상기 제 2 부분은 상기 형광층(510)의 상면보다 높은 높이에 형성된 부분이다.
다시 말해서, 상기 제 1 연결 부재(511)는 상기 형광층(510)의 표면으로부터 상측으로 돌출되어 형성된다. 즉, 상기 제 1 연결 부재(511)의 최 상측은 상기 형광층(510)의 상면보다 높다.
상기 제 2 보호층(514)은 metal alkoxides 와 organo(alkoxy)silanes 으로 이루어진  실리콘 레진과 같은 Sol-gel 용액에 경화제 및 첨가제를 첨가하여 형성될 수 있다.
상기 첨가제로는 TiO2, BaSo4, BN 및 Al2O3를 포함할 수 있으며, 이에 따라 상기 제 2 보호층(514)은 백색을 가진다. 이때, 상기 첨가제로 상기 BN이나 Al2O3는 고방열 재료로서 신뢰성에 유리하며, 이에 따라 상기 첨가제로 사용하는 것이 바람직하다.
상기 제 2 보호층(514)은 Sol-gel 방식으로 캡을 제작하고, 그에 따라 실리콘 레진을 반 경화하여 캡핑 공정을 진행한 후 완전 경화 과정을 진행하여 형성할 수 있다.
이와 다르게, 상기 제 2 보호층(514)은 실리콘 레진을 반 경과한 후, Sol-gel 용액을 상기 제 1 연결 부재(511)의 제 2 부분에 드롭핑한 후 최종 경과를 진행하여 형성할 수도 있다.
이때, 상기 제 2 보호층(514)은 Sol-Gel 방식을 통해 형성하여 몰딩 캡의 물성 및 열팽창계수를 조정할 수 있도록 한다.
또한, 상기 제 2 보호층(514)의 측면이 경사지도록 형성하여, 추가적인 빛의 광속을 향상시킬 수 있을 뿐 아니라, 지향각별 △CCT를 개선할 수 있다.
도 13은 일반적인 발광 칩의 와이어 본딩 공정 방식을 보여준다.
도 13을 참조하면, 와이어 본딩 공정은 크게 (a)에 나타난 바와 같은, Q-Loop 방식과, (b)에 나타난 바와 같은 Spider Loop 방식과, (c)에 나타난 바와 같은 Normal Reverse Loop 방식이 존재한다.
이 중 상기 Q-Loop 방식이 신뢰성 측면에서 가장 안정적인 평가를 받는다.
그러나, 상기 Q-Loop 방식을 적용하게 되면, 상기 제 1 연결 부재(511) 중 발광 칩의 상부로 돌출되는 부분의 높이가 160㎛ 정도이다.
이에 따라, 상기 돌출되는 부분을 제 1 보호층을 통해 매립하기 위해서, 상기 형광층의 높이를 최소 상기 돌출되는 부분의 높이에 대응하는 160㎛ 이상으로 형성해야 한다.
그러나, 상기 형광층의 높이가 높이질 수록 패키지의 부피가 커지며, 그에 따른 제조 비용이 증가할 뿐 아니라, 상기 형광층의 높이가 증가함에 따른 광속 저하나 광 추출 성능이 떨어지게 된다.
이에 따라, 상기 형광층의 높이를 낮추기 위하여, 상기 Spider Loop 방식이나 Normal Reverse Loop 방식을 많이 사용하여 상기 제 1 연결 부재의 돌출 부분을 최소화한다.
그러나, 상기와 같은 상기 Spider Loop 방식이나 Normal Reverse Loop 방식으로 와이어 본딩을 진행하게 되면, 고온에서 와이어 꺽임부에 단선이 발생할 가능성이 높으며, 이에 따른 신뢰성 측면에서 문제가 발생한다. 또한, 상기 Spider Loop 방식이나 Normal Reverse Loop 방식은 실제 공정 난이도로 인하여 제조 불량율이 높은 문제가 있다.
또한, 상기 Q-Loop 방식을 적용하는 경우에도 상기 돌출되는 부분의 일부가 제 1 보호층의 외부로 노출될 가능성이 있으며, 상기 노출 시에 이에 따른 가속 수명 신뢰성 환경에서의 노출로 인한 신뢰성에 문제가 발생하게 된다.
따라서, 본 발명에서는 상기와 같은 Q-Loop 방식을 적용하면서, 상기 형광층의 높이를 최소화하고, 그에 따라 상기 제 1 연결 부재 중 상기 형광층 위로 돌출된 부분을 매립하는 제 2 보호층을 제 1 보호층 위에 추가 형성하도록 한다.
도 14는 본 발명의 제 2 실시 예에 따른 연결 부재 부분의 확대도이다.
도 14를 참조하면, 형광층(510)은 발광 칩(508) 위에 제 1 높이(H1)를 가지며 형성된다.
그리고, 제 1 연결 부재(511)은 상기 발광 칭(508) 위에 제 2 높이(H2)를 가지며 형성된ㄷ.
이때, 상기 제 1 높이(H1)는 상기 제 2 높이(H2)보다 낮으며, 예를 들어, 160㎛ 보다 작을 수 있다.
상기와 같은 실시 예에 의하면 와이어를 매립하는 추가 구조물을 보호층 위에 형성하여, 형광층의 높이를 획기적으로 줄이면서 와이어의 신뢰성을 향상시킬 수 있다.
도 15는 본 발명의 실시 예에 따른 발광 칩의 상세 구성을 보여주는 도면이다.
발광 칩(108)은 제2 전극층(1084), 제2 도전형 반도체층(1083), 활성층(1082), 및 제1 도전형 반도체층(1081)을 포함할 수 있으나 이에 한정되는 것은 아니다.
상기 제2 전극층(1084)은 오믹층(미도시), 반사층(미도시), 결합층(미도시), 전도성 기판(미도시) 등을 포함할 수 있다. 상기 제2 전극층(1084)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.
상기 제1 도전형 반도체층(1081)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(1081)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 상기 제1 도전형 반도체층(1081)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 활성층(1082)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 상기 활성층(1082)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 제2 도전형 반도체층(1083)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예를 들어, 상기 제2 도전형 반도체층(1083)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(1083)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
실시예에서 상기 제1 도전형 반도체층(1081)은 N형 반도체층, 상기 제2 도전형 반도체층(1083)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(1083) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 16은 실시 예에 따른 발광 소자 패키지를 갖는 헤드 램프를 보여준다.
헤드램프 유닛은 기판(substrate)(610)과 발광 소자 패키지(620)를 포함하는 광원 모듈(630), 광학계(Optical Systems)(640), 및 커버 부재(cover member)(650)를 포함할 수 있다.
여기서, 광원 모듈(630)는 전극 패턴을 갖는 기판(610)과, 기판(610) 위에 배치되는 다수의 발광 소자 패키지(620)들을 포함할 수 있다. 여기서는 발광 소자패키지(620)의 수가 3개로 도시되어 있지만, 이에 한정되는 것은 아니다.
그리고, 광원 모듈의 기판(610)은, 각 발광 소자 패키지(620)에 대응하여 배치되는 다수의 지지부(supporting portion)(660)들과, 서로 인접하는 지지부(660)들 사이에 배치되는 연결부(connecting portion)(670)를 포함할 수 있다. 이로 인해, 기판(610)은 서로 다른 재료 또는 기능을 갖도록 구성할 수 있다.
이때, 광원 모듈의 기판(610)은, 플렉서블한 성질을 갖도록 제작될 수 있는데, 폴리에틸렌테레프탈레이트(PET), 유리, 폴리카보네이트(PC), 실리콘(Si), 폴리이미드(polyimide), 에폭시(epoxy) 등으로부터 선택된 어느 한 물질로 이루어진 PCB(Printed Circuit Board) 기판일 수도 있고, 필름 형태로 형성될 수도 있다.
또한, 광원 모듈의 기판(610)은 단층 PCB, 다층 PCB, 세라믹 기판, 메탈 코아 PCB, FPCB(Flexible Printed Circuit Board) 등을 선택적으로 그리고 복합적으로 사용할 수 있다.
여기서, 광원 모듈의 기판(610)은 전체 영역이 동일한 물질로 이루어질 수도 있고, 경우에 따라, 기판(610)의 전체 영역 중 일부분은 다른 물질로 이루어질 수도 있다.
예를 들면, 기판(610)의 지지부(660)와 연결부(670)는 서로 동일한 물질로 이루어질 수도 있는데, 일 예로, 기판(610)의 지지부(660)와 연결부(670)는 베이스 부재와 베이스 부재의 적어도 일면에 배치되는 도전 패턴을 포함할 수 있으며, 베이스 부재의 재질은 유연성과 절연성을 갖는 필름, 예컨대, 폴리이미드(polyimide) 또는 에폭시(예컨대, FR-4)를 포함할 수 있다.
기판(610)의 지지부(660)와 기판(610)의 연결부(670)는 서로 다른 물질로 이루어질 수도 있다.
일 실시형태로, 기판(610)의 지지부(660)는 도체이고, 기판(610)의 연결부(670)는 부도체일 수 있다.
또한, 기판(610)의 지지부(660)는 발광 소자 패키지(620)을 지지하기 위해 휨이 없는 하드(hard)한 재질로 구성될 수도 있고, 기판(610)의 연결부(670)는 휠 수 있는 연성 재질로 구성함으로써, 광원 모듈의 기판(610)을 곡률을 갖는 장착 대상물에 적용할 수 있도록 제작할 수도 있다.
또한, 광원 모듈의 기판(610)의 표면에는 반사 코팅 필름 및 반사 코팅 물질층 중 어느 하나가 형성될 수도 있고, 발광 소자 패키지(620)에서 생성된 광을 광학계(640) 방향으로 반사시킬 수 있다.
여기서, 반사 코팅 필름 또는 반사 코팅 물질층은, 알루미늄(Al), 은(Ag), 금(Au), 이산화 티타늄(TiO2) 등과 같이 높은 반사율을 가지는 금속 또는 금속 산화물을 포함하여 구성될 수 있다.
경우에 따라, 광원 모듈의 기판(610)은 발광 소자 패키지(620)에서 발생되는 열을 방출하기 위한 다수의 방열 핀(pin)들이 배치될 수도 있다.
일 예로, 다수의 방열 핀들은 기판(610)의 지지부(660) 및 연결부(670)를 포함한 전체 영역에 배치될 수도 있지만, 발광 소자 패키지(620)를 지지하는 기판(610)의 지지부(660)에만 배치될 수도 있다.
또한, 광원 모듈의 기판(610)은, 기준선에 대해 소정 각도를 이룰 수 있다. 본 발명의 일 실시 형태에 따르면, 기판(610)이 플렉서블하기 때문에 적어도 두 개의 발광 소자 패키지는 상기 기판상의 부착면에 대한 법선이 기준선과 이루는 각도가 서로 다르게 형성될 수 있다. 이렇게 함으로써, 구조적으로 광원모듈을 차량의 곡면에 설치하는 것이 용이해진다. 또한, 광학적으로 균일한 광을 내도록 할 수 있다.
실시 예에 따르면, 보호층을 실리콘 레진과 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나의 3족 질화물의 복합체로 형성하도록 하여, 광 추출 효율, 방열 특성 및 내방전성을 향상시킬 수 있다.
또한, 실시 예에 의하면 와이어를 매립하는 추가 구조물을 보호층 위에 형성하여, 형광층의 높이를 획기적으로 줄이면서 와이어의 신뢰성을 향상시킬 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 발광소자 패키지
101: 패키지 바디
102: 제 1 회로 패턴
103: 제 2 회로 패턴
104: 제 3 회로 패턴
105: 제 4 회로 패턴
106: 제 1 비아
107: 제 2 비아
108: 발광 칩
109: 제너 다이오드
110: 형광층
111: 제 1 연결 부재
112: 제 2 연결 부재
113: 보호층

Claims (17)

  1. 패키지 바디;
    상기 패키지 바디 위에 배치되는 회로 패턴;
    상기 회로 패턴 위에 배치되는 발광 칩;
    상기 발광 칩과 상기 회로 패턴을 전기적으로 연결하는 연결 부재;
    상기 발광 칩 위에 배치되는 형광층;
    상기 패키지 바디 위에 배치되고, 상기 회로 패턴, 발광 칩 및 연결 부재를 매립하며, 3족 질화물을 포함하는 제 1 보호층;
    상기 제 1 보호층 상에 배치되는 제 2 보호층을 포함하고,
    상기 제 2 보호층은 상기 형광층과 수직 방향으로 중첩되지 않는 영역에 형성되고,
    상기 형광층은 상기 발광 칩 상에서 제 1 높이를 가지고,
    상기 연결 부재는 상기 발광 칩 상에서 상기 제 1 높이보다 높은 제 2 높이를 가지고,
    상기 연결 부재는, 상기 형광층 위로 돌출되며, 상기 제 2 보호층 내에 매립되는 제 2 부분; 및 상기 제 2 부분을 제외하고 상기 제 1 보호층 내에 매립되는 제 1 부분을 포함하는 발광 소자 패키지.
  2. 제 1항에 있어서,
    상기 3족 질화물은, 질화붕소(BN: Boron Nitride) 및 질화알루미늄(AlN) 중 적어도 하나를 포함하는 발광 소자 패키지.
  3. 제 2항에 있어서,
    상기 제 1 보호층은, 실리콘 레진 및 상기 질화붕소(BN: Boron Nitride)의 복합체로 이루어지며, 백색을 가지는 발광 소자 패키지.
  4. 제 1항에 있어서,
    상기 제 1 보호층의 상면은, 상기 형광층의 상면과 동일 평면상에 위치하는 발광 소자 패키지.
  5. 삭제
  6. 제 1항에 있어서,
    상기 제 2 보호층의 측면은 주면에 대하여 일정 경사각을 가지는 발광 소자 패키지.
  7. 제 1항에 있어서,
    상기 제 2 보호층의 하면은, 상기 형광층의 상면과 접촉하지 않고,
    상기 제 2 보호층은 상기 형광층과 중첩되는 영역을 제외한 상기 제 1 보호층의 전체 상면을 덮으며 배치되는 발광 소자 패키지.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020150021552A 2015-02-12 2015-02-12 발광소자 패키지 KR102344533B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150021552A KR102344533B1 (ko) 2015-02-12 2015-02-12 발광소자 패키지
US15/019,210 US9911906B2 (en) 2015-02-12 2016-02-09 Light emitting device package
CN201610084972.2A CN105895789B (zh) 2015-02-12 2016-02-14 发光器件封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150021552A KR102344533B1 (ko) 2015-02-12 2015-02-12 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20160099285A KR20160099285A (ko) 2016-08-22
KR102344533B1 true KR102344533B1 (ko) 2021-12-29

Family

ID=56622535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150021552A KR102344533B1 (ko) 2015-02-12 2015-02-12 발광소자 패키지

Country Status (3)

Country Link
US (1) US9911906B2 (ko)
KR (1) KR102344533B1 (ko)
CN (1) CN105895789B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2389080C (en) 1999-10-26 2012-02-21 Chiron Corporation Mistletoe lectins as mucosal adjuvants
KR102344533B1 (ko) 2015-02-12 2021-12-29 엘지이노텍 주식회사 발광소자 패키지
WO2018088301A1 (ja) * 2016-11-11 2018-05-17 スタンレー電気株式会社 紫外発光ダイオード
CN109768174B (zh) * 2018-12-26 2023-01-31 浙江清华柔性电子技术研究院 柔性发光装置及其制作方法
WO2020147004A1 (zh) * 2019-01-15 2020-07-23 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置
CN111192945A (zh) * 2020-02-19 2020-05-22 佛山市国星半导体技术有限公司 一种紫外led芯片及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060243996A1 (en) * 2005-05-02 2006-11-02 Sony Corporation Semiconductor light emitting device
US20080231181A1 (en) * 2007-03-22 2008-09-25 Siew It Pang Phosphor Converted LED with Improved Uniformity and Having Lower Phosphor Requirements
JP2009076749A (ja) 2007-09-21 2009-04-09 Toyoda Gosei Co Ltd Led装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5060707B2 (ja) 2004-11-10 2012-10-31 日立化成工業株式会社 光反射用熱硬化性樹脂組成物
JP2007266343A (ja) 2006-03-29 2007-10-11 Toyoda Gosei Co Ltd 発光装置
KR100974604B1 (ko) 2007-12-13 2010-08-06 (주) 아모엘이디 전자부품 패키지 및 그의 제조방법
JP2009302339A (ja) * 2008-06-13 2009-12-24 Sanken Electric Co Ltd 半導体発光装置
KR101007131B1 (ko) * 2008-11-25 2011-01-10 엘지이노텍 주식회사 발광 소자 패키지
KR101803560B1 (ko) * 2010-12-27 2017-11-30 엘지이노텍 주식회사 발광 장치 및 이를 포함하는 조명 시스템
KR101817807B1 (ko) 2011-09-20 2018-01-11 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 조명시스템
US9562171B2 (en) * 2011-09-22 2017-02-07 Sensor Electronic Technology, Inc. Ultraviolet device encapsulant
KR20140096722A (ko) * 2013-01-29 2014-08-06 엘지이노텍 주식회사 램프 유닛
KR102344533B1 (ko) 2015-02-12 2021-12-29 엘지이노텍 주식회사 발광소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060243996A1 (en) * 2005-05-02 2006-11-02 Sony Corporation Semiconductor light emitting device
US20080231181A1 (en) * 2007-03-22 2008-09-25 Siew It Pang Phosphor Converted LED with Improved Uniformity and Having Lower Phosphor Requirements
JP2009076749A (ja) 2007-09-21 2009-04-09 Toyoda Gosei Co Ltd Led装置及びその製造方法

Also Published As

Publication number Publication date
US9911906B2 (en) 2018-03-06
US20160240745A1 (en) 2016-08-18
CN105895789B (zh) 2018-11-13
KR20160099285A (ko) 2016-08-22
CN105895789A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
US10128423B2 (en) Light emitting device and lighting apparatus having the same
KR102344533B1 (ko) 발광소자 패키지
US10186643B2 (en) Light-emitting module and light unit having thereof
US8916887B2 (en) Light emitting device package and lighting system using the same
US10234100B2 (en) Optical lens, light emitting device, and light emitting module having same
US8519427B2 (en) Light emitting device and lighting system
KR102606852B1 (ko) 발광 소자
US10305006B2 (en) Light-emitting device and lighting device having same
CN107431116B (zh) 发光器件和具有发光器件的相机模块
US20110309404A1 (en) Light emitting device and lighting system having the same
CN102484190A (zh) 具有增大特征尺寸的led封装
US20100012967A1 (en) Semiconductor light emitting device package
KR102063482B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR101997257B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR102261955B1 (ko) 발광 모듈 및 이를 구비한 조명 장치
KR20170114450A (ko) 발광 소자 및 이를 구비한 발광 모듈
US9897298B2 (en) Light emitting module and light unit having the same
CN108369978B (zh) 发光器件
JP2017017162A (ja) 発光装置
KR20200134465A (ko) 발광소자 패키지, 광원장치 및 발광소자 패키지 제조방법
KR102432215B1 (ko) 라이트 유닛 및 이를 구비한 조명 장치
KR101866568B1 (ko) 발광소자 및 이를 구비한 라이트 유닛
KR20150109595A (ko) 발광 소자 및 이를 구비한 조명 장치
KR20130072994A (ko) 발광 모듈 및 이를 구비한 조명 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right