JP2020154252A - 表示装置 - Google Patents

Abstract

【課題】周辺領域におけるセルギャップのばらつきを抑制することができる表示装置を提供する。【解決手段】表示装置は、第１基板と、第１基板と対向する第２基板と、複数の画素が第１基板に設けられた表示領域と、第１基板の端部と表示領域との間に位置する周辺領域と、第１方向に延在する複数の走査線と、第２方向に延在する複数の信号線と、第１基板の周辺領域において、第１方向に配列された複数の端子と、複数の端子と複数の信号線とを接続する複数の信号線接続配線５１と、第１基板に垂直な方向において、第１基板と第２基板との間に設けられた複数のスペーサ２１と、平面視で複数の信号線接続配線５１と離間し、第１基板に垂直な方向において、第１基板とスペーサ２１との間に設けられた複数のダミー電極５５と、を有する。【選択図】図６

Description

本発明は、表示装置に関する。

特許文献１の表示装置において、対向して配置された２つの基板間に複数の柱状スペーサが設けられる。複数の柱状スペーサにより基板間のギャップが規定される。特許文献１では、表示領域に複数の柱状スペーサが設けられているが、周辺領域、すなわち表示領域と基板の端部との間の領域にも複数の柱状スペーサを設けることが知られている。

特開２０１０−２３７５０６号公報

セルギャップのばらつきが生じると、表示性能が低下する可能性がある。周辺領域において、ドライバＩＣや配線基板等と接続される端子が設けられた領域では、多数の配線が設けられている。このため、配線が存在する部分と配線が存在しない部分との凹凸によりセルギャップのばらつきが発生する可能性がある。

本発明は、周辺領域におけるセルギャップのばらつきを抑制することができる表示装置を提供することを目的とする。

本発明の一態様の表示装置は、第１基板と、前記第１基板と対向する第２基板と、複数の画素が前記第１基板に設けられた表示領域と、前記第１基板の端部と前記表示領域との間に位置する周辺領域と、第１方向に延在する複数の走査線と、第２方向に延在する複数の信号線と、前記第１基板の前記周辺領域において、前記第１方向に配列された複数の端子と、複数の前記端子と複数の前記信号線とを接続する複数の信号線接続配線と、前記第１基板に垂直な方向において、前記第１基板と前記第２基板との間に設けられた複数のスペーサと、平面視で複数の前記信号線接続配線と離間し、前記第１基板に垂直な方向において、前記第１基板と前記スペーサとの間に設けられた複数のダミー電極と、を有する。

図１は、実施形態に係る表示装置を示す斜視図である。 図２は、アレイ基板を模式的に示す平面図である。 図３は、対向基板を模式的に示す平面図である。 図４は、表示装置の概略断面構造を表す断面図である。 図５は、表示領域の画素配列を表す回路図である。 図６は、図２のＱ１部分の部分拡大図である。 図７は、Ｑ１部分の第１ダミー電極及びスペーサの配置関係を示す平面図である。 図８は、図６のＶＩＩＩ−ＶＩＩＩ’断面図である。 図９は、図２のＱ２部分の部分拡大図である。 図１０は、Ｑ２部分の第２ダミー電極及びスペーサの配置関係を示す平面図である。 図１１は、図２のＱ３部分の部分拡大図である。 図１２は、図１１のＸＩＩ−ＸＩＩ’断面図である。 図１３は、図２のＱ４部分の部分拡大図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

図１は、実施形態に係る表示装置を示す斜視図である。図１に示すように、表示装置１は、アレイ基板ＳＵＢ１と、対向基板ＳＵＢ２と、第１偏光板ＰＬ１と、第２偏光板ＰＬ２と、照明装置ＩＬと、を備えている。第３方向Ｄｚにおいて、照明装置ＩＬ、第１偏光板ＰＬ１、アレイ基板ＳＵＢ１、対向基板ＳＵＢ２、第２偏光板ＰＬ２の順に積層される。

本実施形態において、第１方向Ｄｘは、アレイ基板ＳＵＢ１の長辺に沿った方向である。第２方向Ｄｙは、第１方向Ｄｘと交差（又は直交）する方向である。これに限定されず、第２方向Ｄｙは第１方向Ｄｘに対して９０°以外の角度で交差していてもよい。第１方向Ｄｘと第２方向Ｄｙとで規定される平面は、アレイ基板ＳＵＢ１の面と平行となる。また、第１方向Ｄｘ及び第２方向Ｄｙに直交する第３方向Ｄｚは、アレイ基板ＳＵＢ１の厚み方向である。

アレイ基板ＳＵＢ１は、複数の画素ＰＸを駆動するための駆動回路基板である。アレイ基板ＳＵＢ１は、基体として第１絶縁基板１０を有する。アレイ基板ＳＵＢ１は、第１絶縁基板１０に設けられたスイッチング素子Ｔｒや、走査線ＧＬ、信号線ＳＬ（図５参照）等の各種配線を有する。対向基板ＳＵＢ２は、アレイ基板ＳＵＢ１と対向して設けられ、基体として第２絶縁基板２０を有する。第２絶縁基板２０は、第１絶縁基板１０と対向して設けられる。第１絶縁基板１０及び第２絶縁基板２０は、例えばガラス基板や樹脂基板などの透光性を有する材料で形成される。対向基板ＳＵＢ２は、第２絶縁基板２０に設けられたカラーフィルタＣＦ、遮光層ＢＭ（図４参照）等を有する。アレイ基板ＳＵＢ１と対向基板ＳＵＢ２との間には、表示素子として液晶層ＬＣが設けられる。

アレイ基板ＳＵＢ１の第２方向Ｄｙの長さは、対向基板ＳＵＢ２の第２方向Ｄｙの長さよりも長い。図１に示すように、第１絶縁基板１０は、張出部１０Ａを有する。張出部１０Ａは、平面視で、第２絶縁基板２０よりも外側に張り出した部分である。

複数の端子Ｔ１は、張出部１０Ａに設けられる。複数の端子Ｔ１は、第１方向Ｄｘに配列される。また、張出部１０Ａには配線基板１０１が設けられている。配線基板１０１は、例えばフレキシブル配線基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）によって構成される。配線基板１０１は、例えば異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いたＦＯＧ（Ｆｉｌｍ Ｏｎ Ｇｌａｓｓ）によって第１絶縁基板１０の複数の端子Ｔ１と接続される（以下、「ＦＯＧ実装」と称する）。これにより、第１絶縁基板１０の各配線と、配線基板１０１の各配線とがそれぞれ電気的に接続される。

ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）１１０は、配線基板１０１に設けられている。ドライバＩＣ１１０は、表示装置１の表示を制御する制御回路等を含む。ドライバＩＣ１１０は、例えばＡＣＦを用いたＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）によって配線基板１０１に実装される（以下、「ＣＯＦ実装」と称する）。また、この例に限らず、ドライバＩＣ１１０は、第１絶縁基板１０にＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｒｌａｓｓ）実装されたものであっても良い。ドライバＩＣ１１０の配置は、これに限定されず、例えばモジュール外部の制御基板やフレキシブル基板上に備えられていてもよい。

アレイ基板ＳＵＢ１が照明装置ＩＬと対向し、対向基板ＳＵＢ２が表示面側に位置する。照明装置ＩＬは、アレイ基板ＳＵＢ１に向けて光を照射する。照明装置ＩＬは、例えばサイドライト型バックライトや、直下型バックライトが適用可能である。照明装置ＩＬとしては、種々の形態のものが適用可能であるが、その詳細な構造については説明を省略する。

第１偏光板ＰＬ１を含む光学素子は、第１絶縁基板１０の外面、あるいは、照明装置ＩＬと対向する面に配置される。第２偏光板ＰＬ２を含む光学素子は、第２絶縁基板２０の外面、あるいは、観察位置側の面に配置される。第１偏光板ＰＬ１の第１偏光軸及び第２偏光板ＰＬ２の第２偏光軸は、例えばＸ−Ｙ平面においてクロスニコルの位置関係にある。なお、第１偏光板ＰＬ１及び第２偏光板ＰＬ２を含む光学素子は、位相差板などの他の光学機能素子を含んでいてもよい。

図２は、アレイ基板を模式的に示す平面図である。図２に示すように、表示装置１において、表示領域ＤＡの外側に周辺領域ＢＥが設けられている。表示領域ＤＡは、四角形状に形成されているが、表示領域ＤＡの外形の形状は限定されない。例えば、表示領域ＤＡには、角部が曲線状に設けられた略四角形状であってもよく、切り欠きがあってもよく、あるいは表示領域ＤＡが他の多角形状に形成されてもよいし、表示領域ＤＡが円形状あるいは楕円形状などの他の形状に形成されてもよい。

表示領域ＤＡは、画像を表示させるための領域であり、複数の画素Ｐｉｘと重なる領域である。周辺領域ＢＥは、アレイ基板ＳＵＢ１の外周よりも内側で、かつ、表示領域ＤＡよりも外側の領域を示す。なお、周辺領域ＢＥは表示領域ＤＡを囲う枠状であってもよく、その場合、周辺領域ＢＥは額縁領域ともいえる。

アレイ基板ＳＵＢ１が有する第１絶縁基板１０は、第１辺１０ｓ１と、第２辺１０ｓ２と、第３辺１０ｓ３と、第４辺１０ｓ４と、を有する。第１辺１０ｓ１は、平面視において、第１方向Ｄｘに沿って延びる。第２辺１０ｓ２は、第１辺１０ｓ１と対向する。第３辺１０ｓ３は、第２方向Ｄｙに沿って延びる。第４辺１０ｓ４は、第３辺１０ｓ３と対向する。

周辺領域ＢＥは、第１絶縁基板１０の端部と表示領域ＤＡとの間に位置する。周辺領域ＢＥは、第１部分周辺領域ｓＢＥ１、第２部分周辺領域ｓＢＥ２、第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４を含む。本実施形態では、第１部分周辺領域ｓＢＥ１は、第１辺１０ｓ１と、表示領域ＤＡの長辺の直線部分を延長した仮想線（二点鎖線で示す）との間の領域である。第２部分周辺領域ｓＢＥ２は、第２辺１０ｓ２と、表示領域ＤＡの長辺の直線部分を延長した仮想線との間の領域である。第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４は、第１部分周辺領域ｓＢＥ１と第２部分周辺領域ｓＢＥ２との間の領域であり、それぞれ、第３辺１０ｓ３及び第４辺１０ｓ４に沿って設けられる。

張出部１０Ａは、第１部分周辺領域ｓＢＥ１のうち第１辺１０ｓ１に沿った部分である。複数の端子Ｔ１は、第１部分周辺領域ｓＢＥ１において、第１辺１０ｓ１に沿って設けられる。

第１絶縁基板１０の周辺領域ＢＥには、信号線接続配線５１、信号出力配線５２、駆動信号供給配線５３、ガード配線５４等の各種配線が設けられる。複数の信号出力配線５２は、複数の端子Ｔ１と信号線接続配線５１とを接続する。複数の信号出力配線５２は、第２方向Ｄｙに対して傾斜して設けられ、ドライバＩＣ１１０から供給された信号を信号線接続配線５１に出力する。

信号線接続配線５１は、複数の端子Ｔ１と、表示領域ＤＡに設けられた複数の信号線ＳＬ（図５参照）とを接続する。信号線接続配線５１は、信号出力配線５２と接続され、第１方向Ｄｘに沿って延在する。図示は省略するが、信号線接続配線５１と信号線ＳＬとの間には、例えばマルチプレクサなどの信号線接続回路が設けられる。

第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４には、それぞれゲートドライバ１３が設けられる。２つのゲートドライバ１３は、それぞれ第２方向Ｄｙに沿うように配置されている。なお、ゲートドライバ１３は、第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４のいずれか一方のみに設けられていてもよい。

駆動信号供給配線５３は、ゲートドライバ１３に各種制御信号を供給する配線である。駆動信号供給配線５３は、例えば、スイッチング素子Ｔｒを駆動するゲート駆動信号を、ゲートドライバ１３に供給する。

ガード配線５４は、端子Ｔ１に接続され、表示領域ＤＡを囲むように、第２部分周辺領域ｓＢＥ２、第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４に亘って連続して設けられる。ガード配線５４には、一定の電位を有する基準電位が供給される。基準電位は、例えばグランド電位である。なお、ガード配線５４は、一部にスリットが設けられ、複数に分離されていてもよい。

図３は、対向基板を模式的に示す平面図である。図３に示すように、対向基板ＳＵＢ２は、第２絶縁基板２０とスペーサ２１とを有する。なお、図３は、対向基板ＳＵＢ２が有する第２絶縁基板２０の、第１絶縁基板１０と対向する面から見た平面図を示す。第２絶縁基板２０は、第１絶縁基板１０と同様に第１辺２０ｓ１、第２辺２０ｓ２、第３辺２０ｓ３及び第４辺２０ｓ４を有する。

複数のスペーサ２１は、表示領域ＤＡを囲むように、第２絶縁基板２０の周辺領域ＢＥに設けられる。具体的には、複数のスペーサ２１は、第１部分周辺領域ｓＢＥ１及び第２部分周辺領域ｓＢＥ２において、第１方向Ｄｘに沿って配列される。また、複数のスペーサ２１は、第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４において、第２方向Ｄｙに沿って配列される。

なお、図３では、図面を見やすくするために模式的に示しており、複数のスペーサ２１は、第１部分周辺領域ｓＢＥ１から第４部分周辺領域ｓＢＥ４の各領域において、それぞれ第１方向Ｄｘ及び第２方向Ｄｙに配列される。

図４は、表示装置の概略断面構造を表す断面図である。図４は、図２のＩＶ−ＩＶ’線に沿う断面図を示している。図４に示すように、対向基板ＳＵＢ２は、アレイ基板ＳＵＢ１の表面に垂直な方向に対向して配置される。周辺領域ＢＥにおいて、アレイ基板ＳＵＢ１と対向基板ＳＵＢ２との間にシール部２８が設けられる。液晶層ＬＣは、アレイ基板ＳＵＢ１と対向基板ＳＵＢ２とシール部２８とで囲まれた空間に設けられる。

アレイ基板ＳＵＢ１は、第１絶縁基板１０と、画素電極１１と、共通電極１２と、第１絶縁膜１６、第２絶縁膜１７と、第３絶縁膜１８と、第４絶縁膜１９と、第１ダミー電極５５と、第２ダミー電極５６と、信号線ＳＬ、走査線ＧＬ、信号線接続配線５１等の各種配線を有する。

なお、本明細書において、第１絶縁基板１０に垂直な方向において、第１絶縁基板１０から第２絶縁基板２０に向かう方向を「上側」又は単に「上」とする。また、第２絶縁基板２０から第１絶縁基板１０に向かう方向を「下側」又は単に「下」とする。また、「平面視」とは、第１絶縁基板１０に垂直な方向から見た場合をいう。

第１絶縁膜１６は、第１絶縁基板１０の上に設けられる。走査線ＧＬは、第１絶縁膜１６の上に設けられる。第２絶縁膜１７は、第１絶縁膜１６の上に設けられ、走査線ＧＬを覆っている。信号線ＳＬは、第２絶縁膜１７の上に設けられる。第１ダミー電極５５、第２ダミー電極５６及び信号線接続配線５１も、信号線ＳＬと同層に、第２絶縁膜１７の上に設けられる。第３絶縁膜１８は、第２絶縁膜１７の上に設けられ、信号線ＳＬ、第１ダミー電極５５、第２ダミー電極５６及び信号線接続配線５１を覆っている。

共通電極１２は、第３絶縁膜１８の上に設けられる。共通電極１２は、表示領域ＤＡに亘って連続して設けられている。ただし、これに限定されず、共通電極１２はスリットが設けられ、複数に分割されていてもよい。共通電極１２は、第４絶縁膜１９によって覆われている。

画素電極１１は、第４絶縁膜１９の上に設けられ、第４絶縁膜１９を介して共通電極１２と対向している。画素電極１１及び共通電極１２は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透光性を有する導電材料によって形成されている。画素電極１１及び第４絶縁膜１９は、第１配向膜（図示略）によって覆われている。

第１絶縁膜１６、第２絶縁膜１７及び第４絶縁膜１９は、例えば、シリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成されている。第３絶縁膜１８は、透光性を有する樹脂材料によって形成され、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。

対向基板ＳＵＢ２は、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に、遮光層ＢＭ、遮光層２５と、カラーフィルタＣＦと、着色層２６と、オーバーコート層２７と、スペーサ２１と、サブスペーサ２２と、画素スペーサ２３と、画素サブスペーサ２４と、を有する。スペーサ２１、サブスペーサ２２、画素スペーサ２３及び画素サブスペーサ２４は、第１絶縁基板１０に垂直な方向において、第１絶縁基板１０と第２絶縁基板２０との間に設けられ、セルギャップを規定している。

表示領域ＤＡにおいて、遮光層ＢＭは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置している。そして、遮光層ＢＭは、画素電極１１とそれぞれ対向する開口部を規定している。画素電極１１は、画素Ｐｉｘの開口部ごとに区画されている。遮光層ＢＭは、黒色の樹脂材料や、遮光性の金属材料によって形成されている。

カラーフィルタＣＦは、異なる色の光を透過するカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを有する。カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢのそれぞれは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置し、それぞれの端部が遮光層ＢＭに重なっている。一例では、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、それぞれ赤色、緑色、青色に着色された樹脂材料によって形成されている。

周辺領域ＢＥにおいて、遮光層２５は、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置している。遮光層２５は、周辺領域ＢＥの各種配線、第１ダミー電極５５、第２ダミー電極５６、スペーサ２１及びサブスペーサ２２と重なる領域に連続して設けられる。遮光層２５は、遮光層ＢＭと同層に、遮光層ＢＭと同じ材料によって形成される。

着色層２６は、遮光層２５と重なっている。着色層２６は、スペーサ２１及びサブスペーサ２２と重なる領域ごとに複数に分割されている。ただし、着色層２６は、周辺領域ＢＥに連続して設けられていてもよい。着色層２６は、カラーフィルタＣＦと同じ着色された樹脂材料で形成され、例えば、カラーフィルタＣＦＢと同じ青色に着色されている。

オーバーコート層２７は、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ及び着色層２６を覆っている。オーバーコート層ＯＣは、透光性を有する樹脂材料によって形成されている。シール部２８は、対向基板ＳＵＢ２のオーバーコート層ＯＣと、アレイ基板ＳＵＢ１の第２絶縁膜１７及び第４絶縁膜１９との間を封止している。

表示領域ＤＡにおいて、オーバーコート層２７に画素スペーサ２３及び画素サブスペーサ２４が設けられている。画素スペーサ２３及び画素サブスペーサ２４はそれぞれ柱状であり、副画素ＳＰｉｘ（図５参照）ごとに設けられる。平面視で、画素スペーサ２３及び画素サブスペーサ２４は、それぞれ遮光層ＢＭと重なる領域に設けられる。画素スペーサ２３の上端はオーバーコート層２７に接し、下端は第１配向膜に接している。画素サブスペーサ２４の高さは、画素スペーサ２３の高さよりも低く、画素サブスペーサ２４の下端は、第１配向膜と離れている。

周辺領域ＢＥにおいて、オーバーコート層２７にスペーサ２１及びサブスペーサ２２が設けられている。つまり、第３方向Ｄｚにおいて、第２絶縁基板２０の第１絶縁基板１０と対向する面に、遮光層２５、着色層２６、オーバーコート層２７、スペーサ２１及びサブスペーサ２２の順に積層される。スペーサ２１及びサブスペーサ２２はそれぞれ柱状であり、それぞれ画素スペーサ２３及び画素サブスペーサ２４と同じ高さで形成される。

スペーサ２１は、シール部２８により封止される領域内に設けられ、スペーサ２１の周囲は、シール部２８により覆われる。平面視で、スペーサ２１は、第１ダミー電極５５と重なる位置に設けられる。言い換えると、第１ダミー電極５５は、第１絶縁基板１０とスペーサ２１との間に設けられる。また、サブスペーサ２２は、信号線接続配線５１と重なる位置に設けられる。スペーサ２１の上端はオーバーコート層２７に接し、下端は第４絶縁膜１９に接している。サブスペーサ２２の高さは、スペーサ２１の高さよりも低く、サブスペーサ２２の下端は、第４絶縁膜１９と離れている。

なお、スペーサ２１、サブスペーサ２２、画素スペーサ２３及び画素サブスペーサ２４の位置や、配置密度は、適宜変更してもよい。なお、対向基板ＳＵＢ２において、オーバーコート層ＯＣ及び各スペーサを覆って第２配向膜（図示略）が設けられていてもよい。第１配向膜及び第２配向膜は、例えば、水平配向性を示す材料によって形成されている。

アレイ基板ＳＵＢ１及び対向基板ＳＵＢ２は、第１配向膜及び第２配向膜が向かい合うように配置されている。液晶層ＬＣは、第１配向膜と第２配向膜との間に封入されている。液晶層ＬＣは、誘電率異方性が負のネガ型液晶材料、あるいは、誘電率異方性が正のポジ型液晶材料によって構成されている。

例えば、液晶層ＬＣがネガ型液晶材料である場合であって、液晶層ＬＣに電圧が印加されていない状態では、液晶層ＬＣに含まれる液晶分子は、Ｘ−Ｙ平面内において、その長軸が第１方向Ｄｘに沿う方向に初期配向している。一方、液晶層ＬＣに電圧が印加された状態、つまり、画素電極１１と共通電極１２との間に電界が形成されたオン時において、液晶分子は、電界の影響を受けてその配向状態が変化する。オン時において、入射した直線偏光は、その偏光状態が液晶層ＬＣを通過する際に液晶分子の配向状態に応じて変化する。

図５は、表示領域の画素配列を表す回路図である。アレイ基板ＳＵＢ１には、図５に示す各副画素ＳＰｉｘのスイッチング素子Ｔｒ、信号線ＳＬ、走査線ＧＬ等が形成されている。信号線ＳＬは、第２方向Ｄｙに延在する。信号線ＳＬは、各画素電極１１（図４参照）に画素信号を供給するための配線である。走査線ＧＬは、第１方向Ｄｘに延在する。走査線ＧＬは、各スイッチング素子Ｔｒを駆動する駆動信号（走査信号）を供給するための配線である。

画素Ｐｉｘは、複数の副画素ＳＰｉｘが含まれる。副画素ＳＰｉｘは、それぞれスイッチング素子Ｔｒ及び液晶層ＬＣの容量を備えている。スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴで構成されている。図４に示す画素電極１１と共通電極１２との間に第４絶縁膜１９（図４参照）が設けられ、これらによって図５に示す保持容量Ｃｓが形成される。

図３に示すカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域が周期的に配列されている。各副画素ＳＰｉｘに、Ｒ、Ｇ、Ｂの３色の色領域が１組として対応付けられる。そして、３色の色領域に対応する副画素ＳＰｉｘを１組として画素Ｐｉｘが構成される。なお、カラーフィルタは、４色以上の色領域を含んでいてもよい。この場合、画素Ｐｉｘは、４つ以上の副画素ＳＰｉｘを含んでいてもよい。

次に、スペーサ２１、第１ダミー電極５５及び信号線接続配線５１等の各種配線の詳細な構成について説明する。図６は、図２のＱ１部分の部分拡大図である。図７は、Ｑ１部分の第１ダミー電極及びスペーサの配置関係を示す平面図である。図８は、図６のＶＩＩＩ−ＶＩＩＩ’断面図である。図６から図８は、複数の端子Ｔ１が設けられた第１部分周辺領域ｓＢＥ１での構成例を示す。

図６に示すように、信号線接続配線５１は、複数の信号線接続配線５１ａと複数の信号線接続配線５１ｂとを含む。複数の信号線接続配線５１ａは、複数の信号線接続配線５１ｂよりも第１絶縁基板１０の第１辺１０ｓ１に近い位置に配置される。つまり、複数の信号線接続配線５１ａは、複数の信号線接続配線５１ｂよりも、端子Ｔ１から離れた位置の信号線ＳＬに接続される。複数の信号線接続配線５１ａの第２方向Ｄｙでの幅は、複数の信号線接続配線５１ｂの第２方向Ｄｙでの幅よりも大きい。これにより、信号線接続配線５１ａと信号線接続配線５１ｂとの抵抗値の差を抑制することができる。

複数の信号線接続配線５１ａは、第１部分５１ａａと、第２部分５１ａｂと、第３部分５１ａｃとを含む。第１部分５１ａａは、第１方向Ｄｘに延在し、信号出力配線５２（図２参照）を介して端子Ｔ１に接続される。第２部分５１ａｂは、第１方向Ｄｘに対して傾斜して設けられ、第１部分５１ａａと第３部分５１ａｃとを接続する。第３部分５１ａｃは、第１方向Ｄｘに延在して、信号線ＳＬに接続される。第２方向Ｄｙにおける第３部分５１ａｃと第１辺１０ｓ１との間の距離は、第１部分５１ａａと第１辺１０ｓ１との間の距離よりも大きい。なお、複数の信号線接続配線５１ａのうち、一部の信号線接続配線５１ａでは、１つの第２部分５１ａｂに２つの第３部分５１ａｃが分岐して接続される。

複数の信号線接続配線５１ｂも同様に、第１部分５１ｂａと、第２部分５１ｂｂと、第３部分５１ｂｃとを含む。信号線接続配線５１ｂの第１部分５１ｂａ、第２部分５１ｂｂ及び第３部分５１ｂｃは、それぞれ信号線接続配線５１ａの第１部分５１ａａ、第２部分５１ａｂ及び第３部分５１ａｃに沿って設けられる。なお、複数の信号線接続配線５１ａ及び複数の信号線接続配線５１ｂの数、幅、スペース、形状等は、あくまで一例であり、適宜変更してもよい。

信号線接続配線５１ａの第３部分５１ａｃと、第１辺１０ｓ１との間にガード配線５４が設けられる。ガード配線５４は、複数の細線５４ａと、連結部５４ｂと、接続配線５４ｃとを有する。複数の細線５４ａは、それぞれ第１方向Ｄｘに延在し、第２方向Ｄｙに間隔を有して配列される。連結部５４ｂは、複数の細線５４ａの端部を連結する。接続配線５４ｃは、第１方向Ｄｘに延在し、端子Ｔ１に接続される。接続配線５４ｃは、複数の細線５４ａ及び連結部５４ｂと異なる層、例えば、走査線ＧＬと同層に設けられ、コンタクトホールＨ１を介して複数の細線５４ａ及び連結部５４ｂと接続される。

第１ダミー電極５５及び第２ダミー電極５６は、平面視で複数の信号線接続配線５１ａ及びガード配線５４と離間して、複数の信号線接続配線５１ａとガード配線５４との間に設けられる。言い換えると、第１ダミー電極５５及び第２ダミー電極５６は、信号線接続配線５１ａ及びガード配線５４と重ならない領域に設けられる。

具体的には、第１ダミー電極５５は、第１方向Ｄｘに沿った長辺を有する長方形状である。複数の第１ダミー電極５５は、第１方向Ｄｘ及び第２方向Ｄｙに並んで配置される。複数の第１ダミー電極５５は、第１方向Ｄｘに隣り合う信号線接続配線５１ａの第２部分５１ａｂとガード配線５４の連結部５４ｂとの間の領域に設けられる。また、複数の第１ダミー電極５５は、第２方向Ｄｙにおいて、信号線接続配線５１ａの第３部分５１ａｃと第１絶縁基板１０の第１辺１０ｓ１との間に設けられる。より具体的には、第１ダミー電極５５は、第２方向Ｄｙに隣り合う信号線接続配線５１ａの第３部分５１ａｃとガード配線５４の接続配線５４ｃとの間の領域に設けられる。

第２ダミー電極５６は、略正方形状を有する。複数の第２ダミー電極５６は、第２方向Ｄｙに隣り合う信号線接続配線５１ａの第３部分５１ａｃとガード配線５４の細線５４ａとの間の領域に設けられる。また、複数の第２ダミー電極５６は、第２方向Ｄｙに隣り合う信号線接続配線５１ａの第３部分５１ａｃと複数の第１ダミー電極５５との間の領域に設けられる。第２ダミー電極５６は、第１ダミー電極５５と異なる平面形状を有するが、第１ダミー電極５５と同じ形状で形成されてもよい。

複数のスペーサ２１は、第１辺１０ｓ１に沿って第１方向Ｄｘに配列され、且つ第２方向Ｄｙに３列配列される。複数のスペーサ２１は、第２方向Ｄｙに４列以上設けられていてもよく、あるいは２列以下であってもよい。第１方向Ｄｘに配列された複数のスペーサ２１は、第１ダミー電極５５、信号線接続配線５１ａ及びガード配線５４と重なって配置される。なお、図６ではシール部２８を２点鎖線で示しており、複数のスペーサ２１は、シール部２８が設けられた領域内に配置される。

図７に示すように、複数のスペーサ２１の第１方向Ｄｘの配置ピッチＰｘは、第１ダミー電極５５の第１方向Ｄｘの配置ピッチＰ５５ｘの整数倍である。図７に示す例では、複数のスペーサ２１の配置ピッチＰｘは、第１ダミー電極５５の第１方向Ｄｘの配置ピッチＰ５５ｘと等しい。これにより、第１方向Ｄｘにおいて、複数のスペーサ２１と複数の第１ダミー電極５５との位置ずれが抑制され、複数のスペーサ２１は、第１方向Ｄｘに配列された複数の第１ダミー電極５５のそれぞれに重なって配置される。

また、複数のスペーサ２１の第２方向Ｄｙの配置ピッチＰｙは、第１ダミー電極５５の第２方向Ｄｙの配置ピッチＰ５５ｙの整数倍である。図７に示す例では、複数のスペーサ２１の配置ピッチＰｙは、第１ダミー電極５５の配置ピッチＰ５５ｙの２倍である。第２方向Ｄｙに配列された複数のスペーサ２１は、第２方向Ｄｙに配列された複数の第１ダミー電極５５に、一つおきに重なって配置される。言い換えると、第２方向Ｄｙに配列された第１ダミー電極５５の数は、第２方向Ｄｙに配列されたスペーサ２１の数の２倍以上である。このような構成により、第２方向Ｄｙにおいて、複数のスペーサ２１と第１ダミー電極５５との位置ずれが抑制される。

複数のスペーサ２１の配置ピッチＰｘ、Ｐｙは、隣り合うスペーサ２１の平面視での重心間の距離である。また、第１ダミー電極５５の配置ピッチＰ５５ｘ、Ｐ５５ｙは、隣り合う第１ダミー電極５５の同一の辺の距離である。第１ダミー電極５５の配置ピッチＰ５５ｘは、第１ダミー電極５５の第１方向Ｄｘの幅Ｗ１と、第１ダミー電極５５の第１方向Ｄｘの間隔ＳＰ１との和となる。第１ダミー電極５５の配置ピッチＰ５５ｙは、第１ダミー電極５５の第２方向Ｄｙの幅Ｗ２と、第１ダミー電極５５の第２方向Ｄｙの間隔ＳＰ２との和となる。

本実施形態では、スペーサ２１の直径は、第１ダミー電極５５の幅Ｗ１よりも大きい。また、第１ダミー電極５５の幅Ｗ１と間隔ＳＰ１とは等しい。幅Ｗ２は間隔ＳＰ２の６倍程度である。ただし、第１ダミー電極５５の形状は、適宜変更することができ、例えば、幅Ｗ１と間隔ＳＰ１とは異なっていてもよいし、幅Ｗ２と間隔ＳＰ２との比率も５倍以下でもよく、７倍以上でもよい。また、スペーサ２１の直径は、第１ダミー電極５５の幅Ｗ１よりも小さくてもよい。スペーサ２１は、平面視で円形状である円柱状であるが、四角形状、多角形状等、他の形状であってもよい。

図６に示すように、第１方向Ｄｘに配置された複数のスペーサ２１は、第１方向Ｄｘに延在する信号線接続配線５１ａの第１部分５１ａａに重なる。また、第２方向Ｄｙに配置された複数のスペーサ２１は、第２方向Ｄｙに配置された複数の第１部分５１ａａのそれぞれに重なる。つまり、複数のスペーサ２１の第２方向Ｄｙでの配置ピッチＰｙは、信号線接続配線５１ａの第２方向Ｄｙの配置ピッチの整数倍である。より好ましくは、複数のスペーサ２１の配置ピッチＰｙは、信号線接続配線５１ａの第２方向Ｄｙの配置ピッチと等しい。これにより、複数のスペーサ２１と信号線接続配線５１ａとの第２方向Ｄｙでの位置ずれを抑制することができる。

同様に、第１方向Ｄｘに配置された複数のスペーサ２１は、第１方向Ｄｘに延在するガード配線５４の細線５４ａに重なる。また、第２方向Ｄｙに配置された複数のスペーサ２１は、第２方向Ｄｙに配置された複数の細線５４ａに一つおきに重なる。つまり、複数のスペーサ２１の第２方向Ｄｙの配置ピッチＰｙは、複数の細線５４ａの第２方向Ｄｙの配置ピッチの整数倍である。図６に示す例では、複数のスペーサ２１の配置ピッチＰｙは、複数の細線５４ａの第２方向Ｄｙの配置ピッチの２倍である。また、複数の細線５４ａの第２方向Ｄｙの配置ピッチは、複数の第１ダミー電極５５の配置ピッチＰ５５ｙと等しい。

図８に示すように、第１ダミー電極５５、信号線接続配線５１ａ及びガード配線５４は、と同層に第２絶縁膜１７の上に設けられている。複数のスペーサ２１は、第１ダミー電極５５、信号線接続配線５１及びガード配線５４のそれぞれと重なって設けられる。すなわち、第３方向Ｄｚにおいて、第１絶縁基板１０と複数のスペーサ２１との間に複数の第１ダミー電極５５がそれぞれ設けられる。より具体的には、第１ダミー電極５５が設けられた領域で、第１絶縁基板１０、第１絶縁膜１６、第２絶縁膜１７、第１ダミー電極５５、第３絶縁膜１８、第４絶縁膜１９、スペーサ２１、オーバーコート層２７、着色層２６、遮光層２５、第２絶縁基板２０の順に積層される。

また、第１絶縁基板１０と複数のスペーサ２１との間に信号線接続配線５１ａが設けられる。より具体的には、信号線接続配線５１ａが設けられた領域で、第１絶縁基板１０、第１絶縁膜１６、第２絶縁膜１７、信号線接続配線５１ａ、第３絶縁膜１８、第４絶縁膜１９、スペーサ２１の順に積層される。第１絶縁基板１０と複数のスペーサ２１との間にガード配線５４が設けられる。より具体的には、ガード配線５４が設けられた領域で、第１絶縁基板１０、第１絶縁膜１６、第２絶縁膜１７、ガード配線５４、第３絶縁膜１８、第４絶縁膜１９、スペーサ２１の順に積層される。

このように第１ダミー電極５５を設けることにより、信号線接続配線５１ａ及びガード配線５４が存在する領域と、信号線接続配線５１ａ及びガード配線５４が存在しない領域とで、それぞれ複数のスペーサ２１と第１絶縁基板１０との間に１層の金属層（第１ダミー電極５５、信号線接続配線５１又はガード配線５４）が設けられる。また、複数のスペーサ２１と、信号線接続配線５１ａの第１部分５１ａａ及びガード配線５４の細線５４ａとが重なるように、第１部分５１ａａ及び細線５４ａの位置や配置ピッチが設定されている。これにより、複数のスペーサ２１が設けられる位置で、第１絶縁基板１０から第４絶縁膜１９の表面までの厚さのばらつきが発生することを抑制できる。したがって、表示装置１は、周辺領域ＢＥのうち、端子Ｔ１が設けられた第１部分周辺領域ｓＢＥ１におけるセルギャップ（第１絶縁基板１０と第２絶縁基板２０との間の距離）のばらつきが発生することを抑制することができる。

図９は、図２のＱ２部分の部分拡大図である。図１０は、Ｑ２部分の第２ダミー電極及びスペーサの配置関係を示す平面図である。図９及び図１０は、端子Ｔ１が設けられていない第３部分周辺領域ｓＢＥ３での構成例を示す。図９及び図１０の説明は、図２に示す第４部分周辺領域ｓＢＥ４にも適用できる。

図９に示すように、複数の駆動信号供給配線５３は、第２方向Ｄｙに延在し、第１方向Ｄｘに配列される。複数の第２ダミー電極５６は、複数の駆動信号供給配線５３と、第１絶縁基板１０の第３辺１０ｓ３との間に設けられる。複数の第２ダミー電極５６は、それぞれ略正方形状に形成され、マトリクス状に配列されている。

複数のスペーサ２１は、第３辺１０ｓ３に沿って第２方向Ｄｙに配列され、且つ第１方向Ｄｘに３列配列される。複数のスペーサ２１は、第１方向Ｄｘに４列以上設けられていてもよく、あるいは２列以下であってもよい。複数のスペーサ２１は、それぞれ複数の第２ダミー電極５６に重なって設けられる。

図１０に示すように、第１方向Ｄｘに配列された複数のスペーサ２１は、第１方向Ｄｘに６列設けられた第２ダミー電極５６のうち、隣り合う３列の第２ダミー電極５６にそれぞれ重なって配置される。複数のスペーサ２１の第１方向Ｄｘの配置ピッチＰｘａは、第２ダミー電極５６の第１方向Ｄｘの配置ピッチＰ５６ｘの整数倍である。図１０に示す例では、配置ピッチＰｘａは、配置ピッチＰ５６ｘと等しい。

第２方向Ｄｙに配列された複数のスペーサ２１は、第２方向Ｄｙに配列された複数の第２ダミー電極５６に、一つおきに重なって配置される。複数のスペーサ２１の第２方向Ｄｙの配置ピッチＰｙａは、第２ダミー電極５６の第２方向Ｄｙの配置ピッチＰ５６ｙの整数倍である。図１０に示す例では、配置ピッチＰｙａは、配置ピッチＰ５６ｙの２倍である。言い換えると、第２方向Ｄｙに配列された第２ダミー電極５６の数は、第２方向Ｄｙに配列されたスペーサ２１の数の２倍以上である。

第２ダミー電極５６の配置ピッチＰ５６ｘは、第２ダミー電極５６の第１方向Ｄｘの幅Ｗ１ａと、第２ダミー電極５６の第１方向Ｄｘの間隔ＳＰ１ａとの和となる。第２ダミー電極５６の配置ピッチＰ５６ｙは、第２ダミー電極５６の第２方向Ｄｙの幅Ｗ２ａと、第２ダミー電極５６の第２方向Ｄｙの間隔ＳＰ２ａとの和となる。

本実施形態では、スペーサ２１の直径は、第２ダミー電極５６の幅Ｗ１ａ、Ｗ２ａよりも小さい。また、第２ダミー電極５６の幅Ｗ１ａと幅Ｗ２ａとは等しい。間隔ＳＰ１ａと間隔ＳＰ２ａも等しい。幅Ｗ１ａ及び幅Ｗ２ａは、それぞれ間隔ＳＰ１ａ及び間隔ＳＰ２ａの３倍程度である。

ただし、第２ダミー電極５６の形状は適宜変更することができ、例えば、幅Ｗ１ａと幅Ｗ２ａとは異なっていてもよいし、間隔ＳＰ１ａと間隔ＳＰ２ａとは異なっていてもよい。また、幅Ｗ１ａ及び幅Ｗ２ａと、間隔ＳＰ１ａ及び間隔ＳＰ２ａとの比率も２倍以下でもよく、４倍以上でもよい。

このように、端子Ｔ１が設けられていない周辺領域ＢＥにおいても、第２ダミー電極５６に重なってスペーサ２１が設けられている。このため、端子Ｔ１が設けられた第１部分周辺領域ｓＢＥ１と、端子Ｔ１が設けられていない第２部分周辺領域ｓＢＥ２から第４部分周辺領域ｓＢＥ４とでセルギャップのばらつきが発生することを抑制することができる。

図１１は、図２のＱ３部分の部分拡大図である。図１２は、図１１のＸＩＩ−ＸＩＩ’断面図である。図１１及び図１２は、図２に示す端子Ｔ１の近傍での構成例を示す。

図１１に示すように、複数の信号出力配線５２は、傾斜部５２ａと接続部５２ｂとを有する。傾斜部５２ａは、図２に示す端子Ｔ１から引き出されて、第２方向Ｄｙに対して傾斜する方向に延在する。図１１の左側に位置する複数の信号出力配線５２を第１配線群としたときに、第１配線群の複数の傾斜部５２ａは、第２方向Ｄｙに対して傾斜するＤ１方向に延在する。図１１の右側に位置する複数の信号出力配線５２を第２配線群としたときに、第２配線群の複数の傾斜部５２ａは、Ｄ１方向と反対側のＤ２方向に延在する。第１配線群と第２配線群とは、第２方向Ｄｙに平行な仮想線を対称軸として線対称に形成される。

接続部５２ｂは、複数の傾斜部５２ａの第１辺１０ｓ１と反対側の端部と接続される。接続部５２ｂは、第２方向Ｄｙに延在し、スイッチング回路ＴＳＷを介して信号線接続配線５１と接続される。

接続部５２ｂと交差して制御信号供給配線５９が設けられる。制御信号供給配線５９はスイッチング回路ＴＳＷを制御するための制御信号を供給する配線である。スイッチング回路ＴＳＷ及び制御信号供給配線５９は、信号出力配線５２と信号線接続配線５１との接続と遮断を切り換える回路であり、例えば、信号線ＳＬの検査用回路に用いられる。スイッチング回路ＴＳＷ及び制御信号供給配線５９の詳細な構成について説明は省略する。スイッチング回路ＴＳＷ及び制御信号供給配線５９は、異なる位置に設けられていてもよいし、設けられていなくてもよい。

複数のダミー配線５２ｄは、複数の信号出力配線５２の傾斜部５２ａに沿って設けられ、複数の信号出力配線５２と第１辺１０ｓ１との間に配置される。ダミー配線５２ｄは、端子Ｔ１、信号出力配線５２、信号線接続配線５１等の各種配線と接続されていない配線である。なお、ダミー配線５２ｄは、設けられていなくてもよい。この場合、ダミー配線５２ｄに換えて第１ダミー電極５５及び第２ダミー電極５６が設けられていてもよい。

第１ダミー電極５５及び第２ダミー電極５６は、複数の信号出力配線５２及び複数のダミー配線５２ｄと、第１絶縁基板１０の端部（第１辺１０ｓ１）とで囲まれた領域に設けられる。すなわち、第１ダミー電極５５及び第２ダミー電極５６は、複数の信号出力配線５２及び複数のダミー配線５２ｄと重ならない領域に設けられる。第１ダミー電極５５及び第２ダミー電極５６は、複数の信号出力配線５２及び複数のダミー配線５２ｄの傾斜に沿って、全体として略三角形状に配列される。例えば、第１方向Ｄｘに配列される第１ダミー電極５５の数は、第１辺１０ｓ１から離れるにしたがって少なくなる。第２ダミー電極５６も同様である。

スペーサ２１は、第１ダミー電極５５、信号出力配線５２及びダミー配線５２ｄに重なって設けられる。スペーサ２１と第１ダミー電極５５との配置の関係は、図６及び図７に示した構成例と同様である。また、信号出力配線５２及びダミー配線５２ｄは、第２方向Ｄｙに対して傾斜しており、且つ信号出力配線５２の間隔及びダミー配線５２ｄの間隔は、複数のスペーサ２１の直径よりも小さい。これにより、複数のスペーサ２１の少なくとも一部が、信号出力配線５２及びダミー配線５２ｄと重なって配置される。

図１２に示すように、信号出力配線５２及びダミー配線５２ｄは、第１絶縁膜１６の上に設けられる。つまり、信号出力配線５２及びダミー配線５２ｄは、図４に示す走査線ＧＬと同層に設けられ、第１ダミー電極５５とは異なる層に設けられる。信号出力配線５２、ダミー配線５２ｄ及び走査線ＧＬは、第１金属層ＭＬ１で形成され、第１ダミー電極５５、第２ダミー電極５６及び信号線ＳＬは、第２金属層ＭＬ２で形成される。

第３方向Ｄｚにおいて、スペーサ２１と第１絶縁基板１０との間に信号出力配線５２が設けられる。より具体的には、第１絶縁基板１０に垂直な方向において、第１絶縁基板１０、第１絶縁膜１６、信号出力配線５２、第２絶縁膜１７、第３絶縁膜１８、第４絶縁膜１８、スペーサ２１の順に積層される。また、第３方向Ｄｚにおいて、スペーサ２１と第１絶縁基板１０との間にダミー配線５２ｄが設けられる。信号出力配線５２及びダミー配線５２ｄが設けられていない領域では、スペーサ２１と第１絶縁基板１０との間に第１ダミー電極５５が設けられる。これにより、スペーサ２１と第１絶縁基板１０との間に、第１ダミー電極５５、信号出力配線５２又はダミー配線５２ｄのいずれか１層の金属層が設けられる。したがって、表示装置１は、端子Ｔ１近傍の領域において、セルギャップのばらつきが発生することを抑制することができる。

図１３は、図２のＱ４部分の部分拡大図である。図１３は、周辺領域ＢＥの隅部近傍、すなわち、図２に示す第１辺１０ｓ１と第３辺１０ｓ３とが接続される部分の近傍での第１部分周辺領域ｓＢＥ１の構成例を示す。図１３に示すように、Ｑ４部分では、図６に示すＱ１部分に比べて、信号線接続配線５１ａの数が少ない。

ガード配線５４は、周辺領域ＢＥの隅部に対応して曲線部５４ｅが設けられている。ガード配線５４を構成する複数の細線５４ａは、第１辺１０ｓ１に沿って第１方向Ｄｘに延在する部分と、第３辺１０ｓ３（図２参照）に沿って第２方向Ｄｙに延在する部分とが曲線部５４ｅを介して接続される。曲線部５４ｅでの細線５４ａの数は、第１方向Ｄｘに延在する部分の細線５４ａの数よりも大きい。曲線部５４ｅに設けられた複数の細線５４ａは、連結部５４ｄを介して接続されている。また、第２ダミー電極５６は、信号線接続配線５１ａとガード配線５４との間の領域に設けられている。

スペーサ２１は、ガード配線５４の細線５４ａと重なって配置される。スペーサ２１は、複数の細線５４ａのうち、一つおきに隣り合う３本の細線５４ａ−１、５４ａ−２、５４ａ−３に重なって設けられる。細線５４ａのうち、第１方向Ｄｘに延在する部分では、複数のスペーサ２１は第２方向Ｄｙに並んでいる。スペーサ２１は、曲線部５４ｅにも重なって、曲線部５４ｅに沿って配列される。曲線部５４ｅでは、細線５４ａ−１、５４ａ−２、５４ａ−３に設けられたスペーサ２１の第１方向Ｄｘの位置が異なっている。スペーサ２１とガード配線５４とが重なる部分の断面構成は、図８に示した構成と同様である。

このような構成により、周辺領域ＢＥの隅部において、スペーサ２１と第１絶縁基板１０との間に１層の金属層（第２金属層ＭＬ２）からなるガード配線５４が設けられる。これにより、表示装置１は、周辺領域ＢＥの隅部近傍の領域において、セルギャップのばらつきが発生することを抑制することができる。また、多数の信号線接続配線５１が設けられたＱ１部分、端子Ｔ１が設けられていないＱ２部分、及び多数の信号出力配線５２が設けられたＱ３部分との間のセルギャップのばらつきも抑制することができる。

以上説明したように、実施形態の表示装置１は、第１基板（第１絶縁基板１０）と、第２基板（第２絶縁基板２０）と、表示領域ＤＡと、周辺領域ＢＥと、走査線ＧＬと、信号線ＳＬと、複数の端子Ｔ１と、複数の信号線接続配線５１と、スペーサ２１と、ダミー電極（第１ダミー電極５５）と、を有する。第２絶縁基板２０は第１絶縁基板１０と対向する。表示領域ＤＡは、複数の画素Ｐｉｘが第１絶縁基板１０に設けられる。周辺領域ＢＥは、第１絶縁基板１０の端部と表示領域ＤＡとの間に位置する。複数の走査線ＧＬは、第１方向Ｄｘに延在する。複数の信号線ＳＬは、第２方向Ｄｙに延在する。複数の端子Ｔ１は、第１絶縁基板１０の周辺領域ＢＥにおいて、第１方向Ｄｘに配列される。複数の信号線接続配線５１は、複数の端子Ｔ１と複数の信号線ＳＬとを接続する。複数のスペーサ２１は、第１絶縁基板１０に垂直な方向において、第１絶縁基板１０と第２絶縁基板２０との間に設けられる。複数の第１ダミー電極５５は、平面視で、複数の信号線接続配線５１と離間し、第１絶縁基板１０に垂直な方向において、第１絶縁基板１０とスペーサ２１との間に設けられる。

これによれば、信号線接続配線５１が存在する領域と、信号線接続配線５１が存在しない領域とで、それぞれ複数のスペーサ２１と第１絶縁基板１０との間に１層の金属層（第１ダミー電極５５又は信号線接続配線５１）が設けられる。このため、第１絶縁基板１０からスペーサ２１と接する第４絶縁膜１９の表面までの厚さのばらつきが発生することを抑制できる。したがって、表示装置１は、周辺領域ＢＥのうち、端子Ｔ１が設けられた第１部分周辺領域ｓＢＥ１におけるセルギャップのばらつきが発生することを抑制することができる。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

１ 表示装置
１０ 第１絶縁基板
１１ 画素電極
１２ 共通電極
２０ 第２絶縁基板
２１ スペーサ
２２ サブスペーサ
２３ 画素スペーサ
２４ 画素サブスペーサ
２５ 遮光層
２６ 着色層
２７ オーバーコート層
２８ シール部
５１ 信号線接続配線
５２ 信号出力配線
５３ 駆動信号供給配線
５４ ガード配線
５５ 第１ダミー電極
５６ 第２ダミー電極
１０１ 配線基板
１１０ ドライバＩＣ
ＢＥ 周辺領域
ＤＡ 表示領域
ＧＬ 走査線
ＳＬ 信号線
ＳＵＢ１ アレイ基板
ＳＵＢ２ 対向基板
Ｔ１ 端子

Claims (11)

1. 第１基板と、
   前記第１基板と対向する第２基板と、
   複数の画素が前記第１基板に設けられた表示領域と、
   前記第１基板の端部と前記表示領域との間に位置する周辺領域と、
   第１方向に延在する複数の走査線と、
   第２方向に延在する複数の信号線と、
   前記第１基板の前記周辺領域において、前記第１方向に配列された複数の端子と、
   複数の前記端子と複数の前記信号線とを接続する複数の信号線接続配線と、
   前記第１基板に垂直な方向において、前記第１基板と前記第２基板との間に設けられた複数のスペーサと、
   平面視で複数の前記信号線接続配線と離間し、前記第１基板に垂直な方向において、前記第１基板と前記スペーサとの間に設けられた複数のダミー電極と、を有する
   表示装置。
2. 複数の前記スペーサ及び複数の前記ダミー電極は、前記第１方向に配列されており、
   複数の前記スペーサの前記第１方向における配置ピッチは、複数の前記ダミー電極の前記第１方向における配置ピッチの整数倍である
   請求項１に記載の表示装置。
3. 複数の前記スペーサ及び複数の前記ダミー電極は、前記第２方向に配列されており、
   複数の前記スペーサの前記第２方向における配置ピッチは、複数の前記ダミー電極の前記第２方向における配置ピッチの整数倍である
   請求項１又は請求項２に記載の表示装置。
4. 複数の前記スペーサは、複数の前記信号線接続配線とも重なって設けられ、
   複数の前記スペーサの前記第２方向における配置ピッチは、複数の前記信号線接続配線の前記第２方向における配置ピッチの整数倍である
   請求項１から請求項３のいずれか１項に記載の表示装置。
5. 複数の前記信号線接続配線は、前記第１方向に延在し、
   複数の前記ダミー電極は、前記第２方向において、複数の前記信号線接続配線と前記第１基板の端部との間に設けられる
   請求項１から請求項４のいずれか１項に記載の表示装置。
6. 複数の前記端子と複数の前記信号線接続配線とを接続する複数の信号出力配線を有し、
   複数の前記ダミー電極は、前記第１基板の端部と、複数の前記信号出力配線とで囲まれた領域に設けられる
   請求項１から請求項５のいずれか１項に記載の表示装置。
7. 前記第１基板と前記走査線との間に設けられた第１絶縁膜と、
   前記走査線と前記信号線との間に設けられた第２絶縁膜と、を有し、
   複数の前記信号出力配線は前記走査線と同層に設けられ、
   複数の前記スペーサは、複数の前記信号出力配線と重なる領域にも設けられ、
   前記第１基板に垂直な方向において、前記第１基板、前記第１絶縁膜、前記信号出力配線、前記第２絶縁膜、前記スペーサの順に積層される
   請求項６に記載の表示装置。
8. 前記第１基板と前記走査線との間に設けられた第１絶縁膜と、
   前記走査線と前記信号線との間に設けられた第２絶縁膜と、を有し、
   複数の前記ダミー電極及び複数の前記信号線接続配線は前記信号線と同層に設けられ、
   前記第１基板に垂直な方向において、前記第１基板、前記第１絶縁膜、前記第２絶縁膜、前記ダミー電極、前記スペーサ、前記第２基板の順に積層される
   請求項１から請求項６のいずれか１項に記載の表示装置。
9. 複数の前記信号線接続配線と前記第１基板の端部との間に設けられ、基準電位が供給されるガード配線を有し、
   複数の前記スペーサは、前記ガード配線とも重なって設けられる
   請求項１から請求項８のいずれか１項に記載の表示装置。
10. 前記ガード配線は、複数の細線を有し、
    複数の細線は、前記第２方向に配列されるとともに互いに電気的に接続され、
    複数の前記スペーサの前記第２方向における配置ピッチは、複数の前記細線の前記第２方向における配置ピッチの整数倍である
    請求項９に記載の表示装置。
11. 前記第１方向において、前記ダミー電極は、前記ガード配線と前記信号線接続配線との間に設けられ、
    前記第１方向に配列された複数の前記スペーサは、前記ダミー電極、前記ガード配線及び前記信号線接続配線と重なって配置される
    請求項９又は請求項１０に記載の表示装置。

Images