JP2020150074A - 絶縁回路基板の製造方法及びセラミックス板 - Google Patents
絶縁回路基板の製造方法及びセラミックス板 Download PDFInfo
- Publication number
- JP2020150074A JP2020150074A JP2019044880A JP2019044880A JP2020150074A JP 2020150074 A JP2020150074 A JP 2020150074A JP 2019044880 A JP2019044880 A JP 2019044880A JP 2019044880 A JP2019044880 A JP 2019044880A JP 2020150074 A JP2020150074 A JP 2020150074A
- Authority
- JP
- Japan
- Prior art keywords
- region
- corner
- scribe line
- ceramic
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P40/00—Technologies relating to the processing of minerals
- Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
- Y02P40/57—Improving the yield, e-g- reduction of reject rates
Abstract
Description
図1は、本実施形態の絶縁回路基板1の断面を示す断面図であり、図4(c)は、絶縁回路基板1の平面図である。
絶縁回路基板1は、図4(c)に示すように、平面視で縦寸法50mm及び横寸法40mmの矩形状に形成されている。このような絶縁回路基板1は、図1に示すように、セラミックス基板2と、セラミックス基板2の両面に形成された回路層3,4とを備えている。これらセラミックス基板2と回路層3,4とは、例えば、ろう材を用いて接合されている。
次に、以上のように構成される絶縁回路基板1の製造方法について説明する。この製造方法では、複数個取り可能な大きさのセラミックス板20の一方の面に第1スクライブライン21、第2スクライブライン22及び第3スクライブライン23を形成した後、回路層3,4を形成し、第1スクライブライン21に沿ってセラミックス板20を分割してセラミックス片20Aとし、セラミックス片20Aの角部を分割冶具5により挟持して分割することにより、絶縁回路基板1が製造される(図3及び図4参照)。すなわち、絶縁回路基板1の製造方法は、図2に示すように、各スクライブライン21,22,23を形成するスクライブライン形成工程と、回路層3,4を形成する回路層形成工程と、第1スクライブライン21に沿ってセラミックス板20を個片化する個片化工程と、個片化工程により分割されたセラミックス片20Aを第2スクライブラインに沿って分割して絶縁回路基板1を製造する分割工程と、を備える。以下、各工程のそれぞれについて、工程順に説明する。
まず、図3(a)に示すように、複数の矩形板状のセラミックス片20Aを複数(例えば、6個)形成可能な大きさのセラミックス板20(縦177mm×横138mm、厚さ1.0mm)の一方の面(回路層4が形成される側の面)に、各セラミックス片20Aを分割するための第1スクライブライン21と、第1スクライブライン21に囲まれた第1領域Ar1内にセラミックス基板2を形成するための第2領域Ar2を区画し、第1スクライブライン21と間隔を開けて配置される第2スクライブライン22と、各第1領域Ar1の各角部と該角部に対応する第2領域Ar2の角部との間に配置される第3スクライブライン23とを形成する。
なお、スクライブライン形成工程では、例えばCO2レーザ、YAGレーザ、YVO4レーザ、YLFレーザ等を使用して各スクライブライン21〜23の加工を行うことができる。また、上記各レーザを用いてスクライブライン21〜23を形成する際には、その深さを予め設定することにより、後述する深さのスクライブライン21〜23が形成される。
第1スクライブライン21は、図3に示す例では、縦方向に1本、横方向に2本所定の間隔を開けて形成される。具体的には、縦方向に延びる第1スクライブライン21は、セラミックス板20の横方向の中心に配置される。また、横方向に延びる2本のスクライブライン21は、セラミックス板20を縦方向に三分割する位置に形成される。これにより、セラミックス板20は、第1スクライブライン21により区画された59mm×69mmの第1領域Ar1が6つ形成される。
なお、図3の例では、第1スクライブライン21は縦方向に1本、横方向に2本形成されることとしたが、これに限らず、実際にはこの例より大きなセラミックス板が用いられ、縦方向及び横方向に複数の第1スクライブラインが形成される。
第2スクライブライン22は、図3に示す例では、6つの第1領域Ar1内にそれぞれに略矩形状に形成され、各角部が円弧状に形成されている。この第2スクライブライン22は、分割された際にセラミックス基板2となる第2領域Ar2を区画する溝部であり、平面視で50mm×60mmの略矩形状とされる。このような第2スクライブライン22は、図5に示すように、第2スクライブライン22の各角部を構成する円弧状の角部溝221と、隣り合う角部溝221間を接続して第2スクライブライン22の各辺を構成する直線状溝222と、により構成されている。この角部溝221の曲率半径R1は、0.2mm以上1.00mm以下に設定され、直線状溝222により構成される各辺は、第1スクライブライン21と平行とされている。
第3スクライブライン23は、図3に示す例では、6つの第1領域Ar1内に4つずつ形成されている。この第3スクライブライン23は、図3及び図5に示すように、第1領域Ar1の各角部と該角部に対応する第2領域Ar2の角部(角部溝221)との間に配置され、その深さ寸法は、直線領域22Bの深さの0.5倍以上1.0倍以下とされ、セラミックス板20の板厚が1.0mmの場合、第3スクライブライン23の深さは、0.5mm以上1.0mm以下とされる。また、この第3スクライブライン23の第1スクライブライン21に対する角度θ1は、42°〜48°であることが好ましく、本実施形態では45°に設定されている。
なお、本実施形態では、第3スクライブライン23の外側端部と第1スクライブライン21の角部との間に隙間を形成することとしたが、これに限らず、第3スクライブライン23の外側端部と第1スクライブライン21の角部とは、つながっていてもよい。
また、直線状溝222の角部領域22Aの範囲が、直線状溝222の両端からそれぞれ5%未満であると、角部領域22Aの範囲が小さすぎて、クラックが各辺に沿って進展しないでそれるおそれがあり、15%を超えると、取り扱い時に割れが発生する可能性がある。
次に、各スクライブライン21〜23が形成されたセラミックス板20の第2領域Ar2のそれぞれの面に回路層3,4を形成する。この回路層形成工程では、セラミックス板20を洗浄液等により洗浄した後、回路層3,4となる金属板(図示省略)をろう材を介して接合した後、これらの積層体をカーボン板により挟持し、積層方向に荷重をかけながら真空中で加熱することにより、セラミックス板20と金属板を接合する。そして、上記金属板を公知の手法によりエッチングすることにより、平面視で略矩形状の回路層3,4が第2領域Ar2に形成される。これにより、図3(b)に示すように、セラミックス板20には、第2スクライブライン22により区画された各第2領域Ar2に回路層3,4が設けられる。そして、図示は省略するが、必要に応じて、回路層3,4が形成されたセラミックス板20に金メッキ、銀メッキ、ニッケルメッキ等のメッキ処理を施す。
次に、回路層形成工程後、回路層3,4が形成されたセラミックス板20を第1スクライブライン21に沿って個片化して、図3(c)に示す回路層3,4が形成されたセラミックス片20Aとする。本実施形態では、セラミックス板20を第1スクライブライン21に沿って分割することにより、6つのセラミックス片20Aが形成される。
なお、実際の分割工程においては、セラミックス板20に多数の第1スクライブライン21が形成され、セラミックス片20Aとなる全ての第1領域Ar2は、第1スクライブライン21に囲まれている。このため、セラミックス板20に形成された第1スクライブライン21のうち、最も外縁に形成された第1スクライブライン21より外側に位置する領域については、分割後破棄される。
次に、個片化工程後、セラミックス片20Aの第2領域Ar2の角部及び第3スクライブライン23を分割冶具5により挟持して第2スクライブライン22に沿って分割することにより、絶縁回路基板1を形成する。
分割冶具5は、図4(a)及び図4(b)に示すように、セラミックス片20Aの第2スクライブライン22が形成された面とは反対側の面に配置される矩形板状の第1押圧部51と、セラミックス片20Aの第2スクライブライン22が形成された面に配置される矩形板状の第2押圧部52と、を備えている。第1押圧部51は、セラミックス片20Aよりも大きい矩形板状に形成され、矩形板状の本体部510と、本体部510のセラミックス片20Aが配置される側の面から突出する4つの突出部511と、を備えている。これら本体部510及び突出部511は、ロックウェル硬度Mスケールにて70以上の合成樹脂により構成され、一体成型されている。また、突出部511は、セラミックス片20Aを押圧する際に、第2スクライブライン22における角部領域22A及び第3スクライブライン23に対向する位置に形成され、これらを押圧する機能を有する。
これにより、図1及び図4(c)に示すセラミックス基板2の角部が円弧状に形成された絶縁回路基板1が形成される。
上記実施形態では、メッキ処理後にセラミックス板20を個片化することとしたが、これに限らず、個片化した後、各セラミックス片20Aにメッキ処理を施すこととしてもよい。また、メッキ処理はしなくてもよい。
スクライブラインの深さの測定は、レーザ顕微鏡(キーエンス社製VK−X1000)を用いて実行した。この際、第2スクライブラインにおいては、直線状溝の直線領域、角部領域、及び角部溝のそれぞれ任意の3箇所の溝深さを測定し、その平均値を直線状溝の直線領域の溝深さ、角部領域の溝深さ及び角部溝の溝深さとした。また、第3スクライブラインにおいては、任意の3箇所の溝深さを測定し、その平均値を第3スクライブラインの溝深さとした。
分割性の評価は、手動プレス(株式会社MATEX製H−1)を用いて、無理なく作業できる荷重:約20kgfで分割可能か否かを判定した。この際、手動プレスには、第2スクライブラインが形成された面を下側として配置し、スクライブラインが形成されていない面を押圧する部位(第1押圧部)及びスクライブラインが形成された面を押圧する部位(第2押圧部)のそれぞれに表2に示す素材を配置して実行した。この手動プレスによる分割は、6つのセラミックス片のうち、任意に選択した3つのセラミックス片のそれぞれに対して実行し、全てのセラミックス片が分割できた場合を良好「A」と評価し、3つのセラミックス片のうち、1つ又は2つのセラミックス片が分割できた場合を可「B」と評価し、全てのセラミックス片が分割できなかった場合を不可「C」と評価した。結果を表2に示す。
寸法精度の評価は、手動プレスにより分割された3枚の絶縁回路基板のセラミックス基板を目視にて確認した。この際、3つの絶縁回路基板の縦寸法(50mm)及び横寸法(60mm)の全てが公差±0.2mmである場合を良好「A」と評価し、3つの絶縁回路基板のうち、1つ又は2つが公差±0.2mmである場合を可「B」と評価し、全ての絶縁回路基板の公差が±0.2mmでない場合を不可「C」と評価した。結果を表2に示す。
さらに、比較例3では、第1押圧部がロックウェル硬度Mスケールにて70未満の合成樹脂により構成されていたため、分割性の評価及び寸法精度の評価のいずれもが不可「C」であった。
2 セラミックス基板
20 セラミックス板
20A セラミックス片
21 第1スクライブライン
22 第2スクライブライン
22A 角部領域
22B 直線領域
221 角部溝
222 直線状溝
23 第3スクライブライン
3,4 回路層
5 分割冶具
51 第1押圧部
510 本体部
511 突出部
52 第2押圧部
520 本体部
521 突出部
Claims (3)
- 複数の矩形板状のセラミックス片を複数形成可能な大きさのセラミックス板の一方の面に、各セラミックス片を分割するための第1スクライブラインと、前記第1スクライブラインに囲まれた第1領域内にセラミックス基板を形成するための第2領域を区画し、前記第1スクライブラインと間隔を開けて配置される第2スクライブラインと、前記各第1領域の各角部と該角部に対応する前記第2領域の角部との間に配置される第3スクライブラインと、を形成するスクライブライン形成工程と、
前記セラミックス板の少なくとも一方の面における前記第2領域に回路層を形成する回路層形成工程と、
前記回路層形成工程後における前記セラミックス板を前記第1スクライブラインに沿って個片化して前記回路層が形成された前記セラミックス片とする個片化工程と、
前記個片化工程後、前記セラミックス片の前記第2領域の角部及び前記第3スクライブラインを分割冶具により挟持して前記第2スクライブラインに沿って分割する分割工程と、を備え、
前記分割冶具は、前記第2スクライブラインが形成された面とは反対側の面に配置される第1押圧部と、前記第2スクライブラインが形成された面に配置される第2押圧部と、を備え、前記第1押圧部は、ロックウェル硬度Mスケールにて70以上の合成樹脂により構成され、前記第2押圧部は、ショアA硬度50以下のゴム材料により構成され、
前記スクライブライン形成工程では、前記第2スクライブラインの各角部を円弧状の角部溝により形成するとともに、隣り合う前記角部溝間を接続して前記第2スクライブラインの各辺を構成する直線状溝を前記第1スクライブラインと平行に形成し、かつ、前記各角部溝と、前記各直線状溝の長さを100%とした場合における前記各直線状溝の両端からそれぞれの当該直線状溝の長さの5%以上15%以下の範囲と、を角部領域とし、それ以外を直線領域としたときに、前記角部領域の深さを前記直線領域の深さよりも大きくすることを特徴とする絶縁回路基板の製造方法。 - 前記スクライブライン形成工程では、前記直線領域の深さを前記セラミックス板の板厚の0.2倍以上0.4倍以下とし、前記角部領域の深さを前記直線領域の深さの1.2倍以上の深さとし、前記第3スクライブラインの深さを前記直線領域の深さの0.5倍以上1.0倍以下とし、かつ、前記角部溝の曲率半径を0.2mm以上1.0mm以下とすることを特徴とする請求項1に記載の絶縁回路基板の製造方法。
- 複数の矩形板状のセラミックス片を複数形成可能な大きさのセラミックス板の一方の面に、各セラミックス片を分割するための第1スクライブラインと、前記第1スクライブラインに囲まれた第1領域内にセラミックス基板を形成するための第2領域を区画し、前記第1スクライブラインと間隔を開けて配置される第2スクライブラインと、前記第1領域の各角部と該角部に対応する前記第2領域の角部との間に配置される第3スクライブラインと、を備え、
前記第2スクライブラインは、該第2スクライブラインの各角部を構成する円弧状の角部溝と、隣り合う前記角部溝間を接続して前記第2スクライブラインの各辺を構成する直線状溝と、を有するとともに、前記第2スクライブラインの前記各辺は、前記第1スクライブラインと平行であり、かつ、前記各角部溝と前記各直線状溝の長さを100%とした場合における前記各直線状溝の両端からそれぞれの当該直線状溝の長さの5%以上15%以下の範囲とを角部領域とし、それ以外を直線領域としたときに、前記角部領域の深さは、前記直線領域の深さよりも大きいことを特徴とするセラミックス板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019044880A JP7135947B2 (ja) | 2019-03-12 | 2019-03-12 | 絶縁回路基板の製造方法及びセラミックス板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019044880A JP7135947B2 (ja) | 2019-03-12 | 2019-03-12 | 絶縁回路基板の製造方法及びセラミックス板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020150074A true JP2020150074A (ja) | 2020-09-17 |
JP7135947B2 JP7135947B2 (ja) | 2022-09-13 |
Family
ID=72429852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019044880A Active JP7135947B2 (ja) | 2019-03-12 | 2019-03-12 | 絶縁回路基板の製造方法及びセラミックス板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7135947B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06318768A (ja) * | 1994-04-11 | 1994-11-15 | Hokuriku Electric Ind Co Ltd | セラミック基板及びチップ部品の絶縁基板 |
JP2011009400A (ja) * | 2009-06-25 | 2011-01-13 | Kyocera Corp | 多数個取り配線基板および配線基板ならびに電子装置 |
JP2011018783A (ja) * | 2009-07-09 | 2011-01-27 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6318768B2 (ja) | 2014-03-27 | 2018-05-09 | 三菱自動車工業株式会社 | ガラス位置決め装置及びガラス取付装置 |
-
2019
- 2019-03-12 JP JP2019044880A patent/JP7135947B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06318768A (ja) * | 1994-04-11 | 1994-11-15 | Hokuriku Electric Ind Co Ltd | セラミック基板及びチップ部品の絶縁基板 |
JP2011009400A (ja) * | 2009-06-25 | 2011-01-13 | Kyocera Corp | 多数個取り配線基板および配線基板ならびに電子装置 |
JP2011018783A (ja) * | 2009-07-09 | 2011-01-27 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7135947B2 (ja) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI495403B (zh) | 配線基板、多片式配線基板、及其製造方法 | |
WO2012046640A1 (ja) | 多数個取り配線基板およびその製造方法 | |
JP7478899B2 (ja) | 金属セラミック基板の製造方法 | |
US20220161366A1 (en) | Method of manufacturing nitride ceramic substrate and nitride ceramic base material | |
CN112643862B (zh) | 陶瓷生坯片修整方法、加工方法、及修整辅助装置 | |
CN112589976B (zh) | 一种陶瓷封装基座用陶瓷片生产方法 | |
JP2009231331A (ja) | 積層体の製造方法 | |
JP2020150074A (ja) | 絶縁回路基板の製造方法及びセラミックス板 | |
JP4788410B2 (ja) | セラミック積層基板の製造方法 | |
JP2016219691A (ja) | 積層セラミック電子部品の製造方法 | |
JP6653487B2 (ja) | 薄帯積層材の打抜方法および打抜装置 | |
WO2012144114A1 (ja) | 配線基板、多数個取り配線基板、およびその製造方法 | |
JP2015034111A (ja) | 積層セラミックス基板の分断方法 | |
TWI663897B (zh) | 電路基板用金屬板、電路基板、功率模組、金屬板成形品、及電路基板之製造方法 | |
TW201933552A (zh) | 功率模組用基板的製造方法及陶瓷-銅接合體 | |
JP5485127B2 (ja) | セラミックス回路基板の製造方法 | |
JP6040705B2 (ja) | 積層セラミックス基板の分断方法 | |
CN111919517A (zh) | 陶瓷-金属接合体及其制造方法、多连片陶瓷-金属接合体及其制造方法 | |
JP4795573B2 (ja) | セラミックス回路基板 | |
JP2005072210A (ja) | 積層基板の製造方法およびパッケージの製造方法ならびに積層基板およびパッケージ | |
JP2003046206A (ja) | 分割溝を有するセラミック基板及びその分割方法 | |
JP6047344B2 (ja) | 圧電素子の製造方法 | |
JP5012649B2 (ja) | 積層電子部品の製造方法 | |
JPH08155935A (ja) | スリットを設けたセラミックシートの製造方法およびそれに用いるスリット加工刃取り付けブロック | |
JP2015103612A (ja) | 電子素子収納用部材用の基板、電子素子収納用部材の製造方法、電子素子収納用パッケージ、および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210930 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7135947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |