JP2020134583A - 表示装置 - Google Patents

Abstract

【課題】表示品位の低下を抑制することができる表示装置を提供する。【解決手段】第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、第１基板と第２基板との間に位置し、ポリマーと、液晶分子とを含む液晶層ＬＣと、発光素子ＬＤと、を備え、第１基板は、半導体層ＳＣを備えたスイッチング素子ＳＷと、スイッチング素子と電気的に接続された画素電極ＰＥ１及びＰＥ２と、半導体層に隣接する第１遮光部ＬＳ１と、を備え、第１遮光部は、平面視で半導体層と発光素子との間に位置し、第１遮光部の幅は、半導体層の幅より大きい、表示装置。【選択図】図４Ａ

Description

本発明の実施形態は、表示装置に関する。

近年、入射光を散乱する散乱状態と入射光を透過する透過状態とを切り替え可能な高分子分散液晶を用いた表示装置が提案されている。一例では、アルミニウムや銀などによって形成された反射層が画素スイッチング回路部を覆っている表示装置が開示されている。

特開２０１７−１６７２１４号公報

本実施形態の目的は、表示品位の低下を抑制することが可能な表示装置を提供することにある。

本実施形態によれば、
第１基板と、第２基板と、前記第１基板と前記第２基板との間に位置し、ポリマーと、液晶分子とを含む液晶層と、発光素子と、を備え、前記第１基板は、半導体層を備えたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記半導体層に隣接する第１遮光部と、を備え、前記第１遮光部は、平面視で前記半導体層と前記発光素子との間に位置し、前記第１遮光部の幅は、前記半導体層の幅より大きい、表示装置が提供される。
本実施形態によれば、
第１基板と、第２基板と、前記第１基板と前記第２基板との間に位置し、ポリマーと、液晶分子とを含む液晶層と、発光素子と、を備え、前記第１基板は、半導体層を備えたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記半導体層に隣接する第１遮光部と、を備え、前記第１遮光部は、平面視で前記半導体層と前記発光素子との間に位置し、前記第１基板は、順に積層された、透明基板と、第１絶縁膜と、第２絶縁膜と、を備え、前記半導体層は、断面視で前記第１絶縁膜と前記第２絶縁膜との間に位置し、前記第１遮光部は、前記第１絶縁膜及び前記第２絶縁膜を貫通する貫通孔に設けられている、表示装置が提供される。

図１は、本実施形態の表示装置ＤＳＰを示す平面図である。 図２は、図１に示した第１基板ＳＵＢ１における画素ＰＸの主要部を示す平面図である。 図３は、図２に示した半導体層ＳＣの周辺を拡大した平面図である。 図４Ａは、図３に示した第１乃至第４遮光部ＬＳ１乃至ＬＳ４を含むＡ−Ｂ線に沿った表示パネルＰＮＬを示す断面図である。 図４Ｂは、図４Ａに示した第１基板の主要部を拡大した断面図である。 図５は、図３に示した走査線Ｇ２及び接続部ＤＥＡを含むＣ−Ｄ線に沿った表示パネルＰＮＬを示す断面図である。 図６は、図３に示した信号線Ｓ１を含むＥ−Ｆ線に沿った表示パネルＰＮＬを示す断面図である。 図７は、本実施形態の表示装置ＤＳＰの一構成例を示す断面図である。 図８は、シミュレーション結果を示す図である。 図９は、本実施形態の第２構成例における表示パネルＰＮＬを示す断面図である。 図１０は、本実施形態の第３構成例における表示パネルＰＮＬを示す断面図である。 図１１は、本実施形態の第４構成例における第１基板ＳＵＢ１を示す断面図である。 図１２は、本実施形態の第５構成例における第１基板ＳＵＢ１を示す断面図である。 図１３は、本実施形態の第６構成例における第１基板ＳＵＢ１を示す平面図である。 図１４は、本実施形態の第７構成例における第１基板ＳＵＢ１を示す平面図である。 図１５は、第８構成例の表示装置ＤＳＰを示す平面図である。 図１６は、第２画素ＰＸ２におけるスイッチング素子ＳＷ２及びその周辺部のレイアウトの一例を示す平面図である。 図１７は、第２画素ＰＸ２におけるスイッチング素子ＳＷ２及びその周辺部のレイアウトの他の例を示す平面図である。 図１８は、第３画素ＰＸ３におけるスイッチング素子ＳＷ３及びその周辺部のレイアウトの一例を示す平面図である。 図１９は、図１８に示すＧ−Ｈ線に沿った第１基板ＳＵＢ１を示す断面図である。 図２０は、第９構成例の表示装置ＤＳＰを示す平面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

[第１構成例]
図１は、本実施形態の表示装置ＤＳＰを示す平面図である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を「上側」（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を「下側」（あるいは、単に下）と称する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよいし、第１部材から離間していてもよい。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面に向かって見ることを平面視という。

本実施形態においては、表示装置ＤＳＰの一例として、高分子分散型液晶を適用した液晶表示装置について説明する。表示装置ＤＳＰは、表示パネルＰＮＬと、配線基板１と、ＩＣチップ２と、発光素子ＬＤと、を備えている。

表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣと、シールＳＬと、を備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、Ｘ−Ｙ平面と平行な平板状に形成されている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、平面視で、重畳している。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シールＳＬによって接着されている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持され、シールＳＬによって封止されている。図１において、液晶層ＬＣ及びシールＳＬは、異なる斜線で示している。

図１において拡大して模式的に示すように、液晶層ＬＣは、ポリマー３１と、液晶分子３２と、を含む高分子分散型液晶を備えている。一例では、ポリマー３１は、液晶性ポリマーである。ポリマー３１は、一方向に沿って延出した筋状に形成されている。例えば、ポリマー３１の延出方向Ｄ１は、第１方向Ｘに沿った方向である。液晶分子３２は、ポリマー３１の隙間に分散され、その長軸が第１方向Ｘに沿うように配向される。ポリマー３１及び液晶分子３２の各々は、光学異方性あるいは屈折率異方性を有している。ポリマー３１の電界に対する応答性は、液晶分子３２の電界に対する応答性より低い。

一例では、ポリマー３１の配向方向は、電界の有無にかかわらずほとんど変化しない。一方、液晶分子３２の配向方向は、液晶層ＬＣにしきい値以上の高い電圧が印加された状態では、電界に応じて変化する。液晶層ＬＣに電圧が印加されていない状態では、ポリマー３１及び液晶分子３２のそれぞれの光軸は互いに平行であり、液晶層ＬＣに入射した光は、液晶層ＬＣ内でほとんど散乱されることなく透過する（透明状態）。液晶層ＬＣに電圧が印加された状態では、ポリマー３１及び液晶分子３２のそれぞれの光軸は互いに交差し、液晶層ＬＣに入射した光は、液晶層ＬＣ内で散乱される（散乱状態）。

表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡと、を備えている。シールＳＬは、非表示部ＮＤＡに位置している。表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された画素ＰＸを備えている。

図１において拡大して示すように、各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと電気的に接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、第３方向Ｚにおいて共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣ（特に、液晶分子３２）を駆動している。容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。

配線基板１は、第１基板ＳＵＢ１の延出部Ｅｘに電気的に接続されている。配線基板１は、折り曲げ可能なフレキシブルプリント回路基板である。ＩＣチップ２は、配線基板１に電気的に接続されている。ＩＣチップ２は、例えば、画像表示に必要な信号を出力するディスプレイドライバなどを内蔵している。なお、ＩＣチップ２は、延出部Ｅｘに電気的に接続されていてもよい。配線基板１及びＩＣチップ２は、表示パネルＰＮＬからの信号を読み出す場合もあるが、主として表示パネルＰＮＬに信号を供給する信号源として機能する。

発光素子ＬＤは、延出部Ｅｘに重畳している。複数の発光素子ＬＤは、第１方向Ｘに沿って間隔をおいて並んでいる。これらの発光素子ＬＤは、第２基板ＳＵＢ２の端部Ｅ２１に沿って配置され、端部Ｅ２１に向けて光を出射する。

図２は、図１に示した第１基板ＳＵＢ１における画素ＰＸの主要部を示す平面図である。第１基板ＳＵＢ１は、走査線Ｇ１及びＧ２と、半導体層ＳＣと、信号線Ｓ１及びＳ２と、有機絶縁膜Ｏと、金属配線Ｍと、第１遮光部ＬＳ１と、第２遮光部ＬＳ２と、画素電極ＰＥ１及びＰＥ２と、を備えている。有機絶縁膜Ｏは一点鎖線で示し、画素電極ＰＥ１及びＰＥ２は二点鎖線で示している。

走査線Ｇ１及びＧ２は第１方向Ｘに沿って延出し、信号線Ｓ１及びＳ２は第２方向Ｙに沿って延出している。画素ＰＸに配置された画素電極ＰＥ１は、第１方向Ｘに並ぶ２本の信号線Ｓ１及びＳ２と、第２方向Ｙに並ぶ２本の走査線Ｇ１及びＧ２とで囲まれている。

スイッチング素子ＳＷの半導体層ＳＣは、走査線Ｇ２及び信号線Ｓ１の交差部の近傍に配置されている。図２に示した例において、半導体層ＳＣは、第１方向Ｘに延出している。半導体層ＳＣは、信号線Ｓ１に近接した第１端部Ｅ１と、第１端部Ｅ１の反対側の第２端部Ｅ２と、を有している。半導体層ＳＣは、幅Ｗ１を有している。幅Ｗ１は、第１方向Ｘにおいて、第１端部Ｅ１から第２端部Ｅ２までの距離に相当する。半導体層は、例えばアモルファスシリコンによって形成されるが、多結晶シリコンや酸化物半導体によって形成されてもよい。

有機絶縁膜Ｏは、パターン化されており、平面視において、格子状に形成されている。有機絶縁膜Ｏは、走査線Ｇ１及びＧ２、半導体層ＳＣ、信号線Ｓ１及びＳ２のそれぞれに重畳している。すなわち、有機絶縁膜Ｏは、第１部ＯＸと、第２部ＯＹと、を備えている。第１部ＯＸは、走査線Ｇ１及びＧ２に重畳している。第２部ＯＹと、信号線Ｓ１及びＳ２に重畳している。第１部ＯＸは、発光素子ＬＤに近接した側面Ｅ１１と、側面Ｅ１１の反対側の側面Ｅ１２と、を有している。側面Ｅ１１及び側面Ｅ１２は、ポリマー３１の延出方向Ｄ１（あるいは第１方向Ｘ）に沿って延出している。

金属配線Ｍは、有機絶縁膜Ｏに配置され、平面視において、格子状に形成されている。金属配線Ｍは、走査線Ｇ１及びＧ２、半導体層ＳＣ、信号線Ｓ１及びＳ２のそれぞれに重畳している。すなわち、金属配線Ｍは、第１配線部ＭＸと、第２配線部ＭＹと、を備えている。第１配線部ＭＸは、走査線Ｇ１及びＧ２、及び、第１部ＯＸに重畳している。第２配線部ＭＹは、信号線Ｓ１及びＳ２、及び、第２部ＯＹに重畳している。

第１遮光部ＬＳ１は、第２方向Ｙに沿って半導体層ＳＣと発光素子ＬＤとの間に位置し、半導体層ＳＣに隣接している。第１遮光部ＬＳ１は、平面視において、信号線Ｓ１及びＳ２、金属配線Ｍ、及び、有機絶縁膜Ｏから離間し、島状に形成されている。第１遮光部ＬＳ１は、第１方向Ｘに沿って延出している。第１遮光部ＬＳ１は、信号線Ｓ１に近接した第３端部Ｅ３と、第３端部Ｅ３の反対側の第４端部Ｅ４と、を有している。第１遮光部ＬＳ１は、幅Ｗ２を有している。幅Ｗ２は、第１方向Ｘにおいて、第３端部Ｅ３から第４端部Ｅ４までの距離に相当する。幅Ｗ２は、半導体層ＳＣの幅Ｗ１より大きい。また、第１方向Ｘにおいて、第１端部Ｅ１は第３端部Ｅ３より信号線Ｓ１から離間し、第２端部Ｅ２は第４端部Ｅ４より信号線Ｓ１に近接している。すなわち、半導体層ＳＣは、その第１端部Ｅ１及び第２端部Ｅ２が第１方向Ｘにおいて第３端部Ｅ３と第４端部Ｅ４との間に位置するように設けられている。
第１遮光部ＬＳ１は、金属配線Ｍと同層に配置されている。なお本明細書で、「同層」に配置された第１部材及び第２部材とは、同じ材料及び同じ工程で形成されたものをいう。

第２遮光部ＬＳ２は、第２方向Ｙに沿って、半導体層ＳＣと第１遮光部ＬＳ１との間に位置し、第１部ＯＸの側面Ｅ１１に重畳している。図２に示した例では、第２遮光部ＬＳ２は、金属配線Ｍの第１配線部ＭＸと一体的に形成されている。換言すると、第１配線部ＭＸは、その一部が半導体層ＳＣから離間する側に延出し（あるいは発光素子ＬＤに向かって延出し）、側面Ｅ１１に重畳する第２遮光部ＬＳ２を形成している。

スペーサＳＰは、半導体層ＳＣに重畳する位置に設けられている。スペーサＳＰは、図１に示した第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に所定のセルギャップを形成している。

画素電極ＰＥ１及びＰＥ２は、第２方向Ｙに並んでいる。図２に示した例では、画素電極ＰＥ１は半導体層ＳＣに重畳し、画素電極ＰＥ２は第１遮光部ＬＳ１に重畳している。

図３は、図２に示した半導体層ＳＣの周辺を拡大した平面図である。第３遮光部ＬＳ３、及び、スイッチング素子ＳＷのゲート電極ＧＥは、走査線Ｇ２と一体的に形成されている。半導体層ＳＣは、ゲート電極ＧＥに重畳している。第３遮光部ＬＳ３は、ゲート電極ＧＥの反対側において、第１遮光部ＬＳ１に向かって延出している。第１遮光部ＬＳ１及び第２遮光部ＬＳ２は、それぞれ第３遮光部ＬＳ３に重畳している。第３遮光部ＬＳ３は、第１遮光部ＬＳ１と第２遮光部ＬＳ２との間で途切れることなく連続的に形成されている。第４遮光部ＬＳ４は、第１乃至第３遮光部ＬＳ１乃至ＬＳ３に重畳している。これらの第１乃至第４遮光部ＬＳ１乃至ＬＳ４の断面構造については後に詳述する。

遮光層ＧＳ１及びＧＳ２は、それぞれ第２方向Ｙに延出している。走査線Ｇ２は、遮光層ＧＳ１及びＧＳ２の間に位置し、遮光層ＧＳ１及びＧＳ２から離間している。遮光層ＧＳ１及びＧＳ２は、それぞれ島状に形成されている。

信号線Ｓ１は、走査線Ｇ２と交差し、遮光層ＧＳ１及びＧＳ２に重畳している。スイッチング素子ＳＷの２つのソース電極ＳＥは、信号線Ｓ１と一体的に形成されている。ソース電極ＳＥは、それぞれ第１方向Ｘに延出し、半導体層ＳＣに重畳している。２つのソース電極ＳＥと信号線Ｓ１とを接続する接続部ＳＪは、遮光層ＧＳ１に重畳している。

スイッチング素子ＳＷのドレイン電極ＤＥは、２つのソース電極ＳＥの間に位置し、半導体層ＳＣに重畳している。ドレイン電極ＤＥは、図２に示した画素電極ＰＥ１と電気的に接続される接続部ＤＥＡを有している。接続部ＤＥＡは、遮光層ＧＩに重畳している。
金属配線Ｍは、ソース電極ＳＥに重畳するとともに、接続部ＤＥＡを除いたドレイン電極ＤＥに重畳している。

図４Ａは、図３に示した第１乃至第４遮光部ＬＳ１乃至ＬＳ４を含むＡ−Ｂ線に沿った表示パネルＰＮＬを示す断面図である。第１基板ＳＵＢ１は、さらに、透明基板１０と、絶縁膜１１乃至１３と、容量電極Ｃと、配向膜ＡＬ１と、を備えている。本実施形態において、絶縁膜１１は透明基板１０の上に位置する第１絶縁膜に相当し、絶縁膜１２は絶縁膜１１の上に位置する第２絶縁膜に相当し、有機絶縁膜Ｏは絶縁膜１２の上に位置する第３絶縁膜に相当する。

走査線Ｇ２と一体のゲート電極ＧＥ及び第３遮光部ＬＳ３は、透明基板１０と絶縁膜１１との間に位置している。図４Ａに示した例では、ゲート電極ＧＥ及び第３遮光部ＬＳ３は、透明基板１０に接しているが、ゲート電極ＧＥ及び第３遮光部ＬＳ３と、透明基板１０との間に、他の絶縁膜が介在していてもよい。

半導体層ＳＣは、ゲート電極ＧＥの直上において、絶縁膜１１と絶縁膜１２との間に位置している。半導体層ＳＣの下面ＳＣＡは、絶縁膜１１に接している。信号線Ｓ１と一体の２つのソース電極ＳＥは、半導体層ＳＣの上面ＳＣＢに接し、それらの一部が絶縁膜１１の上に位置している。ドレイン電極ＤＥは、半導体層ＳＣの上面ＳＣＢに接している。絶縁膜１２は、ソース電極ＳＥ及びドレイン電極ＤＥを覆い、半導体層ＳＣの上面ＳＣＢに接している。

第４遮光部ＬＳ４は、絶縁膜１１を第３遮光部ＬＳ３まで貫通する貫通孔ＣＨ１に設けられ、第３遮光部ＬＳ３に接している。第４遮光部ＬＳ４は、信号線Ｓ１、ソース電極ＳＥ、及び、ドレイン電極ＤＥのいずれからも離間している。
第１遮光部ＬＳ１は、絶縁膜１２を第４遮光部ＬＳ４まで貫通する貫通孔ＣＨ２に設けられ、第４遮光部ＬＳ４に接している。貫通孔ＣＨ２は、貫通孔ＣＨ１に重畳するように設けられている。このため、第１遮光部ＬＳ１は、貫通孔ＣＨ１及びＣＨ２に重畳するように設けられている。また、貫通孔ＣＨ１及びＣＨ２が重畳する領域において、第３遮光部ＬＳ３、第４遮光部ＬＳ４、及び、第１遮光部ＬＳ１は、この順に第３方向Ｚに沿って重畳している。つまり、第１遮光部ＬＳ１は、走査線Ｇ２と一体の第３遮光部ＬＳ３と、第４遮光部ＬＳ４を介して電気的に接続されている。このため、第１遮光部ＬＳ１の電位は、走査線Ｇ２と同電位である。
第４遮光部ＬＳ４は、信号線Ｓ１、ソース電極ＳＥ、及び、ドレイン電極ＤＥと同層に配置される。

有機絶縁膜Ｏの第１部ＯＸは、スイッチング素子ＳＷの上に重畳している。第１部ＯＸの側面Ｅ１１は、第２方向Ｙに沿って貫通孔ＣＨ１と半導体層ＳＣとの間に位置している。金属配線Ｍの第１配線部ＭＸは、第１部ＯＸの上に重畳している。第２遮光部ＬＳ２は、側面Ｅ１１を覆い、絶縁膜１２に接している。

容量電極Ｃは、第１配線部ＭＸを直接覆って、第１配線部ＭＸと電気的に接続されている。また、容量電極Ｃは、第２遮光部ＬＳ２を直接覆って、第２遮光部ＬＳ２と電気的に接続されている。このため、第２遮光部ＬＳ２の電位は、容量電極と同電位である。また、容量電極Ｃは、第１部ＯＸの側面Ｅ１２を覆っている。また、容量電極Ｃは、有機絶縁膜Ｏに重畳しない領域において、絶縁膜１２に接している。第１遮光部ＬＳ１は、容量電極Ｃの開口部ＣＢに設けられている。このため、第１遮光部ＬＳ１は、容量電極Ｃとは電気的に絶縁されている。また、第１遮光部ＬＳ１及び第２遮光部ＬＳ２は、互いに電気的に絶縁されている。

絶縁膜１３は、容量電極Ｃ及び第１遮光部ＬＳ１を覆っている。絶縁膜１３は、開口部ＣＢにおいて、容量電極Ｃと第１遮光部ＬＳ１との間で、絶縁膜１２と接している。画素電極ＰＥ１及びＰＥ２は、絶縁膜１３の上に位置している。画素電極ＰＥ１及びＰＥ２は、第３方向Ｚにおいて、それぞれ絶縁膜１３を介して容量電極Ｃに対向し、画素ＰＸにおいて画素表示に必要な蓄積容量を形成する。配向膜ＡＬ１は、絶縁膜１３、画素電極ＰＥ１及びＰＥ２を覆っている。配向膜ＡＬ１は、画素電極ＰＥ１と画素電極ＰＥ２との間において、絶縁膜１３に接している。

第２基板ＳＵＢ２は、透明基板２０と、遮光層ＢＭと、共通電極ＣＥと、配向膜ＡＬ２とを備えている。遮光層ＢＭは、走査線Ｇ２、スイッチング素子ＳＷ、第１遮光部ＬＳ１及び第２遮光部ＬＳ２のそれぞれの直上に位置している。共通電極ＣＥは、遮光層ＢＭと配向膜ＡＬ２との間に位置している。共通電極ＣＥの電位は、容量電極Ｃと同電位である。
液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置し、配向膜ＡＬ１及びＡＬ２のそれぞれに接している。

透明基板１０及び２０は、ガラス基板やプラスチック基板などの絶縁基板である。絶縁膜１１乃至１３は、例えばシリコン窒化物やシリコン酸化物などの透明な無機絶縁材料によって形成されている。有機絶縁膜Ｏは、例えばアクリル樹脂などの透明な有機絶縁材料によって形成されている。
走査線Ｇ、信号線Ｓ、及び、金属配線Ｍは、モリブデン、アルミニウム、タングステン、チタン、銀などの不透明な金属材料によって形成されている。第１遮光部ＬＳ１及び第２遮光部ＬＳ２は、金属配線Ｍと同一材料によって形成されている。第３遮光部ＬＳ３は、走査線Ｇと同一材料によって形成されている。第４遮光部ＬＳ４は、信号線Ｓと同一材料によって形成されている。

容量電極Ｃ、画素電極ＰＥ、及び、共通電極ＣＥは、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極である。遮光層ＢＭは、絶縁層であってもよいし、共通電極ＣＥよりも低抵抗な導電層であってもよい。遮光層ＢＭが導電層である場合には、共通電極ＣＥが遮光層ＢＭと電気的に接続されることにより、共通電極ＣＥが低抵抗化される。
配向膜ＡＬ１及びＡＬ２は、Ｘ−Ｙ平面に略平行な配向規制力を有する水平配向膜である。一例では、配向膜ＡＬ１及びＡＬ２は、第１方向Ｘに沿って配向処理されている。なお、配向処理とは、ラビング処理であってもよいし、光配向処理であってもよい。

ここで、図７を参照しながら、本実施形態の表示装置ＤＳＰの一構成例を示す断面図について説明する。なお、表示パネルＰＮＬについては、主要部のみを図示している。
発光素子ＬＤは、第２方向Ｙにおいて、透明基板２０の側面２０Ｃに対向している。側面２０Ｃは、図１に示した第２基板ＳＵＢ２の端部Ｅ２１に相当する。発光素子ＬＤは、配線基板Ｆに電気的に接続されている。発光素子ＬＤは、例えば、発光ダイオードであり、詳述しないが、赤発光部、緑発光部、及び、青発光部を備えている。なお、発光素子ＬＤと、側面２０Ｃとの間に、透明な導光体が配置されてもよい。

次に、図７を参照しながら、発光素子ＬＤから出射される光Ｌ１について説明する。
発光素子ＬＤは、側面２０Ｃに向けて光Ｌ１を出射する。発光素子ＬＤから出射された光Ｌ１は、第２方向Ｙを示す矢印の向きに沿って進行し、側面２０Ｃから透明基板２０に入射する。透明基板２０に入射した光Ｌ１は、繰り返し反射されながら、表示パネルＰＮＬの内部を進行する。
電圧が印加されていない液晶層ＬＣに入射した光Ｌ１は、ほとんど散乱されることなく液晶層ＬＣを透過する。また、電圧が印加された液晶層ＬＣに入射した光Ｌ１は、液晶層ＬＣで散乱される。表示装置ＤＳＰは、第１基板ＳＵＢ１側から観察可能であるとともに、第２基板ＳＵＢ２側からも観察可能である。また、表示装置ＤＳＰは、第１基板ＳＵＢ１側から観察した場合であっても、第２基板ＳＵＢ２側から観察した場合であっても、表示装置ＤＳＰを介して、表示装置ＤＳＰの背景を観察可能である。

ここで、発光素子ＬＤから出射される光のうち、スイッチング素子ＳＷに向かう光Ｌ２について検討する。表示パネルＰＮＬの内部を進行する光のうち、スイッチング素子ＳＷに向かう光Ｌ２が半導体層ＳＣに入射すると、半導体層ＳＣにおいて光励起によるキャリアが発生し、スイッチング素子ＳＷにおけるリーク電流が増加する。リーク電流が増加すると、画素ＰＸに保持されていた電位が大きく変化し、表示品位の低下を招くおそれがある。

本実施形態によれば、図４Ｂに示すように、スイッチング素子ＳＷに向かう光のうち、透明基板１０を伝播する光Ｌ２１は、第３遮光部ＬＳ３、走査線Ｇ２、及び、ゲート電極ＧＥによって遮光される。絶縁膜１１を伝播する光Ｌ２２は、第３遮光部ＬＳ３及び第４遮光部ＬＳ４によって遮光される。絶縁膜１２を伝播する光Ｌ２３は、第１遮光部ＬＳ１及び第４遮光部ＬＳ４によって遮光される。有機絶縁膜Ｏの第１部ＯＸに向かう光Ｌ２４は、第２遮光部ＬＳ２によって遮光される。したがって、半導体層ＳＣの下面ＳＣＡ及び上面ＳＣＢに光Ｌ２が到達しにくくなる。
また、図２に示すように、半導体層ＳＣが第１遮光部ＬＳ１の第３端部Ｅ３と第４端部Ｅ４との間に位置するように設けられているため、第２方向Ｙに沿って直進する光Ｌ２５のみならず、平面視で第２方向Ｙに対して傾いた方向に進行する光Ｌ２６及びＬ２７も遮光される。
これにより、半導体層ＳＣにおけるリーク電流の発生を抑制することができ、画素ＰＸの電位の変化に起因した輝度の低下等の表示品位の低下を抑制することができる。

また、第１乃至第４遮光部ＬＳ１乃至ＬＳ４は、黒色樹脂によって形成された遮光層と比較して、高い反射率を有する材料によって形成可能である。このような高反射率の材料によって形成された第１乃至第４遮光部ＬＳ１乃至ＬＳ４によれば、表示パネルを進行する光の吸収を抑制することができ、発光素子ＬＤからの光の利用効率の低下を抑制することができる。

また、たとえ第１乃至第４遮光部ＬＳ１乃至ＬＳ４において不所望な散乱が生じたとしても、第２基板ＳＵＢ２の遮光層ＢＭによって散乱光が遮光される。このため、表示品位の劣化を抑制することができる。

図５は、図３に示した走査線Ｇ２及び接続部ＤＥＡを含むＣ−Ｄ線に沿った表示パネルＰＮＬを示す断面図である。
第１基板ＳＵＢ１において、遮光層ＧＩは、走査線Ｇ２と同層に配置され、透明基板１０の上に位置し、走査線Ｇ２と同一材料によって形成されている。走査線Ｇ２及び遮光層ＧＩは、絶縁膜１１によって覆われている。接続部ＤＥＡは、遮光層ＧＩの直上において、絶縁膜１１の上に位置し、絶縁膜１２によって覆われている。有機絶縁膜Ｏの第１部ＯＸは、走査線Ｇ２の直上において、絶縁膜１２の上に位置している。金属配線Ｍの第１配線部ＭＸは、走査線Ｇ２の直上において、第１部ＯＸの上に位置している。容量電極Ｃは、第１部ＯＸの側面Ｅ１１及びＥ１２を覆っている。画素電極ＰＥ１は、絶縁膜１２及び１３を貫通する貫通孔ＣＨ３、及び、容量電極Ｃの開口部ＣＡに設けられ、接続部ＤＥＡに接している。
第２基板ＳＵＢ２において、遮光層ＢＭは、第１部ＯＸ、及び、接続部ＤＥＡのそれぞれの直上に位置している。

図６は、図３に示した信号線Ｓ１を含むＥ−Ｆ線に沿った表示パネルＰＮＬを示す断面図である。
第１基板ＳＵＢ１において、遮光層ＧＳ１は、透明基板１０の上に位置し、絶縁膜１１によって覆われている。信号線Ｓ１は、遮光層ＧＳ１の直上において、絶縁膜１１の上に位置し、絶縁膜１２によって覆われている。有機絶縁膜Ｏの第２部ＯＹは、信号線Ｓ１の直上において、絶縁膜１２の上に位置している。金属配線Ｍの第２配線部ＭＹは、信号線Ｓ１の直上において、第２部ＯＹの上に位置している。容量電極Ｃは、第２配線部ＭＹに接し、第２部ＯＹの側面Ｅ１３及びＥ１４を覆っている。
第２基板ＳＵＢ２において、遮光層ＢＭは、第２部ＯＹの直上に位置している。

ここで、本実施形態の効果を検証するためのシミュレーションについて説明する。このシミュレーションでは、共通電極ＣＥの電位Ｖｃｏｍとは異なる電圧を画素電極ＰＥに印加し、散乱状態となった画素ＰＸでの輝度を算出する。算出した輝度において、立ち上がり直後の輝度をＬａとし、立ち下がり直前の輝度をＬｂとしたとき、輝度低下率を｛１−（Ｌａ／Ｌｂ）｝と定義する。
図８は、シミュレーション結果を示す図である。図８の（Ａ）は比較例の構成におけるシミュレーション結果を示し、図８の（Ｂ）は本実施形態の構成におけるシミュレーション結果を示している。比較例の表示パネルは、図４Ａに示した第１乃至第４遮光部を備えていない。本実施形態の表示パネルは、図４Ａに示した第１乃至第４遮光部を備えている。
電位Ｖｃｏｍが基準電位Ｖｒに対して正の期間Ｔ１において、比較例では輝度低下率が１．３４％であったのに対して、本実施形態では輝度低下率が０．６９％であった。電位Ｖｃｏｍが基準電位Ｖｒに対して負の期間Ｔ２において、比較例では輝度低下率が１０．7％であったのに対して、本実施形態では輝度低下率が３．８％であった。このように、本実施形態によれば、輝度の低下を抑制できることが確認された。

次に、他の構成例について説明する。
[第２構成例]
図９は、本実施形態の第２構成例における表示パネルＰＮＬを示す断面図である。図９に示す第２構成例は、図４Ａに示した第１構成例と比較して、第１遮光部ＬＳ１及び第２遮光部ＬＳ２が一体的に形成され、かつ、第３遮光部ＬＳ３が走査線Ｇ２から離間している点で相違している。また、第１遮光部ＬＳ１及び第２遮光部ＬＳ２は、金属配線Ｍと一体的に形成されている。このような第２構成例では、第１乃至第４遮光部ＬＳ１乃至ＬＳ４は、金属配線Ｍ及び容量電極Ｃと電気的に接続されている。このため、第１乃至第４遮光部ＬＳ１乃至ＬＳ４のそれぞれの電位は等しく、金属配線Ｍ及び容量電極Ｃと同電位である。
このような第２構成例においても、上記の第１構成例と同様の効果が得られる。また、第１遮光部ＬＳ１及び第２遮光部ＬＳ２の間において、液晶層ＬＣから絶縁膜１２に向かう光Ｌ２８を遮光することができる。

[第３構成例]
図１０は、本実施形態の第３構成例における表示パネルＰＮＬを示す断面図である。図１０に示す第３構成例は、図４Ａに示した第１構成例と比較して、第１遮光部ＬＳ１及び第２遮光部ＬＳ２が一体的に形成され、かつ、第２遮光部ＬＳ２が金属配線Ｍから離間している点で相違している。このような第３構成例では、第１乃至第４遮光部ＬＳ１乃至ＬＳ４は、走査線Ｇ２と電気的に接続されている。このため、第１乃至第４遮光部ＬＳ１乃至ＬＳ４のそれぞれの電位は等しく、走査線Ｇ２と同電位である。
このような第３構成例においても、上記の第２構成例と同様の効果が得られる。

[第４構成例]
図１１は、本実施形態の第４構成例における第１基板ＳＵＢ１を示す断面図である。図１１に示す第４構成例は、図４Ａに示した第１構成例と比較して、第４遮光部ＬＳ４が省略された点で相違している。第１遮光部ＬＳ１は、絶縁膜１１及び１２を第３遮光部ＬＳ３まで貫通する貫通孔ＣＨ１２に設けられ、第３遮光部ＬＳ３に接している。
このような第４構成例においても、透明基板１０を伝播する光Ｌ２１、絶縁膜１１を伝播する光Ｌ２２、及び、絶縁膜１２を伝播する光Ｌ２３は、第１遮光部ＬＳ１及び第３遮光部ＬＳ３によって遮光される。このため、上記の第１構成例と同様の効果が得られる。
なお、図９に示した第２構成例、及び、図１０に示した第３構成例のそれぞれにおいても、第４遮光部ＬＳ４を省略する第４構成例が適用可能である。

[第５構成例]
図１２は、本実施形態の第５構成例における第１基板ＳＵＢ１を示す断面図である。図１２に示す第５構成例は、図４Ａに示した第１構成例と比較して、第３遮光部ＬＳ３及び第４遮光部ＬＳ４が省略された点で相違している。第１遮光部ＬＳ１は、絶縁膜１１及び１２を透明基板１０まで貫通する貫通孔ＣＨ１２に設けられている。
このような第５構成例においても、透明基板１０を伝播する光Ｌ２１、絶縁膜１１を伝播する光Ｌ２２、及び、絶縁膜１２を伝播する光Ｌ２３は、第１遮光部ＬＳ１によって遮光される。このため、上記の第１構成例と同様の効果が得られる。
なお、図９に示した第２構成例、及び、図１０に示した第３構成例のそれぞれにおいても、第３遮光部ＬＳ３及び第４遮光部ＬＳ４を省略する第５構成例が適用可能である。

[第６構成例]
図１３は、本実施形態の第６構成例における第１基板ＳＵＢ１を示す平面図である。図１３に示す第６構成例は、図３に示した第１構成例と比較して、半導体層ＳＣが第２方向Ｙに延出している点で相違している。図１３では、走査線Ｇ２、信号線Ｓ２、スイッチング素子ＳＷ、及び、第１遮光部ＬＳ１を図示し、その他の構成の図示を省略している。第１遮光部ＬＳ１は、信号線Ｓ１、ソース電極ＳＥ、及び、ドレイン電極ＤＥから離間している。第１遮光部ＬＳ１の幅Ｗ２は、半導体層ＳＣの幅Ｗ１より大きい。また、半導体層ＳＣは、その第１端部Ｅ１及び第２端部Ｅ２が第１方向Ｘにおいて第３端部Ｅ３と第４端部Ｅ４との間に位置するように設けられている。信号線Ｓ１は、第１遮光部ＬＳ１の第３端部Ｅ３から離間するように屈曲している。なお、第１遮光部ＬＳ１に重畳する部分については、上記の構成例の如く、第３遮光部ＬＳ３及び第４遮光部ＬＳ４の少なくとも１つが配置されてもよい。また、第１遮光部ＬＳ１と半導体層ＳＣとの間に第２遮光部ＬＳ２が配置されてもよい。
このような第６構成例においても、上記の各構成例と同様に、光Ｌ２１乃至Ｌ２７を遮光することができる。

[第７構成例]
図１４は、本実施形態の第７構成例における第１基板ＳＵＢ１を示す平面図である。図１４に示す第７構成例は、図２に示した第１構成例と比較して、容量電極Ｃが電極部ＥＬ及び開口部ＯＰを備えた点で相違している。すなわち、電極部ＥＬは、斜線で示すように、画素電極ＰＥ１の周縁部に重畳している。また、開口部ＯＰは、画素電極ＰＥ１の中央部に重畳している。つまり、容量電極Ｃは、平面視において、格子状に形成されている。また、画素電極ＰＥ１と重畳する領域において、第１遮光部ＬＳ１は、開口部ＯＰに位置している。容量電極Ｃは、金属配線Ｍに重畳し、金属配線Ｍと電気的に接続されている。
このような第７構成例においても、上記の第１構成例と同様の効果が得られる。加えて、容量電極Ｃの設置面積（あるいは体積）は、容量電極Ｃが開口部ＯＰを有していない場合より小さい。このため、第１基板ＳＵＢ１を伝播する光の容量電極Ｃでの光吸収を抑制することができる。
また、電極部ＥＬの面積（あるいは、開口部ＯＰの面積）を調整することによって、画素電極ＰＥ１と容量電極Ｃとの間で最適な容量を形成することができる。例えば、スイッチング素子ＳＷの規模を縮小する要求に対して、画素電極ＰＥ１に重畳する電極部ＥＬの面積を縮小することで、最適な容量を形成することができる。

[第８構成例]
図１５、第８構成例の表示装置ＤＳＰを示す平面図である。
表示装置ＤＳＰは、表示パネルＰＮＬと、第１光源部ＬＵ１と、第２光源部ＬＵ２とを備えている。表示部ＤＡは、第１光源部ＬＵ１と第２光源部ＬＵ２との間に設けられている。図１５に示す例では、表示部ＤＡは、第１方向Ｘに延びた長方形状に形成されている。表示部ＤＡは、第１領域ＤＡ１と、第２領域ＤＡ２と、第３領域ＤＡ３とを備えている。第１領域ＤＡ１は、第２基板ＳＵＢ２の端部Ｅ２１の近傍に位置する領域であり、第１画素ＰＸ１を含んでいる。第２領域ＤＡ２は、第２基板ＳＵＢ２の端部Ｅ２２の近傍に位置する領域であり、第２画素ＰＸ２を含んでいる。第３領域ＤＡ３は、第１領域ＤＡ１と第２領域ＤＡ２との間に位置する領域であり、第３画素ＰＸ３を含んでいる。

第１光源部ＬＵ１は、第１方向Ｘに並んだ複数の発光素子ＬＤ１を備えている。これらの発光素子ＬＤ１は、端部Ｅ２１に沿って配置され、端部Ｅ２１に向けて光を出射する。第２光源部ＬＵ２は、第１方向Ｘに並んだ複数の発光素子ＬＤ２を備えている。これらの発光素子ＬＤ２は、端部Ｅ２２に沿って配置され、端部Ｅ２２に向けて光を出射する。つまり、発光素子ＬＤ１及びＬＤ２は、それぞれ表示部ＤＡの長辺に沿って設けられている。

第１画素ＰＸ１におけるスイッチング素子ＳＷは、図３に示す半導体層ＳＣを備えている。図３に示す第１遮光部ＬＳ１、第２遮光部ＬＳ２、第３遮光部ＬＳ３、及び、第４遮光部ＬＳ４は、発光素子ＬＤ１と第１画素ＰＸ１の半導体層ＳＣとの間に設けられている。
第２画素ＰＸ２及び第３画素ＰＸ３におけるそれぞれのスイッチング素子については以下に説明する。

図１６は、第２画素ＰＸ２におけるスイッチング素子ＳＷ２及びその周辺部のレイアウトの一例を示す平面図である。図１６において第２方向Ｙを示す矢印の先端を上とし、その反対を下とする場合、図１６に示すレイアウトは、図３に示すレイアウトを上下に反転したものに相当する。

図１７は、第２画素ＰＸ２におけるスイッチング素子ＳＷ２及びその周辺部のレイアウトの他の例を示す平面図である。図１７において第２方向Ｙを示す矢印の先端を上とし、その反対を下とし、第１方向Ｘを示す矢印の先端を右とし、その反対を左とする場合、図１７に示すレイアウトは、図３に示すレイアウトを上下に反転し、且つ、左右に反転させたものに相当する。

図１６及び図１７にそれぞれ示すＡ−Ｂ線に沿った表示パネルＰＮＬの断面は図４に示す通りであり、Ｃ−Ｄ線に沿った表示パネルＰＮＬの断面は図５に示す通りであり、Ｅ−Ｆ線に沿った表示パネルＰＮＬの断面は図６に示す通りである。
第１遮光部ＬＳ１、第２遮光部ＬＳ２、第３遮光部ＬＳ３、及び、第４遮光部ＬＳ４は、発光素子ＬＤ２とスイッチング素子ＳＷ２の半導体層ＳＣとの間に設けられている。
これにより、発光素子ＬＤ２からスイッチング素子ＳＷ２に向かう光が第１遮光部ＬＳ１、第２遮光部ＬＳ２、第３遮光部ＬＳ３、及び、第４遮光部ＬＳ４によって遮光される。したがって、スイッチング素子ＳＷ２においても、半導体層ＳＣにおけるリーク電流の発生を抑制することができ、第２画素ＰＸ２の電位の変化に起因した輝度の低下等の表示品位の低下を抑制することができる。

図１８は、第３画素ＰＸ３におけるスイッチング素子ＳＷ３及びその周辺部のレイアウトの一例を示す平面図である。図１８に示すスイッチング素子ＳＷ３は、図３に示す第１画素ＰＸ１におけるスイッチング素子ＳＷと比較して、第１遮光部ＬＳ１、第２遮光部ＬＳ２、第３遮光部ＬＳ３、及び、第４遮光部ＬＳ４が設けられていない点で相違している。図１８に示すＣ−Ｄ線に沿った表示パネルＰＮＬの断面は図５に示す通りであり、Ｅ−Ｆ線に沿った表示パネルＰＮＬの断面は図６に示す通りである。

図１９は、図１８に示すＧ−Ｈ線に沿った第１基板ＳＵＢ１を示す断面図である。図１９に示す第１基板ＳＵＢ１は、図４Ｂに示す第１基板ＳＵＢ１と比較して、絶縁膜１１を貫通する貫通孔ＣＨ１、及び、絶縁膜１２を貫通する貫通孔ＣＨ２のいずれも設けられていない点で相違している。
図１８及び図１９に示すように、第３画素ＰＸ３では、第１遮光部ＬＳ１、第２遮光部ＬＳ２、第３遮光部ＬＳ３、及び、第４遮光部ＬＳ４が設けられていないため、第１画素ＰＸ１及び第２画素ＰＸ２と比較して、一画素当たりの開口面積（表示に寄与する面積）を拡大することができる。

[第９構成例]
図２０、第９構成例の表示装置ＤＳＰを示す平面図である。
図２０に示す第９構成例の表示装置ＤＳＰは、図１５に示す第８構成例の表示装置ＤＳＰと比較して、表示部ＤＡが第３表示部を備えていない点で相違している。つまり、表示部ＤＡは、端部Ｅ２１の近傍に位置する第１領域ＤＡ１と、端部Ｅ２２の近傍に位置する第２領域ＤＡ２とを備え、第１領域ＤＡ１と第２領域ＤＡ２とが第２方向Ｙに隣接している。

第１領域ＤＡ１の第１画素ＰＸ１におけるスイッチング素子ＳＷは、図３に示す通りである。図３に示す第１遮光部ＬＳ１、第２遮光部ＬＳ２、第３遮光部ＬＳ３、及び、第４遮光部ＬＳ４は、発光素子ＬＤ１と第１画素ＰＸ１の半導体層ＳＣとの間に設けられている。
第２領域ＤＡ２の第２画素ＰＸ２におけるスイッチング素子ＳＷ２は、図１６または図１７に示す通りである。第１遮光部ＬＳ１、第２遮光部ＬＳ２、第３遮光部ＬＳ３、及び、第４遮光部ＬＳ４は、発光素子ＬＤ２とスイッチング素子ＳＷ２の半導体層ＳＣとの間に設けられている。
このような第９構成例においても、第８構成例と同様に、第１画素ＰＸ１のスイッチング素子ＳＷ、及び、第２画素ＰＸ２のスイッチング素子ＳＷ２において、半導体層ＳＣにおけるリーク電流の発生を抑制することができる。
以上説明したように、本実施形態によれば、表示品位の低下を抑制することができる表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

本明細書にて開示した構成から得られる表示装置の一例を以下に付記する。
（１）
第１基板と、
第２基板と、
前記第１基板と前記第２基板との間に位置し、ポリマーと、液晶分子とを含む液晶層と、
発光素子と、を備え、
前記第１基板は、半導体層を備えたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記半導体層に隣接する第１遮光部と、を備え、
前記第１遮光部は、平面視で前記半導体層と前記発光素子との間に位置し、
前記第１遮光部の幅は、前記半導体層の幅より大きい、表示装置。
（２）
前記第１基板は、信号線を備え、
前記半導体層は、前記信号線に近接した第１端部と、前記第１端部の反対側の第２端部を有し、
前記第１遮光部は、前記信号線に近接した第３端部と、前記第３端部の反対側の第４端部を有し、
前記第１端部は、前記第３端部より前記信号線から離間し、
前記第２端部は、前記第４端部より前記信号線に近接している、（１）に記載の表示装置。
（３）
前記第１基板は、透明基板と、第１絶縁膜と、第２絶縁膜と、を備え、
前記半導体層は、断面視で前記第１絶縁膜と前記第２絶縁膜との間に位置し、
前記第１遮光部は、前記第１絶縁膜及び前記第２絶縁膜を貫通する貫通孔に設けられている、（１）または（２）に記載の表示装置。
（４）
第１基板と、
第２基板と、
前記第１基板と前記第２基板との間に位置し、ポリマーと、液晶分子とを含む液晶層と、
発光素子と、を備え、
前記第１基板は、半導体層を備えたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記半導体層に隣接する第１遮光部と、を備え、
前記第１遮光部は、平面視で前記半導体層と前記発光素子との間に位置し、
前記第１基板は、順に積層された、透明基板と、第１絶縁膜と、第２絶縁膜と、を備え、
前記半導体層は、断面視で前記第１絶縁膜と前記第２絶縁膜との間に位置し、
前記第１遮光部は、前記第１絶縁膜及び前記第２絶縁膜を貫通する貫通孔に設けられている、表示装置。
（５）
前記第１基板は、前記スイッチング素子に重畳する第３絶縁膜と、第２遮光部と、を備え、
前記第３絶縁膜は、前記半導体層と前記貫通孔との間に側面を備え、
前記第２遮光部は、前記側面を覆っている、（３）または（４）に記載の表示装置。
（６）
前記第１基板は、前記透明基板と前記第１絶縁膜との間に位置する第３遮光部を備え、
前記第１遮光部は、前記貫通孔において前記第３遮光部に重畳している、（３）乃至（５）のいずれか１項に記載の表示装置。
（７）
前記第１基板は、前記透明基板と前記第１絶縁膜との間に位置する走査線を備え、
前記第３遮光部は、前記走査線と一体的に形成されている、（６）に記載の表示装置。
（８）
前記第１基板は、第４遮光部を備え、
前記第４遮光部は、前記貫通孔において、前記第１遮光部と前記第３遮光部との間に位置している、（６）または（７）に記載の表示装置。
（９）
前記第１遮光部及び前記第２遮光部は、一体的に形成されている、（５）に記載の表示装置。
（１０）
前記第１基板は、前記第３絶縁膜に重畳する金属配線を備え、
前記第１遮光部及び前記第２遮光部は、前記金属配線と一体的に形成されている、（９）に記載の表示装置。
（１１）
前記第１基板は、前記金属配線と電気的に接続された容量電極を備え、
前記容量電極は、前記画素電極の周縁部に重畳する電極部と、前記画素電極の中央部に重畳する開口部と、を備え、
前記第１遮光部は、前記開口部に位置している、（１０）に記載の表示装置。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＬＤ…発光素子
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＬＣ…液晶層
ＬＳ１…第１遮光部 ＬＳ２…第２遮光部 ＬＳ３…第３遮光部 ＬＳ４…第４遮光部
Ｇ…走査線 Ｓ…信号線 ＳＷ…スイッチング素子 ＳＣ…半導体層
ＰＥ…画素電極

Claims (11)

1. 第１基板と、
   第２基板と、
   前記第１基板と前記第２基板との間に位置し、ポリマーと、液晶分子とを含む液晶層と、
   発光素子と、を備え、
   前記第１基板は、半導体層を備えたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記半導体層に隣接する第１遮光部と、を備え、
   前記第１遮光部は、平面視で前記半導体層と前記発光素子との間に位置し、
   前記第１遮光部の幅は、前記半導体層の幅より大きい、表示装置。
2. 前記第１基板は、信号線を備え、
   前記半導体層は、前記信号線に近接した第１端部と、前記第１端部の反対側の第２端部を有し、
   前記第１遮光部は、前記信号線に近接した第３端部と、前記第３端部の反対側の第４端部を有し、
   前記第１端部は、前記第３端部より前記信号線から離間し、
   前記第２端部は、前記第４端部より前記信号線に近接している、請求項１に記載の表示装置。
3. 前記第１基板は、透明基板と、第１絶縁膜と、第２絶縁膜と、を備え、
   前記半導体層は、断面視で前記第１絶縁膜と前記第２絶縁膜との間に位置し、
   前記第１遮光部は、前記第１絶縁膜及び前記第２絶縁膜を貫通する貫通孔に設けられている、請求項１または２に記載の表示装置。
4. 第１基板と、
   第２基板と、
   前記第１基板と前記第２基板との間に位置し、ポリマーと、液晶分子とを含む液晶層と、
   発光素子と、を備え、
   前記第１基板は、半導体層を備えたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記半導体層に隣接する第１遮光部と、を備え、
   前記第１遮光部は、平面視で前記半導体層と前記発光素子との間に位置し、
   前記第１基板は、順に積層された、透明基板と、第１絶縁膜と、第２絶縁膜と、を備え、
   前記半導体層は、断面視で前記第１絶縁膜と前記第２絶縁膜との間に位置し、
   前記第１遮光部は、前記第１絶縁膜及び前記第２絶縁膜を貫通する貫通孔に設けられている、表示装置。
5. 前記第１基板は、前記スイッチング素子に重畳する第３絶縁膜と、第２遮光部と、を備え、
   前記第３絶縁膜は、前記半導体層と前記貫通孔との間に側面を備え、
   前記第２遮光部は、前記側面を覆っている、請求項３または４に記載の表示装置。
6. 前記第１基板は、前記透明基板と前記第１絶縁膜との間に位置する第３遮光部を備え、
   前記第１遮光部は、前記貫通孔において前記第３遮光部に重畳している、請求項３乃至５のいずれか１項に記載の表示装置。
7. 前記第１基板は、前記透明基板と前記第１絶縁膜との間に位置する走査線を備え、
   前記第３遮光部は、前記走査線と一体的に形成されている、請求項６に記載の表示装置。
8. 前記第１基板は、第４遮光部を備え、
   前記第４遮光部は、前記貫通孔において、前記第１遮光部と前記第３遮光部との間に位置している、請求項６または７に記載の表示装置。
9. 前記第１遮光部及び前記第２遮光部は、一体的に形成されている、請求項５に記載の表示装置。
10. 前記第１基板は、前記第３絶縁膜に重畳する金属配線を備え、
    前記第１遮光部及び前記第２遮光部は、前記金属配線と一体的に形成されている、請求項９に記載の表示装置。
11. 前記第１基板は、前記金属配線と電気的に接続された容量電極を備え、
    前記容量電極は、前記画素電極の周縁部に重畳する電極部と、前記画素電極の中央部に重畳する開口部と、を備え、
    前記第１遮光部は、前記開口部に位置している、請求項１０に記載の表示装置。

Images