JP2020107953A - Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法 - Google Patents
Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法 Download PDFInfo
- Publication number
- JP2020107953A JP2020107953A JP2018242823A JP2018242823A JP2020107953A JP 2020107953 A JP2020107953 A JP 2020107953A JP 2018242823 A JP2018242823 A JP 2018242823A JP 2018242823 A JP2018242823 A JP 2018242823A JP 2020107953 A JP2020107953 A JP 2020107953A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- signal
- error
- pam4
- significant bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000005259 measurement Methods 0.000 title 1
- 230000007704 transition Effects 0.000 claims abstract description 90
- 238000003780 insertion Methods 0.000 claims abstract description 47
- 230000037431 insertion Effects 0.000 claims abstract description 47
- 230000002401 inhibitory effect Effects 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 108700038250 PAM2-CSK4 Proteins 0.000 description 1
- 101100206155 Schizosaccharomyces pombe (strain 972 / ATCC 24843) tbp1 gene Proteins 0.000 description 1
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Description
最上位ビット列信号を生成する第1の信号生成手段13と、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成する第2の信号生成手段14と、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定する設定手段11と、
前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定手段にて設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力する遷移先変更手段12と、
前記遷移先変更手段からのシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するマスク生成手段15と、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するエラー挿入手段16とを備えたことを特徴とする。
最上位ビット列信号を生成するステップと、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成するステップと、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定するステップと、
前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力するステップと、
前記PAM4シンボルの遷移先が変更されたシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するステップと、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するステップとを含むことを特徴とする。
被測定物Wへの前記PAM4シンボルエラー付加装置が発生するPAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定する誤り測定器3とを備えたことを特徴とする。
前記被測定物への前記PAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定するステップとを含むことを特徴とする。
2 エラー付加装置(PAM4シンボルエラー付加装置)
3 誤り測定器
11 設定手段
12 遷移先変更手段
13 第1の信号発生手段
14 第2の信号発生手段
15 マスク生成手段
16 エラー挿入手段
17 信号合成手段
W DUT(被測定物)
Claims (4)
- PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加装置(2)であって、
最上位ビット列信号を生成する第1の信号生成手段(13)と、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成する第2の信号生成手段(14)と、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定する設定手段(11)と、
前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定手段にて設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力する遷移先変更手段(12)と、
前記遷移先変更手段からのシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するマスク生成手段(15)と、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するエラー挿入手段(16)とを備えたことを特徴とするPAM4シンボルエラー付加装置。 - PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加方法であって、
最上位ビット列信号を生成するステップと、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成するステップと、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定するステップと、
前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力するステップと、
前記PAM4シンボルの遷移先が変更されたシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するステップと、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するステップとを含むことを特徴とするPAM4シンボルエラー付加方法。 - 請求項1のPAM4シンボルエラー付加装置(2)と、
被測定物(W)への前記PAM4シンボルエラー付加装置が発生するPAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定する誤り測定器(3)とを備えたことを特徴とする誤り率測定装置。 - 請求項2のPAM4シンボルエラー付加方法にて発生したPAM4信号と被測定物(W)に入力するステップと、
前記被測定物への前記PAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定するステップとを含むことを特徴とする誤り率測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018242823A JP6776320B2 (ja) | 2018-12-26 | 2018-12-26 | Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018242823A JP6776320B2 (ja) | 2018-12-26 | 2018-12-26 | Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020107953A true JP2020107953A (ja) | 2020-07-09 |
JP6776320B2 JP6776320B2 (ja) | 2020-10-28 |
Family
ID=71450962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018242823A Active JP6776320B2 (ja) | 2018-12-26 | 2018-12-26 | Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6776320B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017142090A (ja) * | 2016-02-08 | 2017-08-17 | アンリツ株式会社 | アイダイアグラム表示装置およびアイダイアグラム表示方法 |
JP2017220756A (ja) * | 2016-06-06 | 2017-12-14 | アンリツ株式会社 | 誤り率測定装置及び誤り率測定方法 |
JP2018033098A (ja) * | 2016-08-26 | 2018-03-01 | アンリツ株式会社 | 非線形pam4信号発生装置及び非線形pam4信号発生方法 |
JP2019205112A (ja) * | 2018-05-25 | 2019-11-28 | アンリツ株式会社 | 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法 |
-
2018
- 2018-12-26 JP JP2018242823A patent/JP6776320B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017142090A (ja) * | 2016-02-08 | 2017-08-17 | アンリツ株式会社 | アイダイアグラム表示装置およびアイダイアグラム表示方法 |
JP2017220756A (ja) * | 2016-06-06 | 2017-12-14 | アンリツ株式会社 | 誤り率測定装置及び誤り率測定方法 |
JP2018033098A (ja) * | 2016-08-26 | 2018-03-01 | アンリツ株式会社 | 非線形pam4信号発生装置及び非線形pam4信号発生方法 |
JP2019205112A (ja) * | 2018-05-25 | 2019-11-28 | アンリツ株式会社 | 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法 |
Non-Patent Citations (1)
Title |
---|
アンリツ株式会社: "高速PAM信号の発生とBER測定", APPLICATION NOTE, JPN6020033439, February 2018 (2018-02-01), JP, ISSN: 0004350437 * |
Also Published As
Publication number | Publication date |
---|---|
JP6776320B2 (ja) | 2020-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6776298B2 (ja) | 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法 | |
JP5160747B2 (ja) | 活用的なテスト・パターン装置および方法 | |
US20120293354A1 (en) | Bit sequence generation apparatus and bit sequence generation method | |
JP2006060808A (ja) | 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機 | |
US20140003805A1 (en) | Methods for generating multi-level pseudo-random sequences | |
TW201328190A (zh) | 半導體裝置固有資訊產生裝置及半導體裝置固有資訊產生方法 | |
Dolmatov et al. | Gost r 34.10-2012: Digital signature algorithm | |
GB2530518A (en) | Method and apparatus for generating a multi-level Pseudo-Random Test | |
US11829241B2 (en) | Serializing and deserializing stage testing | |
JP6776320B2 (ja) | Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法 | |
JP2007234009A (ja) | 組込み自己試験及びデバッグ機能を有する同時コードチェッカー及びハードウエア効率的高速i/o | |
JP6660436B1 (ja) | パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法 | |
JP6821719B2 (ja) | バーストエラー付加装置、それを用いた試験信号発生装置、及びバーストエラー付加方法 | |
JP6774511B2 (ja) | Fecエラー付加装置、それを用いた試験信号発生装置、及びfecエラー付加方法 | |
US7299398B2 (en) | Data generating method for forming desired CRC code | |
JP4881404B2 (ja) | 回路記述生成装置および機能検証方法 | |
US9100094B2 (en) | System and method for tuning a serial link | |
JP2011259389A (ja) | メッセージ認証子生成装置、メッセージ認証子検証装置、メッセージ認証子生成方法、メッセージ認証子検証方法、およびプログラム | |
Park et al. | Statistical Eye Diagrams for High-Speed Interconnects of Packages: A Review | |
JP2021100242A (ja) | 信号発生装置及び信号発生方法 | |
US20210064344A1 (en) | Linear feedback shift register with near-maximal length sequences | |
TWI789091B (zh) | 電子系統測試方法 | |
CN100512099C (zh) | 一种光电转化模块合法性验证的方法 | |
JP6867359B2 (ja) | 誤り率測定装置及び誤り率測定方法 | |
JP6900441B2 (ja) | Pam3信号発生装置及びpam3信号発生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6776320 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |