JP2020107953A - Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法 - Google Patents

Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法 Download PDF

Info

Publication number
JP2020107953A
JP2020107953A JP2018242823A JP2018242823A JP2020107953A JP 2020107953 A JP2020107953 A JP 2020107953A JP 2018242823 A JP2018242823 A JP 2018242823A JP 2018242823 A JP2018242823 A JP 2018242823A JP 2020107953 A JP2020107953 A JP 2020107953A
Authority
JP
Japan
Prior art keywords
symbol
signal
error
pam4
significant bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018242823A
Other languages
English (en)
Other versions
JP6776320B2 (ja
Inventor
達也 岩井
Tatsuya Iwai
達也 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2018242823A priority Critical patent/JP6776320B2/ja
Publication of JP2020107953A publication Critical patent/JP2020107953A/ja
Application granted granted Critical
Publication of JP6776320B2 publication Critical patent/JP6776320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

【課題】PAM4信号の3つのアイパターン開口部それぞれに均等の確率でエラーを付加する。【解決手段】エラー付加装置2は、MSBを生成する第1の信号生成手段13と、LSBを生成する第2の信号生成手段14と、エラー挿入の許可と禁止を異なるビット情報で定義したシンボル遷移情報を設定する設定手段11と、設定されたシンボル遷移情報に対し、PAM4信号の3つのアイパターン開口部のエラー発生確率が1/3になるように、3クロックに1回の割合でPAM4シンボルの遷移先を変更したシンボル遷移情報を出力する遷移先変更手段12と、遷移先変更手段12からのシンボル遷移情報に基づいてMSBとLSBそれぞれのマスクパターンを生成するマスク生成手段15と、シンボルエラーレートに応じて指定されるMSBとLSBそれぞれの各ビットに対応するマスクパターンのビット情報に基づいてエラーを挿入するエラー挿入手段16とを備える。【選択図】図1

Description

本発明は、PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加装置および方法と、PAM4信号をテスト信号として被測定物(DUT:Device Under Test )に入力してビット誤り率(BER:Bit Error Rate)を測定する誤り率測定装置および方法に関する。
IEEEで定められる100Gや400Gなどの規格においては、ビットレートの超高速化に応えるため、これまでのPAM2(NRZ)信号による伝送ではなく、PAM4信号による伝送が規定されている。
PAM4信号は、例えば、下記特許文献1に示すように、2つの信号源を用いて最上位ビット列信号MSB(Most Significant Bit)と最下位ビット列信号LSB(Least Significant Bit) を生成した後、これらの信号を足し合わせることで0(00)、1(01)、2(10)、3(11)の4値の信号として発生することができる。
ところで、物理層における信号劣化などの影響によるビットエラーを模擬することを考えた場合、これまでのNRZ信号では値の遷移が0→1,もしくは1→0しかないため、単純に信号発生装置の最終段でビットを反転することでビットエラーを模擬することができた。
特開2018−033098号公報
しかしながら、PAM4信号の場合は、最上位ビット列信号MSBと最下位ビット列信号LSBによる2つのビットが存在する。このため、4つのPAM4シンボル0(00)、1(01)、2(10)、3(11)を単純に最終段でビット反転を行うと、0(00)→3(11)、1(01)→2(10)、2(10)→1(01)、3(11)→0(00)となり、任意のPAM4シンボルに変化するようコントロールすることができない。
また、物理層における信号劣化などの影響を模擬するという上記前提条件においては、PAM4シンボルの遷移が1シンボルであると考えられるため、任意のPAM4シンボルに変化させる必要がある。
ところが、一意に遷移するシンボルを決定してしまうと、挿入されるエラーに偏りが生じてしまう。例えば0→1、1→2、2→3、3→2という遷移方向で固定した場合、PAM4信号の3つのアイパターン開口部(Upper Eye、Middle Eye、Lower Eye)において、Upper Eyeに現れるエラーはMiddle EyeおよびLower Eyeに現れるエラーの倍となってしまう。
ここで、自然界で起こり得るエラーの発生を考え、均等にISI(Intersymbol interference:符号間干渉)が加わっているとすると、どこかのEyeに偏ってエラーが挿入されるということは考えづらい。このため、Upper Eye、Middle Eye、Lower Eye全て均等にエラーが付加できることが望まれる。
そこで、本発明は上記問題点に鑑みてなされたものであって、PAM4信号の3つのアイパターン開口部それぞれに均等の確率でエラーを付加することができるPAM4シンボルエラー付加装置および方法と誤り率測定装置および方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項1に記載されたPAM4シンボルエラー付加装置は、PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加装置2であって、
最上位ビット列信号を生成する第1の信号生成手段13と、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成する第2の信号生成手段14と、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定する設定手段11と、
前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定手段にて設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力する遷移先変更手段12と、
前記遷移先変更手段からのシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するマスク生成手段15と、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するエラー挿入手段16とを備えたことを特徴とする。
請求項2に記載されたPAM4シンボルエラー付加方法は、PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加方法であって、
最上位ビット列信号を生成するステップと、
前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成するステップと、
エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定するステップと、
前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力するステップと、
前記PAM4シンボルの遷移先が変更されたシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するステップと、
シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するステップとを含むことを特徴とする。
請求項3に記載された誤り率測定装置は、請求項1のPAM4シンボルエラー付加装置2と、
被測定物Wへの前記PAM4シンボルエラー付加装置が発生するPAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定する誤り測定器3とを備えたことを特徴とする。
請求項4に記載された誤り率測定方法は、請求項2のPAM4シンボルエラー付加方法にて発生したPAM4信号と被測定物Wに入力するステップと、
前記被測定物への前記PAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定するステップとを含むことを特徴とする。
本発明によれば、PAM4信号の3つのアイパターン開口部それぞれに均等の確率でエラーを付加することができる。その結果、PAM4信号において物理層でエラーが入ることを模擬することが可能になる。
本発明に係るPAM4シンボルエラー付加装置を含む誤り率測定装置の概略構成を示すブロック図である。 (a)クロック信号とシンボル遷移の関係を示す図、(b)3つのアイパターン開口部のエラー挿入確率を示す図である。 本発明に係るPAM4シンボルエラー付加装置にて均等にエラー挿入したPAM4信号を発生する場合のフローチャートである。 (a),(b)本発明に係るPAM4シンボルエラー付加装置におけるエラー挿入前後のPAM4信号の一例を示す図である。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
図1に示すように、本実施の形態の誤り率測定装置1は、PAM4シンボルエラー付加装置(以下、エラー付加装置と略称する)2と誤り測定器3を備えて概略構成され、既知パターンのPAM4信号をテスト信号として被測定物(DUT:Device Under Test )に入力してビット誤り率(BER:Bit Error Rate)を測定するものである。
エラー付加装置2は、図1に示すように、設定手段11、遷移先変更手段12、第1の信号生成手段13、第2の信号生成手段14、マスク生成手段15、エラー挿入手段16、信号合成手段17を備えて概略構成され、指定したPAM4シンボルとなるようにエラー挿入を制御してPAM4信号を発生する。
設定手段11は、シンボルエラーレート、シンボル遷移情報の設定を行う。この設定は、例えば、不図示の表示手段の設定画面上でユーザインタフェースを介して行うことができる。
シンボル遷移情報は、エラー挿入を行う際のPAM4信号の4つのPAMシンボルの各シンボルごとの遷移先を示す情報である。例えば、物理層における信号劣化などの影響によるビットエラーを模擬する場合には、シンボル0(00)→シンボル1(01)、シンボル1(01)→シンボル2(10)、シンボル2(10)→シンボル1(01)、シンボル3(11)→シンボル2(10)のように、PAM4シンボルが1シンボルだけ遷移するようにシンボル遷移情報を設定する。
なお、シンボルエラーレートやシンボル遷移情報は、不図示の記憶手段に予め記憶して保存しておき、設定手段11によりユーザインタフェースを介して適宜選択設定することもできる。また、シンボル遷移情報は、1シンボルのみの遷移に限定されず、任意に設定することもできる。
遷移先変更手段12は、PAM4信号の振幅方向の3つのアイパターン開口部(Upper Eye、Middle Eye、Lower Eye)それぞれで見たときのエラーの発生確率が1/3になるように、設定手段11にて設定されたシンボル遷移情報に対し、3クロックに1回の割合でPAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報をマスク生成手段15に出力する。
具体的には、設定手段11にてシンボル遷移情報がシンボル0→シンボル1、シンボル1→シンボル2、シンボル2→シンボル1、シンボル3→シンボル2に設定されている場合、図2(a)に示すように、1クロック目と2クロック目はPAM4シンボルの遷移先を設定されたまま変更せず、3クロック目のみシンボル1の遷移先をシンボル1→シンボル0、シンボル2の遷移先をシンボル2→シンボル3に変更する。
これにより、図2(b)に示すように、シンボル0→シンボル1の遷移確率が1/4、シンボル1→シンボル0の遷移確率が1/12、シンボル1→シンボル2の遷移確率とシンボル2→シンボル1の遷移確率とが1/6、シンボル2→シンボル3の遷移確率が1/12、シンボル3→シンボル2の遷移確率が1/4となる。そして、振幅方向の3つのアイパターン開口部(Upper Eye、Middle Eye、Lower Eye)それぞれで見たときのエラーの発生確率が1/3になり、振幅方向の3つのアイパターン開口部(Upper Eye、Middle Eye、Lower Eye)それぞれ均等の確率でエラーの付加が可能になる。
なお、上述したシンボル1(01)→シンボル0(00)、シンボル2(10)→シンボル3(11)の変更は、1クロック目のみ、または2クロック目のみ行ってもよい。すなわち、3クロックに1回だけ書き換えられる。
第1の信号生成手段13は、第2の信号生成手段14が生成する最下位ビット列信号LSBと足し合わせてPAM4信号を生成するための最上位ビット列信号MSBを生成する。
第2の信号生成手段14は、第1の信号生成手段13が生成する最上位ビット列信号MSBと足し合わせてPAM4信号を生成するための最下位ビット列信号LSBを生成する。
マスク生成手段15は、第1の信号生成手段13にて生成された最上位ビット列信号MSBと第2の信号生成手段14にて生成された最下位ビット列信号LSBの対応するビット同士を足し合わせてPAM4信号を生成する。
また、マスク生成手段15は、エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報(0、1)で定義し、遷移先変更手段12から入力されるシンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンとをビット情報(0、1)にてそれぞれ生成する。例えば、ビット情報として、エラー挿入を許可するビットを0、エラー挿入を禁止するビットを1と定義し、遷移先変更手段12から入力されるシンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンを生成する。そして、マスク生成手段15は、最上位ビット列信号MSB、最下位ビット列信号LSB、最上位ビット列信号MSBおよび最下位ビット列信号LSBそれぞれのマスクパターンをエラー挿入手段16に出力する。
エラー挿入手段16は、エラー挿入要求情報により指定される最上位ビット列信号MSBと最下位ビット列信号LSBそれぞれの各ビットに対応するマスクパターンのビット情報を確認し、マスクパターンのビット情報がエラー挿入を許可するときに、そのビットにエラーを挿入する。
なお、エラー挿入要求情報は、設定手段11にて設定されるシンボルエラーレートに応じて決まるもので、入力から何番目のビットにエラー挿入するか、エラー挿入を要求するビットを指定する情報である。
信号合成手段17は、エラー挿入手段16によるエラー挿入後の最上位ビット列信号MSBと最下位ビット列信号LSBとを足し合わせてPAM4信号を出力する。このPAM4信号は、被測定物Wの誤り率を測定する際、既知パターンのテスト信号として被測定物Wに入力される。
誤り測定器3は、エラー付加装置2から既知パターンのテスト信号としてPAM4信号が被測定物Wに入力されると、このPAM4信号の入力に伴って被測定物Wから折り返される信号を受けて誤り率を測定する。
次に、上記のように構成される誤り率測定装置1のエラー付加装置2において、指定のPAM4シンボルとなるようにエラー挿入を制御してPAM信号を発生する方法について図3を参照しながら説明する。ここでは、入力から1番目と3番目のビットにエラーを挿入してPAM4信号を発生する場合を例にとって説明する。
なお、マスクパターンを生成する際のビット情報は、エラー挿入を許可するビットを「0」、エラー挿入を禁止するビットを「1」と定義する。
まず、設定手段11にてシンボル遷移情報を設定する。例えば、シンボル0(00)→シンボル1(01)、シンボル1(01)→シンボル2(10)、シンボル2(10)→シンボル1(01)、シンボル3(11)→シンボル2(10)のように、1シンボルだけPAM4シンボルが遷移するようにシンボル遷移情報を設定する。
また、設定手段11にてシンボルエラーレート(例えば1×10-5)を設定する。例えば、入力から1番目と3番目のビット(右から1番目と3番目のビット)がエラー挿入を要求するビットとして指定されるようにシンボルエラーレートを設定する。
以上の設定を終え、PAM信号を発生する場合には、第1の信号生成手段12が最上位ビット列信号MSBを生成し、第2の信号生成手段13が最下位ビット列信号LSBを生成する(ST1)。
図1の例では、第1の信号生成手段12が「00202202」を最上位ビット列信号MSBとして生成する。また、第2の信号生成手段13が「10111000」を最下位ビット列信号LSBとして生成する。
次に、マスク生成手段14では、第1の信号生成手段12にて生成された最上位ビット列信号MSBと第2の信号生成手段13にて生成された最下位ビット列信号LSBにおいて、対応するビット同士を足し合わせてPAM4信号を生成する(ST2)。
図1の例では、最上位ビット列信号MSBが「00202202」、最下位ビット列信号LSBが「10111000」なので、図4(a)に示すように、「10313202」をPAM4信号として生成する。
そして、遷移先変更手段12は、設定手段11にて設定されたシンボル遷移情報に対し、3クロックに1回の割合でPAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報をマスク生成手段15に出力する。具体的には、図2(a)に示すように、1クロック目と2クロック目はPAM4シンボルの遷移先を変更せず、シンボル0→シンボル1、シンボル1→シンボル2、シンボル2→シンボル1、シンボル3→シンボル2をシンボル遷移情報としてマスク生成手段14に出力し、3クロック目のみシンボル1の遷移先をシンボル1→シンボル0、シンボル2の遷移先をシンボル2→シンボル3に変更したシンボル遷移情報をマスク生成手段14に出力する(ST3)。
そして、マスク生成手段14は、遷移先変更手段12にて変更されたシンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンとをそれぞれ生成する(ST4)。
例えば、図1において、PAM4信号「10313202」の入力から1番目のビット(右から1番目のビット)に着目すると、PAM4シンボルがシンボル2(10)である。そして、1クロック目に遷移先変更手段12から入力されるシンボル遷移情報がシンボル2(10)→シンボル1(01)なので、シンボル2(10)をシンボル1(01)に遷移させるには、最上位ビット列信号MSBと最下位ビット列信号LSBの1番目のビットにエラー挿入する必要がある。このため、最上位ビット列信号MSBのマスクパターンと最下位ビット列信号LSBのマスクパターンの1番目のビットは、両方ともエラー挿入を許可する情報「0」となる。
また、図1において、PAM4信号「10313202」の入力から3番目のビット(右から3番目のビット)に着目すると、PAM4シンボルがシンボル2(10)である。そして、3クロック目に遷移先変更手段12から入力されるシンボル遷移情報がシンボル2(10)→シンボル3(11)なので、シンボル2(10)をシンボル3(11)に遷移させるには、最上位ビット列信号MSBの3番目のビットはエラー挿入せず、最下位ビット列信号LSBの3番目のビットにエラー挿入する必要がある。このため、最上位ビット列信号MSBのマスクパターンの3番目のビットは、エラー挿入を禁止する情報「1」となり、最下位ビット列信号LSBのマスクパターンの3番目のビットは、エラー挿入を許可する情報「0」となる。
そして、図1の例では、遷移先変更手段12からのシンボル遷移情報に基づいて最上位ビット列信号MSBのマスクパターンが「01101110」、最下位ビット列信号LSBのマスクパターンが「00000000」として生成される。
次に、エラー挿入手段15では、エラー挿入要求情報により指定される最上位ビット列信号MSBと最下位ビット列信号LSBそれぞれの各ビットに対応するマスクパターンのビット情報を確認する。そして、マスクパターンのビット情報がエラー挿入を許可する情報であれば、そのビットにエラーを挿入する(ST5)。
図1の例では、エラー挿入要求情報により指定されるビットが1番目と3番目なので、最上位ビット列信号MSBと最下位ビット列信号それぞれのマスクパターンの1番目と3番目のビット情報を確認する。そして、最上位ビット列信号MSBについては、マスクパターンの1番目のビット情報がエラー挿入を許可する情報「0」であり、3番目のビット情報がエラー挿入を禁止する情報「1」なので、1番目のビットのみにエラーを挿入する。また、最下位ビット列信号LSBについては、マスクパターンの1番目と3番目のビット情報がエラー挿入を許可する情報「0」なので、1番目と3番目の両方のビットにエラーを挿入する。
次に、信号合成手段16は、エラー挿入手段15にてエラー挿入されると、最上位ビット列信号MSBと最下位ビット列信号LSBの対応するビット同士を足し合わせてPAM4信号を出力する(ST6)。
図1の例では、エラー挿入後の最上位ビット列信号MSBが「00202200」、最下位ビット列信号LSBが「10111101」なので、図4(b)に示すように、「10313301」をエラー挿入後のPAM4信号として出力する。
このように、上述した動作では、図4(a),(b)に示すように、入力から1番目と3番目の同じシンボル2のビットにエラーを付加しているが、入力から1番目のビットのシンボル2はシンボル1に遷移しているのに対し、入力から3番目のビットのシンボル2はシンボル3に遷移しており、同じシンボルでも遷移先が異なっていることが確認できる。
そして、上記のようにして信号発生装置2から発生するPAM4信号は、誤り率を測定する際の既知のテスト信号として被測定物Wに入力される。誤り測定器3は、PAM4信号が被測定物Wに入力されると、被測定物WへのPAM4信号の入力に伴って被測定物Wから折り返される信号を受けて誤り率を測定する。
ところで、上述した実施の形態では、エラー挿入の許可と禁止を示すビット情報として、エラー挿入を許可するビットを「0」、エラー挿入を禁止するビットを「1」と定義してマスクパターンを生成しているが、定義を逆転させてもよい。すなわち、エラー挿入を許可するビットを「1」、エラー挿入を禁止するビットを「0」と定義してマスクパターンを生成することもできる。
このように、本実施の形態によれば、ビットエラーをコントロールすることで任意のシンボルに遷移させることが可能であり、各シンボルの発生確率が一様に25%だとすると、Upper Eye/Middle Eye/Lower Eyeそれぞれで見たときのエラーの発生確率は一様に1/3となり、PAM4信号の振幅方向の3つのアイパターン開口部(Upper Eye、Middle Eye、Lower Eye)それぞれに均等の確率でエラーを付加することができる。その結果、PAM4信号において物理層でエラーが入ることを模擬することが可能になる。
以上、本発明に係るPAM4シンボルエラー付加装置および方法と誤り率測定装置および方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。
1 誤り率測定装置
2 エラー付加装置(PAM4シンボルエラー付加装置)
3 誤り測定器
11 設定手段
12 遷移先変更手段
13 第1の信号発生手段
14 第2の信号発生手段
15 マスク生成手段
16 エラー挿入手段
17 信号合成手段
W DUT(被測定物)

Claims (4)

  1. PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加装置(2)であって、
    最上位ビット列信号を生成する第1の信号生成手段(13)と、
    前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成する第2の信号生成手段(14)と、
    エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定する設定手段(11)と、
    前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定手段にて設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力する遷移先変更手段(12)と、
    前記遷移先変更手段からのシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するマスク生成手段(15)と、
    シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するエラー挿入手段(16)とを備えたことを特徴とするPAM4シンボルエラー付加装置。
  2. PAM4信号のシンボルにエラーを付加するPAM4シンボルエラー付加方法であって、
    最上位ビット列信号を生成するステップと、
    前記最上位ビット列信号と足し合わせて前記PAM信号を発生するための最下位ビット列信号を生成するステップと、
    エラー挿入を許可するビットとエラー挿入を禁止するビットとを異なるビット情報で定義し、前記PAM4信号の4つのPAM4シンボルの遷移先を示すシンボル遷移情報を設定するステップと、
    前記PAM4信号の振幅方向の3つのアイパターン開口部それぞれで見たときのエラーの発生確率が1/3になるように、前記設定されたシンボル遷移情報に対し、3クロックに1回の割合で前記PAM4信号の4つのPAM4シンボルの遷移先を変更したシンボル遷移情報を出力するステップと、
    前記PAM4シンボルの遷移先が変更されたシンボル遷移情報に基づいて前記最上位ビット列信号と前記最下位ビット列信号それぞれのマスクパターンを生成するステップと、
    シンボルエラーレートに応じて指定される前記最上位ビット列信号と前記最下位ビット列信号それぞれの各ビットに対応する前記マスクパターンのビット情報に基づいてエラーを挿入するステップとを含むことを特徴とするPAM4シンボルエラー付加方法。
  3. 請求項1のPAM4シンボルエラー付加装置(2)と、
    被測定物(W)への前記PAM4シンボルエラー付加装置が発生するPAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定する誤り測定器(3)とを備えたことを特徴とする誤り率測定装置。
  4. 請求項2のPAM4シンボルエラー付加方法にて発生したPAM4信号と被測定物(W)に入力するステップと、
    前記被測定物への前記PAM4信号の入力に伴う前記被測定物からの信号を受けて誤り率を測定するステップとを含むことを特徴とする誤り率測定方法。
JP2018242823A 2018-12-26 2018-12-26 Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法 Active JP6776320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018242823A JP6776320B2 (ja) 2018-12-26 2018-12-26 Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018242823A JP6776320B2 (ja) 2018-12-26 2018-12-26 Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法

Publications (2)

Publication Number Publication Date
JP2020107953A true JP2020107953A (ja) 2020-07-09
JP6776320B2 JP6776320B2 (ja) 2020-10-28

Family

ID=71450962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018242823A Active JP6776320B2 (ja) 2018-12-26 2018-12-26 Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法

Country Status (1)

Country Link
JP (1) JP6776320B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017142090A (ja) * 2016-02-08 2017-08-17 アンリツ株式会社 アイダイアグラム表示装置およびアイダイアグラム表示方法
JP2017220756A (ja) * 2016-06-06 2017-12-14 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
JP2018033098A (ja) * 2016-08-26 2018-03-01 アンリツ株式会社 非線形pam4信号発生装置及び非線形pam4信号発生方法
JP2019205112A (ja) * 2018-05-25 2019-11-28 アンリツ株式会社 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017142090A (ja) * 2016-02-08 2017-08-17 アンリツ株式会社 アイダイアグラム表示装置およびアイダイアグラム表示方法
JP2017220756A (ja) * 2016-06-06 2017-12-14 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
JP2018033098A (ja) * 2016-08-26 2018-03-01 アンリツ株式会社 非線形pam4信号発生装置及び非線形pam4信号発生方法
JP2019205112A (ja) * 2018-05-25 2019-11-28 アンリツ株式会社 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
アンリツ株式会社: "高速PAM信号の発生とBER測定", APPLICATION NOTE, JPN6020033439, February 2018 (2018-02-01), JP, ISSN: 0004350437 *

Also Published As

Publication number Publication date
JP6776320B2 (ja) 2020-10-28

Similar Documents

Publication Publication Date Title
JP6776298B2 (ja) 信号発生装置および信号発生方法と誤り率測定装置および誤り率測定方法
JP5160747B2 (ja) 活用的なテスト・パターン装置および方法
US20120293354A1 (en) Bit sequence generation apparatus and bit sequence generation method
JP2006060808A (ja) 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機
US20140003805A1 (en) Methods for generating multi-level pseudo-random sequences
TW201328190A (zh) 半導體裝置固有資訊產生裝置及半導體裝置固有資訊產生方法
Dolmatov et al. Gost r 34.10-2012: Digital signature algorithm
GB2530518A (en) Method and apparatus for generating a multi-level Pseudo-Random Test
US11829241B2 (en) Serializing and deserializing stage testing
JP6776320B2 (ja) Pam4シンボルエラー付加装置および方法と誤り率測定装置および方法
JP2007234009A (ja) 組込み自己試験及びデバッグ機能を有する同時コードチェッカー及びハードウエア効率的高速i/o
JP6660436B1 (ja) パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法
JP6821719B2 (ja) バーストエラー付加装置、それを用いた試験信号発生装置、及びバーストエラー付加方法
JP6774511B2 (ja) Fecエラー付加装置、それを用いた試験信号発生装置、及びfecエラー付加方法
US7299398B2 (en) Data generating method for forming desired CRC code
JP4881404B2 (ja) 回路記述生成装置および機能検証方法
US9100094B2 (en) System and method for tuning a serial link
JP2011259389A (ja) メッセージ認証子生成装置、メッセージ認証子検証装置、メッセージ認証子生成方法、メッセージ認証子検証方法、およびプログラム
Park et al. Statistical Eye Diagrams for High-Speed Interconnects of Packages: A Review
JP2021100242A (ja) 信号発生装置及び信号発生方法
US20210064344A1 (en) Linear feedback shift register with near-maximal length sequences
TWI789091B (zh) 電子系統測試方法
CN100512099C (zh) 一种光电转化模块合法性验证的方法
JP6867359B2 (ja) 誤り率測定装置及び誤り率測定方法
JP6900441B2 (ja) Pam3信号発生装置及びpam3信号発生方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201007

R150 Certificate of patent or registration of utility model

Ref document number: 6776320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250