JP2020096186A - ウエハダイのプラズマ化学処理 - Google Patents

ウエハダイのプラズマ化学処理 Download PDF

Info

Publication number
JP2020096186A
JP2020096186A JP2019224629A JP2019224629A JP2020096186A JP 2020096186 A JP2020096186 A JP 2020096186A JP 2019224629 A JP2019224629 A JP 2019224629A JP 2019224629 A JP2019224629 A JP 2019224629A JP 2020096186 A JP2020096186 A JP 2020096186A
Authority
JP
Japan
Prior art keywords
wafer
plasma
cut
etching
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019224629A
Other languages
English (en)
Inventor
ロジャー・エヴァートセン
Evertsen Rogier
ニコル・マリア・ベルタ・ヨゼフィーナ・ベッカーズ
Maria Berta Jozefina Beckers Nicolle
シャオイン・ワン
Shaoying Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASMPT Singapore Pte Ltd
Original Assignee
ASM Technology Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Technology Singapore Pte Ltd filed Critical ASM Technology Singapore Pte Ltd
Publication of JP2020096186A publication Critical patent/JP2020096186A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/351Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/362Laser etching
    • B23K26/364Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/38Removing material by boring or cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches

Abstract

【課題】低出力、および比較的複雑さの少ない装置を用いる、高強度で損傷の少ないシンギュレートされたウエハを提供するための方法論を提供すること。【解決手段】ウエハの表面に形成されたカットラインによって少なくとも部分的に分離されたウエハダイを処理する方法が、たとえばRF源を用いて、プラズマを生成するステップと、カットラインの近傍においてウエハをエッチングするように、カットラインの近傍でプラズマのウエハ表面との反応を局所化するステップと、を含む。【選択図】図4

Description

本発明は、ウエハダイを処理する方法、およびシンギュレートされたウエハダイを作製する方法に関する。
シンギュレーションは半導体産業においてよく知られているプロセスであり、たとえばシリコンを含み得るが、このように限定されない、半導体ウエハのようなワークピースまたは基板を加工するために切断機が用いられる。本明細書を通して、「ウエハ」という用語は、これらの製品をすべて包含するように用いる。シンギュレーションプロセス(ダイシング(dicing)、断裁(severing)、劈開(cleaving)とも呼ばれる)においては、一般にフレームによって支持されたキャリアテープ上に取り付けられるウエハが、このウエハを個別のダイにシンギュレートするよう、完全に切り開かれる。
シリコン半導体ウエハは従来、0.005mmから1mmのオーダーの厚さである。従来のシンギュレーション方法はダイヤモンドソーを用いており、これは約0.1mmまたは100μmまでの厚さの厚いウエハにはよく機能するが、この場合は、チッピング、層剥離、および大きなカーフ幅のような物理的な制約がそれほど厳しくない。
しかしながら、小型化における全体的な半導体技術の傾向は、ウエハの厚さを減少させることであり、近年、半導体製造者は、ここで100μm未満の厚さを有するウエハと定義する「薄い」ウエハの使用に移行し始めた。
ウエハの厚さが減少するにつれて、レーザ技術が、機械鋸を用いるよりシンギュレーションに有利になることが示されてきた。このような材料加工に高出力レーザを利用することは、たとえば、ドリルおよび鋸のような機械的なものと比較して大きな利点を有するとともに、レーザ加工は、小さく繊細なワークピースに対処することにおいて大きな汎用性を有する。
半導体材料のレーザ除去は、レーザビームが集中している比較的小さな領域の急速な温度上昇のために起こり、これにより、局所的な材料が溶け、爆発的に沸騰し、蒸発して除去される。レーザシンギュレーションは、プロセススループットとワークピース(ダイ)の品質との間の繊細なバランスを含む、困難な要件を有する。プロセスの品質およびスループットは、フルエンス、パルス幅、繰り返し数、および波長のようなレーザパラメータによって決定される。
レーザプロセス品質の量的な評価の1つは、ダイまたはウエハの破壊強度であり、これにより、ウエハが壊れる引っ張り応力が決定される。一軸曲げ試験が通常、脆性材料についての破壊強度の決定に利用されており、ウエハ強度の測定のために採用されてきた。これらの試験は3および4点曲げ試験を含み、これらは通常、破壊強度を測定するために用いられる。
レーザ分離ウエハの破壊強度は、ウエハに存在しているマイクロクラックおよびチップアウトのようなレーザ誘起の欠陥のレベルに依存すると信じられている。これらの欠陥は、バルク半導体材料と局所的レーザ加工領域との間の界面で、いわゆる「熱影響域(heat−affected zone)」またはHAZで、高応力によって生成される。高応力は、加工された領域における急速な温度上昇によって生まれる。破壊強度は通常、ウエハの表側と裏側とでは異なる。
ウエハ強度を改善するため、レーザ加工領域(すなわちカット領域または単に「カット」)は、欠陥をアニールまたは除去するために別個に処理される。現在用いられている後処理方法は、ウエットエッチングおよびレーザ照射を含む。米国特許第9312178号に記載されたもののような、この後者の方法は、潜在的に生産性を増やしてコストを減らすため、特に魅力的である。
ドライ反応性イオンエッチング(dry reactive ion etching: DRIE)ボッシュ(Bosch)プロセッシングまたは同様のプロセスを用いて、プラズマダイシングと便利に名付けられた、ダイを分離するためのプラズマエッチングの使用、またはステルスダイシングのような専門的なレーザベースのダイシング技術のような、代替技術が提案されている。
現在のプラズマダイシング技術は、高真空および高価なツーリングを必要とし、所望の分離を達成するため、ボッシュプロセス(たとえば米国特許第5501893号参照)のような高度指向性の、すなわち異方性の、深掘り反応性イオンエッチング(deep reactive−ion etching「DRIE」)プロセスを用いる。この適用は通常、シリコンは除去することができるが、上層および裏側金属層は他の手段によって分離する必要があるという点において限定されている。DRIE型プロセスを図1に概略的に示しているが、ここにおいて、レジストまたは硬化ポリマーコーティングのようなマスク層2によって、切断されるべきウエハ1が部分的に覆われている。イオン種3は、異方的にウエハ1に向けられ、したがって切り口の側面4でイオン種の衝撃がほとんどないため、比較的「きれいな」切り口を作成することができる。このような技術はしたがって、欠陥によるウエハ強度の低下の問題を克服することができるが、上記のとおりこれらは一般に高価で複雑である。
他の可能なアプローチは、全方向性の等方性エッチングに基づいて、化学ドライエッチングのような低エネルギープラズマエッチングを適用することである。遠隔源が用いられ(すなわち「遠隔プラズマエッチング」)、これは、スクライビング、グルービング、または分離のため、レーザシンギュレーション技術のような、別個のシンギュレーション技術に続いて任意選択で実行することができる。化学プラズマのこの適用は通常マイクロ波源を利用するが、これは高い流量および出力を必要とする。このプロセス設定の結果、通常きれいな等方性エッチングおよび高い熱負荷がもたらされる。この結果、上層の加速されたエッチングによる上面への望ましくないアンダーカッティングおよび損傷がもたらされることが見いだされている。このようなアプローチを概略的に図2に示しているが、ここで、図1のものと同様のウエハ1およびポリマーコーティングマスク2が示されており、ここでは、化学プラズマエッチングプロセスの間、反応性中性種またはラジカル5にさらされている。エッチングの等方性の性質により、マスク層2の下のウエハ材料が除去されている、アンダーカット領域6が作成されることが分かる。
化学ドライエッチングによる処理を受けた実際のウエハの顕微鏡像を図3に示している。ここで、ウエハ10がレーザプロセスを用いてシンギュレートされており、そしてウエハ10は、カットラインを画定している側壁11を有する。カットラインの領域において、ウエハのポリマーコーティングマスク層12は、矢印によって示すように、ここでは6.8μmだけ、側壁11に張り出していることが分かる。換言すれば、ウエハ10は6.8μmのアンダーカットを有するが、これはいくつかの用途について容認できないほどの大きさであることがある。
米国特許第9312178号 米国特許第5501893号 米国特許第9386677号
これらの課題を克服し、低出力、および比較的複雑さの少ない装置を用いる、高強度で損傷の少ないシンギュレートされたウエハを提供するための方法論を提供することが本発明の目的である。
特に、
熱の影響を最小にし、したがってエッチングによって引き起こされる損傷を最小限に抑え、
レーザコーティング、すなわちレーザプロセスの間、ウエハを保護するために従来用いられているコーティングを、保護マスクフィルムとして用いることを可能にし、
マイクロ波源を用いて通常達成されるような純粋な等方性エッチングに起因するアンダーカットのない化学エッチングを可能にし、そして
等方性エッチングを利用し、したがって側壁エッチングを可能にする(高度に指向性であるプラズマダイシング技術とは対照的に)、
処理方法およびシステムを提供しようと努めることが本発明の目的である。
本発明によれば、この目的は、レーザ切断プロセスに続いて、RF源プラズマを用いて作成された化学エッチングプロセスをウエハに適用することによって達成される。RF源プラズマは、等方性を示し、したがって、溝または切り口の側壁からHAZを除去することができるが、いくらかの指向性(異方性)が残るので、アンダーカットの生成は、既知の、完全に等方性の方法と比較して、減少する。
本発明の第1の態様によれば、ウエハダイを処理する方法であって、
ウエハをチャンバに配置するステップであって、ウエハは、ウエハの表面に形成されたカットラインによって少なくとも部分的に分離された複数のウエハダイを含む、ステップと、
チャンバ内部にプラズマを生成するステップと、
カットラインの近傍においてウエハをエッチングするように、カットラインの近傍でプラズマのウエハ表面との反応を局所化するステップと、
を含む、方法が提供される。
本発明の第2の態様によれば、シンギュレートされたウエハダイを作製する方法であって、
レーザを用いてウエハをその表面で切断し、カットラインによって少なくとも部分的に分離された複数の個別のウエハダイを作製するステップと、
第1の態様の方法を用いてウエハダイをエッチングし、ウエハダイからリキャスト材料を除去するステップであって、リキャスト材料は、ウエハのレーザ切断によって作成される、ステップと、
を含む、方法が提供される。
本発明の他の具体的な態様および特徴は、添付の請求項に提示している。
ここで、添付の図面(一定の縮尺ではない)を参照して本発明を説明する。
DRIE型異方性プロセスを概略的に示す図である。 等方性遠隔プラズマエッチングプロセスを概略的に示す図である。 先行技術のプラズマ処理技術に従って処理された実際のウエハの顕微鏡像を示す図である。 本発明の一実施形態によるウエハシンギュレーションプロセスの主な段階を概略的に提示するフローチャートである。 グルービングされたウエハの断面を概略的に示す図である。 スクライビングされたウエハの断面を概略的に示す図である。 ダイシングされたウエハの断面を概略的に示す図である。 プラズマエッチングのためにプラズマエッチング機内に取り付けられたウエハの断面側面を概略的に示す図である。 エッチング後の図5のグルービングされたウエハを概略的に示す図である。 エッチング後の図7のダイシングされたウエハを概略的に示す図である。 本発明に従って処理された実際のウエハの顕微鏡像を示す図である。
本発明の一実施形態による半導体ウエハシンギュレーションプロセスの主な段階を概略的に提示しているフローチャートを図4に示している。図4に示すように、例示的なシンギュレーションプロセスは、次のステップによって要約することができる。
i)前処理
何らかの前処理がシンギュレーションの前に行われることは、既知および従来のことであるので、これは詳細には説明しない。前処理の終わりで、半導体ウエハは、フレームによって支持されたテープ上に取り付けられることになる。
前処理ステップに次いでレーザシンギュレーション手順が続くが、これは、当該技術において知られているように、次の主なプロセスステップを含む。
ii)前洗浄
次のステップにおいて高品質なコーティングを保証するためにウエハを洗浄する。
iii)コーティング
洗浄したウエハの上面に保護ポリマーコーティングを塗布する。
iv)乾燥
さらなる処理を行い得る前に、塗布したポリマーコーティングを乾燥させる。
v)ウエハ位置合わせ
フレーム内に支持されたテープ上に取り付けられたままのウエハを、レーザ切断機内に配置し、対応するレーザ切断の正確さを保証するために正確に位置合わせする。ウエハは一般に、機械内のチャック上に支持されることになり、チャックは、レーザ光学系に対して相対的に移動可能である。通常、チャックは移動するように構成される一方、レーザ光学系は固定されて保持されるが、これは必須ではなく、レーザ光学系は、チャックが固定されて保持されるか、またはこれも移動するように適合させて、移動するように適合させることができる。
vi)ウエハ切断
位置合わせに続いて、レーザ切断機を動作させ、複数のカットラインまたは「ダイシングストリート」に沿ってウエハを少なくとも部分的に切断する。上記のとおり、通常チャックは、レーザ光学系に対して移動可能であり、その移動は、レーザビーム照射スポットが意図されたカットラインに正確に従うように、慎重に制御されている。レーザビームスポットのアレイを用いて、たとえば回折光学素子(diffractive optical element: DOE)を用いて、主な出力レーザビームを、ウエハに向けられる複数のサブビームに分けてウエハに照射することも可能である。レーザは、切断プロセス中にポリマーコーティングを除去するように動作可能である。
可能な3つの主なシンギュレーションアプローチ、すなわち、グルービング、スクライビング、およびダイシングがある。グルービング、スクライビング、およびダイシングされたウエハの断面図をそれぞれ図5から図7に示している。これらの図のすべてにおいて、半導体ウエハ1がキャリアテープ13上に取り付けられており、ウエハのカットラインの外側の上面はポリマーコーティング2によって覆われている。ウエハ1の上部領域において活性層14を非常に概略的に示しているが、これは、たとえば金属、窒化シリコン(SiN)およびSiOの組み合わせを主に含むことができる。ウエハ上でのレーザの除去作用により、除去された領域の周囲にリキャスト材料15が形成される。これらの図には示していないが、ウエハ1上には通常デブリが堆積することがあり、このデブリはレーザ切断の副作用である。グルービングは、図5に概略的に示しているが、ウエハ1においてカットラインに沿った比較的広いチャネルを作成することを含み、カーフの幅は、矢印によって示しているが、通常およそ40μmである。図5に示すように、グルービングの結果、ウエハの活性層14の下と上との両方に少なくとも部分的に延びるリキャスト材料15の熱影響域が生じる。
スクライビングは、図6に概略的に示しているが、ウエハにおいてより狭いチャネルを作成することを含み、カーフの幅は通常およそ8μmである。
ダイシングは、図7に概略的に示しており、スクライビングと同様であるが、切断はウエハの深さ全体を通して続けられるので、テープ13が露出する。この結果、カーフ幅は通常およそ12μmになる。
これによりレーザシンギュレーションプロセスが完了する。
vii)プラズマエッチング
本発明によれば、レーザシンギュレーションに続いて、プラズマエッチングを行って、活性およびベースウエハ材料に対するリキャストおよび損傷を除去する。有利なことに、レーザ切断機はプラズマ生成装置を装備することもでき、この場合、シンギュレートされたウエハを同じ機械内でプラズマエッチングすることができるが、これは必須ではなく、キャリアテープ上に取り付けられたままのウエハを、プラズマエッチングのため、別個の、専用の機械に移動させることができる。ウエハはまず、機械のプラズマチャンバ取り付けアセンブリに配置する。
図8は、専用のプラズマエッチング機20のプラズマチャンバ21内にプラズマエッチングのために取り付けられたシンギュレートされたウエハ1の断面側面図を概略的に示している。ウエハ1は、キャリアテープ13およびその関連するフレーム(図示せず)上に取り付けられたままであり、当該技術において一般に知られているように、たとえば真空クランピングによって、チャック22上に保持される。この実施形態において、チャック22は温度規制手段28を含み、このためチャック22の温度は、プロセッサ、コンピュータなどのような制御手段(図示せず)によって制御することができる。温度規制手段28は、たとえば、チャック22、チャック22内に埋め込まれた抵抗性加熱素子、赤外ランプなどと熱連通している冷媒または加熱流体移送チュービングを含むことができる。
いったんチャック22上に取り付けられると、プラズマエッチングを開始することができる。ガスがガスサプライ23を介してRFプラズマ源24へ供給され、これにより活性種が生成される。適切なプロセスがたとえば米国特許第9386677号に記載されている。このようなRFプラズマ源の設計を用いることにより、効率化によりラジカル密度を高くすること、およびエネルギーイオンの数を少なくすることが可能になる。このRFプラズマ源の設計により、低流量、低出力、および低圧の処理条件が可能になる。例示的なプロセスは、
CF + O −> 4F* + CO + その他
を含む。
これらのプラズマ生成種25は、プラズマチャンバ内に形成された圧力勾配のためにウエハ1の表面に向けられる。このように、プラズマのウエハ表面との反応は、カットラインの近傍で局所化することができ、カットラインの近傍においてウエハ1の化学エッチ、たとえば
Si + 4F −> SiF (g)
を作成する。
未反応の種が、廃棄物26と同様、排出装置27を介して機械から流れ出る。ウエハ1の上面上のポリマーコーティングは、プラズマのためのマスク層として作用し、マスク層は、レーザ切断プロセスによって形成されたカットラインでそれぞれの開口を有し、これにより、生成されたプラズマが通過することが可能になり、プラズマがカットラインの領域においてウエハ1をエッチングすることが可能になるが、カットラインから間隔を置かれたウエハの他の領域におけるエッチングを防止する。
ウエハ1上へのこのプラズマ作成化学エッチングの効果を、グルービングされたウエハ(エッチング前の図5に示したものような)のエッチング後を示している図9、および完全にダイシングされたウエハ(エッチング前の図7に示したもののような)のエッチング後を示している図10において概略的に示している。まず図9を見ると、エッチングは、活性層14の上部および下部に位置していたものを含む、すべてのリキャスト材料を除去することに成功していることが分かる。これは、プラズマエッチングが等方性を示し、したがって切り口の側壁に作用することになるために可能である。対照的に、既知のDRIE様のプロセスであれば、異方性であるので、活性層14またはポリマーコーティング2の下にあるリキャスト材料を除去することはできないであろう。しかしながら、プラズマエッチングは等方性であるが、完全には等方性でないので、いくらかの指向性を示し、したがって切り口の底を強くエッチングすることになるということに留意されるべきである。これは、たとえば、ここでもすべてのリキャスト材料が除去されている図10に示すように、ダイシングされたウエハをエッチングするとき有利である。加えて、図11を参照して以下に説明するように、異方性によりポリマーコーティング層の張り出しが減少する。
viii)洗浄
プラズマエッチングが完了した後、従来の洗浄技術を用いて、ウエハダイを洗浄し、表面デブリを除去することができる。
ix)後処理
上のステップに続いて、処理されたウエハダイは、当該技術において理解されているように、具体的な用途に必要とされるような後処理ステップを受けることができる。
本発明の方法論は実際に有益な効果を生むことが見いだされた。図11は、本発明に従って処理された実際のウエハ30の顕微鏡像であり、これは、完全に等方性の化学ドライエッチング技術が用いられた図3と直接比較することができる。図3のウエハは6.8μmのポリマーコーティング層の張り出しを有したが、図11のウエハは4.5μmの張り出しを有するに過ぎず、これは大きな減少である。これは、本発明のプラズマエッチングによって示された部分的異方性に起因し得る。
加えて、ポリマーコーティング層はプラズマエッチングによって損傷されないので、このため、このコーティングをプラズマ処理用のマスクとして用いる可能性が認められる。
上述の実施形態は単なる例示であり、本発明の範囲内の他の可能性および代替例は当業者に明白であろう。たとえば、上の実施形態はポリマーコーティングを用いているが、他の形態のコーティング材料を用いることができ、いくつかの用途についてコーティングは任意選択であり得る。この場合、いわゆる「ハードマスク」のような、プラズマのための専用マスクをエッチングの前に適用することができる。本発明は、グルービング、スクライビング、またはレーザ完全切断を含む、レーザ切断が先に行われたウエハをエッチングするのに特に有益であるが、本発明はこのように限定されず、プラズマエッチングは、他の方法によって、たとえば鋸のような機械的切断手段、またはダイヤモンドチップを用いるウエハスクライビングを用いて切断されたウエハに適用することができる。
1 ウエハ
2 マスク
3 イオン種
4 側壁
5 反応性中性種
6 アンダーカット
7 側壁
10 ウエハ
11 側壁
12 コーティング
13 テープ
14 活性層
15 リキャスト材料
20 プラズマエッチング機
21 プラズマチャンバ
22 チャック
23 ガスサプライ
24 RFプラズマ源
25 プラズマ生成種
26 種および生成物の流れ
27 排出装置
28 温度規制システム
30 ウエハ

Claims (13)

  1. ウエハダイを処理する方法であって、
    ウエハをチャンバに配置するステップであって、前記ウエハは、前記ウエハの表面に形成されたカットラインによって少なくとも部分的に分離された複数のウエハダイを含む、ステップと、
    前記チャンバ内部にプラズマを生成するステップと、
    前記カットラインの近傍において前記ウエハをエッチングするように、前記カットラインの前記近傍で前記プラズマの前記ウエハ表面との反応を局所化するステップと、
    を含む、方法。
  2. 前記プラズマはRF源を用いて生成される、請求項1に記載の方法。
  3. 前記ウエハは、前記チャンバに配置された温度規制システムを組み込むチャック上に提供され、前記方法は、前記チャックの温度を制御するステップをさらに含む、請求項1に記載の方法。
  4. 前記ウエハダイは、前記チャンバに配置されるとき、シンギュレーションによって完全に分離されている、請求項1に記載の方法。
  5. 前記ウエハダイは前記カットラインの近隣にリキャスト材料を含み、前記リキャスト材料を化学的にエッチングするように種が働く、請求項1に記載の方法。
  6. 前記カットラインはグルーブラインを含む、請求項1に記載の方法。
  7. 前記カットラインはスクライブラインを含む、請求項1に記載の方法。
  8. 前記カットラインはダイシングラインを含む、請求項1に記載の方法。
  9. 前記ウエハは半導体ウエハを含む、請求項1に記載の方法。
  10. 前記ウエハは前記表面上にマスク層を備え、前記マスク層は、前記カットラインで、前記生成されたプラズマがエッチングのために通過して前記ウエハ表面に達することを可能にするそれぞれの開口を有する、請求項1に記載の方法。
  11. 前記マスク層はポリマーコーティングを含む、請求項10に記載の方法。
  12. シンギュレートされたウエハダイを作製する方法であって、
    レーザを用いてウエハをその表面で切断し、カットラインによって少なくとも部分的に分離された複数の個別のウエハダイを作製するステップと、
    請求項1の方法を用いて前記ウエハダイをエッチングし、前記ウエハダイからリキャスト材料を除去するステップであって、前記リキャスト材料は、前記レーザを用いて前記ウエハを切断するときに作成されたものである、ステップと、
    を含む、方法。
  13. 前記ウエハ表面にポリマーコーティングを塗布するという最初のステップを含み、
    前記エッチングステップの間、前記ポリマーコーティングはマスクとして作用し、前記プラズマが前記カットラインの領域において前記ウエハをエッチングすることを可能にするが、前記ウエハの他の領域におけるエッチングを防止する、請求項12に記載の方法。
JP2019224629A 2018-12-13 2019-12-12 ウエハダイのプラズマ化学処理 Pending JP2020096186A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/218,533 2018-12-13
US16/218,533 US20200194270A1 (en) 2018-12-13 2018-12-13 Plasma chemical processing of wafer dies

Publications (1)

Publication Number Publication Date
JP2020096186A true JP2020096186A (ja) 2020-06-18

Family

ID=68653392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019224629A Pending JP2020096186A (ja) 2018-12-13 2019-12-12 ウエハダイのプラズマ化学処理

Country Status (8)

Country Link
US (1) US20200194270A1 (ja)
EP (1) EP3667713A1 (ja)
JP (1) JP2020096186A (ja)
KR (1) KR20200074021A (ja)
CN (1) CN111326412A (ja)
PH (1) PH12019000465A1 (ja)
SG (1) SG10201911960TA (ja)
TW (1) TW202027165A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107283A (ja) * 2012-11-22 2014-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
US20140179084A1 (en) * 2012-12-20 2014-06-26 Wei-Sheng Lei Wafer dicing from wafer backside
US20140213042A1 (en) * 2013-01-25 2014-07-31 Wei-Sheng Lei Substrate dicing by laser ablation & plasma etch damage removal for ultra-thin wafers
JP2014520407A (ja) * 2011-06-24 2014-08-21 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド ダイアタッチフィルム(daf)又は他の材料層をダイシングする前におけるレーザカットされた半導体のエッチング
US20150255346A1 (en) * 2014-03-07 2015-09-10 Jungrae Park Baking tool for improved wafer coating process
JP2016506087A (ja) * 2013-01-25 2016-02-25 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US9386677B1 (en) 2013-11-18 2016-07-05 Georges J. Gorin Plasma concentration apparatus and method
US8975163B1 (en) * 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
PT2974822T (pt) 2014-07-14 2017-11-14 Asm Tech Singapore Pte Ltd Método de divisão de substratos semicondutores finos

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014520407A (ja) * 2011-06-24 2014-08-21 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド ダイアタッチフィルム(daf)又は他の材料層をダイシングする前におけるレーザカットされた半導体のエッチング
JP2014107283A (ja) * 2012-11-22 2014-06-09 Disco Abrasive Syst Ltd ウエーハの加工方法
US20140179084A1 (en) * 2012-12-20 2014-06-26 Wei-Sheng Lei Wafer dicing from wafer backside
US20140213042A1 (en) * 2013-01-25 2014-07-31 Wei-Sheng Lei Substrate dicing by laser ablation & plasma etch damage removal for ultra-thin wafers
JP2016506087A (ja) * 2013-01-25 2016-02-25 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
US20150255346A1 (en) * 2014-03-07 2015-09-10 Jungrae Park Baking tool for improved wafer coating process

Also Published As

Publication number Publication date
TW202027165A (zh) 2020-07-16
KR20200074021A (ko) 2020-06-24
CN111326412A (zh) 2020-06-23
SG10201911960TA (en) 2020-07-29
EP3667713A1 (en) 2020-06-17
PH12019000465A1 (en) 2022-01-03
US20200194270A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US9346130B2 (en) Method for laser processing glass with a chamfered edge
US20210114925A1 (en) Crack-free glass substrate cutting and thinning method
JP6416901B2 (ja) 平坦なワークピースを複数の部分に分割する方法及び装置
JP6513082B2 (ja) ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
US20060154449A1 (en) Method of laser processing a wafer
US8466042B2 (en) Method for manufacturing separated micromechanical components situated on a silicon substrate and components manufactured therefrom
JP6704957B2 (ja) 基板加工方法
TW201043380A (en) Method for improved brittle materials processing
US20120175652A1 (en) Method and apparatus for improved singulation of light emitting devices
KR20030064808A (ko) 반도체 재료의 레이저 기계 가공
KR20140048248A (ko) 플라즈마 에칭을 갖는 하이브리드 스플리트-빔 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱
JP2019512875A (ja) 分割ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法
EP2974822B1 (en) Method of dicing thin semiconductor substrates
TWI642509B (zh) 使用時間控制的雷射劃線製程及電漿蝕刻之混合式晶圓切割方法與系統
KR20200118912A (ko) 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
WO2019075789A1 (zh) 一种激光诱导koh化学反应刻蚀和切割蓝宝石的加工方法
JP3895287B2 (ja) サファイア基板の分割方法及び分割装置
JP2020096186A (ja) ウエハダイのプラズマ化学処理
Venkatakrishnan et al. Thin silicon wafer dicing with a dual-focused laser beam
JP4731244B2 (ja) ウエーハの分割方法
EP3848959A1 (en) A semiconductor wafer dicing process
JP2019110272A (ja) 素子チップの製造方法
JP2019212839A (ja) ウェーハの加工方法
KR20110120139A (ko) 레이저를 이용한 패턴 형성 방법
JP2022191952A (ja) 素子チップの製造方法、および、基板の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211101