JP2014520407A - ダイアタッチフィルム（ｄａｆ）又は他の材料層をダイシングする前におけるレーザカットされた半導体のエッチング - Google Patents

ダイアタッチフィルム（ｄａｆ）又は他の材料層をダイシングする前におけるレーザカットされた半導体のエッチング Download PDF

Info

Publication number
JP2014520407A
JP2014520407A JP2014517217A JP2014517217A JP2014520407A JP 2014520407 A JP2014520407 A JP 2014520407A JP 2014517217 A JP2014517217 A JP 2014517217A JP 2014517217 A JP2014517217 A JP 2014517217A JP 2014520407 A JP2014520407 A JP 2014520407A
Authority
JP
Japan
Prior art keywords
laser beam
dicing
laser
semiconductor wafer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014517217A
Other languages
English (en)
Inventor
エス フィン，ダラ
Original Assignee
エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド filed Critical エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド
Publication of JP2014520407A publication Critical patent/JP2014520407A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Weting (AREA)

Abstract

レーザダイシングとレーザエッチングの組み合わせにより半導体のダイ破断強さ及び歩留まりが改善される。レーザダイシングとレーザエッチングの後に、ダイアタッチフィルム（ＤＡＦ）や金属などの材料の下地層のダイシングが行われる。第２のレーザプロセス又は第２のエッチングプロセスを用いて材料の下地層のダイシングを行ってもよい。材料の下地層をカットする前に側壁エッチングを行うことにより、側壁エッチングプロセス中の切溝側壁上のデブリを低減又は防止できる。薄膜ウェハダイシングレーザシステムは、スループットに関する要件を満足するために、単一のレーザプロセスヘッドの構成又はデュアルレーザプロセスヘッドの構成のいずれかを含み得る。

Description

本開示は、レーザ加工システム及び方法に関するものである。特に、本開示は、半導体デバイスを微細加工（例えばスクライビング又はダイシング）するためのレーザ加工システム及び方法に関するものである。
発明の背景
集積回路（ＩＣ）は、一般的に、半導体基板上に又は半導体基板内に整列された状態で製作される。ＩＣは、一般的に、基板上に又は基板内に形成された１以上の層を含んでいる。機械鋸又はレーザを用いてスクライビングレーン又はスクライビングストリートに沿って１つ以上の上側の層を除去する場合がある。スクライビング後、鋸又はレーザを用いて基板を完全に切断して回路の構成要素を互いに分離することがある（ダイシングと呼ばれることがある）。
レーザ加工を使用する場合、その結果は材料に大きく依存する傾向がある。例えば、半導体をカットするためには第１のレーザタイプ（又はレーザパラメータのセット）が理想的であるかもしれず、金属をカットするためには第２のレーザタイプ（又はレーザパラメータのセット）が理想的であるかもしれない。
この問題に取り組んでいる１つの例は、ダイアタッチフィルム（ＤＡＦ）上に実装された半導体デバイスのシンギュレーション、本明細書では「ＤＡＦダイシング」と呼ぶことのあるプロセスである。既知のプロセスを用いたレーザダイシングにより製造されたダイは、機械的なソーイングにより製造されたものと比べて機械的強度が低い傾向があるため、一般的に、これは極薄刃を有する機械的ダイアモンドソーを用いた製造において問題となる。シリコンウェハの厚さを薄くするとともに、脆弱なlow-k誘電材料をこれらの半導体デバイスに組み込むことは、機械的ソーダイシングに関する困難性を増大させ、スループットの低下と歩留まりの低下を招いてきた。薄いシリコンウェハのＤＡＦダイシング用の典型的なレーザのみによるプロセスを用いると、典型的に、例えば、未切断ＤＡＦ（「ダブルダイ」）、過切断（「アンカリング（anchoring）」）、及び／又はＤＡＦをレーザダイシングする前のエッチングの際のエッチ変動による）低いダイ破断強さとして現れるダイピック不良（die pick failure）が増加する（ダイ歩留まりが低下する）。
ＤＡＦダイシングについてこれまでなされてきた解決方法は、機械的ソーダイシングの前にレーザを用いてlow-k誘電体及び／又は半導体層をスクライビングし、レーザダイシングをダイシング後エッチングプロセスと組み合わせてダイを強化し、異なるレーザ（パルス幅のような異なるセットのレーザパラメータ）を有するフルカットのレーザダイシングシステムを用いるか、あるいはＤＡＦを固定してテープが裂けるまでＤＡＦを引き延ばすことである。単一のレーザダイシング方式を用いて半導体デバイスとＤＡＦの双方を貫通するようにダイシングする既知の方法は、半導体ダイの側壁上へのＤＡＦ材料の堆積を生じ、次段の二フッ化キセノン（ＸｅＦ2）のエッチングプロセスがこの「ＤＡＦスプラッシュ」によって悪影響を受けてしまう。
一実施形態における方法は、上面及び底面を含む半導体ウェハをダイシングする。この底面は材料の下地層に付着される。この方法は、第１のレーザビームを生成し、上記半導体ウェハの上面に対して第１のレーザビームを相対的に運動させて、上記上面から１つ以上のダイシングストリートに沿って少なくとも部分的に半導体ウェハをダイシングする。上記第１のレーザビームは、上記半導体ウェハの側壁により規定される切溝を形成する。さらに、この方法は、上記少なくとも部分的にダイシングされた半導体ウェハの上記側壁をエッチングして、上記第１のレーザビームによって上記側壁に生成された熱影響部（ＨＡＺ）を削減又は除去し、材料の上記下地層を上記１つ以上のダイシングストリートに沿って切断して、少なくとも所定のダイ破断強さを有する上記半導体ウェハからダイを分離し、動作するダイの歩留まりを所定の最小歩留まり以上にする。上記側壁エッチングは、材料の上記下地層の上記切断の前に行われ、上記側壁のエッチング中に材料の上記下地層から上記側壁へのデブリを低減又は防止する。
この方法のある実施形態においては、材料の上記下地層がダイアタッチフィルム（ＤＡＦ）である。そのような実施形態においては、材料の上記下地層を切断する際に、第２のレーザビームを生成し、上記１つ以上のダイシングストリートに沿って上記第２のレーザビームを上記ＤＡＦに対して相対的に移動させる。上記第１のレーザビームは、紫外線（ＵＶ）波長を有し、ナノ秒又はピコ秒時間的パルス幅を有するパルスレーザビームを含んでいてもよい。上記第２のレーザビームは、可視光波長を有し、ナノ秒時間的パルス幅を有するパルスレーザビームを含んでいてもよい。
他の実施形態においては、上記側壁のエッチングの際に、上記半導体ウェハから半導体材料を除去するように構成された第１のエッチャントを使用し、材料の上記下地層を切断する際に、上記ＤＡＦ材料を除去するように構成された第２のエッチャントを使用する。一実施形態において、上記第１のエッチャントは、二フッ化キセノン（ＸｅＦ2）のような自発的エッチャントを含んでいる。プラズマエッチング、ウェットフォトレジストストリップ、又はウェットエッチング手法を用いてＤＡＦを切断してもよい。
ある実施形態においては、上記上面は、１つ以上のストリートによって分離された複数の互いに離間した電子回路要素のパターンを含む１層以上のデバイス層を含んでいる。その方法は、さらに、上記第１のレーザビームを生成する前に、上記半導体ウェハにコーティングを塗布して、上記第１のレーザビームによって生成されたデブリから上記半導体ウェハを保護し、上記１つ以上のダイシングストリートに沿った上記第１のレーザビームの第１のパスにおいて、上記１層以上のデバイス層をスクライビングし、上記１つ以上のストリートに沿った上記第１のレーザビームの第２のパスにおいて上記半導体ウェハを少なくとも部分的にダイシングした後であって、上記側壁をエッチングする前に、上記半導体ウェハを洗浄して上記コーティングを除去する。
ある実施形態においては、材料の上記下地層が金属を含んでいる。そのような他の実施形態においては、材料の上記下地層を切断する際に、第２のレーザビームを生成し、上記１つ以上のダイシングストリートに沿って上記第２のレーザビームを上記金属に対して相対的に移動させる。他のそのような実施形態においては、材料の上記下地層を切断する際に、上記金属を除去するように構成された第２のエッチャントを使用する。
一実施形態においては、レーザ加工システムは、上面と底面とを含む半導体ウェハをダイシングする。上記底面は、材料の下地層に付着される。このシステムは、第１のレーザビームを生成する第１のレーザ加工ヘッドであって、上記半導体ウェハの上面に対して第１のレーザビームを相対的に運動させて、上記上面から１つ以上のダイシングストリートに沿って少なくとも部分的に半導体ウェハをダイシングする第１のレーザ加工ヘッドを含んでいる。上記第１のレーザビームは、上記半導体ウェハの側壁により規定される切溝を形成する。このシステムは、さらに、上記少なくとも部分的にダイシングされた半導体ウェハの上記側壁をエッチングして、上記第１のレーザビームによって上記側壁に生成された熱影響部（ＨＡＺ）を削減又は除去する第１のエッチングステーションと、材料の上記下地層を上記１つ以上のダイシングストリートに沿って切断して、少なくとも所定のダイ破断強さを有する上記半導体ウェハからダイを分離し、動作するダイの歩留まりを所定の最小歩留まり以上にするダイシングステーションとを含んでいる。上記第１のエッチングステーションは、上記ダイシングステーションが材料の上記下地層を切断する前に上記側壁エッチングを行い、上記側壁のエッチング中に材料の上記下地層から上記側壁へのデブリを低減又は防止する。
あるシステムの実施形態においては、上記第１のレーザ加工ヘッドは、ナノ秒又はピコ秒時間的パルス幅を有する紫外線（ＵＶ）レーザパルスを生成する第１のレーザ源を含んでいる。
あるシステムの実施形態においては、上記第１のエッチングステーションは、自発的エッチャントを用いて、上記半導体ウェハの上記側壁から半導体材料を除去する。上記自発的エッチャントは、二フッ化キセノン（ＸｅＦ2）を含んでいてもよい。
あるシステムの実施形態においては、材料の上記下地層がＤＡＦであり、上記ダイシングステーションが、上記ＤＡＦをカットするためにナノ秒時間的パルス幅を有する可視光レーザパルスを有する第２のレーザビームを生成する第２のレーザ源を有する第２のレーザ加工ヘッドを含んでいる。
あるシステムの実施形態においては、材料の上記下地層が金属バッキングであり、上記ダイシングステーションが、上記金属バッキングをカットするための第２のレーザビームを生成する第２のレーザ源を有する第２のレーザ加工ヘッドを含んでいる。
あるシステムの実施形態においては、材料の上記下地層がＤＡＦであり、上記ダイシングステーションが、上記ＤＡＦを切断するための第２のエッチングステーションを含んでいる。
あるシステムの実施形態においては、材料の上記下地層が金属バッキングであり、上記ダイシングステーションが、上記金属バッキングを切断するための第２のエッチングステーションを含んでいる。
ある実施形態においては、上記システムは、さらに、上記第１のレーザ加工ヘッドの前に、上記半導体ウェハに保護コーティングを塗布するためのコーティングステーションを含んでいる。そのような実施形態は、さらに、上記第１のレーザ加工ヘッドの後であって上記第１のエッチングステーションの前に、上記保護コーティングをデブリとともに上記半導体ウェハから除去するための洗浄ステーションを含んでいてもよい。
付加的な態様及び利点は、添付図面を参照して述べられる以下の好ましい実施形態の詳細な説明から明らかになるであろう。
図１は、ウェハリング内に配置されたダイシングテープ上に搭載された半導体ウェハを含むワークピースの上面図を模式的に示すものである。 図２Ａは、側壁エッチングの前にフルカットレーザプロセスを用いてダイシングされたＤＡＦを有するシリコンの走査電子顕微鏡（ＳＥＭ）写真である。 図２Ｂは、側壁エッチング後の図２Ａに示されるＤＡＦを有するシリコンのＳＥＭ顕微鏡写真である。 図３は、３つのシリコンウェハについて測定したダイ破断強さのグラフである。 図４は、一実施形態によりダイシングされたダイのＳＥＭ顕微鏡写真である。 図５は、一実施形態における半導体ウェハをダイシングするプロセスのフローチャートである。 図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、及び図６Ｅは、ある実施形態におけるダイシングプロセスの異なるステップ中のワークピースの断面図を模式的に示すものである。 図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、及び図６Ｅは、ある実施形態におけるダイシングプロセスの異なるステップ中のワークピースの断面図を模式的に示すものである。 図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、及び図６Ｅは、ある実施形態におけるダイシングプロセスの異なるステップ中のワークピースの断面図を模式的に示すものである。 図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、及び図６Ｅは、ある実施形態におけるダイシングプロセスの異なるステップ中のワークピースの断面図を模式的に示すものである。 図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、及び図６Ｅは、ある実施形態におけるダイシングプロセスの異なるステップ中のワークピースの断面図を模式的に示すものである。 図７は、一実施形態において裏面又は底面がＤＡＦに貼り付けられたシリコン基板内又はシリコン基板上に形成されたデバイススタックを含むワークピースをダイシングするプロセスのフローチャートである。 図８は、一実施形態において材料の下地層に付着された面を有する半導体ウェハをダイシングするためのシステムのブロック図である。 図９Ａ、図９Ｂ、図９Ｃ、及び図９Ｄは、ある実施形態において、ダイシングされる金属バッキングを含む半導体ウェハの側面斜視図を模式的に示すものである。 図９Ａ、図９Ｂ、図９Ｃ、及び図９Ｄは、ある実施形態において、ダイシングされる金属バッキングを含む半導体ウェハの側面斜視図を模式的に示すものである。 図９Ａ、図９Ｂ、図９Ｃ、及び図９Ｄは、ある実施形態において、ダイシングされる金属バッキングを含む半導体ウェハの側面斜視図を模式的に示すものである。 図９Ａ、図９Ｂ、図９Ｃ、及び図９Ｄは、ある実施形態において、ダイシングされる金属バッキングを含む半導体ウェハの側面斜視図を模式的に示すものである。
好ましい実施形態の詳細な説明
本明細書に開示されるシステム及び方法は、半導体側壁への材料スプラッシュにより生ずる問題を低減し、あるいはなくすことのできるレーザダイシングの手法を提供する。開示される実施形態により、従来のフルレーザカットシステムよりも歩留まりが増加し（例えばダイ破断強さが増し）、ダイピック百分率が増加する。
本明細書における例の多くは、薄いウェハのダイシング、特にダイアタッチフィルム（ＤＡＦ）に付着された半導体材料のダイシングを対象としているが、他の実施形態では、半導体の側壁にスプラッシュし得る他の材料を有する層に隣接する半導体層を含むワークピースをダイシングする。例えば、ある実施形態では、金属層に隣接する又は金属層に付着された半導体層を含むワークピースをダイシングする。
ある実施形態によれば、薄いウェハに対するダイシングレーザシステムは、厚さ約５０μｍ未満、直径約３００ｍｍ、ダイサイズ約１０ｍｍ×１０ｍｍのウェハに対して時間当たりのウェハ数（ＷＰＨ）が約１５ウェハというスループットの要求に応えるために、単一のレーザプロセスヘッドの構成又はデュアルレーザプロセスヘッドの構成を含み得る。本明細書に開示された実施形態を用いて他のウェハサイズ及び／又はダイサイズを加工してもよいことは、当業者であれば本明細書の開示から理解できるであろう。
ある実施形態によれば、第１のプロセスレーザヘッドは、単一のナノ秒又はピコ秒紫外線（ＵＶ）レーザを含んでいる。単一のプロセスレーザヘッドによって加工される特定のターゲット材料によっては、他のタイプのレーザを使用してもよい。例えば、赤外線（ＩＲ）又は緑色レーザを使用してもよい。レーザは、ダイオード励起固体レーザ、モードロックレーザ、又はウェハの半導体及び他の材料を加工するのに好適な他のレーザであってもよい。例えばガルバノメータ及びテレセントリック走査レンズを用いてツール経路をダイシングレーン又はダイシングストリートに沿ってカットするようにビームの位置決めを制御してもよい。各走査範囲又は領域をスクライビングした後に、ＸＹステージが次の走査範囲に位置合わせされる前に半導体（例えばシリコン）のダイシングをしてもよい。
また、ある実施形態は第２のプロセスレーザヘッドを用いる。半導体に隣接する材料を加工するために第２のプロセスレーザヘッドのレーザが選択される。例えば、第２のプロセスレーザヘッドのレーザは、ＤＡＦをカットするために使用される可視波長を有する低コストナノ秒レーザを含んでいる。他の例としては、第２のプロセスレーザヘッドのレーザは、金属をカットするために使用されるＵＶ、緑色、又はＩＲ波長を有するパルスレーザ又は連続波（ＣＷ）レーザ（例えばＣＯ2レーザ）を含んでいてもよい。
ある実施形態においては、材料の下地層（例えば、ＤＡＦ又は金属バッキング）に付着された半導体ウェハをダイシングする方法は、レーザビームを用いて少なくとも部分的に半導体ウェハをダイシングし、側壁をエッチングして熱影響部（ＨＡＺ）を削減又は除去し、その後、同じレーザビーム又は異なるレーザビームを用いて材料の下地層を切断する。半導体ウェハの側壁エッチング用のエッチャントは、二フッ化キセノン（ＸｅＦ2）のような自発的エッチャントであってもよいが、これに限られるものではない。ある実施形態においては、ウェット化学エッチングやプラズマエッチングのような他のタイプのエッチングも用いることができる。
ＤＡＦや金属バッキングのような下地材料を切断することにより、ＨＡＺを除去するエッチングプロセスの有効性を低減し得るデブリ又はスプラッシュが側壁上に生じる傾向がある。このため、材料の下地層を切断する前に側壁エッチングを行うことにより、側壁上のデブリやスプラッシュが削減又は防止され、側壁エッチングプロセスがより効果的になる。
他の実施形態においては、材料の下地層（例えば、ＤＡＦ又は金属バッキング）に付着された半導体ウェハをダイシングする方法は、レーザビームを用いて少なくとも部分的に半導体ウェハをダイシングし、側壁をエッチングして熱影響部（ＨＡＺ）を削減又は除去し、その後、第２のエッチングプロセスで材料の下地層を切断する。例えば、自発的エッチャントを用いて半導体ウェハの側壁エッチングを行った後、プラズマエッチング、ウェットフォトレジストストリップ、又はウェットエッチングを行ってＤＡＦをエッチングで切断してもよい。他の例としては、材料の下地層が金属バッキングである実施形態に関しては、リソグラフィ及びプラズマエッチングを用いてダイシングストリートの金属を切断してもよい。表１は、材料の下地層に用いられる金属や他の材料をエッチングするためのプラズマエッチング特有の化学反応の例を示す。
Figure 2014520407
本明細書に開示された実施形態は、ダイの歩留まりとウェハにわたるダイ強さを上げ、標準偏差とプロセス安定性を改善し、ＤＡＦカットの直接の結果としてダイピックを改善する。開示された実施形態は、側壁エッチングに使用されるエッチャントの消費量を削減することもでき、これにより所有費用（ＣｏＯ）を低く抑え、ウェハごとのコストを下げ、ツールの価値を上げることができる。
ここで、同様の参照符号が同様の要素を示している図面を参照する。以下の説明では、本明細書に開示された実施形態が完全に理解できるように、非常にたくさんの具体的な詳細が述べられる。しかしながら、具体的な詳細のうち１つ以上のものがなくても、あるいは、他の方法、構成要素、又は材料によっても実施形態を実現できることは、当業者であれば理解できるであろう。また、実施形態の態様を不明瞭にすることを避けるために、既知の構造、材料、又は動作は、図示されていないか、あるいは詳細には述べられていない場合がある。さらに、１つ以上の実施形態においては、任意の適切な方法により、ここで述べられる特徴、構造、又は特性を組み合わせることができる。
図１は、ウェハリング１１４内に配置されたダイシングテープ１１２上に搭載された半導体ウェハ１１０を含むワークピース１００の上面図を模式的に示すものである。半導体ウェハ１１０の（図１に示される）上面は、スクライブライン又はスクライブストリート１１８に沿って複数の半導体チップ１１６に分割されている。半導体チップ１１６は、半導体ウェハ１１０の１層以上のデバイス層（本明細書において「デバイススタック」とも言う）上又はデバイス層内に形成された電子回路要素を含んでいる。半導体ウェハ１１０の底面（図示せず）は、半導体チップ１１６を配線基板（図示せず）に実装する際に接着材として機能するダイアタッチフィルム（ＤＡＦ）を含んでいてもよい。ＤＡＦはポリマーであってもよい。単なる例示であって限定ではないが、ＤＡＦ材料は日立製作所から入手することができ（例えばFH-900）、あるいは日東電工から入手することができる（例えばEM-500又はEM-700）。
図２Ａは、側壁エッチングの前にフルカットレーザプロセスを用いてダイシングされたＤＡＦ２１２を有するシリコン２１０の走査電子顕微鏡（ＳＥＭ）写真である。上述したように、図２Ａに示される、レーザでカットされた未エッチング側壁２１４（ａ）は、ダイの機械的強度を低下させる熱影響部（ＨＡＺ）を含んでいる。側壁エッチングによりＨＡＺを除去してもよい。図２Ｂは、側壁エッチング後の図２Ａに示されるＤＡＦ２１２を有するシリコン２１０のＳＥＭ顕微鏡写真である。図２Ｂは、エッチングされた側壁２１４（ｂ）上におけるＤＡＦ「スプラッシュ」２１６の堆積を示している。ＤＡＦ堆積又はＤＡＦスプラッシュ２１６は、（例えばＸｅＦ2を用いる）エッチングプロセスを阻害し、シリコンウェハ２１０のダイ強さを低下させる。ＤＡＦスプラッシュ２１６の一部に付着したシリコンはエッチングにより除去されているので、図２ＢにおけるＤＡＦスプラッシュ２１６の少なくとも一部により、エッチングされた側壁２１４（ｂ）が傾斜したり、剥がれ落ちたりする。このため、ＤＡＦスプラッシュ２１６は、エッチングされた側壁２１４（ｂ）を取り去り、シリコン２１０とＤＡＦ２１２の界面で少なくとも部分的に蝶番状に動く場合がある。
図３は、３つのシリコンウェハについて測定したダイ破断強さのグラフである。図示されたデータ（平均ダイ強さ、最大ダイ強さ、及び最小ダイ強さ）は、ブランク７５μｍシリコン（Ｓｉ）ウェハ（ＤＡＦありとＤＡＦなし）に対する３点ダイ強さ試験により測定されたものである。第１の列３１０は、レーザダイシングがなされたがエッチングはなされていないＤＡＦのない第１のシリコンウェハに対するデータを示している。第２の列３１２は、レーザダイシング及びエッチングがなされたＤＡＦのない第２のシリコンウェハに対するデータを示している。第３の列３１４は、エッチングの前にシリコン及びＤＡＦの双方をレーザダイシングにより切断したＤＡＦのある第３のシリコンウェハに対するデータを示している。この例では、ＤＡＦは日立製作所から入手可能なFH-900である。ＤＡＦスプラッシュによりエッチングプロセスがＨＡＺを十分に除去できなくなり、これにより応力がかかった際にマイクロクラックがシリコン全体に伝播していくことになるので、図示されているように、第３のウェハの最小ダイ強さは第２のウェハの最小ダイ強さよりも低くなる。
シリコンウェハ全体に破断を生じさせるのに３点曲げ技術を使用できることは、当業者であれば理解できるであろう。一般的に、３点ダイ強さ試験では、シリコンウェハを２つの支持部の間に配置し、ウェハの中央に力を印加する。ウェハが破断するときの力を測定し、これをシリコンウェハの厚さ、シリコンダイ／試料の幅、及び２つの支持部の間のスパンを含む既知の３点曲げ式に用いる。この式により、シリコンウェハの単位面積当たりの応力が計算される。これにより、様々なレーザ加工技術に対してダイの機械的強度を決定することができる。
図４は、本明細書に開示された実施形態によりダイシングされたダイ４００のＳＥＭ顕微鏡写真である。図４は、ダイ４００の上面４１０とエッチングされたシリコン側壁４１２を示している。図示はされていないが、ある実施形態においては、上面４１０上又は上面４１０内に１層以上のデバイス層を形成すること、及び／又は上面４１０をフォトレジスト又は他のコーティング材料で被覆することが可能である。シリコン側壁４１２は、上面４１０から、ＤＡＦ４１４の層に付着されるシリコンの底面（図示せず）に向けて下方にシリコンをレーザダイシングすることにより形成される。ＤＡＦ４１４をカットする前に、（例えば、シリコンをレーザ加工することにより生じるＨＡＺを除去するために）応力緩和のためにシリコン側壁４１２がエッチングされる。側壁エッチングの後、第２のレーザプロセスを用いてＤＡＦ４１４をダイシングする。加えて、又は他の実施形態においては、エッチングされたシリコン側壁４１２を第２のレーザプロセス中及び／又は後段の加工ステップ中に保護するために、エッチングされたシリコン側壁４１２が（例えばパリレンや他のポリマーにより）コーティングされる。
また、図４は、側壁エッチングプロセス中にシリコン側壁４１２を広げることによって生じたＤＡＦリップ部又はフラップ部４１６を示している。分かり易くるために、ＤＡＦリップ部又はフラップ部４１６を図７Ｅでも示している。ある実施形態においては、ＤＡＦリップ部又はフラップ部４１２のサイズが、エッチングされたシリコン側壁４１２からの干渉がなく（あるいはエッチングされたシリコン側壁４１２と干渉することなく）第２のレーザプロセスによりＤＡＦ４１４をカットできるサイズとなるように側壁エッチングプロセスが制御される。ＤＡＦ４１４をダイシングした後、図４に示される例では、ダイ４００に対するＤＡＦリップ部又はフラップ部４１６の幅は約１８．５μｍである。シリコンが少なくとも部分的にダイシングされ、ダイ４００と隣接するダイ（図示せず）の間のストリートに沿ってエッチングされた後は、ダイ４００のシリコンと隣接するダイの間の距離により、第２のレーザプロセス中にストリートに沿ってレーザビームを位置合わせする精度が決まる。生じるＤＡＦリップ部又はフラップ部４１６のサイズを、第２のレーザプロセス中のレーザビームのスポットサイズ及び他のパラメータにより決定してもよい。第２のレーザプロセスではなく、第２のエッチングプロセスにおいてＤＡＦ４１４が除去される実施形態では、ＤＡＦリップ部又はフラップ部４１６を小さくするか、あるいは完全に除去してもよい。
図５は、一実施形態における半導体ウェハをダイシングするプロセス５００のフローチャートである。この半導体ウェハは上面と底面を有している。底面は、材料の下地層に付着されている。ある実施形態においては、材料の下地層はＤＡＦを含んでいる。他の実施形態においては、材料の下地層は、例えば金属を含んでいる。方法５００では、第１のレーザビームを使用して半導体ウェハを少なくとも部分的にダイシングする（５１０）。ある実施形態においては、第１のレーザビームは、ダイシングストリートに沿って材料の下地層の表面を少なくとも部分的に露出させるように十分な量の半導体材料を除去する。他の実施形態においては、第１のレーザビームは、材料の下地層が露出しないようにストリートに沿って半導体材料を部分的にのみダイシングする。そのような実施形態においては、材料の下地層にわたって半導体の薄膜層（例えば、約１μｍ〜３μｍ以上）を残すことにより、エッチングプロセス前に材料の下地層が半導体の側壁にスプラッシュされる可能性が下がる。
方法５００では、さらに、少なくとも部分的にダイシングされた半導体ウェハの側壁をエッチングして（５１２）、第１のレーザビームにより側壁に生じたＨＡＺを削減又は除去する。そして、方法５００では、１つ以上のダイシングストリートに沿って材料の下地層を切断して、所定のダイ破断強さ以上の半導体ウェハからダイを分離し、動作するダイの歩留まりを所定の最小歩留まり以上にする（５１４）。所定のダイ破断強さ及び所定の最小歩留まりは特定の用途に依存している。例えば、一実施形態では、ベア／ミラーＳｉＯ2ウェハの所定のダイ破断強さは約５００ＭＰａである。加えて、又は他の実施形態においては、所定の最小歩留まりは９９．５％〜１００％の範囲にある。材料の下地層を切断する前に側壁エッチングを行い、側壁のエッチング中に材料の下地層から生じる側壁上のデブリを低減又は防止する。１つ以上のダイシングストリートに沿って材料の下地層を除去するように構成された第２のレーザビーム又は第２のエッチャントを用いて材料の下地層を切断してもよい。
図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、及び図６Ｅは、ある実施形態におけるダイシングプロセスの異なるステップ中のワークピース６００の断面図を模式的に示すものである。ワークピース６００は、半導体（例えばシリコン）ウェハ６１２にわたって形成されるデバイススタック６１０を含んでいる。この例では、ＤＡＦ６１４は、半導体ウェハ６１２の裏面又は底面に貼り付けられている。デバイススタック６１０は、半導体ウェハ６１２の上面上又は上面内に形成された１層以上のデバイス層を含む電子回路要素を含んでいてもよい。デバイススタック６１０の１層以上のデバイス層は、例えば、パッシベーション及び／又はカプセル化のために使用される二酸化ケイ素（ＳｉＯ2）及び／又はシリコン窒化物（ＳｉYＮX）（例えばＳｉ4Ｎ3）、誘電層（例えばＳｉＮ）により分離される１層以上の金属層、及び／又はlow-k誘電体層を含み得る。
図６Ｂに示されるように、第１のレーザビーム６１６によりデバイススタック６１０をスクライビングして下地半導体基板６１２をダイシングストリート６１７に沿って露出させる。図６Ｃにおいて、第２のレーザビーム６１８により半導体ウェハ６１２を少なくとも部分的にダイシングする。ある実施形態においては、第１のレーザビーム６１６及び第２のレーザビーム６１８は、異なるレーザ源により生成され、及び／又は異なるレーザパラメータを有している。他の実施形態においては、図６Ｃに示される第１のレーザビーム６１６及び第２のレーザビーム６１８は、ダイシングストリート６１７に沿った同一のレーザビームの異なるパスを表している。さらに他の実施形態においては、ダイシングストリート６１７に沿って単一のレーザビームの単一のパスでデバイススタック６１０及び半導体ウェハ６１２の少なくとも一部がカットされる。上述したように、図６Ｃの第２のレーザビーム６１８は、下地ＤＡＦ６１４を露出させるように半導体ウェハ６１２の十分な部分を除去するようになっているが、ある実施形態によればＤＡＦ６１４にわたって数ミクロンの半導体材料が残り、エッチング前における半導体ウェハ６１２の側壁６２０上へのＤＡＦ６１４のスプラッシュが減少又は防止される。
図６Ｄは、側壁エッチングステップを表している。図６Ｄでは、図６Ｃにおける第２のレーザビーム６１８により形成された元の側壁６２０が破線で表されている。側壁エッチングステップにより元の側壁６２０の一部（例えば、ＨＡＺを含む部分）が除去されてエッチングされた側壁６２２が形成される。
図６Ｅにおいては、第３のレーザビーム６２４によりＤＡＦ６１４がダイシングされ、第１のダイ６２６が第２のダイ６２８から分離される。一実施形態においては、第２のレーザビーム６１８及び第３のレーザビーム６６２４は異なるレーザ源により生成され、及び／又は異なるレーザパラメータを有している。他の実施形態においては、第２のレーザビーム６１６及び第３のレーザビーム６１８は、ダイシングストリート６１７に沿った同一のレーザビームの異なるパスを表している。図６Ｅに示されるように、第３のレーザビーム６２４を用いてＤＡＦ６１４を加工すると、図４に関して先に述べたＤＡＦリップ部又はフラップ部６３０が生じる。他の実施形態においては、第３のレーザビーム６２４の代わりに第２のエッチングステップを用いてＤＡＦ６１４を切断する。そのような実施形態においては、ＤＡＦリップ部又はフラップ部６３０が減少し得るか、消滅し得る。
図７は、一実施形態において裏面又は底面がＤＡＦに貼り付けられたシリコン基板内又はシリコン基板上に形成されたデバイススタックを含むワークピースをダイシングするプロセス７００のフローチャートである。プロセス７００では、ワークピースを保護コーティングでコーティングし（７１０）、スクライビングプロセス及びダイシングプロセスをデブリから保護する。保護コーティングは、液体樹脂（例えばシリコングリコール共重合体）を含んでいてもよい。上述したように、プロセス７００では、さらに、シリコン基板を少なくとも部分的にダイシングするものであるが、ダイシングストリートに沿ってＤＡＦにわたって数ミクロンのシリコンを残すことがあるシリコンレーザダイシングの後に、デバイススタックスクライビングが行われる（７１２）。方法７００では、さらに、ワークピースを洗浄して（７１６）保護コーティングを除去する。例えば脱イオン水又は他の溶媒でワークピースを洗浄してもよい。また、プロセス７００では、レーザダイシング中にシリコン基板に切り込まれる切溝の側壁をエッチングする（７１８）。エッチング７１８の後、プロセス７００はＤＡＦダイシング７２０を行う。エッチング７１８の後、ＤＡＦダイシング７２０を行うことにより、エッチング７１８中に側壁上に存在するＤＡＦを減少又は防止することができ、これによりＨＡＺを減少又は除去するエッチング７１８の能力を増してダイ破断強さを向上することができる。また、エッチング７１８の後、ＤＡＦダイシング７２０を行うことにより、その後の加工（例えばパッケージング）中にスプラッシュしたＤＡＦが蝶番状になるあるいは側壁から落ちることを少なくすることができる、あるいは防止することができる。
図８は、一実施形態において材料の下地層に付着された面を有する半導体ウェハをダイシングするためのシステム８００のブロック図である。ある実施形態においては、材料の下地層はＤＡＦを含んでいる。他の実施形態においては、材料の下地層は、例えば金属を含んでいる。システム８００は、第１のカセット８１０と、コーティングステーション８１２と、第１のレーザ加工ヘッド８１４と、洗浄ステーション８１６と、エッチングステーション８１８と、第２のレーザ加工ヘッド８２０と、第２のカセット８２２とを含んでいる。他の実施形態におけるシステム８００の要素がより少なくても（例えば単一のカセット及び／又は単一のレーザ加工ヘッドを有する）、要素が追加されてもよいことは、当業者であれば本明細書の開示から理解できるであろう。
第１のカセット８１０は、システム８００によるダイシングのために（例えばロボットにより）連続的にロード可能な多数の半導体ウェハを保持するように構成されたキャリアを含んでいてもよい。コーティングステーション８１２は、半導体ウェハ上の保護コーティング７１０を振り落としてスクライビングプロセス及びダイシングプロセスをデブリから保護してもよい。第１のレーザ加工ヘッド８１４は、第１のレーザビームを生成するためのレーザ源と、上面から１つ以上のダイシングストリートに沿って半導体ウェハを少なくとも部分的にダイシングするために、半導体ウェハの上面に対して第１のレーザビームを相対運動させるため運動ステージとを含んでいる。第１のレーザビームは、側壁により規定される切溝を半導体ウェハ内に形成する。そして、洗浄ステーション８１６は、第１のレーザビームにより生じたデブリとともに保護コーティングを除去する。
エッチングステーション８１８は、少なくとも部分的にダイシングされた半導体ウェハの側壁をエッチングして第１のレーザビームにより側壁に生じた熱影響部（ＨＡＺ）を削減又は除去する。そして、第２のレーザ加工ヘッド８２０は、１つ以上のダイシングストリートに沿って材料の下地層を切断して、少なくとも所定のダイ破断強さを有する半導体ウェハからダイを分離し、使用可能なダイの歩留まりを少なくとも所定の最小歩留まりとする。材料の下地層を切断する前に側壁エッチングを行うことによって、側壁のエッチング中に材料の下地層から側壁上へのデブリを低減又は防止する。最後に、その後の加工のためにダイが第２のカセット８２２にロードされる。ある実施形態においては、第２のレーザ加工ヘッド８２０は、本明細書で述べたようにエッチングを用いて材料の下地層を切断するように構成された第２のエッチングステーションに置き換えられる。このように、第２のレーザ加工ヘッド８２０を「ダイシングステーション」と呼ぶことができる。
図９Ａ、図９Ｂ、図９Ｃ、及び図９Ｄは、ある実施形態において、ダイシングされる金属バッキング９１４を含むワークピース９００の側面斜視図を模式的に示すものである。ワークピース９００は、半導体ウェハ９１２（例えばシリコン）にわたって形成される１層以上のデバイス層９１０を含んでいる。この例では、金属９１４は半導体ウェハ９１２の裏面に貼付されている。
図９Ｂに示されるように、ダイシングプロセスは、ワークピース９００のストリート９１８に沿ったレーザビーム９１６の第１のパスを含んでいる（例えば、ストリート９１８に対してレーザビーム９１６を矢印の方向に相対的に移動させるＸ−Ｙ並進ステージを用いる）。レーザビーム９１６の第１のパスは、下にある半導体ウェハ９１２をストリート９１８に沿って露出させるように１つ以上のデバイス層９１０を除去することにより、ワークピース９００をスクライビングする。１層以上のデバイス層９１０のストリート９１８内で金属（例えば銅）とlow-k誘電体の組み合わせを加工するように、レーザビーム９１６の第１のパスのために使用されるレーザパラメータを構成してもよい。例示の実施形態においては、ＵＶ又は緑色レーザ源が使用され、時間的パルス持続時間が約１２ｎｓから約１４ｎｓの範囲にあるパルスを用いて第１のパス用のレーザビーム９１６を生成する。
図９Ｃに示されるように、ダイシングプロセスの次のステップは、半導体ウェハ９１２を切断するための、ストリート９１８に沿ったレーザビーム９１６の第２のパスを含んでいる。第２のパスの間、同一のＵＶ又は緑色レーザ源によりレーザビーム９１６を生成し、約１ナノ秒から約３ナノ秒の範囲の時間的パルス持続時間を有するレーザパルスを供給してもよい。図示されていないが、その後ストリート９１８内の側壁がエッチングされる。側壁エッチングに続いて、図９Ｄに示されるように、ダイシングプロセスの次のステップは、金属９１４を切断するための、ストリート９１８に沿ったレーザビーム９１６の第３のパスを含んでいる。第３のパスにおいては、一実施形態によれば、レーザビーム９１６のワークピース９００に対する速度は約１００ｍｍ／ｓから約４，０００ｍｍ／ｓの範囲にあり、パルス繰り返し率は約１ｋＨｚから約１ＭＨｚの範囲にあり、スポットサイズは約４μｍから約１２μｍの範囲にあり、パルスエネルギーは約１０μＪから約１，０００μＪの範囲にあり、ＵＶ波長は約３５２ｎｍから約３５５ｎｍの範囲にある。他の実施形態においては、第３のパスでは、レーザビーム９１６は緑色波長（例えば約５３２ｎｍ）を有している。さらに他の実施形態においては、第３のパスでは、レーザビームは（例えばＣＯ2レーザにより生成されるような）ＩＲ波長を有している。３つのパスのそれぞれに対して他の種類のレーザ又はレーザパラメータを用いてもよいことは、当業者であれば本明細書の開示から理解できるであろう。
本発明の基礎をなす原則から逸脱することなく上述した実施形態の詳細に対して多くの変更をなし得ることは、当業者であれば理解できるであろう。したがって、本発明の範囲は、特許請求の範囲によってのみ画定されるべきである。

Claims (22)

  1. 上面と材料の下地層に付着される底面とを含む半導体ウェハをダイシングするための方法であって、
    第１のレーザビームを生成し、
    前記半導体ウェハの上面に対して第１のレーザビームを相対的に運動させて、前記上面から１つ以上のダイシングストリートに沿って少なくとも部分的に半導体ウェハをダイシングし、前記第１のレーザビームは前記半導体ウェハの側壁により規定される切溝を形成し、
    前記少なくとも部分的にダイシングされた半導体ウェハの前記側壁をエッチングして、前記第１のレーザビームによって前記側壁に生成された熱影響部（ＨＡＺ）を削減又は除去し、
    材料の前記下地層を前記１つ以上のダイシングストリートに沿って切断して、少なくとも所定のダイ破断強さを有する前記半導体ウェハからダイを分離し、動作するダイの歩留まりを所定の最小歩留まり以上にし、
    前記側壁エッチングは、材料の前記下地層の前記切断の前に行われ、前記側壁のエッチング中に材料の前記下地層から前記側壁へのデブリを低減又は防止する、
    方法。
  2. 材料の前記下地層はダイアタッチフィルム（ＤＡＦ）である、請求項１の方法。
  3. 材料の前記下地層を切断する際に、
    第２のレーザビームを生成し、
    前記１つ以上のダイシングストリートに沿って前記第２のレーザビームを前記ＤＡＦに対して相対的に移動させる、
    請求項２の方法。
  4. 前記第１のレーザビームは、紫外線（ＵＶ）波長を有し、ナノ秒時間的パルス幅とピコ秒時間的パルス幅とからなる群から選択される時間的パルス幅を有するパルスレーザビームである、請求項３の方法。
  5. 前記第２のレーザビームは、可視光波長を有し、ナノ秒時間的パルス幅を有するパルスレーザビームである、請求項４の方法。
  6. 前記側壁のエッチングの際に、前記半導体ウェハから半導体材料を除去するように構成された第１のエッチャントを使用し、
    材料の前記下地層を切断する際に、前記ＤＡＦ材料を除去するように構成された第２のエッチャントを使用する、
    請求項２の方法。
  7. 前記第１のエッチャントは自発的エッチャントである、請求項６の方法。
  8. 前記自発的エッチャントは二フッ化キセノン（ＸｅＦ2）である、請求項７の方法。
  9. 前記第２のエッチャントは酸化物エッチャントである、請求項６の方法。
  10. 前記上面は、１つ以上のストリートによって分離された複数の互いに離間した電子回路要素のパターンを含む１層以上のデバイス層を有し、さらに、
    前記第１のレーザビームを生成する前に、前記半導体ウェハにコーティングを塗布して、前記第１のレーザビームによって生成されたデブリから前記半導体ウェハを保護し、
    前記１つ以上のダイシングストリートに沿った前記第１のレーザビームの第１のパスにおいて、前記１層以上のデバイス層をスクライビングし、
    前記１つ以上のストリートに沿った前記第１のレーザビームの第２のパスにおいて前記半導体ウェハを少なくとも部分的にダイシングした後であって、前記側壁をエッチングする前に、前記半導体ウェハを洗浄して前記コーティングを除去する、
    請求項１の方法。
  11. 材料の前記下地層が金属である、請求項１の方法。
  12. 材料の前記下地層を切断する際に、
    第２のレーザビームを生成し、
    前記１つ以上のダイシングストリートに沿って前記第２のレーザビームを前記金属に対して相対的に移動させる、
    請求項１１の方法。
  13. 前記側壁をエッチングする際に、前記半導体ウェハから半導体材料を除去するように構成された第１のエッチャントを使用し、
    材料の前記下地層を切断する際に、前記金属を除去するように構成された第２のエッチャントを使用する、
    請求項１１の方法。
  14. 上面と材料の下地層に付着される底面とを含む半導体ウェハをダイシングするためのレーザ加工システムであって、
    第１のレーザビームを生成する第１のレーザ加工ヘッドであって、前記半導体ウェハの上面に対して第１のレーザビームを相対的に運動させて、前記上面から１つ以上のダイシングストリートに沿って少なくとも部分的に半導体ウェハをダイシングする第１のレーザ加工ヘッドを備え、前記第１のレーザビームは前記半導体ウェハの側壁により規定される切溝を形成し、
    前記少なくとも部分的にダイシングされた半導体ウェハの前記側壁をエッチングして、前記第１のレーザビームによって前記側壁に生成された熱影響部（ＨＡＺ）を削減又は除去する第１のエッチングステーションと、
    材料の前記下地層を前記１つ以上のダイシングストリートに沿って切断して、少なくとも所定のダイ破断強さを有する前記半導体ウェハからダイを分離し、動作するダイの歩留まりを所定の最小歩留まり以上にするダイシングステーションと、
    を備え、
    前記第１のエッチングステーションは、前記ダイシングステーションが材料の前記下地層を切断する前に前記側壁エッチングを行い、前記側壁のエッチング中に材料の前記下地層から前記側壁へのデブリを低減又は防止する、
    システム。
  15. 前記第１のレーザ加工ヘッドは、ナノ秒時間的パルス幅とピコ秒時間的パルス幅とからなる群から選択される時間的パルス幅を有する紫外線（ＵＶ）レーザパルスを生成する第１のレーザ源を備える、請求項１４のシステム。
  16. 前記第１のエッチングステーションは、自発的エッチャントを用いて、前記半導体ウェハの前記側壁から半導体材料を除去する、請求項１４のシステム。
  17. 前記自発的エッチャントは二フッ化キセノン（ＸｅＦ2）である、請求項１６のシステム。
  18. 材料の前記下地層がダイアタッチフィルム（ＤＡＦ）であり、前記ダイシングステーションが、前記ＤＡＦをカットするためにナノ秒時間的パルス幅を有する可視光レーザパルスを有する第２のレーザビームを生成する第２のレーザ源を有する第２のレーザ加工ヘッドを備える、請求項１４のシステム。
  19. 材料の前記下地層が金属バッキングであり、前記ダイシングステーションが、前記金属バッキングをカットするための第２のレーザビームを生成する第２のレーザ源を有する第２のレーザ加工ヘッドを備える、請求項１４のシステム。
  20. 材料の前記下地層がダイアタッチフィルム（ＤＡＦ）であり、前記ダイシングステーションが、前記ＤＡＦを切断するための第２のエッチングステーションを備える、請求項１４のシステム。
  21. 材料の前記下地層が金属バッキングであり、前記ダイシングステーションが、前記金属バッキングを切断するための第２のエッチングステーションを備える、請求項１４のシステム。
  22. 前記第１のレーザ加工ヘッドの前に、前記半導体ウェハに保護コーティングを塗布するためのコーティングステーションと、
    前記第１のレーザ加工ヘッドの後であって前記第１のエッチングステーションの前に、前記保護コーティングをデブリとともに前記半導体ウェハから除去するための洗浄ステーションと、
    をさらに備える、請求項１４のシステム。
JP2014517217A 2011-06-24 2012-06-22 ダイアタッチフィルム（ｄａｆ）又は他の材料層をダイシングする前におけるレーザカットされた半導体のエッチング Pending JP2014520407A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/168,020 2011-06-24
US13/168,020 US8673741B2 (en) 2011-06-24 2011-06-24 Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
PCT/US2012/043815 WO2012178059A2 (en) 2011-06-24 2012-06-22 Etching a laser-cut semiconductor before dicing a die attach film (daf) or other material layer

Publications (1)

Publication Number Publication Date
JP2014520407A true JP2014520407A (ja) 2014-08-21

Family

ID=47362237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014517217A Pending JP2014520407A (ja) 2011-06-24 2012-06-22 ダイアタッチフィルム（ｄａｆ）又は他の材料層をダイシングする前におけるレーザカットされた半導体のエッチング

Country Status (7)

Country Link
US (2) US8673741B2 (ja)
EP (1) EP2724366A4 (ja)
JP (1) JP2014520407A (ja)
KR (1) KR20140036241A (ja)
CN (1) CN103703554A (ja)
TW (1) TW201308416A (ja)
WO (1) WO2012178059A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170057139A (ko) * 2015-11-16 2017-05-24 가부시기가이샤 디스코 웨이퍼의 분할 방법
JP2018093116A (ja) * 2016-12-06 2018-06-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019125723A (ja) * 2018-01-17 2019-07-25 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2020096186A (ja) * 2018-12-13 2020-06-18 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド ウエハダイのプラズマ化学処理
JP2022067118A (ja) * 2020-02-21 2022-05-02 ヌヴォトンテクノロジージャパン株式会社 個片化方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110287607A1 (en) * 2010-04-02 2011-11-24 Electro Scientific Industries, Inc. Method and apparatus for improved wafer singulation
US20120248001A1 (en) * 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US8673741B2 (en) 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
FR3002687B1 (fr) * 2013-02-26 2015-03-06 Soitec Silicon On Insulator Procede de traitement d une structure
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
KR20150130835A (ko) * 2014-05-14 2015-11-24 주식회사 이오테크닉스 금속층이 형성된 반도체 웨이퍼를 절단하는 레이저 가공 방법 및 레이저 가공 장치
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9601437B2 (en) 2014-09-09 2017-03-21 Nxp B.V. Plasma etching and stealth dicing laser process
JP6495056B2 (ja) * 2015-03-06 2019-04-03 株式会社ディスコ 単結晶基板の加工方法
JP6625854B2 (ja) * 2015-10-06 2019-12-25 株式会社ディスコ 光デバイスウエーハの加工方法
US9741617B2 (en) * 2015-11-16 2017-08-22 Amkor Technology, Inc. Encapsulated semiconductor package and method of manufacturing thereof
JP6716263B2 (ja) * 2016-01-22 2020-07-01 株式会社ディスコ ウエーハの加工方法
CN106141451B (zh) * 2016-07-22 2018-12-21 京东方科技集团股份有限公司 一种薄膜组件切割方法及装置
JP2018181902A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
CN107579032B (zh) 2017-07-27 2019-04-09 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法
US10607861B2 (en) 2017-11-28 2020-03-31 Nxp B.V. Die separation using adhesive-layer laser scribing
CN108231909A (zh) * 2017-12-22 2018-06-29 中国振华集团永光电子有限公司（国营第八七三厂） 一种高可靠超小型玻璃钝化复合二极管及其制备方法和应用
JP7109862B2 (ja) * 2018-07-10 2022-08-01 株式会社ディスコ 半導体ウェーハの加工方法
US11664276B2 (en) * 2018-11-30 2023-05-30 Texas Instruments Incorporated Front side laser-based wafer dicing
US20210296176A1 (en) * 2020-03-23 2021-09-23 Semiconductor Components Industries, Llc Structure and method for electronic die singulation using alignment structures and multi-step singulation
CN113140617B (zh) * 2021-03-16 2024-05-14 南瑞联研半导体有限责任公司 一种大功率半导体器件及其制备方法
CN113725160B (zh) * 2021-09-01 2024-06-28 浙江同芯祺科技有限公司 一种超薄晶圆正面切割工艺
KR20230045661A (ko) 2021-09-27 2023-04-05 삼성전자주식회사 반도체 패키지의 제조 방법
CN116631716A (zh) * 2023-07-18 2023-08-22 合肥矽迈微电子科技有限公司 一种可变电阻器件的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562698B2 (en) 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
US6676878B2 (en) * 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
EP1497851B1 (en) 2002-04-19 2006-01-25 Xsil Technology Limited Program-controlled dicing of a substrate using a pulsed laser
US6867966B2 (en) * 2002-05-31 2005-03-15 Verari Systems, Inc. Method and apparatus for rack mounting computer components
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
GB2420443B (en) 2004-11-01 2009-09-16 Xsil Technology Ltd Increasing die strength by etching during or after dicing
US7682937B2 (en) 2005-11-25 2010-03-23 Advanced Laser Separation International B.V. Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement
JP5197586B2 (ja) 2007-05-25 2013-05-15 浜松ホトニクス株式会社 切断用加工方法
US8598490B2 (en) 2008-03-31 2013-12-03 Electro Scientific Industries, Inc. Methods and systems for laser processing a workpiece using a plurality of tailored laser pulse shapes
US20100129984A1 (en) 2008-11-26 2010-05-27 George Vakanas Wafer singulation in high volume manufacturing
JP5095697B2 (ja) * 2009-09-24 2012-12-12 株式会社東芝 半導体装置及び接着シート
US8507363B2 (en) * 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8673741B2 (en) 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170057139A (ko) * 2015-11-16 2017-05-24 가부시기가이샤 디스코 웨이퍼의 분할 방법
JP2017092363A (ja) * 2015-11-16 2017-05-25 株式会社ディスコ ウエーハの分割方法
KR102493116B1 (ko) * 2015-11-16 2023-01-27 가부시기가이샤 디스코 웨이퍼의 분할 방법
JP2018093116A (ja) * 2016-12-06 2018-06-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019125723A (ja) * 2018-01-17 2019-07-25 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6994646B2 (ja) 2018-01-17 2022-01-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2020096186A (ja) * 2018-12-13 2020-06-18 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド ウエハダイのプラズマ化学処理
JP2022067118A (ja) * 2020-02-21 2022-05-02 ヌヴォトンテクノロジージャパン株式会社 個片化方法
US11488867B2 (en) 2020-02-21 2022-11-01 Nuvoton Technology Corporation Japan Chip singulation method
US11646230B2 (en) 2020-02-21 2023-05-09 Nuvoton Technology Corporation Japan Chip singulation method

Also Published As

Publication number Publication date
EP2724366A4 (en) 2014-11-26
WO2012178059A3 (en) 2013-04-04
CN103703554A (zh) 2014-04-02
US20120329246A1 (en) 2012-12-27
US8673741B2 (en) 2014-03-18
KR20140036241A (ko) 2014-03-25
US8800475B2 (en) 2014-08-12
WO2012178059A2 (en) 2012-12-27
EP2724366A2 (en) 2014-04-30
TW201308416A (zh) 2013-02-16
US20140182786A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
JP2014520407A (ja) ダイアタッチフィルム（ｄａｆ）又は他の材料層をダイシングする前におけるレーザカットされた半導体のエッチング
US8845854B2 (en) Laser, plasma etch, and backside grind process for wafer dicing
US8809120B2 (en) Method of dicing a wafer
US9768014B2 (en) Wafer coating
US9165832B1 (en) Method of die singulation using laser ablation and induction of internal defects with a laser
KR102024364B1 (ko) 플라즈마 에칭을 갖는 하이브리드 멀티-스텝 레이저 스크라이빙 프로세스를 이용한 웨이퍼 다이싱
TWI605508B (zh) 用於切割具有厚鈍化聚合物層之晶圓的方法以及設備
TWI508155B (zh) 使用混合式分裂射束雷射劃線製程及電漿蝕刻的晶圓切割
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
TWI647758B (zh) 無遮罩混合式雷射劃線及電漿蝕刻晶圓切割製程
KR20160029097A (ko) 높은 다이 파괴 강도 및 평활한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
JP2009010105A (ja) ウェーハのレーザ加工方法
JP2014523111A (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI734780B (zh) 用於混合式雷射劃線及電漿蝕刻晶圓切單處理的蝕刻遮罩
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
JP2014523116A (ja) 物理的に除去可能なマスクを用いたレーザ・プラズマエッチングウェハダイシング
TWI642509B (zh) 使用時間控制的雷射劃線製程及電漿蝕刻之混合式晶圓切割方法與系統
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
TW201508865A (zh) 塗佈用於雷射劃線及電漿蝕刻的水溶性光罩之方法