JP2020086743A - タッチ検出回路、入力装置、電子機器 - Google Patents

Abstract

【課題】新たな機能を付加したタッチ検出回路を提供する。【解決手段】Ｎ個の第１端子Ｐｓは、それぞれに対応する第１電極Ｅｓが接続される。第２端子Ｐｃは、第２電極Ｅｃと接続される。Ｎ個の第１容量検出回路２１０は、Ｎ個の第１端子Ｐｓに対応しており、それぞれが対応する第１端子Ｐｓの電圧を変化させ、対応する第１端子Ｐｓに生ずる電荷の移動にもとづいて対応する第１電極Ｅｓの静電容量を示す第１検出信号を生成する。キャンセル回路２４０は、第２端子Ｐｃの電圧が第１端子Ｐｓの電圧に追従するように第２端子Ｐｃを駆動する。第２容量検出回路２６０は、第２電極Ｅｃの静電容量を示す第２検出信号を生成する。【選択図】図３

Description

本発明は、静電容量の検出回路に関する。

近年のコンピュータやスマートホン、タブレット端末、ポータブルオーディオ機器などの電子機器には、ユーザインタフェースとして、タッチ式の入力装置が搭載される。タッチ式の入力装置としては、タッチパッド、ポインティングデバイスなどが知られており、指やスタイラスを接触あるいは近接することにより様々な入力が可能となっている。

タッチ式入力装置は大きく、抵抗膜方式と静電容量方式に分類される。静電容量方式は、ユーザ入力に応じて、複数のセンサ電極が形成する静電容量（以下、単に容量ともいう）の変化を電気信号に変換することにより、ユーザ入力の有無、座標を検出する。

静電容量検出方法は大きく、自己容量（Self Capacitance）方式と、相互容量(Mutual Capacitance)方式に分けられる。自己容量方式は非常に高感度であり、タッチのみでなく指の近接を検出可能であるが、水滴の付着をタッチと区別できず、また２点タッチを検出できないという問題がある。一方、相互容量方式は、２点タッチ（あるいはそれ以上のマルチタッチ）を検出可能であり、水滴の影響を受けにくいという利点がある。したがって、用途によって、自己容量方式と相互容量方式が選択され、あるいは両方式が併用される。

図１は、自己容量方式のタッチ式入力装置１００Ｒのブロック図である。タッチ式入力装置１００Ｒは、タッチパネル（またはタッチスイッチ）１１０とタッチ検出回路２００Ｒを備える。タッチパネル１１０は、センス電極１１２およびシールド１１４を備える。シールド１１４は接地され、センス電極１１２はタッチ検出回路２００Ｒのセンス（ＳＮＳ）端子と接続される。ユーザの指あるいはスタイラスがセンス電極１１２に近接あるいは接触すると、センス電極１１２が形成する静電容量Ｃｓが増加する。タッチ検出回路２００Ｒは、静電容量Ｃｓの変化にもとづいて、タッチの有無や座標を検出する。

タッチ検出回路２００Ｒは、容量検出回路２１０およびＡ／Ｄコンバータ２３０を備える。容量検出回路２１０は、ＳＮＳ端子の電圧を変化させ、静電容量Ｃｓを充電あるいは放電する。このときＳＮＳ端子の電圧変化に応じて、電荷の移動が発生する。容量検出回路２１０は、移動した電荷量に応じた検出信号Ｖ_Ｓを生成する。Ａ／Ｄコンバータ２３０は、検出信号Ｖ_Ｓをデジタル値に変換する。デジタル値は図示しないマイコンなどのプロセッサに入力され、タッチの有無や座標の判定に利用される。

センス電極１１２とシールド１１４の間には、寄生容量Ｃｐが存在する。タッチ検出回路２００Ｒが測定する静電容量は、静電容量Ｃｓと寄生容量Ｃｐの合成容量である。寄生容量Ｃｐは、タッチ検出回路２００Ｒにおいて測定可能な静電容量Ｃｓのダイナミックレンジを狭めるため、寄生容量Ｃｐの影響を低減することが要求される。シールド１１４の面積を小さくすれば、寄生容量Ｃｐを減らすことができるが、シールド１１４は、タッチパネル１１０の下部に位置する電子回路からのノイズを遮蔽する機能を有するため、完全に取り除くことは難しい。

図２は、自己容量方式のタッチ式入力装置１００Ｓのブロック図である。タッチ検出回路２００Ｓは、シールド１１４と接続される端子ＳＬＤをさらに備え、ＳＬＤ端子の電位を、ＳＮＳ端子の電位と連動させる。具体的にはバッファ２０２は、その入力にＳＮＳ端子の電位を受け、その出力に、ＳＮＳ端子の電位を発生させる。これにより、センス電極１１２とシールド１１４の間の電位差が一定に保たれるため、寄生容量Ｃｐからの電荷の移動は発生しない。したがって寄生容量Ｃｐの影響をキャンセルすることができ、タッチに起因する静電容量Ｃｓのみを検出することが可能となる。

特開２００１−３２５８５８号公報 特開２０１２−１８２７８１号公報

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、新たな機能を付加したタッチ検出回路の提供にある。

本発明のある態様は、自己容量方式のタッチ検出回路に関する。タッチ検出回路は、Ｎ個（Ｎ≧１）の第１端子であって、それぞれに対応する第１電極が接続されるべき、Ｎ個の第１端子と、第２電極と接続されるべき第２端子と、Ｎ個の第１端子に対応するＮ個の第１容量検出回路であって、それぞれが対応する第１端子の電圧を変化させ、対応する第１端子に生ずる電荷の移動にもとづいて対応する第１電極の静電容量を示す第１検出信号を生成する、Ｎ個の第１容量検出回路と、第２端子の電圧が第１端子の電圧に追従するように、第２端子を駆動するキャンセル回路と、第２電極の静電容量を示す第２検出信号を生成する第２容量検出回路と、を備える。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、タッチ検出回路に新たな機能を付加できる。

自己容量方式のタッチ式入力装置のブロック図である。 自己容量方式のタッチ式入力装置のブロック図である。 実施の形態に係るタッチ検出回路を備えるタッチ式入力装置のブロック図である。 図３のタッチ検出回路の第１モードにおける動作波形図である。 図３のタッチ検出回路の第２モードにおける動作波形図である。 実施例１に係るタッチ検出回路の回路図である。 図６の容量検出回路の動作波形図である。 タッチ検出回路の動作波形図である。 変形例１に係るタッチ検出回路の動作波形図である。 変形例２に係るタッチ検出回路の回路図である。 図１０のタッチ検出回路の動作波形図である。 変形例３に係るタッチ検出回路の回路図である。 実施例２に係るタッチ検出回路の回路図である。 図１３の第１容量検出回路の動作波形図である。 図１３のタッチ検出回路の動作波形図である。 一実施例に係る第２容量検出回路の回路図である。

（実施の形態の概要）
本明細書に開示される一実施の形態は、自己容量方式のタッチ検出回路に関する。タッチ検出回路は、Ｎ個（Ｎ≧１）の第１端子と、第２端子と、Ｎ個の第１容量検出回路と、キャンセル回路と、第２容量検出回路と、を備える。Ｎ個の第１端子それぞれには、対応する第１電極が接続される。第２端子は、第２電極と接続される。Ｎ個の第１容量検出回路は、Ｎ個の第１端子に対応しており、それぞれが対応する第１端子の電圧を変化させ、対応する第１端子に生ずる電荷の移動にもとづいて対応する第１電極の静電容量を示す第１検出信号を生成する。キャンセル回路は、第２端子の電圧が第１端子の電圧に追従するように第２端子を駆動する。第２容量検出回路は、第２電極の静電容量を示す第２検出信号を生成する。

一実施の形態によると、寄生容量をキャンセルするための第２電極を、タッチ検出あるいは近接検出に利用することができる。

第２容量検出回路は、キャンセル回路による駆動によって第２端子に生ずる電荷の移動にもとづいて、第２検出信号を生成してもよい。これにより、第１電極の静電容量の監視と並行して、第２電極の静電容量を監視できる。

第２電極の面積は、１個の第１電極の面積より大きくてもよい。これにより、高感度なセンシングが可能となる。

キャンセル回路は、その入力に第１端子の電圧を受け、その出力が第２端子と接続されるバッファを含んでもよい。第２容量検出回路は、バッファの出力電流を積分する積分回路を含んでもよい。

バッファは、ハイサイドトランジスタとローサイドトランジスタを含むプッシュプル型の出力段を含んでもよい。積分回路は、ハイサイドトランジスタおよびローサイドトランジスタそれぞれに流れる電流を積分してもよい。

タッチ検出回路の動作パラメータおよび／または動作モードが、第２検出信号に応じて制御されてもよい。たとえばＮ個の第１容量検出回路の動作パラメータが、第２検出信号に応じて制御されてもよい。

動作パラメータは、第１容量検出回路の動作周波数、すなわち第１端子に生ずる電圧の周波数であってもよい。第２検出信号に含まれるノイズが大きい場合、動作周波数を変化させることで、ノイズの影響を低減できる。

Ｎ≧２であり、Ｎ個の第１電極とオーバーラップして、第２電極が設けられてもよい。これにより１枚の第２電極を用いて、Ｎ個の第１電極すべての寄生容量をキャンセルできる。また第２電極の面積を大きくできるため、高感度化が図られる。

Ｎ≧２であり、Ｎ個の第１容量検出回路が時分割で順にアクティブとなり、Ｎ個の第１検出信号が順に生成され、非アクティブの第１容量検出回路は、アクティブな第１容量検出回路と同期して、対応する第１端子の電圧を変化させてもよい。

タッチ検出回路は、ひとつの半導体集積回路上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は入力装置に関する。入力装置は、複数のセンサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するタッチパネルと、上述のいずれかのタッチ検出回路と、を備えてもよい。

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図３は、実施の形態に係るタッチ検出回路２００を備えるタッチ式入力装置１００のブロック図である。タッチ式入力装置１００は、ユーザの指２（あるいはスタイラス）によるタッチ操作を検出するユーザインタフェースである。

タッチ入力装置１００は、パネル１１０、ホストプロセッサ１２０およびタッチ検出回路２００を備える。パネル１１０は、タッチパネルあるいはスイッチパネルであり、Ｎ個（Ｎ≧１）の第１電極（センス電極）Ｅｓ〜Ｅｓ＿Ｎと第２電極（キャンセル用電極）Ｅｃを含む。本実施の形態においてタッチ入力装置１００は、多チャンネル（Ｎチャンネル、Ｎ≧２）の静電スイッチである。第２電極Ｅｃは、Ｎ個の第１電極Ｅｓ１〜ＥｓＮとオーバーラップして設けられる。

ホストプロセッサ１２０は、タッチ入力装置１００が搭載される機器、装置、システムを統合的に制御する。タッチ検出回路２００は、パネル１１０の状態、より詳しくはパネル１１０に対する入力（近接）の有無や、タッチの位置（あるいはタッチされたボタンのＩＤ）をホストプロセッサ１２０に伝送可能に構成される。

タッチ検出回路２００は、Ｎチャンネルを有し、Ｎ個の第１電極Ｅｓ１〜ＥｓＮそれぞれが形成する静電容量Ｃｓ１〜ＣｓＮを検出する。この静電容量Ｃｓには、指２との間の静電容量Ｃｆに加えて、第２電極Ｅｃ（あるいはその他の物体）との間に形成される寄生容量Ｃｐが含まれる。
指２がｉ番目のチャンネルの第１電極Ｅｓｉに接触（あるいは近接）すると、静電容量Ｃｆｉが増加し、静電容量Ｃｓｉが他のチャンネルの静電容量Ｃｓｊ（ｊ≠ｉ）に比べて相対的に大きくなる。タッチ検出回路２００は、各チャンネルの静電容量Ｃｓを監視し、ｉ番目のチャンネルの静電容量Ｃｓｉの絶対値が所定のしきい値を超えると（あるいは他のチャンネルに対する相対的な変化量がしきい値を超えると）、ｉ番目のチャンネルにタッチ入力があったものと判定する。

以上がタッチ入力装置１００全体の構成である。続いてタッチ検出回路２００の構成を説明する。

タッチ検出回路２００は、Ｎ個の第１端子Ｐｓ１〜ＰｓＮ、第２端子Ｐｃ、Ｎ個の第１容量検出回路２１０＿１〜２１０＿Ｎ、セレクタ２２０、第１Ａ／Ｄコンバータ２３０、キャンセル回路２４０、信号処理部２５０、第２容量検出回路２６０、第２Ａ／Ｄコンバータ２７０を備え、ひとつの半導体チップに集積化され、１つのパッケージに収容されている。

Ｎ個（Ｎ≧１）の第１端子Ｐｓは、それぞれ、対応する第１電極Ｅｓが接続される。また第２端子Ｐｃは、第２電極Ｅｃと接続される。

Ｎ個の第１容量検出回路２１０は、Ｎ個の第１端子Ｐｓ（およびＮ個の第１電極Ｅｓに対応する。第１容量検出回路２１０はＣ／Ｖ変換器であり、ｉ番目の第１容量検出回路２１０＿ｉは、対応する第１端子Ｐｓ１の電圧Ｖｓｉを変化させ、対応する第１端子Ｐｓに生ずる電荷の移動にもとづいて、対応する第１電極Ｅｓｉが形成する静電容量Ｃｓｉを示す第１検出信号Ｖｓｉを生成する。

キャンセル回路２４０は、第２端子Ｐｃの電圧Ｖｙが第１端子Ｐｓの電圧Ｖｘに追従するように、第２端子Ｐｃひいては第２電極Ｅｃを駆動する。本実施の形態では、全チャンネルの第１端子Ｐｓ１〜ＰｓＮの電圧Ｖｘ１〜ＶｘＮは、同一の電圧レベル（波形）を有するように制御される。これにより、隣接する第１電極Ｅｓ間の寄生容量もキャンセルできる。キャンセル回路２４０は、第２端子Ｐｃの電圧Ｖｙを複数の電圧Ｖｘ１〜ＶｘＮのうちいずれかひとつ（たとえばＶｘ１）に追従させる。これによりすべての電極の電圧Ｖｘ１〜ＶｘＮおよびＶｙが等しく保たれる。

複数の第１容量検出回路２１０＿１〜２１０＿Ｎは、時分割でアクティブとなる。セレクタ２２０は、アクティブチャンネルの第１検出信号Ｖｓを選択する。第１Ａ／Ｄコンバータ２３０は、セレクタ２２０の出力Ｖｓをデジタルの検出データＤｓに変換する。検出データＤｓのシーケンスは、静電容量Ｃｓ１〜ＣｓＮを巡回的に表す。

信号処理部２５０は、検出データＤｓを処理することにより、いずれの第１電極Ｅｓ１〜ＥｓＮがタッチされたかを判定する。判定結果はホストプロセッサ１２０に送信される。

後述のようにキャンセル回路２４０は、入力に電圧Ｖｓ１を受け、出力が第２端子Ｐｃと接続されているバッファ（ボルテージフォロア）を含むことができる。これにより、第２端子Ｐｃの電圧Ｖｙを電圧Ｖｓ１に正確に追従させることができる。

第２容量検出回路２６０は、第２電極Ｅｃが形成する静電容量Ｃｃを示す第２検出信号Ｖｃを生成する。静電容量Ｃｃは、第２電極Ｅｃが複数の第１電極Ｅｓ１〜ＥｓＮとの間に形成する寄生容量Ｃｐ１〜ＣｐＮに加えて、指２との間に形成する容量Ｃａを含む。

好ましくは第２容量検出回路２６０は、キャンセル回路２４０による第２電極Ｅｃの駆動によって第２端子Ｐｃに生ずる電荷の移動にもとづいて、静電容量Ｃｃを検出する。第２検出信号Ｖｃは第２Ａ／Ｄコンバータ２７０によってデジタル値Ｄｃに変換される。信号処理部２５０は、デジタル値Ｄｃにもとづいて、パネル１１０に対する指２の近接（あるいは接触）の有無を判定する。

以上がタッチ検出回路２００の構成である。続いてその動作を説明する。図４は、図３のタッチ検出回路２００の第１モードにおける動作波形図である。

アクティブチャンネルは、ＣＨ１〜ＣＨＮを巡回的に時分割で切り替えられる。アクティブチャンネルＣＨｉ（ｉ＝１，２…，Ｎ）の第１容量検出回路２１０＿ｉは、対応する第１端子Ｐｓｉを駆動し、静電容量Ｃｓｉを示す検出信号Ｖｓｉを生成し、第１Ａ／Ｄコンバータ２３０によってデジタル信号Ｄｓｉに変換される。

第１容量検出回路２１０＿ｉのセンシングに際して、第１端子Ｐｓｉの電圧Ｖｘｉは、パルス状に変化する。なお図４に示される電圧Ｖｘの波形は簡略化されており、実際の電圧Ｖｘは、第１容量検出回路２１０の検出方式や回路構成に応じた波形を有する。

残りの非アクティブチャンネルの第１容量検出回路２１０＿ｊ（ｊ≠ｉ）も対応する第１端子Ｐｓｊを駆動しており、全チャンネルの電圧Ｖｘ１〜ＶｘＮは、同じ波形を有する。なお、非アクティブチャンネルについては、第１端子Ｐｓｊの駆動のみが有効となっており、センシング自体は無効化されている。

図４の例では、１チャンネルのセンシングの間に、第１端子Ｐｓの電圧Ｖｘは１個のパルスを含むが、別の例では複数のパルスを含んでもよい。この場合、複数のパルスによるセンシングの結果を積算あるいは平均化することで、センシング周波数の低下と引き換えに高精度なセンシングが可能となる。

キャンセル回路２４０は、電圧Ｖｘ１〜ＶｘＮに追従して、第２端子Ｐｃの電圧Ｖｙを変化させる。これにより、Ｖｘ１〜ＶｘＮおよびＶｙは同一波形となる。これにより、第２電極Ｅｃが第１電極Ｅｓ１〜ＥｓＮとの間に形成する寄生容量Ｃｐ１〜ＣｐＮの影響がキャンセルされる。

第１モードでは、キャンセリング動作と同時に、第２容量検出回路２６０によって第２電極Ｅｃの容量Ｃｃがセンシングされる。たとえば第２容量検出回路２６０のセンシング期間は、１チャンネル分の第１容量検出回路２１０のセンシング期間と等しくすることができ、この場合には、図中ＤｃＡとして示すように、アクティブチャンネルが切り替わる毎に、デジタル値ＤｃＡの値が更新される。

以上がタッチ検出回路２００の第１モードの動作である。このタッチ検出回路２００によれば、キャンセル回路２４０による第２端子Ｅｃの駆動によって、寄生容量Ｃｐ１〜ＣｐＮの影響をキャンセルでき、本来の検出対象である指２との間の静電容量Ｃｆ１〜ＣｆＮの検出精度を高めることができる。

また寄生容量のキャンセル用に設けられた第２電極Ｅｃを、指２の検出に用いることができる。図３に示すように、第２電極Ｅｃの面積は、第１電極Ｅｓよりも大きいため、非常に大きな検出感度を得ることができ、指２のタッチのみでなく、近接センサとして用いることもできる。

また第１モードでは、複数の第１電極Ｅｓのセンシングと並列して、第２電極Ｅｃのセンシングが可能となるという利点がある。

第２容量検出回路２６０のセンシング期間を、複数のチャンネル分の第１容量検出回路２１０のセンシング期間と等しくしてもよい。この場合には、図中ＤｃＢとして示すように、複数のチャンネル（この例ではＣＨ１〜ＣＨＮ）のセンシング期間が終了するたびに、デジタル値ＤｃＢの値が更新される。この場合、第２容量検出回路２６０によるセンシングの間に、第２端子Ｐｃの電圧Ｖｙは複数のパルスを含み、複数のパルスによるセンシングの結果を積算あるいは平均化することで、センシング周波数の低下と引き換えに高精度なセンシングが可能となる。

タッチ検出回路２００は、第１モードの動作に加えて、あるいはそれに替えて、第２モードの動作をサポートしてもよい。図５は、図３のタッチ検出回路２００の第２モードにおける動作波形図である。第２モードでは、第１電極Ｅｓのセンシングと、第２電極Ｅｃのセンシングが排他的に行われる。たとえば第１電極Ｅｓのセンシングを休止し、第２電極Ｅｃのセンシングを継続的に行い、指２の近接が検出されると、第２電極Ｅｃのセンシングを停止し、複数の第１電極Ｅｓのセンシングを開始して、タッチされるスイッチの位置を判定するなどの制御が可能となる。

タッチ検出回路２００ではさらに、Ｎ個の第１容量検出回路２１０の動作パラメータを、第２検出信号Ｖｃに応じて制御することができる。

たとえば第１容量検出回路２１０の動作パラメータは、第１容量検出回路２１０の駆動周波数（電圧Ｖｘの周波数）である。たとえば、ある周波数で第１容量検出回路２１０がセンシングしているときに、第２検出信号Ｖｃにノイズが多く含まれる場合、駆動周波数と同一周波数のノイズ源が存在する可能性がある。そこで、第２検出信号Ｖｃに含まれるノイズが許容量を超えたとき、第１容量検出回路２１０の駆動周波数を変化させるとよい。これによりノイズの影響を低減できる。

変更可能な別の動作パラメータとして、Ｎ個の第１電極に対するタッチ検出のしきい値が例示される。信号処理部２５０は、各チャンネルＣＨｉの検出信号Ｄｓｉ（あるいは変化量）がしきい値を超えると、そのチャンネルのボタンに対するタッチ入力として判定する。この場合において、第２容量検出回路２６０および第２電極Ｅｃを用いたセンシングにより指２の近接（あるいはタッチ）が検出されると、各チャンネルのボタンのタッチ検出のしきい値を低下させてもよい。指２の近接が検出されるより前は、しきい値を高く設定しておくことにより、ボタンタッチの誤検出を防止できる。これにより周辺環境のノイズに対する耐性を高めることができる。

本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

（実施例１）
図６は、実施例１に係るタッチ検出回路２００Ａの回路図である。ここでは１チャンネル分の構成のみが示される。容量検出回路２１０Ａは、複数のスイッチＳＷ２１〜ＳＷ２６、オペアンプ２１２、基準容量Ｃｒｅｆ、帰還容量Ｃｆｂを含む。基準容量Ｃｒｅｆは一端が接地される。基準容量Ｃｒｅｆの他端は電荷転送スイッチＳＷ２５を介して第１端子Ｐｓと接続され、増幅用スイッチＳＷ２６を介してオペアンプ２１２の反転入力端子（−）と接続される。

スイッチＳＷ２５、ＳＷ２６、基準容量Ｃｒｅｆ、帰還容量Ｃｆｂおよびオペアンプ２１２は、スイッチドキャパシタを用いた積分器２１８を形成する。オペアンプ２１２の非反転入力端子（＋）には基準電圧Ｖｒｅｆが入力され、オペアンプ２１２の出力と反転入力端子の間には帰還容量Ｃｆｂが設けられる。

上側スイッチＳＷ２１と下側スイッチＳＷ２２のペアは、第１駆動部２１４を形成しており、第１端子Ｐｓの電圧を、電源電圧Ｖｄｄと接地電圧０Ｖの２値で変化させる。

上側スイッチＳＷ２３と下側スイッチＳＷ２４のペアは、第２駆動部２１６を形成しており、基準容量Ｃｒｅｆの電圧Ｖｉを、電源電圧Ｖｄｄと接地電圧０Ｖの２値で変化させる。

スイッチＳＷ２１〜ＳＷ２６はコントローラ２５２によって制御される。コントローラ２５２は、信号処理部２５０の一部であってもよい。Ｖｒｅｆ＝Ｖｄｄ／２とすることが好ましい。帰還容量Ｃｆｂと並列に、図示しない初期化スイッチを設けてもよい。

容量検出回路２１０は、（i）駆動期間において、電荷転送スイッチＳＷ２５をオフし、第１端子Ｐｓと基準容量Ｃｒｅｆを切り離した状態で、第１端子Ｐｓに電源電圧Ｖｄｄと接地電圧０Ｖの一方を印加し、基準容量Ｃｒｅｆに電源電圧Ｖｄｄと接地電圧０Ｖの他方を印加する。

容量検出回路２１０は続くセンス期間において、電荷転送スイッチＳＷ２５のみがオンとなり、第１端子Ｐｓと基準容量Ｃｒｅｆが接続される。その結果、静電容量Ｃｓと基準容量Ｃｒｅｆの間で電荷の移動が発生する。直前の駆動期間において第１端子Ｐｓに電源電圧Ｖｄｄを、基準容量Ｃｒｅｆに接地電圧０Ｖを印加したとすると、電荷保存の法則から、以下の式が成り立つ。
Ｃｓ×Ｖｄｄ＝Ｖｉ×（Ｃｓ＋Ｃｒｅｆ） …（１）
Ｖｉ＝Ｖｄｄ×Ｃｓ／（Ｃｓ＋Ｃｒｅｆ） …（２）
Ｖｉは、電荷移動完了後の基準容量Ｃｒｅｆの電圧を表す。もしＣｓ＝Ｃｒｅｆであれば、Ｖｉ＝Ｖｄｄ／２となる。

続く増幅期間において、増幅用スイッチＳＷ２６がオンされる。その結果、オペアンプ２１２の反転入力端子の電圧がＶｒｅｆとなるように帰還容量Ｃｆｂが充電され、以下の検出電圧Ｖｓが得られる。
Ｖｓ＝Ｖｒｅｆ−Ｃｒｅｆ／Ｃｆｂ×（Ｖｉ−Ｖｒｅｆ） …（３）

式（２）および（３）から、検出電圧Ｖｓは、静電容量Ｃｓに依存することが分かる。

キャンセル回路２４０Ａの駆動補助回路２４４は、第１スイッチＳＷ１１および第２スイッチＳＷ１２を含む。第１スイッチＳＷ１１は、第２端子Ｐｃと電源ラインの間に設けられ、第２スイッチＳＷ１２は、第２端子Ｐｃと接地ラインの間に設けられる。第１スイッチＳＷ１１は第１駆動部２１４の上側スイッチＳＷ２１と連動してオンとなり、第２端子Ｐｃの電圧Ｖｙを、電源電圧Ｖｄｄにプルアップする。また第２スイッチＳＷ１２は第１駆動部２１４の下側スイッチＳＷ２２と連動してオンとなり、第２端子Ｐｃの電圧Ｖｙを接地電圧０Ｖにプルダウンする。

図７は、図６の容量検出回路２１０Ａの動作波形図である。駆動期間Ｔ１において、上側スイッチＳＷ２１，下側スイッチＳＷ２４がオンとなり、第１端子Ｐｓに電源電圧Ｖｄｄが印加され、基準容量Ｃｒｅｆに接地電圧０Ｖが印加される。続く転送期間Ｔ２において、電荷転送スイッチＳＷ２５がオンとなり、静電容量Ｃｓと基準容量Ｃｒｅｆの電荷が平均化される。基準容量Ｃｒｅｆの電圧Ｖｉは、以下の式で表される。
Ｖｉ＝Ｖｄｄ×Ｃｓ／（Ｃｓ＋Ｃｒｅｆ）

続く増幅期間Ｔ３において、電荷転送スイッチＳＷ２５がオフとなり、電圧Ｖｉがホールドされる。増幅用スイッチＳＷ２６がオンとなることで、検出電圧Ｖｓが生成される。

続く駆動期間Ｔ４において、下側スイッチＳＷ２２，上側スイッチＳＷ２３がオンとなり、第１端子Ｐｓに接地電圧０Ｖが印加され、基準容量Ｃｒｅｆに電源電圧Ｖｄｄが印加される。続く転送期間Ｔ５において、電荷転送スイッチＳＷ２５がオンとなり、静電容量Ｃｓと基準容量Ｃｒｅｆの電荷が平均化される。
Ｖｉ＝Ｖｄｄ×Ｃｒｅｆ／（Ｃｓ＋Ｃｒｅｆ）

続く増幅期間Ｔ６において、電荷転送スイッチＳＷ２５がオフとなり、電圧Ｖｉがホールドされる。増幅用スイッチＳＷ２６がオンとなることで、検出電圧Ｖｓが生成される。

図８は、タッチ検出回路２００の動作波形図である。駆動期間Ｔ１において、第１端子Ｐｓの電圧Ｖｘは、電源電圧Ｖｄｄに上昇する。これにあわせて、第１スイッチＳＷ１１がオンすることで、第２端子Ｐｃの電圧Ｖｙは、電圧Ｖｘに追従して電源電圧Ｖｄｄに上昇する。

転送期間Ｔ２および増幅期間Ｔ３の間は、第３スイッチＳＷ１３がオンとなり、第２端子Ｐｃはバッファ２４２の出力と接続される。その結果、バッファ２４２によって、第２端子Ｐｃの電圧Ｖｙは、第１端子Ｐｓの電圧Ｖｘと等しくされる。

駆動期間Ｔ４において、第１端子Ｐｓの電圧Ｖｘは、接地電圧０Ｖに低下する。これにあわせて、第２スイッチＳＷ１２がオンすることで、第２端子Ｐｃの電圧Ｖｙは、電圧Ｖｘに追従して接地電圧０Ｖに低下する。

転送期間Ｔ５および増幅期間Ｔ６の間は、第３スイッチＳＷ１３がオンとなり、第２端子Ｐｃはバッファ２４２の出力と接続される。その結果、バッファ２４２によって、第２端子Ｐｃの電圧Ｖｙは、第１端子Ｐｓの電圧Ｖｘと等しくされる。

以上がタッチ検出回路２００Ａの動作である。このタッチ検出回路２００Ａによれば、第２端子Ｐｃの電圧Ｖｙを、高速に第１端子Ｐｓの電圧Ｖｘに追従させることができ、第１電極Ｅｓと第２電極Ｅｃの間の寄生容量Ｃｐの影響をキャンセルできる。

駆動期間Ｔ１の開始タイミングにおいて、バッファ２４２の代わりに、駆動補助回路２４４によって、電圧Ｖｙを急峻に上昇させることができる。また駆動期間Ｔ４の開始タイミングにおいて、バッファ２４２の代わりに駆動補助回路２４４によって、電圧Ｖｙを急峻に低下させることができる。これにより、バッファ２４２に要求される駆動能力は、図２のバッファ２０２の駆動能力より低くすることができる。

続いて実施例１に関連する変形例を説明する。なおここに示すいくつかの変形例は、後述の実施例２にも適用可能である。

（変形例１）
図９は、変形例１に係るタッチ検出回路２００の動作波形図である。この変形例において、駆動期間Ｔ１から転送期間Ｔ２に遷移した直後、第１スイッチＳＷ１１と第２スイッチＳＷ１２の同時オン期間が設けられる。第１スイッチＳＷ１１と第２スイッチＳＷ１２のオン抵抗が等しいとき、第２端子Ｐｃの電圧Ｖｙは、駆動補助回路２４４によってＶｄｄと０Ｖの中点電圧（すなわち基準電圧Ｖｒｅｆ）まで瞬時に低下する。そして第１スイッチＳＷ１１、第２スイッチＳＷ１２が両方オフとなると、バッファ２４２によって、第２端子Ｐｃの電圧Ｖｙは、第１端子Ｐｓの電圧Ｖｘと等しくされる。

同様に、駆動期間Ｔ４から転送期間Ｔ５に遷移した直後にも、第１スイッチＳＷ１１と第２スイッチＳＷ１２の同時オン期間が設けられる。これにより、第２端子Ｐｃの電圧Ｖｙは、駆動補助回路２４４によってＶｄｄと０Ｖの中点電圧（すなわち基準電圧Ｖｒｅｆ）まで瞬時に上昇する。そして第１スイッチＳＷ１１、第２スイッチＳＷ１２が両方オフとなると、バッファ２４２によって、第２端子Ｐｃの電圧Ｖｙは、第１端子Ｐｓの電圧Ｖｘと等しくされる。

この変形例によれば、駆動期間Ｔ１の終了タイミングにおいても、バッファ２４２ではなく駆動補助回路２４４によって、電圧Ｖｙを急峻に低下させることができる。また駆動期間Ｔ４の終了タイミングにおいても、バッファ２４２ではなく駆動補助回路２４４によって、電圧Ｖｙを急峻に上昇させることができる。これにより、バッファ２４２に要求される駆動能力をさらに低くすることができ、回路面積、消費電力を削減できる。

（変形例２）
図１０は、変形例２に係るタッチ検出回路２００Ｂの回路図である。キャンセル回路２４０Ｂは、図６のキャンセル回路２４０Ａに加えて、バイアス回路２４６を備える。バイアス回路２４６は、駆動補助回路２４４のオフ状態（非アクティブ状態、すなわちＳＷ１１，ＳＷ１２が両方オフ）であるときに、バッファ２４２の入力にバイアス電圧Ｖｂｉａｓを供給する。バイアス電圧Ｖｂｉａｓは、基準電圧Ｖｒｅｆと等しいか、またはその近傍に設定することが望ましい。

バイアス回路２４６は、第４スイッチＳＷ１４、第５スイッチＳＷ１５、電圧源２４８を含む。たとえばＶｂｉａｓ＝Ｖｄｄ／２とするとき、電圧源２４８は、電源電圧Ｖｄｄを分圧比１／２で分圧する抵抗分圧回路で構成してもよい。第４スイッチＳＷ１４は、バッファ２４２の入力と第１端子Ｐｓの間に設けられる。また第５スイッチＳＷ１５は、バッファ２４２の入力と電圧源２４８の間に設けられる。

図１１は、図１０のタッチ検出回路２００Ｂの動作波形図である。図１１には、バッファ２４２の出力電圧Ｖｚが示される。駆動期間Ｔ１、Ｔ４において、第４スイッチＳＷ１４がオフ、第５スイッチＳＷ１５がオンとなる。その結果、バッファ２４２の出力電圧Ｖｚは、バイアス電圧Ｖｂｉａｓに維持される。転送期間Ｔ２、Ｔ５、増幅期間Ｔ３、Ｔ６において、第４スイッチＳＷ１４がオン、第５スイッチＳＷ１５がオフとなり、バッファ２４２の出力電圧Ｖｚは、電圧Ｖｘと等しくなる。

このように、変形例２によれば、バッファ２４２の出力電圧Ｖｚの変動範囲を狭めることができる。これにより、バッファ２４２の駆動能力を下げることができ、回路面積、消費電力を一層削減できる。

（変形例３）
図１２は、変形例３に係るタッチ検出回路２００Ｃの回路図である。キャンセル回路２４０Ｃのバイアス回路２４６Ｃは、サンプルホールド回路２４７を含む。サンプルホールド回路２４７は、転送期間Ｔ２（Ｔ５）、増幅期間Ｔ３（Ｔ６）における第１端子Ｐｓの電圧Ｖｘをサンプリングし、ホールドする。バイアス回路２４６Ｃは、駆動期間Ｔ１，Ｔ４の間、ホールドした電圧をバイアス電圧Ｖｂｉａｓとして出力し、転送期間Ｔ２（Ｔ５）、増幅期間Ｔ３（Ｔ６）の間、第１端子Ｐｓの電圧Ｖｘを出力する。

（実施例２）
図１３は、実施例２に係るタッチ検出回路２００Ｅの回路図である。第１容量検出回路２１０Ｅの回路形式が図６の第１容量検出回路２１０Ａと異なっている。第１容量検出回路２１０Ｅは、リセットスイッチＳＷ４１、カレントミラー回路２７４、積分器２７６を備える。

リセットスイッチＳＷ４１は、第１端子Ｐｓと接地ラインの間に設けられる。カレントミラー回路２７４は、入力側のトランジスタＭ４１が第１端子Ｐｓと接続される。カレントミラー回路２７４は、センススイッチＳＷ４２を含んでもよい。積分器２７６は、カレントミラー回路２７４の出力側のトランジスタＭ４２に流れる電流Ｉｓを積分した検出電圧Ｖｓを出力する。

図１４は、図１３の第１容量検出回路２１０Ｅの動作波形図である。リセット区間Ｔ１１においてリセットスイッチＳＷ４１がオンし、第１端子Ｐｓに０Ｖが印加され、静電容量Ｃｓが放電される。続いて、センス区間Ｔ１２においてセンススイッチＳＷ４２がオンすると、カレントミラー回路２７４の入力側のトランジスタに充電電流Ｉ_ＣＨＧが流れ始め、静電容量Ｃｓが充電電流Ｉ_ＣＨＧによって充電される。そして電圧Ｖｘが電源電圧Ｖｄｄ近傍まで上昇すると、カレントミラー回路２７４の入力側のトランジスタＭ４１がカットオフし、充電が停止する。電圧Ｖｘの変化幅ΔＶは、電源電圧Ｖｄｄとほぼ等しく、このときに静電容量Ｃｓに流れ込む総電荷Ｑは、
Ｑ＝Ｃｓ×ΔＶ＝Ｃｓ×Ｖｄｄ
となる。

充電電流Ｉ_ＣＨＧはカレントミラー回路２７４によってコピーされ、コピーされた電流Ｉｓが積分器２７６によって積算される。出力電圧Ｖｓには、電荷量Ｑに比例した、言い換えれば静電容量Ｃｓに比例した電圧変化が発生する。

図１３に戻る。キャンセル回路２４０Ｅは、第２端子Ｐｃの電圧Ｖｙを、図１４に示す電圧Ｖｘに追従して変化させる。リセットスイッチＳＷ４１がターンオンしたときに、電圧Ｖｘが急峻に変化する。この急峻な変化を、駆動補助回路２４４Ｅによって発生させ、センススイッチＳＷ４２がオンした後の電圧Ｖｘの緩やかな変化を、バッファ２４２によって発生させるとよい。この場合、駆動補助回路２４４Ｅは、第２端子Ｐｃと接地の間に設けられた第２スイッチＳＷ１２を含むことができる。

図１５は、図１３のタッチ検出回路２００Ｅの動作波形図である。リセット区間Ｔ１１においてリセットスイッチＳＷ４１がオンとなり、第２端子Ｐｃの電圧Ｖｙが０Ｖにプルダウンされる。センス区間Ｔ１２に移行すると、第３スイッチＳＷ１３がオンとなり、バッファ２４２により第２端子Ｐｃの電圧Ｖｙが、電圧Ｖｘと等しくなるように駆動される。

以上がタッチ検出回路２００Ｅの動作である。このタッチ検出回路２００Ｅによっても、実施例１と同様の効果を得ることができる。

続いて実施例２に関連する変形例を説明する。図１３のタッチ検出回路２００Ｅにおいて、バッファ２４２の入力側に、バイアス回路２４６を追加することができる。

続いて、第２容量検出回路２６０の構成例を説明する。図１６は、一実施例に係る第２容量検出回路２６０の回路図である。バッファ２４２は、ハイサイドトランジスタＭ５１とローサイドトランジスタＭ５２を含むプッシュプル型の出力段２４３を含んでもよい。積分回路２６６は、ハイサイドトランジスタＭ５１およびローサイドトランジスタＭ５２に流れる電流Ｉ１，Ｉ２を積分し、検出信号Ｖｃを生成する。

第１電流検出部２６２は、トランジスタＭ５３〜Ｍ５６を含み、ハイサイドトランジスタＭ５１に流れるソース電流Ｉ１に応じた電流を、積分回路２４９の入力ライン２６３にソースおよび／またはシンクする。第２電流検出部２６４は、トランジスタＭ５７〜６０を含み、ローサイドトランジスタＭ５２に流れるシンク電流Ｉ２に応じた電流を、入力ライン２６３にソースおよび／またはシンクする。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

キャンセル回路２４０および第２容量検出回路２６０の構成は、実施の形態で説明したものに限定されない。たとえばキャンセル回路２４０および第２容量検出回路２６０のセットを、第１容量検出回路２１０と同様に構成してもよい。

図３では、第２電極Ｅｃを、複数の第１電極Ｅｓとオーバーラップして設けたがその限りでない。第２電極Ｅｃは、Ｎ個の第１電極Ｅｓ１〜ＥｓＮと近接して、あるいはそれらを取り囲むようにして、Ｎ個の第１電極Ｅｓと同一平面に設けられてもよい。

１００ タッチ入力装置
１１０ パネル
１２０ ホストプロセッサ
Ｅｓ 第１電極
Ｅｃ 第２電極
２００ タッチ検出回路
Ｐｓ 第１端子
Ｐｃ 第２端子
２１０ 第１容量検出回路
２２０ セレクタ
２３０ 第１Ａ／Ｄコンバータ
２４０ キャンセル回路
２５０ 信号処理部
２６０ 第２容量検出回路
２７０ 第２Ａ／Ｄコンバータ
３４０ セレクタ
２ 指

Claims (13)

1. 自己容量方式のタッチ検出回路であって、
   Ｎ個（Ｎ≧１）の第１端子であって、それぞれに対応する第１電極が接続されるべき、Ｎ個の第１端子と、
   第２電極と接続されるべき第２端子と、
   前記Ｎ個の第１端子に対応するＮ個の第１容量検出回路であって、それぞれが対応する第１端子の電圧を変化させ、対応する第１端子に生ずる電荷の移動にもとづいて対応する第１電極の静電容量を示す第１検出信号を生成する、Ｎ個の第１容量検出回路と、
   前記第２端子の電圧が前記第１端子の電圧に追従するように前記第２端子を駆動するキャンセル回路と、
   前記第２電極の静電容量を示す第２検出信号を生成する第２容量検出回路と、
   を備えることを特徴とするタッチ検出回路。
2. 前記第２容量検出回路は、前記キャンセル回路による駆動によって前記第２端子に生ずる電荷の移動にもとづいて、前記第２検出信号を生成することを特徴とする請求項１に記載のタッチ検出回路。
3. 前記第２電極の面積は、前記第１電極の面積より大きいことを特徴とする請求項１または２に記載のタッチ検出回路。
4. 前記キャンセル回路は、その入力に前記第１端子の電圧を受け、その出力が前記第２端子と接続されるバッファを含み、
   前記第２容量検出回路は、前記バッファの出力電流を積分する積分回路を含むことを特徴とする請求項１から３のいずれかに記載のタッチ検出回路。
5. 前記バッファは、ハイサイドトランジスタとローサイドトランジスタを含むプッシュプル型の出力段を含み、
   前記積分回路は、前記ハイサイドトランジスタおよび前記ローサイドトランジスタそれぞれに流れる電流を積分することを特徴とする請求項４に記載のタッチ検出回路。
6. 前記タッチ検出回路の動作パラメータおよび／または動作モードが、前記第２検出信号に応じて制御されることを特徴とする請求項１から５のいずれかに記載のタッチ検出回路。
7. 前記動作パラメータが、前記第１容量検出回路の動作周波数であることを特徴とする請求項６に記載のタッチ検出回路。
8. 前記動作パラメータは、前記Ｎ個の第１電極に対するタッチ検出のしきい値であることを特徴とする請求項６に記載のタッチ検出回路。
9. Ｎ≧２であり、前記Ｎ個の第１電極とオーバーラップして、前記第２電極が設けられることを特徴とする請求項１から８のいずれかに記載のタッチ検出回路。
10. Ｎ≧２であり、前記Ｎ個の第１容量検出回路が時分割で順にアクティブとなり、Ｎ個の前記第１検出信号が順に生成され、
    非アクティブの第１容量検出回路は、アクティブな第１容量検出回路と同期して、対応する第１端子の電圧を変化させることを特徴とする請求項１から９のいずれかに記載のタッチ検出回路。
11. ひとつの半導体集積回路上に一体集積化されたことを特徴とする請求項１から１０のいずれかに記載のタッチ検出回路。
12. 複数のセンサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するパネルと、
    前記複数のセンサ電極が前記Ｎ個の第１電極として接続される請求項１から１１のいずれかに記載のタッチ検出回路と、
    を備えることを特徴とする入力装置。
13. 請求項１２に記載の入力装置を備えることを特徴とする電子機器。

Images