JP7390232B2 - 容量検出回路、入力装置 - Google Patents

Description

本発明は、静電容量の検出回路に関する。

近年のコンピュータやスマートホン、タブレット端末、ポータブルオーディオ機器などの電子機器には、ユーザインタフェースとして、タッチ式の入力装置が搭載される。タッチ式の入力装置としては、タッチパッド、ポインティングデバイスなどが知られており、指やスタイラスを接触あるいは近接することにより様々な入力が可能となっている。

タッチ式入力装置は大きく、抵抗膜方式と静電容量方式に分類される。静電容量方式は、ユーザ入力に応じて、複数のセンサ電極が形成する静電容量（以下、単に容量ともいう）の変化を電気信号に変換することにより、ユーザ入力の有無、座標を検出する。

静電容量検出方法は大きく、自己容量（Self Capacitance）方式と、相互容量(Mutual Capacitance)方式に分けられる。自己容量方式は非常に高感度であり、タッチのみでなく指の近接を検出可能であるが、水滴の付着をタッチと区別できず、また２点タッチを検出できないという問題がある。一方、相互容量方式は、２点タッチ（あるいはそれ以上のマルチタッチ）を検出可能であり、水滴の影響を受けにくいという利点がある。したがって、用途によって、自己容量方式と相互容量方式が選択され、あるいは両方式が併用される。

特開２０１７－１１１５０７号公報

センサ電極が形成される薄膜は、温度の影響を受けて膨張、収縮する。これにより、センサ電極が形成する静電容量は、温度に応じて変化する。温度のほか湿度などによっても、静電容量が変化する可能性がある。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、温度などの環境変動の影響を低減可能な容量検出回路の提供にある。

本発明の一態様は、容量検出回路に関する。本明細書に開示される一実施の形態は、センサ電極の静電容量を検出する容量検出回路に関する。容量検出回路は、センサ電極が接続されるセンスピンと、センサ電極の静電容量を電気信号に変換するアナログフロントエンド回路であって、入出力特性が可変に構成されたアナログフロントエンド回路と、アナログフロントエンド回路の出力信号をデジタル値に変換するＡ／Ｄコンバータと、環境変動に追従して、アナログフロントエンド回路の入出力特性を変化させるコントローラと、を備える。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、環境変動の影響を低減した容量検出が可能となる。

実施の形態に係る容量検出回路を備えるタッチ式入力装置のブロック図である。 図２（ａ）～（ｃ）は、図１のタッチ式入力装置の動作を説明する図である。 図３（ａ）、（ｂ）は、比較技術および実施の形態の動作の違いを説明する図である。 図４（ａ）～（ｃ）は、容量検出回路の構成例を示す回路図である。 図４（ｃ）の容量検出回路の動作を説明する図である。 アナログフロントエンド回路の基本構成の一例を示す回路図である。 実施例１に係るアナログフロントエンド回路の回路図である。 実施例２に係るアナログフロントエンド回路の回路図である。 図９（ａ）～（ｆ）は、第１フェーズφ_１～第６フェーズφ_６におけるアナログフロントエンド回路の等価回路図である。 図８のアナログフロントエンド回路の動作波形図である。 Ａ／Ｄコンバータの具体的な構成例を示す図である。 実施例３に係るアナログフロントエンド回路の回路図である。 図１３（ａ）～（ｆ）は、第１フェーズφ_１～第５フェーズφ_５におけるアナログフロントエンド回路の等価回路図である。 図１４（ａ）～（ｆ）は、第６フェーズφ_６～第１０フェーズφ_１０におけるアナログフロントエンド回路の等価回路図である。 変形例に係るアナログフロントエンド回路の回路図である。

（実施の形態の概要）
本明細書に開示される一実施の形態は、センサ電極の静電容量を検出する容量検出回路に関する。容量検出回路は、センサ電極が接続されるセンスピンと、センサ電極の静電容量を電気信号に変換するアナログフロントエンド回路であって、入出力特性が可変に構成されたアナログフロントエンド回路と、アナログフロントエンド回路の出力信号をデジタル値に変換するＡ／Ｄコンバータと、環境変動に追従して、アナログフロントエンド回路の入出力特性を変化させるコントローラと、を備える。

アナログフロントエンド回路の入出力特性を変化させることで、環境変動の影響を抑制できる。

環境変動は、温度変動であってもよい。

容量検出回路は、温度センサをさらに備え、コントローラは、温度センサの出力に応じて、アナログフロントエンド回路を制御してもよい。

コントローラは、外部から入力される温度情報にもとづいて、アナログフロントエンド回路を制御してもよい。

コントローラは、Ａ／Ｄコンバータの出力にもとづいて、環境変動を検出してもよい。Ａ／Ｄコンバータの出力のベースラインのドリフトを監視することで、環境変動を間接的に検出し、アナログフロントエンド回路の入出力特性の制御に反映させることができる。

アナログフロントエンド回路は、基準キャパシタと、複数のスイッチを含むスイッチ群と、を含んでもよい。基準キャパシタとセンサ電極の間で電荷を転送することにより、静電容量を電圧信号に変換することができる。

アナログフロントエンド回路は、第１端がＡ／Ｄコンバータの入力と接続され、他端が、ハイ電圧およびロー電圧により駆動され、容量が可変である補正用キャパシタを含んでもよい。コントローラは、環境変動に応じて補正用キャパシタの容量を変化させてもよい。補正用キャパシタの容量に応じて、アナログフロントエンド回路の入出力特性を変化させることができる。

容量検出回路は、ひとつの半導体集積回路上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係る容量検出回路２００を備えるタッチ式入力装置１００のブロック図である。タッチ式入力装置１００は、パネル１１０および容量検出回路２００を備える。タッチ式入力装置１００は、ユーザの指２（あるいはスタイラス）によるタッチ操作を検出するユーザインタフェースである。

パネル１１０は、タッチパネルあるいはスイッチパネルであり、ひとつ、あるいは複数のセンサ電極ＳＥを含む。

ホストプロセッサ１２０は、タッチ式入力装置１００が搭載される機器、装置、システムを統合的に制御する。容量検出回路２００は、各センサ電極ＳＥの静電容量を検出し、ホストプロセッサ１２０に伝送する。なお、容量検出回路２００は、検出した静電容量Ｃｓをしきい値と比較することにより、タッチの有無を検出し、タッチの有無をホストプロセッサ１２０に送信してもよい。

容量検出回路２００は、センスピンＳＮＳ、アナログフロントエンド回路２１０、Ａ／Ｄコンバータ２２０、インタフェース回路２３０、コントローラ２４０を備える。図１には、１個のセンサ電極ＳＥに対応する１チャンネル分の回路構成が示される。複数のセンサ電極ＳＥの容量を検出可能な容量検出回路２００は、複数のセンスピンＳＮＳと、複数のセンスピンに対応する複数のアナログフロントエンド回路２１０を備える。Ａ／Ｄコンバータ２２０は、チャンネルごとに設けてもよいし、複数チャンネルで共有してもよい。

センスピンＳＮＳには、センサ電極ＳＥが接続される。アナログフロントエンド回路２１０は、センサ電極ＳＥが形成する静電容量Ｃｓを電圧信号Ｖｓに変換するＣ／Ｖ変換回路である。Ａ／Ｄコンバータ２２０は、電圧信号Ｖｓをデジタル信号Ｄｓに変換する。インタフェース回路２３０は、デジタル信号Ｄｓをホストプロセッサ１２０に送信する。

アナログフロントエンド回路２１０は、その入出力特性、すなわち入力である静電容量Ｃｓと、出力である電圧信号Ｖｓの関係が可変に構成される。入出力特性が線形であると仮定するとき、以下の式が成り立ち、入出力特性は、２つの定数Ｖ_０およびαの組み合わせで表現される。
Ｖｓ＝Ｖ_０＋α・Ｃｓ
この場合、アナログフロントエンド回路２１０は、Ｖ_０とαの少なくとも一方が可変に構成される。

コントローラ２４０は、環境ＥＮＶの変動に追従して、アナログフロントエンド回路２１０の入出力特性を変化させる。コントローラ２４０が監視する環境ＥＮＶは、たとえば温度が好適である。

図２（ａ）～（ｃ）は、図１のタッチ式入力装置１００の動作を説明する図である。図２（ａ）は、パネル１１０の特性、すなわち温度と、非接触時の静電容量Ｃｓの関係を示す図である。図２（ｂ）は、アナログフロントエンド回路２１０の入出力特性を示す図であり、温度Ｔに応じて、入出力性が変化する。図２（ｃ）は、温度Ｔと検出信号Ｖｓの関係を示す図であり、温度Ｔによる検出信号Ｖｓの変動が抑制される。

以上がタッチ式入力装置１００の動作である。このタッチ式入力装置１００によれば、温度変動に起因する静電容量Ｃｓの変化の影響をキャンセルすることができ、タッチを正確に検出できるようになる。

温度の影響をキャンセルする別のアプローチとして、Ａ／Ｄコンバータ２２０より後段において、デジタル信号処理によって、温度変動の影響をキャンセルする方法（比較技術という）が考えられる。以下、比較技術に対する実施の形態の利点を説明する。

図３（ａ）、（ｂ）は、比較技術および実施の形態の動作の違いを説明する図である。各図の左側は、温度Ｔと静電容量Ｃｓの関係を示す。静電容量Ｃｓは、タッチに依存しない成分Ｃｆｉｘと、タッチに起因する成分（ハッチング）Ｃｔｏｕｃｈを含む。この例において、温度Ｔに依存して変化するのは、タッチに依存しない成分Ｃｆｉｘであり、この場合、上の式の係数αは温度Ｔに依存せず、オフセット量Ｖ_０のみが温度Ｔに依存するものと理解される。そこで、アナログフロントエンド回路２１０は、温度に応じて、オフセット量Ｖ_０がシフト可能に構成される。

比較技術では、図３（ａ）に示すように、静電容量Ｃｓがそのまま電圧信号Ｖｓに変換される。この場合、すべての温度範囲において、タッチの有無を検出するためには、Ａ／Ｄコンバータの入力電圧範囲を、Ｖ_１～Ｖ_２をカバーするように設計する必要がある。

一方、実施の形態では、図３（ｂ）に示すように、アナログフロントエンド回路２１０の入出力特性が補正することにより、各温度における電圧信号Ｖｓの変動レンジを揃えることが可能となる。すべての温度範囲において、タッチの有無を検出するためには、Ａ／Ｄコンバータの入力電圧範囲を、Ｖ₃～Ｖ₄をカバーするように設計する必要がある。

実施の形態におけるＡ／Ｄコンバータが監視すべき電圧範囲ΔＶは、比較技術におけるＡ／Ｄコンバータが監視すべき電圧範囲ΔＶよりも狭い。Ａ／Ｄコンバータの階調数が同じであれば、実施の形態の方が、静電容量Ｃｓの検出感度を高くすることができる。

本発明は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

図４（ａ）～（ｃ）は、容量検出回路２００の構成例を示す回路図である。図４（ａ）では、容量検出回路２００の外側に、温度センサ１３０が設けられる。温度センサ１３０は、パネル１１０の近傍に設けてもよいし、パネル１１０の温度を変化させる要因となる熱源（たとえばバッテリーや、その他の発熱源となる回路）の近傍に配置してもよい。温度センサ１３０は、サーミスタや熱電対などを用いることができる。Ａ／Ｄコンバータ２４４は、温度センサ１３０の出力をデジタル信号に変換し、温度情報Ｔとしてコントローラ２４０に供給する。

図４（ｂ）では、容量検出回路２００に温度センサ２４２が内蔵される。Ａ／Ｄコンバータ２４４は、温度センサ２４２の出力をデジタル信号に変換し、温度情報Ｔとしてコントローラ２４０に供給する。

図４（ｃ）では、コントローラ２４０は、Ａ／Ｄコンバータ２２０の出力Ｄｓに基づいて温度変動を検出する。温度Ｔが上昇すると、Ａ／Ｄコンバータ２２０の出力Ｄｓが、上限値付近で滞留し、温度Ｔが低下すると、Ａ／Ｄコンバータ２２０の出力Ｄｓが、下限値付近で滞留する。したがって、Ａ／Ｄコンバータ２２０の出力Ｄｓのベースラインを監視すれば、温度Ｔのドリフトを検出できる。コントローラ２４０は、デジタル信号Ｄｓのベースラインが下限値付近で滞留する場合には、温度Ｔが低下したものと判定して、アナログフロントエンド回路２１０の入出力特性を補正する。反対にコントローラ２４０は、デジタル信号Ｄｓのベースラインが上限値付近で滞留する場合には、温度Ｔが上昇したものと判定して、アナログフロントエンド回路２１０の入出力特性を補正する。

図５は、図４（ｃ）の容量検出回路２００の動作を説明する図である。図５には、温度Ｔ、静電容量Ｃｓ、デジタル信号Ｄｓ（電圧信号Ｖｓ）の波形が示される。時刻ｔ_１より前において、温度Ｔは安定しており、アナログフロントエンド回路２１０の入出力特性がその温度Ｔに対して最適化されている。

時刻ｔ_１以降、温度Ｔが上昇し始める。これにより静電容量Ｃｓが増加し、デジタル信号Ｄｓも上昇する。そしてデジタル信号Ｄｓのベースラインが、上限値付近で滞留する。この状態では、静電容量Ｃｓの変動を検出することができない。コントローラ２４０は、所定期間ｔ_２～ｔ_３に渡る滞留を検出すると、温度上昇と判定して、アナログフロントエンド回路２１０の入出力特性を切り替える。

時刻ｔ_３にアナログフロントエンド回路２１０の入出力特性が切り替わると、デジタル信号Ｄｓのベースラインが下側にシフトする。これにより、静電容量Ｃｓの変動が検出可能となる。

時刻ｔ_４以降、温度Ｔが低下し始める。これにより静電容量Ｃｓが小さくなり、デジタル信号Ｄｓも低下する。そしてデジタル信号Ｄｓのベースラインが、下限値付近で滞留する。この状態では、静電容量Ｃｓの変動を検出することができない。コントローラ２４０は、所定期間ｔ_５～ｔ_６に渡る滞留を検出すると、温度低下と判定して、アナログフロントエンド回路２１０の入出力特性を切り替える。

時刻ｔ_６にアナログフロントエンド回路２１０の入出力特性が切り替わると、デジタル信号Ｄｓのベースラインが上側にシフトする。これにより、静電容量Ｃｓの変動が検出可能となる。

続いてアナログフロントエンド回路２１０の構成例を説明する。図６は、アナログフロントエンド回路２１０の基本構成の一例を示す回路図である。

アナログフロントエンド回路２１０は、基準キャパシタＣｒと、スイッチ群２１１、補正用キャパシタＣｃｍｐを含む。コントローラ２４０は、スイッチ群２１１を制御して、センサ電極ＳＥと基準キャパシタＣｒの間で電荷を転送することにより、センサ電極ＳＥの静電容量Ｃｓを検出する。

アナログフロントエンド回路２１０は、充電フェーズ、転送フェーズ、サンプリングフェーズの３状態で動作してもよい。充電フェーズでは、静電容量Ｃｓまたは基準キャパシタＣｒの少なくとも一方が、既知の電圧で充電される。続く転送フェーズでは、静電容量Ｃｓと基準キャパシタＣｒを接続して、それらの間で電荷を転送する。その結果、基準キャパシタＣｒには、静電容量Ｃｓに応じた電荷量が蓄えられる。サンプリングフェーズでは、基準キャパシタＣｒの電荷量にもとづく電圧信号Ｖｓを、後段のＡ／Ｄコンバータ２２０に供給する。

なお、アナログフロントエンド回路２１０（Ｃ／Ｖ変換回路）の構成は特に限定されない。

補正回路２１３は、アナログフロントエンド回路２１０の入出力特性の制御のために設けられる。補正回路２１３は、補正用キャパシタＣｃｍｐおよび駆動部２１８を含む。補正用キャパシタＣｃｍｐの第１端は、Ａ／Ｄコンバータ２２０の入力と接続されている。駆動部２１８は、補正用キャパシタＣｍｐの第２端にハイレベル電圧Ｖ_Ｈとローレベル電圧Ｖ_Ｌを印加する。

補正用キャパシタＣｃｍｐは可変キャパシタであり、コントローラ２４０は温度Ｔなどの環境情報にもとづいて、補正用キャパシタＣｃｍｐの容量を設定する。たとえばコントローラ２４０は、温度Ｔと補正用キャパシタＣｃｍｐの容量値の対応関係を示すテーブルを保持しており、このテーブルを参照することにより、補正用キャパシタＣｃｍｐの容量を設定する。

この構成によれば、補正用キャパシタＣｃｍｐの容量値を制御することにより、入出力特性のオフセット電圧Ｖ_０を変化させることができる。

続いてアナログフロントエンド回路２１０の実装例を説明する。

図７は、実施例１に係るアナログフロントエンド回路２１０Ａの回路図である。アナログフロントエンド回路２１０Ａは、複数のスイッチＳＷ８１～ＳＷ９０と、４個の基準キャパシタＣｒ１～Ｃｒ４、Ａ／Ｄコンバータ２２０および補正回路２１３Ａを備える。複数のスイッチＳＷ８１～ＳＷ９０および４個の基準キャパシタＣｒ１～Ｃｒ４によって、静電容量Ｃｓが差動の電圧信号Ｖｓ＿ｐ、Ｖｓ＿ｎに変換され、Ａ／Ｄコンバータ２２０によってデジタル信号に変換される。

補正回路２１３Ａは、補正用キャパシタＣｃｍｐ１，Ｃｃｍｐ２、スイッチＳＷ９１，ＳＷ９２、駆動部２１８ｐ、２１８ｎを備える。補正用キャパシタＣｃｍｐ１，Ｃｃｍｐ２は可変キャパシタであり、温度などに応じて容量値が設定される。コントローラ２４０は、アナログフロントエンド回路２１０のセンシング動作と同期して、駆動部２１８ｐ、２１８ｎを制御し、補正用キャパシタＣｃｍｐ１，Ｃｃｍｐ２の一端に、ハイ電圧Ｖ_Ｈまたはロー電圧Ｖ_Ｌを印加する。これにより、Ａ／Ｄコンバータ２２０に入力されるセンス電圧Ｖｓ＿ｐ、Ｖｓ＿ｐを、補正用キャパシタＣｃｍｐ１，Ｃｃｍｐ２の容量値に応じてシフト（オフセット）することができる。

図８は、実施例２に係るアナログフロントエンド回路２１０Ｂの回路図である。アナログフロントエンド回路２１０Ｂは、第１駆動部２１２、第２駆動部２１４、第３駆動部２１６、第１スイッチＳＷ１１、第２スイッチＳＷ１２、基準キャパシタＣｒ、補正回路２１３Ｂを備える。

第１駆動部２１２は、センスピンＳＮＳにハイ電圧Ｖ_Ｈまたはロー電圧Ｖ_Ｌを印加する。ハイ電圧Ｖ_Ｈはたとえば電源ラインＡＶＤＤの電源電圧Ｖ_ＤＤであり、ロー電圧Ｖ_Ｌは接地ラインＧＮＤの接地電圧Ｖ_ＧＮＤ（＝０Ｖ）である。

第２駆動部２１４は、基準キャパシタＣｒの第１端ｅ１にハイ電圧Ｖ_Ｈまたはロー電圧Ｖ_Ｌを印加する。

第３駆動部２１６は、基準キャパシタＣｒの第２端ｅ２にハイ電圧Ｖ_Ｈまたはロー電圧Ｖ_Ｌを印加する。

第１駆動部２１２、第２駆動部２１４、第３駆動部２１６はそれぞれ、ハイサイドスイッチＭＨとローサイドスイッチＭＬを含む。

第１スイッチＳＷ１１は、センスピンＳＮＳと基準キャパシタＣｒの第１端ｅ１の間に設けられる。第２スイッチＳＷ１２は、後段のＡ／Ｄコンバータ２２０の入力と基準キャパシタＣｒの第１端ｅ１の間に設けられる。

コントローラ２４０は、第１駆動部２１２、第２駆動部２１４、第３駆動部２１６、駆動部２１８、および第１スイッチＳＷ１１～第３スイッチＳＷ１３を制御する。本実施の形態において、コントローラ２４０は、アナログフロントエンド回路２１０の状態を、第１フェーズφ_１～第６フェーズφ_６で切り替える。図９（ａ）～（ｆ）は、第１フェーズφ_１～第６フェーズφ_６におけるアナログフロントエンド回路２１０の等価回路図である。第１フェーズφ_１～第３フェーズφ_３が１回のセンシングの単位であり、第４フェーズφ_４～第６フェーズφ_６が１回のセンシングの単位である。なおここでは補正回路２１３Ｂは無視する。

図９（ａ）に示すように、第１フェーズφ_１において、第１駆動部２１２はセンスピンＳＮＳにハイ電圧Ｖ_Ｈを印加し、第２駆動部２１４は基準キャパシタＣｒの第１端ｅ１にロー電圧Ｖ_Ｌを印加し、第３駆動部２１６は基準キャパシタＣｒの第２端ｅ２にハイ電圧Ｖ_Ｈを印加する。このとき、基準キャパシタＣｒの電荷量Ｑｒは０，静電容量Ｃｓの電荷量ＱｓはＶ_Ｈ×Ｃｓとなる。

図９（ｂ）に示すように、第２フェーズφ_２において、第１スイッチＳＷ１１をオンし、第３駆動部２１６は基準キャパシタＣｒの第２端ｅ２にロー電圧Ｖ_Ｌを印加する。この状態で、静電容量Ｃｓと基準キャパシタＣｒ間で電荷の転送が起こり、電荷量Ｑｓ，Ｑｒが平滑化される。
Ｃｓ×Ｖ_Ｈ＝（Ｃｓ＋Ｃｒ）×Ｖｓ
このときの内部電圧Ｖｓは、式（１）で表される。
Ｖｓ＝Ｃｓ／（Ｃｓ＋Ｃｒ）×Ｖ_Ｈ …（１）

図９（ｃ）に示すように、第３フェーズφ_３において、第２スイッチＳＷ１２をオンし、第３駆動部２１６は基準キャパシタＣｒの第２端ｅ２にロー電圧Ｖ_Ｌを印加する。これによりセンス電圧Ｖｓが、後段のＡ／Ｄコンバータ２２０に供給される。

図９（ｄ）に示すように、第４フェーズφ_４において、第１駆動部２１２はセンスピンＳＮＳにロー電圧Ｖ_Ｌを印加し、第２駆動部２１４は基準キャパシタＣｒの第１端ｅ１にハイ電圧Ｖ_Ｈを印加し、第３駆動部２１６は基準キャパシタＣｒの第２端ｅ２にハイ電圧Ｖ_Ｈを印加する。このとき、基準キャパシタＣｒの電荷量Ｑｒは０、静電容量Ｃｓの電荷量Ｑｓは０となる。

図９（ｅ）に示すように、第５フェーズφ_５において、第１スイッチＳＷ１１をオンし、第３駆動部２１６は基準キャパシタＣｒの第２端にハイ電圧Ｖ_Ｈを印加する。この状態で、内部電圧Ｖｓは、式（２）で表される。
Ｖｓ＝Ｃｒ／（Ｃｓ＋Ｃｒ）×Ｖ_Ｈ
＝Ｖ_Ｈ－Ｃｓ／（Ｃｓ＋Ｃｒ）×Ｖ_Ｈ …（２）

図９（ｆ）に示すように、第６フェーズφ_６において、第２スイッチＳＷ１２をオンし、第３駆動部２１６は基準キャパシタＣｒの第２端ｅ２にハイ電圧Ｖ_Ｈを印加する。これによりセンス電圧Ｖｓが、後段のＡ／Ｄコンバータ２２０に供給される。

以上がアナログフロントエンド回路２１０Ｂの構成例である。続いてその動作を説明する。図１０は、図８のアナログフロントエンド回路２１０Ｂの動作波形図である。第１フェーズφ_１において、スイッチＭＨ１がオンとなり、センスピンＳＮＳの電圧Ｖ_ＳＮＳがハイ電圧Ｖ_Ｈ＝Ｖ_ＤＤとなる。またスイッチＭＬ２およびＭＬ３がオンとなり、内部電圧Ｖｓがロー電圧Ｖ_Ｌ＝０Ｖとなる。続く第２フェーズφ_２において第１スイッチＳＷ１１がオンとなり、静電容量Ｃｓと基準キャパシタＣｒの間で電荷が転送され、内部電圧Ｖｓが、式（１）で表される電圧レベルに安定化される。そして第３フェーズφ_３において第２スイッチＳＷ１２がオンとなり、内部電圧Ｖｓが、後段に供給される。

第４フェーズφ_４において、スイッチＭＬ１がオンとなり、センスピンＳＮＳの電圧Ｖ_ＳＮＳがロー電圧Ｖ_Ｌ＝０Ｖとなる。またスイッチＭＨ２およびＭＨ３がオンとなり、内部電圧Ｖｓがハイ電圧Ｖ_Ｈ＝Ｖ_ＤＤとなる。続く第５フェーズφ_５において第１スイッチＳＷ１１がオンとなり、静電容量Ｃｓと基準キャパシタＣｒの間で電荷が転送され、内部電圧Ｖｓが、式（２）で表される電圧レベルに安定化される。そして第６フェーズφ_６において第２スイッチＳＷ１２がオンとなり、内部電圧Ｖｓが、後段に供給される。

以上がアナログフロントエンド回路２１０Ｂの動作である。このアナログフロントエンド回路２１０Ｂは、図７のアナログフロントエンド回路２１０Ａに比べて、基準キャパシタＣｒを１個に減らすことができるため、回路面積を小さくできる。

図１１は、Ａ／Ｄコンバータ２２０の具体的な構成例を示す図である。Ａ／Ｄコンバータ２２０は、ΔΣ変調器であり、デジタル信号Ｄｓはオーバーサンプリングされたビットストリームである。

一般的にΔΣ変調器は、減算器２２１、積分器２２２、コンパレータ２２３、Ｄ／Ａコンバータ２２４を含む。この構成では、キャパシタＣｆｂが、減算器２２１およびＤ／Ａコンバータ２２４の機能を担っている。キャパシタＣｆｂによって、ビットストリームＤｓに応じたハイ電圧あるいはロー電圧が、Ａ／Ｄコンバータ２２０の入力にフィードバックされ、前段のアナログフロントエンド回路２１０からのセンス電圧Ｖｓとの差分に相当する信号成分が、積分器２２２に入力される。積分器２２２は、差分を積算する。コンパレータ２２６は、積分器２２２の出力を、基準電圧と比較し、ビットストリームに変換する。積分器２２２のキャパシタＣ_ＩＮＴの両端には、４個のスイッチが設けられており、第３フェーズφ３で得られた電圧Ｖｓを処理する期間と、第６フェーズφ_６で得られた電圧Ｖｓを処理する期間とで、キャパシタＣ_ＩＮＴの極性が反転される。

なお、Ａ／Ｄコンバータ２２０の構成は、図１１のそれに限定されず、さまざまな形式、方式のＡ／Ｄコンバータを用いることができる。

図１２は、実施例３に係るアナログフロントエンド回路２１０Ｃの回路図である。センスピンＳＮＳには、センサ電極ＳＥが接続される。アナログフロントエンド回路２１０Ｃは、第１駆動部３１２、第２駆動部３１４、第３駆動部３１６、第４駆動部３１８、第５駆動部３２０、コントローラ２４０、第１スイッチＳＷ２１～第４スイッチＳＷ２４を備える。

第１駆動部３１２は、センスピンＳＮＳにハイ電圧Ｖ_Ｈまたはロー電圧Ｖ_Ｌを印加する。第２駆動部３１４は、第１基準キャパシタＣｒ１の第１端ｅ１にハイ電圧Ｖ_Ｈまたはロー電圧Ｖ_Ｌを印加する。第３駆動部３１６は、第１基準キャパシタＣｒ１の第２端ｅ２にハイ電圧Ｖ_Ｈまたはロー電圧Ｖ_Ｌを印加する。第４駆動部３１８は、第２基準キャパシタＣｒ２の第１端ｅ１にハイ電圧Ｖ_Ｈまたはロー電圧Ｖ_Ｌを印加する。第５駆動部３２０は、第２基準キャパシタＣｒ２の第２端ｅ２にハイ電圧Ｖ_Ｈまたはロー電圧Ｖ_Ｌを印加する。

第１駆動部３１２～第５駆動部３２０はそれぞれ、ハイサイドスイッチＭＨおよびローサイドスイッチＭＬを含む。第１スイッチＳＷ２１は、センスピンＳＮＳと第１基準キャパシタＣｒ１の第１端ｅ１の間に設けられる。第２スイッチＳＷ２２は、Ａ／Ｄコンバータ２２０の差動入力の第１入力と第１基準キャパシタＣｒ１の第１端ｅ１の間に設けられる。

第３スイッチＳＷ２３は、センスピンＳＮＳと第２基準キャパシタＣｒ２の第１端ｅ１の間に設けられる。第４スイッチＳＷ２４は、Ａ／Ｄコンバータ２２０の第２入力と第２基準キャパシタＣｒ２の第１端ｅ１の間に設けられる。

コントローラ２４０は、第１駆動部３１２～第５駆動部３２０と、第１スイッチＳＷ２１～第４スイッチＳＷ２４を制御する。

またアナログフロントエンド回路２１０の出力段には、補正回路２１３Ｃが設けられる。補正回路２１３Ｃの構成は、図７の補正回路２１３Ａと同様である。

図１３（ａ）～（ｆ）は、第１フェーズφ_１～第５フェーズφ_５におけるアナログフロントエンド回路２１０の等価回路図である。図１３（ａ）、（ｂ）の第１フェーズφ_１，第２フェーズφ_２は、図９（ａ）、（ｂ）の第１フェーズφ_１，第２フェーズφ_２に対応する。第２フェーズφ２において、式（１ａ）の内部電圧Ｖｓ１が生成される。
Ｖｓ１＝Ｃｓ／（Ｃｓ＋Ｃｒ１）×Ｖ_Ｈ …（１ａ）

図１３（ｃ）、（ｄ）の第３フェーズφ_３，第４フェーズφ_４は、図９（ｄ）、（ｅ）の第４フェーズφ_４，第５フェーズφ_５に対応する。第４フェーズφ_４において、式（２ａ）の内部電圧Ｖｓ２が生成される。
Ｖｓ２＝Ｖ_Ｈ－Ｃｓ／（Ｃｓ＋Ｃｒ２）×Ｖ_Ｈ …（２ａ）

図１３（ｅ）の第５フェーズφ_５において、第２スイッチＳＷ２２および第４スイッチＳＷ２４がオンとなり、差動信号Ｖｓ１，Ｖｓ２が、後段のＡ／Ｄコンバータ２２０に供給される。

図１４（ａ）～（ｆ）は、第６フェーズφ_６～第１０フェーズφ_１０におけるアナログフロントエンド回路２１０の等価回路図である。図１４（ａ）、（ｂ）は、図１３（ａ）、（ｂ）の処理を、極性を反転して行ったものであり、式（１ｂ）の内部電圧Ｖｓ１が生成される。
Ｖｓ１＝Ｖ_Ｈ－Ｃｓ／（Ｃｓ＋Ｃｒ１）×Ｖ_Ｈ…（１ｂ）

図１４（ｃ）、（ｄ）は、図１３（ｃ）、（ｄ）の処理を、極性を反転して行ったものであり、式（２ｂ）の内部電圧Ｖｓ２が生成される。
Ｖｓ２＝Ｃｓ／（Ｃｓ＋Ｃｒ２）×Ｖ_Ｈ …（２ｂ）

図１４（ｅ）の第１０フェーズφ_１０において、第２スイッチＳＷ２２および第４スイッチＳＷ２４がオンとなり、差動信号Ｖｓ１，Ｖｓ２が、後段のＡ／Ｄコンバータ２２０に供給される。

なお、当業者によれば、図１３、図１４のフェーズの順序は、入れ替え可能であることが理解される。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

（変形例１）
アナログフロントエンド回路２１０の入出力特性を変化させる手法は、特に限定されない。図１５は、変形例に係るアナログフロントエンド回路２１０の回路図である。この変形例において補正回路２１３Ｄは、アナログ加算器２５０とＤ／Ａコンバータ２５２を含む。コントローラ２４０は、温度に応じたデジタルコードを生成する。Ｄ／Ａコンバータ２５２は、デジタルコードを電圧信号Ｖｏｆｓに変換する。アナログ加算器２５０は、スイッチ群２１１および基準キャパシタＣｒによって生成されたセンス電圧Ｖｓに、電圧信号Ｖｏｆｓを加算し、オフセットされたセンス電圧Ｖｓ’を生成する。

（変形例２）
実施の形態では、アナログフロントエンド回路２１０の出力信号Ｖｓに与えるオフセット信号を変化させることで入出力特性を変化させたがその限りでなく、静電容量Ｃｓの変化量ｄＣｓに対するセンス電圧Ｖｓの変化量ｄＶｓ、すなわち傾きαを変化させてもよい。この場合、基準キャパシタＣｒを可変容量で構成して、環境変動に応じて基準キャパシタＣｒの容量値を変化させてもよい。

（変形例３）
実施の形態では、環境変動として温度変化を例としたが、その限りでない。環境は、センサ電極ＳＥの静電容量Ｃｓに影響を及ぼしうるさまざまな要因を含むことができ、温度のほか、湿度などが例示される。

１００ タッチ式入力装置
１１０ パネル
ＳＥ センサ電極
１２０ ホストプロセッサ
Ｃｓ 静電容量
Ｃｒ 基準キャパシタ
２００ 容量検出回路
２１０ アナログフロントエンド回路
２１１ スイッチ群
２１２ 第１駆動部
２１４ 第２駆動部
２１６ 第３駆動部
２１８ 駆動部
２２０ Ａ／Ｄコンバータ
２３０ インタフェース回路
ＳＷ１１ 第１スイッチ
ＳＷ１２ 第２スイッチ
２４０ コントローラ
３１２ 第１駆動部
３１４ 第２駆動部
３１６ 第３駆動部
３１８ 第４駆動部
３２０ 第５駆動部
ＳＷ２１ 第１スイッチ
ＳＷ２２ 第２スイッチ
ＳＷ２３ 第３スイッチ
ＳＷ２４ 第４スイッチ
Ｃｒ１ 第１基準キャパシタ
Ｃｒ２ 第２基準キャパシタ

Claims (7)

1. センサ電極の静電容量を検出する容量検出回路であって、
   前記センサ電極が接続されるセンスピンと、
   前記センサ電極の前記静電容量を電圧信号に変換するアナログフロントエンド回路であって、入出力特性が可変に構成されたアナログフロントエンド回路と、
   前記アナログフロントエンド回路が発生した前記電圧信号をデジタル値に変換するＡ／Ｄコンバータと、
   環境変動に追従して、前記アナログフロントエンド回路の前記入出力特性を変化させるコントローラと、
   を備え、
   前記アナログフロントエンド回路は、
   基準キャパシタと、
   前記基準キャパシタと前記センスピンの間に設けられた複数のスイッチを含むスイッチ群と、
   補正回路と、
   を含み、前記複数のスイッチの状態を変化させて、前記センサ電極を既知の電圧で充電し、前記センサ電極の電荷を前記基準キャパシタに転送することにより、前記基準キャパシタに前記センサ電極の前記静電容量を示す前記電圧信号を発生させ、
   前記補正回路は、
   第１端が前記スイッチ群を介して前記基準キャパシタと接続された、容量が可変である補正用キャパシタと、
   前記複数のスイッチの状態に応じて、前記補正用キャパシタの第２端にハイ電圧またはロー電圧を印加する駆動部と、
   を含み、
   前記コントローラは、前記環境変動に応じて前記補正用キャパシタの容量を変化させることにより、前記アナログフロントエンド回路の前記入出力特性を変化させることを特徴とする容量検出回路。
2. 前記環境変動は、温度変動であることを特徴とする請求項１に記載の容量検出回路。
3. 温度センサをさらに備え、前記コントローラは、前記温度センサの出力に応じて、前記アナログフロントエンド回路を制御することを特徴とする請求項２に記載の容量検出回路。
4. 前記コントローラは、外部から入力される温度情報にもとづいて、前記アナログフロントエンド回路を制御することを特徴とする請求項２に記載の容量検出回路。
5. 前記コントローラは、前記Ａ／Ｄコンバータの出力にもとづいて、前記環境変動を検出することを特徴とする請求項１から４のいずれかに記載の容量検出回路。
6. ひとつの半導体集積回路上に一体集積化されたことを特徴とする請求項１から５のいずれかに記載の容量検出回路。
7. センサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するパネルと、
   前記センサ電極と接続される請求項１から６のいずれかに記載の容量検出回路と、
   を備えることを特徴とする入力装置。

Images