JP2017021597A - 容量測定回路、それを用いた入力装置、電子機器 - Google Patents

Abstract

【課題】デュアル方式の容量測定回路の回路面積を削減する。【解決手段】ＳＥＮＳ端子には、静電容量（ＣＳ／ＣＭ）が接続される。第１トランジスタＭ１は、ＳＥＮＳ端子と固定電圧端子の間に設けられる。第１スイッチＳＷ１は第１トランジスタＭ１による自己容量ＣＳの充電動作のオン、オフを切りかえる。第２スイッチＳＷ２は、ＳＥＮＳ端子と接地端子の間に設けられる。第２トランジスタＭ２は、第１カレントミラー回路１４を形成するように第１トランジスタＭ１と接続される。第３スイッチＳＷ３の一端はＳＥＮＳ端子と接続される。Ａ／Ｄコンバータ４０の入力端子２４は、第２トランジスタＭ２および第３スイッチＳＷ３の他端と接続され、Ａ／Ｄコンバータ４０は入力端子２４を介して入力される電流ＩＳ／ＩＲＸを積分し、検出電圧ＶＳを生成する。【選択図】図２

Description

本発明は、静電容量の測定装置に関する。

近年のコンピュータやスマートホン、タブレット端末、ポータブルオーディオ機器などの電子機器には、ユーザインタフェースとして、タッチ式の入力装置が搭載される。タッチ式の入力装置としては、タッチパッド、ポインティングデバイスなどが知られており、指やスタイラスを接触あるいは近接することにより様々な入力が可能となっている。

タッチ式入力装置は大きく、抵抗膜方式と静電容量方式に分類される。静電容量方式は、ユーザ入力に応じて、複数のセンサ電極が形成する静電容量（以下、単に容量ともいう）の変化を電気信号に変換することにより、ユーザ入力の有無、座標を検出する。

静電容量測定には、自己容量（Self Capacitance）方式と、相互容量(Mutual Capacitance)方式がある。特許文献２には自己容量方式の容量測定回路が開示され、特許文献３には相互容量方式の容量測定回路が開示される。

特開２００１−３２５８５８号公報 特開２０１２−１８２７８１号公報 特開２０１３−０５８８７１号公報

自己容量方式、相互容量方式はそれぞれ優位性を持っている。本発明者は、それらの機能を併せ持つデュアル方式の容量測定回路について検討した。図１は、本発明者が検討したデュアル方式の容量測定回路２００の回路図である。なお図１の構成を公知技術と認定してはならない。容量測定回路２００は、チャンネル（センサー）ごとに、従来の自己容量方式のアナログフロントエンド（ＡＦＥ）回路２０２と、従来の相互容量方式のＡＦＥ回路２０４と、Ａ／Ｄコンバータ２０６、を備える。またトランスミッタ２０８は、単一チャンネルごと、あるいは複数チャンネルごとに設けられる。

各チャンネルのセンス端子ＳＥＮＳには、センス電極Ｃ_ＳＮＳが接続される。容量測定回路２００は複数チャンネルのセンス電極Ｃ_ＳＮＳが形成する自己容量Ｃ_Ｓもしくは相互容量Ｃ_Ｍを測定する。

入力スイッチＳＷ１１，ＳＷ１２は、センス端子ＳＥＮＳと、ＡＦＥ回路２０２、２０４それぞれの間に設けられる。出力スイッチＳＷ１３，ＳＷ１４は、ＡＦＥ回路２０２、２０４それぞれとＡ／Ｄコンバータ２０６の間に設けられる。スイッチＳＷ１１，ＳＷ１３がオンのとき自己容量方式のＡＦＥ回路２０２が選択され、ＡＦＥ回路２０２により自己容量Ｃ_Ｓに応じた検出電圧Ｖ_Ｓ＿Ａが生成され、Ａ／Ｄコンバータ２０６によりデジタル値に変換される。

スイッチＳＷ１２，ＳＷ１４がオンのとき相互容量方式のＡＦＥ回路２０４が選択される。トランスミッタ２０８は相互容量方式のＡＦＥ回路２０４と対をなし、相互容量Ｃ_Ｍの一端にパルス状の駆動信号Ｓ_ＤＲＶを供給する。トランスミッタ２０８とＡＦＥ回路２０４の対によって、相互容量Ｃ_Ｍに応じた検出電圧Ｖ_Ｓ＿Ｂが生成され、Ａ／Ｄコンバータ２０６によりデジタル値に変換される。

図１の容量測定回路２００では、自己容量方式と相互容量方式とで、Ａ／Ｄコンバータ２０６を共用することにより回路面積の削減を図っているが、自己容量方式と相互容量方式それぞれにおいて、電流を電圧に変換する回路が個別に必要であり、さらにスイッチＳＷ１１〜ＳＷ１４が必要となるため回路面積は依然として大きい。

本発明のある態様は係る課題に鑑みてなされたものであり、その例示的な目的のひとつは、自己容量方式と相互容量方式のデュアル方式の容量測定回路のさらなる回路面積の削減にある。

本発明のある態様は、静電容量を測定する容量測定回路に関する。容量測定回路は、静電容量が接続されるセンス端子と、センス端子と固定電圧端子の間に設けられた第１トランジスタと、第１トランジスタによる静電容量の充電動作のオン、オフを切りかえるための第１スイッチと、センス端子と接地端子の間に設けられる第２スイッチと、第１トランジスタが入力となる第１カレントミラー回路を形成するように第１トランジスタと接続される第２トランジスタと、その一端がセンス端子と接続される第３スイッチと、その入力端子が第２トランジスタおよび第３スイッチの他端と接続され、入力端子を介して入力される電流を積分し、検出電圧を生成する積分回路と、を備える。

自己容量方式において電流を電圧に変換する回路と、相互容量方式において受信電流を電圧に変換する回路とが、単一の積分回路として構成され、また自己容量方式と相互容量方式を切りかえるためのスイッチの個数を減らすことができ、回路面積を削減できる。

本発明の別の態様は、複数チャンネルの静電容量それぞれを測定する容量測定回路に関する。この容量測定回路は、チャンネルごとに、対応する静電容量と接続されるセンス端子と、センス端子と固定電圧端子の間に設けられた第１トランジスタと、第１トランジスタによる静電容量の充電動作のオン、オフを切りかえるための第１スイッチと、センス端子と接地端子の間に設けられる第２スイッチと、第１トランジスタが入力となる第１カレントミラー回路を形成するように第１トランジスタと接続され、検出電流が流れる第２トランジスタと、その一端がセンス端子と接続される第３スイッチと、その入力端子が第２トランジスタおよび第３スイッチの他端と接続され、入力端子を介して入力される電流を積分し、検出電圧を生成する積分回路と、を備える。

第１スイッチは、センス端子と固定電圧端子の間に第１トランジスタと直列に設けられてもよい。

積分回路は、オペアンプと、オペアンプの出力端子と反転入力端子の間に設けられた積分用キャパシタと、積分用キャパシタと並列接続されたフィードバック抵抗と、を含んでもよい。

容量測定回路はチャンネルごとに、検出電圧をデジタル信号に変換するＡ／Ｄコンバータをさらに備えてもよい。

容量測定回路は複数チャンネルにおいて生成される複数の検出電流の平均電流を生成する電流平均化回路をさらに備えてもよい。積分回路には、第２トランジスタに流れる検出電流と平均電流の差分に相当する電流が入力されてもよい。

電流平均化回路は、複数チャンネルに対応し、それぞれが、対応する第１トランジスタが入力となる第２カレントミラー回路を形成するように対応する第１トランジスタと接続される複数の第３トランジスタと、複数チャンネルに対応し、それぞれが、対応する第３トランジスタに流れるコピー電流の経路上に設けられ、それぞれの制御端子が共通に接続されている、複数の第４トランジスタと、複数チャンネルに対応し、それぞれが、対応する第４トランジスタが入力となる第３カレントミラー回路を形成するように対応する第４トランジスタと接続された、複数の第５トランジスタと、を含み、複数の第５トランジスタに流れる電流それぞれが平均電流であってもよい。

容量測定回路はひとつの半導体集積回路上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は入力装置に関する。入力装置は複数のセンサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するタッチパネルと、上述のいずれかの容量測定回路と、を備えてもよい。

本発明の別の態様は電子機器に関する。電子機器は上述の入力装置を備えてもよい。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様に係る容量測定回路によれば、回路面積を削減できる。

本発明者が検討したデュアル方式の容量測定回路の回路図である。 実施の形態に係る容量測定回路の回路図である。 第１モードにおける容量測定回路の動作波形図である。 第２モードにおける容量測定回路の動作波形図である。 図２の容量測定回路の好ましいレイアウト図である。 図２の容量測定回路を備える入力装置の回路図である。 図６の入力装置を備える電子機器のブロック図である。 第１変形例に係る入力装置の回路図である。 図８の制御ＩＣの具体例を示す回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る容量測定回路１００の回路図である。図２には、１チャンネルに対応する構成のみが示される。容量測定回路１００は、主としてＣ／Ｉ変換回路１０、積分回路２０、Ａ／Ｄコンバータ４０、トランスミッタ５０を備え、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。容量測定回路１００は、自己容量方式と相互容量方式をサポートするデュアル方式であり、第１モードにおいて自己容量Ｃ_Ｓを測定し、第２モードにおいて相互容量Ｃ_Ｍを測定する。

自己容量方式は低消費電力であり、高感度である。一方、相互容量方式は、マルチタッチ検出が可能であるという利点を有する。そこで、タッチ操作が始まる前段階（待機状態）において第１モードを選択し、指（スタイラス）の検出を行い、タッチ操作が検出されると第２モードに切りかえて、様々な入力を検出する。

センス（ＳＥＮＳ）端子には、測定対象である静電容量が接続される。自己容量方式に関して、Ｃ／Ｉ変換回路１０および積分回路２０が設けられる。Ｃ／Ｉ変換回路１０は、自己容量方式に対応する第１モードにおいてアクティブとなる。Ｃ／Ｉ変換回路１０は、自己容量Ｃ_Ｓに固定電圧（たとえば電源電圧Ｖ_ＤＤ）を印加して充電し、充電電流Ｉ_ＣＨＧに応じた検出電流Ｉ_Ｓを発生する。

Ｃ／Ｉ変換回路１０は、第１トランジスタＭ１、第２トランジスタＭ２、第１スイッチＳＷ１、第２スイッチＳＷ２を備える。第１トランジスタＭ１は、ＳＥＮＳ端子と固定電圧端子（電源ライン１２）の間に設けられたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。第１スイッチＳＷ１は、第１トランジスタＭ１による自己容量Ｃ_Ｓの充電動作のオン、オフを切りかえるために設けられ、充電期間（センス期間）においてオンとなる。第１スイッチＳＷ１のゲートにはセンス信号ＥＶＡＬＢが入力される。

第２スイッチＳＷ２は、ＳＥＮＳ端子と接地端子の間に設けられたＭＯＳＦＥＴである。第２スイッチＳＷ２は、センス期間に先立って自己容量Ｃ_Ｓの電荷をリセットするために設けられ、そのゲートにはリセット信号ＲＳＴ１が入力される。第２トランジスタＭ２は、第１トランジスタＭ１が入力となる第１カレントミラー回路１４を形成するように第１トランジスタＭ１と接続される。第２トランジスタＭ２には充電電流Ｉ_ＣＨＧに比例した検出電流Ｉ_Ｓが流れる。

第１モードにおいて積分回路２０は、センス期間において生成された検出電流Ｉ_Ｓを積分し、積分値に応じた検出電圧Ｖ_Ｓを生成する。たとえば積分回路２０は、演算増幅器２２、積分用キャパシタＣ_ＩＮＴ、フィードバック抵抗Ｒ_ＦＢ、第４スイッチＳＷ４を含む。積分用キャパシタＣ_ＩＮＴは、演算増幅器２２の出力端子と反転入力端子の間に設けられる。フィードバック抵抗Ｒ_ＦＢは積分用キャパシタＣ_ＩＮＴと並列に接続される。第４スイッチＳＷ４は、積分用キャパシタＣ_ＩＮＴの電荷を初期化（放電）するために積分用キャパシタＣ_ＩＮＴと並列に設けられる。第４スイッチＳＷ４は、センス期間に先立ってオンとなり、センス期間中、オフとなる。

相互容量方式に関して、第３スイッチＳＷ３、積分回路２０およびトランスミッタ５０、送信（ＲＸ）端子が設けられる。ＲＸ端子には、相互容量Ｃ_Ｍの一端が接続される。トランスミッタ５０は、パルス状の駆動信号Ｓ_ＤＲＶを発生し、相互容量Ｃ_Ｍの一端に駆動信号Ｓ_ＤＲＶを供給する。

第３スイッチＳＷ３は、その一端がＳＥＮＳ端子と接続される。第３スイッチＳＷ３は、第１モードにおいてオフ、第２モードにおいてオンである。積分回路２０の入力端子２４は、第２トランジスタＭ２に加えて、第３スイッチＳＷ３の他端と接続される。第２モードにおいて、入力端子２４には、相互容量Ｃ_Ｍおよび第３スイッチＳＷ３を介して、相互容量Ｃ_Ｍに応じた受信電流Ｉ_ＲＸが流れ込む。積分回路２０は、第２モードにおいて受信電流Ｉ_ＲＸを積分し、検出電圧Ｖ_Ｓを生成する。

第１モード、第２モードに共通してＡ／Ｄコンバータ４０が設けられる。Ａ／Ｄコンバータ４０は、積分回路２０からの検出電圧Ｖ_Ｓをデジタル値に変換する。以上が容量測定回路１００の構成である。続いてその動作を説明する。

（第１モード） 自己容量方式
図３は、第１モードにおける容量測定回路１００の動作波形図である。第１モードにおいてトランスミッタ５０はサイレントである。センス期間に先立ち、第２スイッチＳＷ２、第４スイッチＳＷ４がオンし、自己容量Ｃ_Ｓおよび積分用キャパシタＣ_ＩＮＴの電荷が初期化される。これによりＳＥＮＳ端子の電圧はゼロ、検出電圧Ｖ_Ｓは基準電圧Ｖ_ＲＥＦと等しくなる。

続いてあるセンス期間の間、第１スイッチＳＷ１がオンとなり、自己容量Ｃ_Ｓに第１充電電流Ｉ_ＣＨＧが流れ始め、自己容量Ｃ_Ｓが充電される。自己容量Ｃ_Ｓは、その電圧Ｖ_ＣＳが所定電圧レベルＶ_ＴＨに達するまで充電される。
Ｖ_ＴＨ＝Ｖ_ＤＤ−（Ｖ_ＤＳ＋Ｖ_ＧＳ）
Ｖ_ＤＳは、第１スイッチＳＷ１の両端間電圧であり充電完了時のＩ_ＣＨＧ＝０において実質的にゼロとみなせる。Ｖ_ＧＳは第１トランジスタＭ１のゲートソース間電圧である。

この充電期間において、自己容量Ｃ_Ｓに流れ込む電荷量Ｑ_１は式（１）で与えられる。
Ｑ_１＝Ｖ_ＴＨ×Ｃ_Ｓ＝∫Ｉ_ＣＨＧｄｔ …（１）

充電電流Ｉ_ＣＨＧが第１カレントミラー回路１４によりコピーされ、検出電流Ｉ_Ｓが生成される。検出電流Ｉ_Ｓは充電電流Ｉ_ＣＨＧに比例するから、積分用キャパシタＣ_ＩＮＴに流れ込む電荷量Ｑ_２は、電荷量Ｑ_１に比例する。
Ｑ_２＝ｋ×Ｑ_１ …（２）
比例定数ｋは、第１カレントミラー回路１４のミラー比に相当する。なお、積分用キャパシタＣ_ＩＮＴの容量値は、検出電圧Ｖ_Ｓが電源電圧Ｖ_ＤＤに当たらないように定められる。

電荷量Ｑ_２により生ずる積分用キャパシタＣ_ＩＮＴの両端間電圧ΔＶ_Ｓおよび検出電圧Ｖ_Ｓは、式（３）、（４）で与えられる。
ΔＶ_Ｓ＝Ｑ_２／Ｃ_ＩＮＴ …（３）
Ｖ_Ｓ＝Ｖ_ＲＥＦ−ΔＶ_Ｓ …（４）

式（１）〜（４）から式（５）を得る。
Ｖ_Ｓ＝Ｖ_ＲＥＦ−ｋ×Ｖ_ＴＨ×Ｃ_Ｓ／Ｃ_ＩＮＴ …（５）
つまり第１モードにおいて、容量測定回路１００は自己容量Ｃ_Ｓに応じた検出電圧Ｖ_Ｓを生成できる。

（第２モード） 相互容量方式
図４は、第１モードにおける容量測定回路１００の動作波形図である。第２モードにおいて第１スイッチＳＷ１、第２スイッチＳＷ２はオフであり、第３スイッチＳＷ３がオンである。

センス期間に先立ち、第４スイッチＳＷ４がオンし、積分用キャパシタＣ_ＩＮＴの電荷が初期化される。これにより、検出電圧Ｖ_Ｓは基準電圧Ｖ_ＲＥＦと等しくなる。続いてセンス期間において駆動信号Ｓ_ＤＲＶが相互容量Ｃ_Ｍに供給されると、受信電流Ｉ_ＲＸが流れる。受信電流Ｉ_ＲＸにより積分用キャパシタＣ_ＩＮＴが充電（放電）され、検出電圧Ｖ_Ｓが生成される。

以上が容量測定回路１００の動作である。この容量測定回路１００によれば、自己容量方式において検出電流Ｉ_Ｓを電圧Ｖ_Ｓに変換する機能と、相互容量方式において受信電流Ｉ_ＲＸを積分する機能が、単一の積分回路２０により実現されている。これにより回路面積を削減できる。
加えて図１では自己容量方式と相互容量方式を切りかえるために４個のスイッチＳＷ１１〜ＳＷ１４が必要であったところ、図２では第３スイッチＳＷ３のみで切りかえ可能であるため、回路面積を削減できる。

図５は、図２の容量測定回路１００の好ましいレイアウト図である。ＳＥＮＳピンの近傍に、第１スイッチＳＷ１〜第３スイッチＳＷ３が近接配置される。第１スイッチＳＷ１〜第３スイッチＳＷ３と隣接して、Ｃ／Ｉ変換回路１０が形成され、さらに隣接して積分回路２０が形成される。

このレイアウトによれば、第１スイッチＳＷ１〜第３スイッチＳＷ３それぞれから、Ｃ／Ｉ変換回路１０、積分回路２０それぞれまでの距離を短くできるため、配線容量を小さくできる。これにより高速動作が可能となる。

別の観点から見ると、容量測定回路１００は、ＳＥＮＳ端子ごとにＣ／Ｉ変換回路１０、積分回路２０、を備える。したがって、Ｃ／Ｉ変換回路１０や積分回路２０を複数チャンネル（複数のＳＥＮＳ端子）で時分割によりシェアする構成に比べて、１チャンネル当たりのセンス期間を長くとることができ、動作速度を遅くすることも可能である。動作速度を遅くした場合、第１スイッチＳＷ１〜第３スイッチＳＷ３のインピーダンスは高くてよいため、第１スイッチＳＷ１〜第３スイッチＳＷ３の素子サイズを小さくでき、回路面積を削減できる。

続いて容量測定回路１００の用途を説明する。容量測定回路１００は、タッチパネルを有する入力装置２に好適に利用可能である。図６は、図２の容量測定回路を備える入力装置２の回路図である。入力装置２は、タッチパネル３および制御ＩＣ（Integrated Circuit）４を備える。タッチパネル３は、複数のセンサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量Ｃ_Ｓ（Ｃ_Ｍ）が変化する。

制御ＩＣ４は、複数の静電容量に対応する複数の容量測定回路１００_１〜１００_Ｎを備える。Ａ／Ｄコンバータ４０は、チャンネルごとに設けられてもよいし、複数のチャンネルで共有されてもよい。

以上が入力装置２の構成である。この入力装置２は、複数の自己容量Ｃ_Ｓ１〜Ｃ_ＳＮの相対的な変化量にもとづいて、ユーザの指やスタイラスが接触（もしくは近接）した座標を検出する。

図７は、図６の入力装置２を備える電子機器１のブロック図である。電子機器１は、携帯電話端末、パーソナルコンピュータ、タブレット端末、デジタルスチルカメラ、ポータブル音楽プレイヤ−、リモコンなど、が例示される。電子機器１は、入力装置２に加えて、ＤＳＰ（Digital Signal Processor）６およびＬＣＤ（Liquid Crystal Display）７を備える。入力装置２は、タッチパネル３および制御ＩＣ４を備える。タッチパネル３は、規則的に配置された複数のセンサ容量Ｃ_ＳＥＮ１〜Ｃ_ＳＥＮｎを含む。複数のセンサ容量Ｃ_ＳＥＮ１〜Ｃ_ＳＥＮＮは、実質的にマトリクス状に配置される。センサ容量Ｃ_ＳＥＮは、自己容量Ｃ_Ｓあるいは相互容量Ｃ_Ｍであり得る。制御ＩＣ４は、複数のセンサ容量Ｃ_ＳＥＮ１〜Ｃ_ＳＥＮＮそれぞれと接続され、それぞれの容量値を検出し、それぞれの容量値を示すデータをＤＳＰ６に出力する。

電子機器１のユーザの指５あるいはペン（スタイラス）がタッチパネル３に接触し、あるいは近接すると、接触した座標のセンサ容量Ｃ_ＳＥＮの容量値が変化する。ＤＳＰ６は、複数のセンサ容量Ｃ_ＳＥＮの容量値にもとづき、ユーザが接触した座標を検出する。たとえばタッチパネル３は、ＬＣＤ７の表面に設けられてもよいし、別の箇所に設けられてもよい。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
図８は、第１変形例に係る入力装置２ａの回路図である。図８の制御ＩＣ４ａは、図６の制御ＩＣ４に加えて、電流平均化回路６０をさらに備える。電流平均化回路６０は、複数のＣ／Ｉ変換回路１０により生成される複数の検出電流Ｉ_Ｓ１〜Ｉ_ＳＮの平均電流Ｉ_ＡＶＥを生成する。

第１モードにおいて、ｉ番目（ｉ＝１，２，…Ｎ）の容量測定回路１００_ｉは、検出電流Ｉ_Ｓｉから平均電流Ｉ_ＡＶＥを減算し、Ｉ_Ｓｉ−Ｉ_ＡＶＥを積分回路２０に出力する。各チャンネルの検出電圧Ｖ_Ｓｉは、ｉ番目の自己容量Ｃ_Ｓｉと全チャンネルの自己容量Ｃ_Ｓｉの平均値の差分を示す。

図９は、図８の制御ＩＣ４ａの具体例を示す回路図である。電流平均化回路６０は、複数の第３トランジスタＭ３、複数の第４トランジスタＭ４、複数の第５トランジスタＭ５を備える。第３トランジスタＭ３、第４トランジスタＭ４、第５トランジスタＭ５はチャンネルごとに設けられる。

第３トランジスタＭ３は、対応する検出電流Ｉ_Ｓに比例したコピー電流Ｉ_Ｃを生成するよう接続される。つまり第１トランジスタＭ１と第３トランジスタＭ３は第２カレントミラー回路６２を形成している。第４トランジスタＭ４は、対応するコピー電流Ｉ_Ｃの経路上に設けられる。各チャンネルの第４トランジスタＭ４の制御端子（ゲート）は共通に接続されている。第５トランジスタＭ５は、対応する第４トランジスタＭ４が入力となる第３カレントミラー回路６４を形成する。第５トランジスタＭ５には平均電流Ｉ_ＡＶＥが流れる。

第５トランジスタＭ５は、対応する第２トランジスタＭ２と接続される。これにより各チャンネルにおいて、検出電流Ｉ_Ｓｉと平均電流Ｉ_ＡＶＥの差分Ｉ_Ｓｉ−Ｉ_ＡＶＥが、積分回路２０へと供給される。

（第２変形例）
実施の形態では、センサ容量Ｃ_Ｓが実質的にマトリクス状に配置されるタッチパネル３を例に説明したが、容量測定回路１００の用途はそれに限定されない。たとえば容量測定回路１００は、Ｘ−Ｙ型のタッチパネルにも適用可能であり、この場合、複数の行センサ電極と、複数の列センサ電極の容量値を、同時に検出できる。

（第３変形例）
実施の形態で示される容量測定回路１００は、天地反転してもよい。当業者であれば、この際にＰチャンネルＭＯＳＦＥＴとＮチャンネルＭＯＳＦＥＴを適宜置換すればよいことが理解できる。このときの充電と放電は逆となるが、本質的な動作は同じである。一部のトランジスタを、バイポーラトランジスタに置換してもよい。

（第４変形例）
実施の形態においては、容量測定回路１００を静電容量の変化を利用した入力装置に適用した場合について説明したが、容量測定回路１００の用途はこれに限定されるものではない。たとえば、キャパシタ型マイクロフォンなど、ダイアフラム電極とバックプレート電極によってキャパシタが形成され、音圧によりキャパシタの静電容量が変化するようなマイクロフォンに適用することができる。

（第５変形例）
実施の形態においては、容量測定回路１００はひとつの半導体集積回路上に一体集積化される場合について説明したがこれには限定されず、各回路ブロックをチップ部品やディスクリート素子を用いて構成してもよい。いずれのブロックを集積するかは、採用する半導体製造プロセスや要求されるコスト、特性などに応じて決定すればよい。

１…電子機器、２…入力装置、３…タッチパネル、４…制御ＩＣ、５…指、６…ＤＳＰ、７…ＬＣＤ、１００…容量測定回路、１０…Ｃ／Ｉ変換回路、１２…電源ライン、１４…第１カレントミラー回路、２０…積分回路、２２…演算増幅器、２４…入力端子、４０…Ａ／Ｄコンバータ、５０…トランスミッタ、６０…電流平均化回路、６２…第２カレントミラー回路、６４…第３カレントミラー回路、Ｃ_Ｓ…自己容量、Ｃ_Ｍ…相互容量、Ｃ_ＩＮＴ…積分用キャパシタ、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｍ５…第５トランジスタ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ。

Claims (13)

1. 静電容量を測定する容量測定回路であって、
   静電容量が接続されるセンス端子と、
   前記センス端子と固定電圧端子の間に設けられた第１トランジスタと、
   前記第１トランジスタによる前記静電容量の充電動作のオン、オフを切りかえるための第１スイッチと、
   前記センス端子と接地端子の間に設けられる第２スイッチと、
   前記第１トランジスタが入力となる第１カレントミラー回路を形成するように前記第１トランジスタと接続される第２トランジスタと、
   その一端が前記センス端子と接続される第３スイッチと、
   その入力端子が前記第２トランジスタおよび前記第３スイッチの他端と接続され、前記入力端子を介して入力される電流を積分し、検出電圧を生成する積分回路と、
   を備えることを特徴とする容量測定回路。
2. 前記第１スイッチは、前記センス端子と固定電圧端子の間に前記第１トランジスタと直列に設けられることを特徴とする請求項１に記載の容量測定回路。
3. 前記積分回路は、
   オペアンプと、
   前記オペアンプの出力端子と反転入力端子の間に設けられた積分用キャパシタと、
   前記積分用キャパシタと並列接続されたフィードバック抵抗と、
   を含むことを特徴とする請求項１または２に記載の容量測定回路。
4. 前記検出電圧をデジタル信号に変換するＡ／Ｄコンバータをさらに備えることを特徴とする請求項１から３のいずれかに記載の容量測定回路。
5. 複数チャンネルの静電容量それぞれを測定する容量測定回路であって、チャンネルごとに、
   対応する静電容量と接続されるセンス端子と、
   前記センス端子と固定電圧端子の間に設けられた第１トランジスタと、
   前記第１トランジスタによる前記静電容量の充電動作のオン、オフを切りかえるための第１スイッチと、
   前記センス端子と接地端子の間に設けられる第２スイッチと、
   前記第１トランジスタが入力となる第１カレントミラー回路を形成するように前記第１トランジスタと接続され、検出電流が流れる第２トランジスタと、
   その一端が前記センス端子と接続される第３スイッチと、
   その入力端子が前記第２トランジスタおよび前記第３スイッチの他端と接続され、前記入力端子を介して入力される電流を積分し、検出電圧を生成する積分回路と、
   を備えることを特徴とする容量測定回路。
6. 前記第１スイッチは、前記センス端子と固定電圧端子の間に前記第１トランジスタと直列に設けられることを特徴とする請求項５に記載の容量測定回路。
7. 前記積分回路は、
   オペアンプと、
   前記オペアンプの出力端子と反転入力端子の間に設けられた積分用キャパシタと、
   前記積分用キャパシタと並列接続されたフィードバック抵抗と、
   を含むことを特徴とする請求項５または６に記載の容量測定回路。
8. チャンネルごとに、前記検出電圧をデジタル信号に変換するＡ／Ｄコンバータをさらに備えることを特徴とする請求項５から７のいずれかに記載の容量測定回路。
9. 前記複数チャンネルにおいて生成される複数の検出電流の平均電流を生成する電流平均化回路をさらに備え、
   前記積分回路には、前記第２トランジスタに流れる検出電流と前記平均電流の差分に相当する電流が入力されることを特徴とする請求項５から８のいずれかに記載の容量測定回路。
10. 前記電流平均化回路は、
    前記複数チャンネルに対応し、それぞれが、対応する第１トランジスタが入力となる第２カレントミラー回路を形成するように対応する第１トランジスタと接続される、複数の第３トランジスタと、
    前記複数チャンネルに対応し、それぞれが、対応する第３トランジスタに流れるコピー電流の経路上に設けられ、それぞれの制御端子が共通に接続されている、複数の第４トランジスタと、
    前記複数チャンネルに対応し、それぞれが、対応する第４トランジスタが入力となる第３カレントミラー回路を形成するように対応する第４トランジスタと接続された、複数の第５トランジスタと、
    を含み、前記複数の第５トランジスタに流れる電流それぞれが前記平均電流であることを特徴とする請求項９に記載の容量測定回路。
11. ひとつの半導体集積回路上に一体集積化されたことを特徴とする請求項１から１０のいずれかに記載の容量測定回路。
12. 複数のセンサ電極を含み、ユーザの接触した座標近傍のセンサ電極の静電容量が変化するタッチパネルと、
    請求項５から１０のいずれかに記載の容量測定回路と、
    を備えることを特徴とする入力装置。
13. 請求項１２に記載の入力装置を備えることを特徴とする電子機器。

Images