JP2020074498A - 半導体装置 - Google Patents

Abstract

【課題】半導体素子にクラックを生じさせず、かつ半導体素子の駆動時に定格温度を超えない構成を有する、高周波用の半導体装置を提供する。【解決手段】半導体装置２０は、放熱板と、半導体素子１２と、出力整合基板１３とを備える。放熱板は第１の金属材料からなる。半導体素子１２は放熱板の上にナノ粒子接合材１４により接合される。出力整合基板１３は放熱板の上に第２の金属材料により接合される。放熱板は、半導体素子１２および出力整合基板１３が接合される第１の領域において、第１の領域以外の第２の領域よりも、放熱板の主表面に交差する方向の厚みが大きい。放熱板は、半導体素子１２が接合された第１の放熱板２１Ａと、第２の領域が形成され、第１の領域と反対側で第１の放熱板２１Ａと接合された第２の放熱板２１Ｂとを有する。【選択図】図８

Description

本開示は半導体装置に関し、特に、繰り返し温度サイクルが加わる環境で使用される半導体装置に関するものである。

高周波用の半導体装置に含まれる半導体素子は、その駆動時の発熱が大きい。このため当該半導体装置において半導体素子を搭載する金属製のベースは、通常は熱伝導性の高い銅により形成される。しかし半導体素子と銅のベースとは線膨張係数の差が大きい。このため銅のベースの上に搭載された半導体素子は、その駆動時の熱によりクラックなどの損傷を発生する可能性がある。このような不具合を抑制する観点から、たとえば特開平１０−５６０９２号公報（特許文献１）には、ベースと半導体素子との間に台座が挟まれ実装された半導体装置が開示されている。この台座は銅タングステン（ＣｕＷ）により形成されている。銅タングステンは、銅よりも線膨張係数が半導体素子の線膨張係数に近い値を有している。

特開平１０−５６０９２号公報

しかしながら、半導体素子の高出力化に伴い発熱量が増加している。このため特開平１０−５６０９２号公報のように半導体素子を銅タングステンの台座上に実装することに問題が生じつつある。銅タングステンの熱伝導率が十分でないために、半導体素子の駆動時の温度が定格温度を超えるようになりつつあるためである。

本開示は以上の課題に鑑みてなされたものである。その目的は、半導体素子にクラックを生じさせず、かつ半導体素子の駆動時に定格温度を超えない構成を有する、高周波用の半導体装置を提供することである。

本発明の半導体装置は、放熱板と、半導体素子と、出力整合基板と、樹脂基板とを備える。放熱板は第１の金属材料からなる。半導体素子は放熱板の上にナノ粒子接合材により接合される。出力整合基板は放熱板の上に第２の金属材料により接合される。樹脂基板は出力整合基板の構成回路の電気特性を調整する。第１の金属材料と半導体素子との線膨張係数差は、半導体素子と銅との線膨張係数差よりも小さい。第１の金属材料は、銅タングステン（ＣｕＷ）よりも熱伝導率が高い。放熱板は、半導体素子および出力整合基板が接合される第１の領域において、第１の領域以外の樹脂基板が接合された第２の領域よりも、放熱板の主表面に交差する方向の厚みが大きい。樹脂基板は、前記出力整合基板よりも誘電率が低い基材である。
本発明の半導体装置は、放熱板と、半導体素子と、出力整合基板とを備える。放熱板は第１の金属材料からなる。半導体素子は放熱板の上にナノ粒子接合材により接合される。出力整合基板は放熱板の上に第２の金属材料により接合される。放熱板は、半導体素子および出力整合基板が接合される第１の領域において、第１の領域以外の第２の領域よりも、放熱板の主表面に交差する方向の厚みが大きい。放熱板は、半導体素子が接合された第１の放熱板と、第２の領域が形成され、第１の領域と反対側で第１の放熱板と接合された第２の放熱板とを有する。
本開示の半導体装置は、放熱板と、半導体素子と、出力整合基板とを備える。放熱板は第１の金属材料からなる。半導体素子は放熱板の上にナノ粒子接合材により接合される。出力整合基板は放熱板の上に第２の金属材料により接合される。第１の金属材料と半導体素子との線膨張係数差は、半導体素子と銅との線膨張係数差よりも小さい。第１の金属材料は、銅タングステン（ＣｕＷ）よりも熱伝導率が高い。

本開示によれば、第１の金属材料上に半導体素子が接合されることにより、半導体素子にクラックを生じさせず、かつ半導体素子の駆動時に定格温度を超えない構成とすることができる。

実施の形態１に係る半導体装置が用いられる半導体マイクロ波電源装置の構成を示す概略斜視図である。 図１中の半導体出力増幅器内の回路を示すブロック図である。 実施の形態１に係る半導体装置の第１例を示す概略断面図である。 実施の形態１に係る半導体装置の第２例を示す概略断面図である。 放熱板を構成するＣｕＭｏＣｕの積層構成を示す概略図である。 実施の形態１の半導体装置における出力整合基板の第１例の構成を示す概略図である。 実施の形態１の半導体装置における出力整合基板の第２例の構成を示す概略図である。 実施の形態２に係る半導体装置の第１例を示す概略断面図である。 実施の形態２に係る半導体装置の第２例を示す概略断面図である。 実施の形態３に係る半導体装置の第１例を示す概略断面図である。 実施の形態３に係る半導体装置の第２例を示す概略断面図である。 実施の形態４に係る半導体装置の第１例を示す概略断面図である。 実施の形態４に係る半導体装置の第２例を示す概略断面図である。

以下、本開示の実施の形態について図に基づいて説明する。

実施の形態１．
まず本実施の形態の半導体装置が用いられる半導体マイクロ波電源装置について、図１および図２を用いて説明する。

図１は実施の形態１に係る半導体装置が用いられる半導体マイクロ波電源装置の構成を示す概略斜視図である。図２は図１中の半導体出力増幅器内の回路を示すブロック図である。図１を参照して、本実施の形態に係る半導体装置が用いられる半導体マイクロ波電源装置１００は、プリアンプ１と、分配器２と、半導体出力増幅器３とを有している。当該半導体マイクロ波電源装置１００は、電源４により駆動する。

プリアンプ１は、半導体マイクロ波電源装置１００全体に入力された微小な信号を、通常の増幅器の入力信号として使用できる程度に大きな信号に増幅する目的で配置される。このためプリアンプ１は半導体マイクロ波電源装置１００全体の入力部分に配置される。分配器２はプリアンプ１で増幅された信号を、これより出力側の半導体出力増幅器３に備えられる複数のパレットアンプに割り当てることを可能とするための部材である。すなわち分配器２はプリアンプ１で増幅された信号を複数の信号経路に分配する。

半導体出力増幅器３は、分配器２で分配された信号をさらに増幅するための、ＳＳＰＡ（Solid State Power Amplifiler）と呼ばれる部材である。図２を参照して、半導体出力増幅器３の内部には、複数のパレットアンプ５と呼ばれる増幅器が並列されている。また図２に示すように、半導体出力増幅器３の内部には、各パレットアンプ５の出力側に、合成器６が接続されている。この合成器６により、パレットアンプ５で増幅された電気信号が合成される。そして図１中に矢印ＯＰで示すように、増幅された電気信号が出力される。

次に、図３〜図７を用いて、本実施の形態のパレットアンプ５の構造上の特徴等について説明する。

図３は本実施の形態１に係る半導体装置の第１例を示す概略断面図である。図４は本実施の形態１に係る半導体装置の第２例を示す概略断面図である。なお以下の各図においては説明の便宜のため、Ｘ方向、Ｙ方向、Ｚ方向が導入されている。Ｘ方向は図の左右方向であり、放熱板１１の長辺側の配置される方向に相当する。Ｙ方向は図の紙面に垂直な方向であり、Ｘ方向と併せて放熱板１１の主表面に沿う方向である。Ｚ方向は図の上下方向であり、放熱板１１に半導体素子１２などが接合される方向である。

図３を参照して、本実施の形態の半導体装置１０の第１例は、図１中の半導体出力増幅器３に含まれるパレットアンプ５に相当する部分である。当該半導体装置１０の第１例は、放熱板１１と、半導体素子１２と、出力整合基板１３とを主に有している。半導体素子１２は放熱板１１の上にナノ粒子接合材１４により接合されている。出力整合基板１３も放熱板１１の上にナノ粒子接合材１４により接合されている。放熱板１１上の一部には樹脂基板１５が接合されている。

図４を参照して、本実施の形態の半導体装置１０の第２例は、第１例と基本的に同様の構成を有している。このため図４について、図３と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図４においては、放熱板１１と出力整合基板１３とがＡｕ系はんだ材１６により接合されている。この点において図４の半導体装置１０は図３の半導体装置１０と構成上異なっている。このように、本実施の形態においては出力整合基板１３は、放熱板１１の上に、第２の金属材料により接合されている。第２の金属材料は、ナノ粒子接合材１４またはＡｕ系はんだ材１６である。以下、図３および図４の半導体装置１０の各部材について説明する。

図３および図４の半導体装置１０においては、放熱板１１は全体的に平板形状を有し、平面視において概ね矩形状を有している。ただし半導体装置１０においては放熱板１１のＺ方向に関する厚みが部分的に他と異なる領域を有している。具体的には、放熱板１１は図３および図４のＸ方向に関する中央部において、それ以外の領域よりも厚く形成されている。このため断面図において放熱板１１は概ね凸形状を有している。

放熱板１１は、第１の金属材料からなっている。ここでは第１の金属材料は銅（Ｃｕ）とモリブデン（Ｍｏ）とからなる、いわゆるＣｕＭｏＣｕである。図５は、放熱板１１を構成するＣｕＭｏＣｕの積層構成を示す概略図である。図５を参照して、放熱板１１を構成するＣｕＭｏＣｕは、たとえば銅層１１ａとモリブデン層１１ｂとが１層以上ずつ積層された構成であってもよいが、これに限られない。

なお図５においては、下側から順に、銅層１１ａ、モリブデン層１１ｂ、銅層１１ａ、モリブデン層１１ｂ、銅層１１ａの順に積層されている。すなわち図５においては、放熱板１１として、３層の銅層１１ａと２層のモリブデン層１１ｂとの合計５層が交互に積層されている。図５における最下層の銅層１１ａはＺ方向の厚みが０．８ｍｍであり、そのすぐ上に接合されるモリブデン層１１ｂは厚みが０．２ｍｍである。またそのすぐ上に接合される銅層１１ａは厚み１．０ｍｍ、そのすぐ上のモリブデン層１１ｂは厚み０．２ｍｍである。また最上層の銅層１１ａはＺ方向の厚みが０．３ｍｍである。図５においては放熱板１１全体に対するモリブデンの比率は１６％である。この比率とは放熱板１１全体に対するモリブデン層１１ｂの厚みの比率である。放熱板１１を構成するＣｕＭｏＣｕ全体に対するモリブデン層１１ｂの（厚みの）比率は、５％以上５０％以下であることが好ましい。

放熱板１１は、銅とモリブデンとを拡散接合することにより形成される。これにより図５に示すような銅層１１ａとモリブデン層１１ｂとが複数積層された構造となる。

半導体素子１２は、たとえばＧａＮ（窒化ガリウム：Gallium Nitride）またはＧａＡｓ（ガリウム砒素：Gallium Arsenide）などの半導体材料がチップ状に加工されたものである。ただし半導体素子１２はシリコン（Ｓｉ）がチップ状に加工されたものであってもよい。半導体素子１２には高周波用のＦＥＴ（Field Effect Transistor）などが搭載されている。

本実施の形態においては、放熱板１１の第１の金属材料として上記のＣｕＭｏＣｕを用いるにせよそれ以外の材質を用いるにせよ、以下が成り立つ。当該第１の金属材料と半導体素子１２（のチップの構成材質）との線膨張係数差は、半導体素子１２（のチップの構成材質）と銅との線膨張係数差よりも小さい。第１の金属材料は、ＣｕＷ（銅タングステン）よりも熱伝導率が高い。

具体的には、たとえば第１の金属材料が上記の図５の組成を有するＣｕＭｏＣｕである場合、その線膨張係数は１１×１０^-6／Ｋである。たとえば半導体素子１２が上記のようにシリコン、ＧａＮ、ＧａＡｓのいずれかの材質からなる場合には、半導体素子１２（のチップの構成材質）の線膨張係数はおよそ３．６×１０^-6／Ｋ以上５．６×１０^-6／Ｋ以下である。また銅の線膨張係数は１７×１０^-6／Ｋである。また図５の組成を有するＣｕＭｏＣｕの熱伝導率は３０７Ｗ／（ｍ・Ｋ）である。ＣｕＷの熱伝導率は１９０Ｗ／（ｍ・Ｋ）である。

図３において放熱板１１と半導体素子１２と、および放熱板１１と出力整合基板１３とを接合するナノ粒子接合材１４は、銀もしくは銅、または銀および銅が混合された金属材料による、概ね３００℃以下の低温で接合可能な接合材である。ナノ粒子接合材１４は、焼結工程により２つの部材間を接合する。ナノ粒子接合材１４が焼結された銀すなわち焼結銀である場合、その焼結温度すなわち硬化温度はおよそ２１０℃である。またナノ粒子接合材１４が焼結された銅すなわち焼結銅である場合、その焼結温度すなわち硬化温度はおよそ２８０℃である。一方、ナノ粒子接合材１４の比較例としての、一般的にダイアタッチペーストとして用いられるエポキシ系導電性接着剤の硬化温度は１２５℃以上１５０℃以下である。このため焼結銀または焼結銅としてのナノ粒子接合材１４は、エポキシ系導電性接着剤と同等の硬化温度である。このため焼結銀または焼結銅としてのナノ粒子接合材１４は、比較例としてのエポキシ系導電性接着剤の加熱に使用しているクリーンオーブンを用いて焼結することができる。

ナノ粒子接合材１４は熱伝導率が２００Ｗ／（ｍ・Ｋ）以上である。ナノ粒子接合材１４が焼結銀である場合、その熱伝導率はおよそ２７０Ｗ／（ｍ・Ｋ）である。またナノ粒子接合材１４が焼結銅である場合、その熱伝導率はおよそ２３０Ｗ／（ｍ・Ｋ）である。

図４において放熱板１１と出力整合基板１３とを接合するＡｕ系はんだ材１６は、たとえば金およびスズを含む共晶はんだ材である。Ａｕ系はんだ材１６は熱伝導率が５７Ｗ／（ｍ・Ｋ）である。一方、ナノ粒子接合材１４およびＡｕ系はんだ材１６の比較例としてのエポキシ系導電性接着剤の熱伝導率は２．１Ｗ／（ｍ・Ｋ）である。つまりナノ粒子接合材１４およびＡｕ系はんだ材１６の熱伝導率は、エポキシ系導電性接着剤の熱伝導率よりも大幅に高い。またナノ粒子接合材１４の熱伝導率は、Ａｕ系はんだ材１６の熱伝導率よりも大幅に高い。

出力整合基板１３には、たとえばインピーダンスの整合回路が形成されている。通常は半導体素子１２単体では、所望のインピーダンス値であるたとえば５０Ωを示さない。このため半導体素子１２とともに出力整合基板１３が設けられる。これにより、半導体素子１２と出力整合基板１３とを含む半導体装置１０の特に出力側の伝送線路全体のインピーダンスが所望のたとえば５０Ωとなるように制御されている。

図６は、本実施の形態１の半導体装置１０における出力整合基板１３の第１例の構成を示す概略図である。図７は、本実施の形態１の半導体装置１０における出力整合基板１３の第２例の構成を示す概略図である。図６を参照して、出力整合基板１３を構成する回路は、いわゆるマイクロストリップラインにより構成される。この場合、出力整合基板１３は、基材１３ａと、その一方すなわちＺ方向の下側の主表面上に形成された接地導体膜１３ｂと、その他方すなわちＺ方向の上側の主表面上に形成されたメインライン１３ｃとを有している。接地導体膜１３ｂは基材１３ａの下側の主表面上の全体を覆うように形成されている。メインライン１３ｃは基材１３ａの上側の主表面上のたとえばＸ方向に関する中央部をＹ方向に延びる線状の導体膜である。

図７を参照して、出力整合基板１３を構成する回路は、いわゆるコプレーナラインにより構成されてもよい。この場合、出力整合基板１３は、基材１３ａと、その一方すなわちＺ方向の上側の主表面上に形成された接地導体膜１３ｂおよびメインライン１３ｃとを有している。図７は図６と比較して、接地導体膜１３ｂがメインライン１３ｃの延びるＹ方向に交差するＸ方向の両側からこれを挟むように配置されている点において異なっている。

基材１３ａには、樹脂材料に比べて高誘電率である、アルミナなどのセラミック材料が用いられることが好ましい。基材１３ａ上の回路のパターン幅および大きさは基材１３ａの誘電率に起因する。誘電率の小さい樹脂基板では回路が大きくなる。そのため上記のように、基材１３ａには樹脂材料よりも誘電率が高いアルミナなどのセラミック材料を用いることが好ましい。このようにすれば、出力整合基板１３の平面視におけるサイズを小さくすることができ、半導体装置１０全体を小型化することができる。

しかし基材１３ａに高誘電率材料を用いれば、以下の問題が生じ得る。たとえばメインライン１３ｃに小さな金リボンなどの金属片を熱圧着して取り付けることにより出力整合基板１３の回路の電気特性を調整する場合に、わずかな調整により電気特性が過剰に変化する。

再度図３および図４を参照して、本実施の形態の半導体装置１０は、以下の特徴を有する。断面図において凸形状を有する放熱板１１が、半導体素子１２および出力整合基板１３が接合される第１の領域において、第１の領域以外の第２の領域よりも、放熱板１１の主表面に交差するＺ方向の厚みが大きい。ここで第１の領域とはＸ方向の中央部であり、第２の領域とは第１の領域の左側および右側である。放熱板１１の第２の領域には、樹脂基板１５が接合されている。

樹脂基板１５は、出力整合基板１３の構成回路の電気特性の過剰な変化を抑制する観点から、基材１３ａを構成するアルミナなどよりも低誘電率の基板として配置されたものである。樹脂基板１５はたとえば、エポキシ樹脂が含浸されたプリント基板である。樹脂基板１５を出力整合基板１３の外側に設けることにより、出力整合基板１３の構成回路の電気特性を微調整することができる。また高誘電率の基材１３ａを用いた場合、外部からの電力供給用配線のパッドが非常に小さくなる。そこで当該パッドを大きくする観点から、セラミック材料よりも低誘電率である樹脂基板１５が接合される。

放熱板１１は、樹脂基板１５が接合される第２の領域をそれ以外の第１の領域よりも薄くする。これにより、厚みの大きい樹脂基板１５を接合しても、半導体装置１０およびこれを含む半導体出力増幅器３全体の大型化を抑制できる。

次に、本実施の形態の作用効果について説明する。

本実施の形態においては、放熱板１１の第１の金属材料と、その上に接合される半導体素子１２との線膨張係数差は、半導体素子１２と銅との線膨張係数差よりも小さい。このため放熱板１１が銅で形成される場合に比べて、放熱板１１上の半導体素子１２に繰り返し加わる熱衝撃によるクラックまたは剥離を抑制することができる。

なお半導体素子１２と隣接するアルミナ製の出力整合基板１３は線膨張係数が７．２×１０^-6／Ｋである。このためアルミナ製の出力整合基板１３は、ＣｕＭｏＣｕ製の放熱板１１よりもさらに、半導体素子１２との線膨張係数の差が小さくなる。このためアルミナ製の出力整合基板１３の設置による半導体素子１２へのクラックまたは剥離の発生も抑制可能である。また放熱板１１と出力整合基板１３との線膨張係数差は、放熱板１１と半導体素子１２との線膨張係数差よりも小さくなる。このため出力整合基板１３自身へのクラックまたは剥離の発生も抑制可能である。

次に、放熱板１１を構成する第１の金属材料は、ＣｕＷよりも熱伝導率が高いたとえばＣｕＭｏＣｕである。このため放熱板１１がＣｕＷよりも速やかに、半導体素子１２の熱を放熱することができる。したがって、ＣｕＷで形成される場合に比べて、半導体素子１２の駆動時の温度が定格温度（Ｔｊ）を超えるという問題を回避することができる。なお半導体素子１２の定格温度は、ＧａＮのチップはおよそ２２５℃であり、ＧａＡｓのチップはほぼ１７５℃であり、Ｓｉのチップはほぼ２２５℃である。

また半導体素子１２は放熱板１１の上に、エポキシ系導電性接着剤よりも格段に熱伝導率の高いナノ粒子接合材により接合されている。このため両者がエポキシ系導電性接着剤で接合される場合に比べて、半導体素子１２の駆動時の温度が定格温度（Ｔｊ）を超えるという問題を回避することができる。

また出力整合基板１３は放熱板１１の上に、第２の金属材料としてのナノ粒子接合材１４またはＡｕ系はんだ材１６により接合される。このため両者がエポキシ系導電性接着剤で接合される場合に比べて、出力整合基板１３に含まれる整合回路の駆動時の温度が半導体素子の構成材料の定格温度（Ｔｊ）を超えるという問題を回避することができる。

その他、そもそもＣｕＷは材料加工費用が高価である。このため本実施の形態において放熱板１１をＣｕＷ以外の第１の金属材料で形成することにより、加工費用を削減することができる。

実施の形態２．
図８は本実施の形態２に係る半導体装置の第１例を示す概略断面図である。図９は本実施の形態２に係る半導体装置の第２例を示す概略断面図である。図８を参照して、本実施の形態の半導体装置２０の第１例は、図３の半導体装置１０と同様の構成を有している。このため図８について、図３と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図８においては、放熱板として、放熱板２１Ａと、他の放熱板２１Ｂとを有している。図８における放熱板２１Ａは、図３における放熱板１１に相当する。このため放熱板２１Ａは第１の金属材料すなわちＣｕＭｏＣｕにより形成される。また放熱板２１Ａの上にナノ粒子接合材１４により半導体素子１２および出力整合基板１３が接合されている。

ただし放熱板２１Ａは主表面がＸＹ平面に沿って拡がるたとえば矩形の平板形状である。放熱板２１Ａの半導体素子１２が接合される側（上側）と反対側（下側）には他の放熱板２１Ｂがさらに接合されている。他の放熱板２１Ｂは第１の金属材料すなわちＣｕＭｏＣｕにより形成されることが好ましい。ただし他の放熱板２１Ｂは銅により形成されてもよい。銅の熱伝導率は３９８Ｗ／（ｍ・Ｋ）である。他の放熱板２１Ｂは主表面がＸＹ平面に沿って拡がるたとえば矩形の平板形状である。他の放熱板２１Ｂは放熱板２１Ａよりも主表面の面積が大きい。つまり放熱板２１Ａは他の放熱板２１Ｂの上側の主表面の一部の領域（たとえばＸ方向中央部）の上にナノ粒子接合材１４により接合されている。また他の放熱板２１Ｂの上側の主表面の、放熱板２１Ａが接合される領域以外の領域の少なくとも一部（たとえば放熱板２１ＡのＸ方向左側および右側）には樹脂基板１５が接合されている。

以上より、図８の半導体装置２０は、放熱板２１Ａと、他の放熱板２１Ｂと、これら両者を接合するナノ粒子接合材１４とにより、図３の半導体装置１０の凸形状を有する放熱板１１と同様の断面形状を有し、当該放熱板１１と同様に放熱機能を有する。このように放熱板の構成において、図８の半導体装置２０は図３の半導体装置１０と異なる。

図９を参照して、本実施の形態の半導体装置２０の第２例は、図８の第１例と基本的に同様の構成を有している。このため図９について、図８と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図９においては、放熱板２１Ａと出力整合基板１３とがＡｕ系はんだ材１６により接合されている。この点において図９の半導体装置２０は図８の半導体装置２０と構成上異なっている。言い換えれば図９は、図４の半導体装置１０に対して図８と同様の放熱板の構成を適用したものである。

次に、本実施の形態の作用効果を説明する。

実施の形態１の半導体装置１０に含まれる凸形の断面形状の放熱板１１は、凸形状とするための切削加工の材料加工費が高く、多くの加工時間を要する。そこで本実施の形態では、当該放熱板１１を、２つの平板形状の放熱板２１Ａおよび他の放熱板２１Ｂがナノ粒子接合材１４で接合された構成としている。このように平板形状の放熱板２１Ａ，２１Ｂを接合させることにより形成されれば、放熱板の加工費を実施の形態１よりも削減することができる。

実施の形態３．
図１０は本実施の形態３に係る半導体装置の第１例を示す概略断面図である。図１１は本実施の形態３に係る半導体装置の第２例を示す概略断面図である。図１０を参照して、本実施の形態の半導体装置３０の第１例は、図３の半導体装置１０と同様の構成を有している。このため図１０について、図３と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図１０においては、放熱板１１の上に、半導体素子１２と、出力整合基板１３とに加えて、入力整合基板３３をさらに備えている。入力整合基板３３は、出力整合基板１３と同様に、ナノ粒子接合材１４により、放熱板１１の上に接合されている。また図１０の半導体装置３０は図３の半導体装置１０と同様に、放熱板１１が断面図において凸形状を有している。入力整合基板３３は半導体素子１２および出力整合基板１３と同様に、放熱板１１の第２の領域よりもＺ方向の厚みが大きい第１の領域に接合されている。

なお入力整合基板３３の構成は、図６および図７に示す出力整合基板１３と同様であってもよい。すなわち入力整合基板３３は出力整合基板１３と併せてインピーダンスの整合回路を構成する。当該整合回路は、図６のようないわゆるマイクロストリップライン、または図７のようないわゆるコプレーナラインにより構成される。以上のように入力整合基板３３をさらに備える点において、図１０の半導体装置３０は図３の半導体装置１０と異なる。

図１１を参照して、本実施の形態の半導体装置３０の第２例は、図１０の第１例と基本的に同様の構成を有している。このため図１１について、図１０と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図１１においては、放熱板１１と出力整合基板１３とがＡｕ系はんだ材１６により接合されている。また放熱板１１と入力整合基板３３とがＡｕ系はんだ材１６により接合されている。この点において図１１の半導体装置３０は図１０の半導体装置３０と構成上異なっている。言い換えれば図１１は、図４の半導体装置１０に対して図１０と同様に入力整合基板３３を有する構成を適用したものである。

次に、本実施の形態の作用効果を説明する。

本実施の形態のように、出力整合基板１３に加え入力整合基板３３を放熱板１１に接合することにより、半導体装置３０すなわちパレットアンプ５からの出力側の伝送線路のみならず、パレットアンプ５への入力側についても、その伝送線路のインピーダンスを所望のたとえば５０Ωとなるように整合させることができる。このため半導体装置３０からの出力信号のみならず、入力信号の伝送損失を減少させることができる。したがって半導体装置３０の信頼性をより高めることができる。

実施の形態４．
図１２は本実施の形態４に係る半導体装置の第１例を示す概略断面図である。図１３は本実施の形態４に係る半導体装置の第２例を示す概略断面図である。図１２を参照して、本実施の形態の半導体装置４０の第１例は、図８の半導体装置２０および図１０の半導体装置３０と同様の構成を有している。このため図１２について、図８および図１０と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図１２においては放熱板として、図８と同様に、放熱板２１Ａと、他の放熱板２１Ｂとを有しており、これらはナノ粒子接合材１４により接合されている。また図１２においては図１０と同様に、放熱板２１の上に半導体素子１２、出力整合基板１３および入力整合基板３３が、ナノ粒子接合材１４により接合されている。つまり図１２の半導体装置４０は、図８の半導体装置２０の特徴と図１０の半導体装置３０の特徴とを組み合わせた構成を有している。

図１３を参照して、本実施の形態の半導体装置４０の第２例は、図１２の第１例と基本的に同様の構成を有している。このため図１３について、図１２と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図１３においては、放熱板１１と出力整合基板１３とがＡｕ系はんだ材１６により接合されている。また放熱板１１と入力整合基板３３とがＡｕ系はんだ材１６により接合されている。この点において図１３の半導体装置４０は図１２の半導体装置４０と構成上異なっている。言い換えれば図１３は、図１１の半導体装置１０に対して図１２と同様の放熱板の構成を適用したものである。

以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ プリアンプ、２ 分配器、３ 半導体出力増幅器、４ 電源、５ パレットアンプ、１０，２０，３０，４０ 半導体装置、１１，２１Ａ 放熱板、１１ａ 銅層、１１ｂ モリブデン層、１２ 半導体素子、１３ 出力整合基板、１３ａ 基材、１３ｂ 接地導体膜、１３ｃ メインライン、１４ ナノ粒子接合材、１５ 樹脂基板、１６ Ａｕ系はんだ材、２１Ｂ 他の放熱板、３３ 入力整合基板、１００ 半導体マイクロ波電源装置。

Claims (4)

1. 第１の金属材料からなる放熱板と、
   前記放熱板の上にナノ粒子接合材により接合された半導体素子と、
   前記放熱板の上に第２の金属材料により接合された出力整合基板とを備え、
   前記放熱板は、前記半導体素子および前記出力整合基板が接合される第１の領域において、前記第１の領域以外の第２の領域よりも、前記放熱板の主表面に交差する方向の厚みが大きく、
   前記放熱板は、前記半導体素子が接合された第１の放熱板と、前記第２の領域が形成され、前記第１の領域と反対側で前記第１の放熱板と接合された第２の放熱板とを有する、半導体装置。
2. 前記第１の放熱板と前記第２の放熱板とはナノ粒子接合材で接合された、請求項１に記載の半導体装置。
3. 前記第１の金属材料はＣｕＭｏＣｕである、請求項１または２に記載の半導体装置。
4. 前記第２の金属材料は、ナノ粒子接合材またはＡｕ系はんだ材である、請求項１〜３のいずれか１項に記載の半導体装置。
   

Images