JP2020068259A - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
JP2020068259A
JP2020068259A JP2018199202A JP2018199202A JP2020068259A JP 2020068259 A JP2020068259 A JP 2020068259A JP 2018199202 A JP2018199202 A JP 2018199202A JP 2018199202 A JP2018199202 A JP 2018199202A JP 2020068259 A JP2020068259 A JP 2020068259A
Authority
JP
Japan
Prior art keywords
drift layer
schottky barrier
barrier diode
anode electrode
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018199202A
Other languages
English (en)
Other versions
JP6966739B2 (ja
Inventor
潤 有馬
Jun Arima
潤 有馬
藤田　実
Minoru Fujita
実 藤田
潤 平林
Jun Hirabayashi
潤 平林
公平 佐々木
Kohei Sasaki
公平 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
TDK Corp
Novel Crystal Technology Inc
Original Assignee
Tamura Corp
TDK Corp
Novel Crystal Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, TDK Corp, Novel Crystal Technology Inc filed Critical Tamura Corp
Priority to JP2018199202A priority Critical patent/JP6966739B2/ja
Priority to PCT/JP2019/039853 priority patent/WO2020085094A1/ja
Priority to CN201980070323.9A priority patent/CN112913034B/zh
Priority to EP19875151.3A priority patent/EP3872865A4/en
Priority to US17/282,610 priority patent/US11557681B2/en
Publication of JP2020068259A publication Critical patent/JP2020068259A/ja
Application granted granted Critical
Publication of JP6966739B2 publication Critical patent/JP6966739B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電界集中による絶縁破壊が生じにくいショットキーバリアダイオードを提供する。【解決手段】本開示によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板２０と、半導体基板２０上に設けられた酸化ガリウムからなるドリフト層３０と、ドリフト層３０とショットキー接触するアノード電極４０と、半導体基板２０とオーミック接触するカソード電極５０とを備える。ドリフト層３０は、平面視でアノード電極４０を囲む外周トレンチ１０を有する。アノード電極４０と外周トレンチ１０の間に位置するドリフト層３０の表面は、ドリフト層３０と逆導電型の半導体層７０で覆われている。【選択図】図２

Description

本発明はショットキーバリアダイオードに関し、特に、酸化ガリウムを用いたショットキーバリアダイオードに関する。
ショットキーバリアダイオードは、金属と半導体の接合によって生じるショットキー障壁を利用した整流素子であり、ＰＮ接合を有する通常のダイオードに比べて順方向電圧が低く、且つ、スイッチング速度が速いという特徴を有している。このため、ショットキーバリアダイオードはパワーデバイス用のスイッチング素子として利用されることがある。
ショットキーバリアダイオードをパワーデバイス用のスイッチング素子として用いる場合、十分な逆方向耐圧を確保する必要があることから、シリコン（Ｓｉ）の代わりに、よりバンドギャップの大きい炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などが用いられることがある。中でも、酸化ガリウムは、バンドギャップが４．８〜４．９ｅＶと非常に大きく、絶縁破壊電界も７〜８ＭＶ／ｃｍと大きいことから、酸化ガリウムを用いたショットキーバリアダイオードは、パワーデバイス用のスイッチング素子として非常に有望である。酸化ガリウムを用いたショットキーバリアダイオードの例は、特許文献１〜３に記載されている。
特許文献１には、フィールドプレート構造を有するショットキーバリアダイオードが開示されている。また、特許文献２に記載されたショットキーバリアダイオードは、平面視でアノード電極と重なる位置に複数のトレンチを設け、トレンチの内壁を絶縁膜で覆った構造を有している。かかる構造により、逆方向電圧が印加されるとトレンチ間に位置するメサ領域が空乏層となるため、ドリフト層のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
特許文献３に記載されたショットキーバリアダイオードは、窒化物層を介してドリフト層の表面を覆うｐ型酸化物半導体層を設けることにより、ドリフト層に空乏層を形成し、これにより逆方向電圧が印加された場合の耐圧を向上させている。
特開２０１７−０４５９６９号公報 特開２０１７−１９９８６９号公報 国際公開第２０１８／０２０８４９号パンフレット
しかしながら、特許文献１及び２に記載されたショットキーバリアダイオードは、アノード電極の端部に電界が集中するため、高電圧を印加するとこの部分において絶縁破壊を起こしてしまう。また、特許文献２に記載されたショットキーバリアダイオードにおいては、端部に位置するトレンチのエッジ部分にも電界が集中し、この部分において絶縁破壊を起こす可能性がある。
特許文献３に記載されたショットキーバリアダイオードは、ドリフト層の表面をｐ型酸化物半導体層によって覆うことにより電界を緩和しているが、ｐ型酸化物半導体層の端部と重なる位置において、ドリフト層に電界が集中することから、この部分において絶縁破壊を起こす可能性がある。
したがって、本発明は、酸化ガリウムを用いたショットキーバリアダイオードであって、電界集中による絶縁破壊が生じにくいショットキーバリアダイオードを提供することを目的とする。
本発明によるショットキーバリアダイオードは、酸化ガリウムからなる半導体基板と、半導体基板上に設けられた酸化ガリウムからなるドリフト層と、ドリフト層とショットキー接触するアノード電極と、半導体基板とオーミック接触するカソード電極とを備え、ドリフト層は、平面視でアノード電極を囲む外周トレンチを有し、アノード電極と外周トレンチの間に位置するドリフト層の表面は、ドリフト層と逆導電型の半導体層で覆われていることを特徴とする。
本発明によれば、ドリフト層の表面が逆導電型の半導体層で覆われていることから、逆方向電圧を印加した場合に、ドリフト層のうち逆導電型の半導体層で覆われた部分に空乏層が広がる。これにより、アノード電極の角部における電界集中が緩和される。しかも、半導体層の端部に集中する電界が外周トレンチによって分散されることから、ドリフト層のうち半導体層の端部と重なる部分における電界集中も緩和される。これにより、逆方向電圧による絶縁破壊が生じにくいショットキーバリアダイオードを提供することが可能となる。
本発明において、半導体層は酸化物半導体材料からなるものであっても構わない。これによれば、酸化による半導体層の特性変化を防止することができる。
本発明において、アノード電極と半導体層が重なりを有していても構わない。これによれば、アノード電極の角部における電界集中をより効果的に緩和することが可能となる。
本発明において、外周トレンチは、絶縁体材料又はドリフト層と逆導電型の半導体材料で埋め込まれていても構わない。前者によれば、外周トレンチに埋め込まれた絶縁体材料によってドリフト層に広がる電気力線を遮断することができ、後者によれば、外周トレンチに埋め込まれた半導体材料からドリフト層に広がる空乏層を形成することが可能となる。
本発明において、ドリフト層は平面視でアノード電極と重なる位置に設けられた複数の中心トレンチをさらに有していても構わない。この場合、複数の中心トレンチの内壁は絶縁膜で覆われていても構わない。これによれば、逆方向電圧が印加されると中心トレンチ間に位置するメサ領域が空乏層となり、ドリフト層のチャネル領域がピンチオフされることから、逆方向電圧が印加された場合のリーク電流を大幅に抑制することができる。
このように、本発明によれば、電界集中による絶縁破壊が生じにくい酸化ガリウムを用いたショットキーバリアダイオードを提供することが可能となる。
図１は、本発明の第１の実施形態によるショットキーバリアダイオード１００の構成を示す模式的な上面図である。 図２は、図１のＡ−Ａ線に沿った模式的な断面図である。 図３は、第１の実施形態の第１の変形例によるショットキーバリアダイオード１００ａの構成を示す模式的な断面図である。 図４は、第１の実施形態の第２の変形例によるショットキーバリアダイオード１００ｂの構成を示す模式的な断面図である。 図５は、第１の実施形態の第３の変形例によるショットキーバリアダイオード１００ｃの構成を示す模式的な断面図である。 図６は、第１の実施形態の第４の変形例によるショットキーバリアダイオード１００ｄの構成を示す模式的な断面図である。 図７は、第１の実施形態の第５の変形例によるショットキーバリアダイオード１００ｅの構成を示す模式的な断面図である。 図８は、第１の実施形態の第６の変形例によるショットキーバリアダイオード１００ｆの構成を示す模式的な断面図である。 図９は、本発明の第２の実施形態によるショットキーバリアダイオード２００の構成を示す模式的な断面図である。 図１０は、比較例によるショットキーバリアダイオード２００ａの構成を示す模式的な断面図である。 図１１は、実施例１のシミュレーション結果を示すグラフである。 図１２は、実施例２のシミュレーション結果を示すグラフである。 図１３は、実施例３のシミュレーション結果を示すグラフである。 図１４は、実施例４のシミュレーション結果を示すグラフである。 図１５は、実施例５のシミュレーション結果を示すグラフである。 図１６は、実施例５のシミュレーション結果を示すグラフである。 図１７は、実施例６のシミュレーション結果を示すグラフである。 図１８は、実施例７のシミュレーション結果を示すグラフである。 図１９は、実施例８のシミュレーション結果を示すグラフである。 図２０は、実施例８のシミュレーション結果を示す図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態によるショットキーバリアダイオード１００の構成を示す模式的な上面図である。また、図２は、図１のＡ−Ａ線に沿った模式的な断面図である。
図１及び図２に示すように、本実施形態によるショットキーバリアダイオード１００は、いずれも酸化ガリウム（β−Ｇａ２Ｏ３）からなる半導体基板２０及びドリフト層３０を備える。半導体基板２０及びドリフト層３０には、ｎ型ドーパントとしてシリコン（Ｓｉ）又はスズ（Ｓｎ）が導入されている。ドーパントの濃度は、ドリフト層３０よりも半導体基板２０の方が高く、これにより半導体基板２０はｎ＋層、ドリフト層３０はｎ−層として機能する。
半導体基板２０は、融液成長法などを用いて形成されたバルク結晶を切断加工したものであり、その厚み（Ｚ方向における高さ）は２５０μｍ程度である。半導体基板２０の平面サイズについては特に限定されないが、一般的に素子に流す電流量に応じて選択することになり、順方向の最大電流量が２０Ａ程度であれば、Ｘ方向における幅及びＹ方向における幅を２．４ｍｍ程度とすればよい。
半導体基板２０は、実装時において上面側に位置する上面２１と、上面２１の反対側であって、実装時において下面側に位置する裏面２２を有する。上面２１の全面にはドリフト層３０が形成されている。ドリフト層３０は、半導体基板２０の上面２１に反応性スパッタリング、ＰＬＤ法、ＭＢＥ法、ＭＯＣＶＤ法、ＨＶＰＥ法などを用いて酸化ガリウムをエピタキシャル成長させた薄膜である。ドリフト層３０の膜厚については特に限定されないが、一般的に素子の逆方向耐電圧に応じて選択することになり、６００Ｖ程度の耐圧を確保するためには、例えば７μｍ程度とすればよい。
ドリフト層３０の上面３１には、ドリフト層３０とショットキー接触するアノード電極４０が形成されている。アノード電極４０は、例えば白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、ニッケル（Ｎｉ）等の金属からなる。アノード電極４０は、異なる金属膜を積層した多層構造、例えば、Ｐｔ／Ａｕ、Ｐｔ／Ａｌ、Ｐｄ／Ａｕ、Ｐｄ／Ａｌ、Ｐｔ／Ｔｉ／ＡｕまたはＰｄ／Ｔｉ／Ａｕであっても構わない。一方、半導体基板２０の裏面２２には、半導体基板２０とオーミック接触するカソード電極５０が設けられる。カソード電極５０は、例えばチタン（Ｔｉ）等の金属からなる。カソード電極５０は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／ＡｕまたはＴｉ／Ａｌであっても構わない。
さらに、ドリフト層３０には、平面視で（Ｚ方向から見て）アノード電極４０と重ならない位置であって、アノード電極４０を囲む位置に外周トレンチ１０が設けられている。外周トレンチ１０は、ドリフト層３０を上面３１側からエッチングすることによって形成することができる。
外周トレンチ１０は、埋め込み層１１によって埋め込まれている。埋め込み層１１としては、ＳｉＯ２などの絶縁体材料、或いは、ドリフト層３０と逆導電型である半導体材料を用いることができる。埋め込み層１１の材料として半導体材料を用いる場合、ドリフト層３０の導電型がｎ型であることから、ｐ型の半導体材料を用いる必要がある。外周トレンチ１０に埋め込まれた半導体材料は、フローティング状態であっても構わない。
さらに、アノード電極４０と外周トレンチ１０の間に位置するドリフト層３０の表面は、ドリフト層３０と逆導電型の半導体層７０で覆われている。ドリフト層３０と半導体層７０は、絶縁膜などを介することなく、直接接触していても構わないし、ドリフト層３０と半導体層７０の間に絶縁膜などが介在していても構わない。ドリフト層３０の導電型はｎ型であることから、半導体層７０としてはｐ型の半導体材料を用いる必要がある。ｐ型の半導体材料としては、Ｓｉ，ＧａＡｓ，ＳｉＣ，Ｇｅ，ＺｎＳｅ，ＣｄＳ，ＩｎＰ，ＳｉＧｅなどの他、ＮｉＯ，Ｃｕ２Ｏ、Ａｇ２Ｏなどのｐ型酸化物半導体を挙げることができる。ｐ型酸化物半導体は酸化の問題がないという利点があり、中でも、ＮｉＯはｐ型導電性だけを示す特殊な材料であり、品質の安定化の観点から最も好ましい材料である。また、ＮｉＯはバンドギャップが３．７ｅＶと大きいことから、酸化ガリウムの高耐圧を生かす材料として望ましい。さらに、アクセプタ濃度を制御するため、ＮｉＯ（９９．９％）に対して０．２〜１．０ｍｏｌ％程度のＬｉやＬａをドーパントとして添加しても構わない。アクセプタ濃度は５×１０１７ｃｍ−３以上であることが好ましく、製造安定性の面からは５×１０１８ｃｍ−３以上であることがより好ましい。これは、アクセプタ濃度が低いと半導体層７０の内部が空乏化してしまい、所望の機能が得られない恐れがあるからである。このため、アクセプタ濃度は高いほど好ましい。しかしながら、アクセプタ濃度が１×１０２２ｃｍ−３を超えると膜の特性が劣化する恐れがあるため、５×１０２１ｃｍ−３程度以下であることが好ましい。半導体層７０は、フローティング状態であっても構わないし、アノード電極４０又は外周トレンチ１０に埋め込まれた埋め込み層１１と接していても構わない。半導体層７０の表面は、ＳｉＯ２などからなるパッシベーション膜で覆われていることが好ましい。
ここで、半導体層７０を構成するｐ型酸化物が完全なアモルファス状態であると、デバイス製造中の加熱工程において意図せず結晶化してしまい、特性が不安定となるおそれがある。この点を考慮すれば、ドリフト層３０上にｐ型酸化物を成膜した時点で、例えば体積比で５０％程度結晶化させておくことにより、デバイス製造中の加熱工程における結晶化の影響を低減することができる。
半導体層７０は、ドリフト層３０と逆導電型であることから、ポテンシャル差によって、ドリフト層３０のうち半導体層７０で覆われた部分に空乏層が広がる。これにより、アノード電極４０とカソード電極５０の間に逆方向電圧が印加された場合に、アノード電極４０の端部に集中する電界が緩和される。アノード電極４０の端部に集中する電界は、アノード電極４０と半導体層７０の間の隙間が小さいほどより効果的に緩和されるため、両者は接触していることが好ましい。ここで、アノード電極４０の外周エッジと半導体層７０の内周エッジを完全に一致させることが困難である場合には、図３に示す第１の変形例によるショットキーバリアダイオード１００ａのように、アノード電極４０の外周エッジを覆うよう、半導体層７０の一部をアノード電極４０上に形成しても構わないし、図４に示す第２の変形例によるショットキーバリアダイオード１００ｂのように、半導体層７０の内周エッジを覆うよう、アノード電極４０の一部を半導体層７０上に形成しても構わない。これらによれば、アノード電極４０と半導体層７０に重なりが生じることから、アノード電極４０と半導体層７０を確実に接触させることが可能となる。
但し、本発明において、アノード電極４０と半導体層７０を接触させることは必須でなく、図５に示す第３の変形例によるショットキーバリアダイオード１００ｃのように、アノード電極４０の外周エッジと半導体層７０の内周エッジの間にギャップＧ１が存在していても構わない。アノード電極４０の端部に集中する電界は、ギャップＧ１が大きくなるほど強くなることから、ギャップＧ１はできるだけ狭いことが好ましい。
このように、半導体層７０を設けることによってアノード電極４０の端部に集中する電界が緩和されるが、半導体層７０を設けると、その外周エッジに電界が集中する。しかしながら、半導体層７０の外周エッジに集中する電界は、外周トレンチ１０によって緩和される。このように、本実施形態においては、アノード電極４０の端部に集中する電界が半導体層７０によって緩和されるとともに、半導体層７０の外周エッジに集中する電界が外周トレンチ１０によって緩和されることから、逆方向電圧が印加された場合に絶縁破壊を防止することが可能となる。
半導体層７０の外周エッジに集中する電界は、半導体層７０の外周エッジと外周トレンチ１０の内周エッジの隙間が小さいほどより効果的に緩和されるため、両者は一致していることが好ましい。ここで、外周トレンチ１０に埋め込まれた埋め込み層１１が半導体層７０と同じ材料からなる場合には、半導体層７０と埋め込み層１１が連続的に形成されていても構わない。但し、本発明において、半導体層７０の外周エッジと外周トレンチ１０の内周エッジが一致していることは必須でなく、図６に示す第４の変形例によるショットキーバリアダイオード１００ｄのように、半導体層７０の外周エッジと外周トレンチ１０の内周エッジの間にギャップＧ２が存在していても構わない。半導体層７０の外周エッジに集中する電界は、ギャップＧ２が大きくなるほど強くなることから、ギャップＧ２はできるだけ狭いことが好ましい。
また、半導体層７０が完全な連続膜である必要はなく、図７に示す第５の変形例によるショットキーバリアダイオード１００ｅのように、半導体層７０に設けられたスリットや切り欠きからドリフト層３０が部分的に露出していても構わない。但し、半導体層７０にスリットや切り欠きなどが存在すると、この部分に電界が集中することから、スリットや切り欠きからなるギャップＧ３はできるだけ狭いことが好ましい。
さらに、外周トレンチ１０が埋め込み層１１で埋め込まれている必要はなく、図８に示す第６の変形例によるショットキーバリアダイオード１００ｆのように、外周トレンチ１０が空洞であっても構わない。この場合であっても、半導体層７０の外周エッジに集中する電界が外周トレンチ１０によって緩和される。
以上説明したように、本実施形態によるショットキーバリアダイオード１００は、アノード電極４０と外周トレンチ１０の間に位置するドリフト層３０の表面がドリフト層３０と逆導電型の半導体層７０で覆われていることから、アノード電極４０の端部に集中する電界が半導体層７０によって広がる空乏層によって緩和されるとともに、半導体層７０の外周エッジに集中する電界が外周トレンチ１０によって緩和される。これにより、電界集中による絶縁破壊を防止することが可能となる。
＜第２の実施形態＞
図９は、本発明の第２の実施形態によるショットキーバリアダイオード２００の構成を示す模式的な断面図である。
図９に示すように、第２の実施形態によるショットキーバリアダイオード２００においては、ドリフト層３０に複数の中心トレンチ６０が設けられている。中心トレンチ６０は、いずれも平面視でアノード電極４０と重なる位置に設けられており、その内壁はＨｆＯ２などからなる絶縁膜６１で覆われている。中心トレンチ６０の内部は、導電性材料によって埋め込まれている。中心トレンチ６０を埋め込む導電性材料は、アノード電極４０と同じ材料であっても構わないし、高濃度にドーピングされた多結晶Ｓｉや、Ｎｉ、Ａｕ等の金属材料であっても構わない。本実施形態においては、ドリフト層３０に複数の中心トレンチ６０が設けられているため、アノード電極４０の材料としては、モリブデン（Ｍｏ）や銅（Ｃｕ）などの仕事関数が低い材料を用いることができる。また、本実施形態においては、ドリフト層３０のドーパント濃度を５×１０１６ｃｍ−３程度に高めることができる。その他の構成は、第１の実施形態によるショットキーバリアダイオード１００と基本的に同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
ドリフト層３０のうち中心トレンチ６０間に位置する部分はメサ領域を構成する。メサ領域は、アノード電極４０とカソード電極５０との間に逆方向電圧が印加されると空乏層となるため、ドリフト層３０のチャネル領域がピンチオフされる。これにより、逆方向電圧が印加された場合のリーク電流が大幅に抑制される。
このような構造を有するショットキーバリアダイオードにおいては、端部に位置する中心トレンチ６０ａの底部に電界が集中し、この部分が絶縁破壊しやすくなる。しかしながら、本実施形態によるショットキーバリアダイオード２００においては、ドリフト層３０の表面が半導体層７０で覆われているとともに、複数の中心トレンチ６０を囲むよう、複数の中心トレンチ６０のさらに外周位置に外周トレンチ１０が設けられていることから、端部に位置する中心トレンチ６０ａの電界が緩和される。
このように、本実施形態によるショットキーバリアダイオード２００は、第１の実施形態によるショットキーバリアダイオード１００による効果に加え、逆方向電圧が印加された場合のリーク電流を削減できるという効果を有する。また、本実施形態においては、外周トレンチ１０の深さと中心トレンチ６０の深さが同じであり、したがって、これらを同一工程にて形成することが可能である。
本実施形態においては、中心トレンチ６０の内壁を絶縁膜６１で覆うとともに、中心トレンチ６０の内部をアノード電極４０と同じ材料で埋め込んでいるが、絶縁膜６１を用いることなく、逆導電型（本実施形態ではｐ型）の半導体材料で埋め込んでも構わない。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
図９に示したショットキーバリアダイオード２００と同様の構造を有する実施例１のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。アノード電極４０の材料はＭｏとし、カソード電極５０はＴｉとＡｕの積層膜とした。半導体基板２０のドーパント濃度については１×１０１８ｃｍ−３とし、ドリフト層３０のドーパント濃度としては５×１０１６ｃｍ−３とした。ドリフト層３０の厚みは７μｍとした。但し、外周トレンチ１０の内部は空洞とした。中心トレンチ６０の深さ及び幅はそれぞれ３μｍ及び１μｍとし、メサ領域のメサ幅は２μｍとし、中心トレンチ６０の内壁に形成される絶縁膜６１は、厚さ５０ｎｍのＨｆＯ２膜とした。半導体層７０としては、アクセプタ濃度が１×１０１９ｃｍ−３のＮｉＯを用い、その厚みは１００ｎｍとした。半導体層７０の幅ａ、外周トレンチ１０の幅ｂ及び深さｃについては、それぞれ１０μｍ、１０μｍ、３μｍとした。
比較のため、図１０に示すショットキーバリアダイオード２００ａと同様の構造を有する比較例のシミュレーションモデルを想定し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。図１０に示すショットキーバリアダイオード２００ａは、半導体層７０及び外周トレンチ１０が削除されている点において、図９に示したショットキーバリアダイオード２００と相違している。
図１１は、図９及び図１０に示す領域Ｃ及びＤに印加される電界の強度を示している。領域Ｃは端部に位置しない中心トレンチ６０の直下の領域であり、領域Ｄは端部に位置する中心トレンチ６０ａの直下の領域である。
図１１に示すように、領域Ｃに印加される電界の強度は、実施例１のシミュレーションモデルにおいて６．５ＭＶ／ｃｍ、比較例のシミュレーションモデルにおいて６．８ＭＶ／ｃｍであった。一方、領域Ｄに印加される電界の強度は、実施例１のシミュレーションモデルにおいて７．７ＭＶ／ｃｍ、比較例のシミュレーションモデルにおいてそれぞれ８．１ＭＶ／ｃｍであった。このように、比較例のシミュレーションモデルにおいては、酸化ガリウムの耐圧である約８ＭＶ／ｃｍを超えていたが、実施例１のシミュレーションモデルにおいては、酸化ガリウムの耐圧である約８ＭＶ／ｃｍを超えなかった。
実施例１と同様の構成を有する実施例２のシミュレーションモデルを想定し、半導体層７０の幅ａ、つまりアノード電極４０と外周トレンチ１０の距離を種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。外周トレンチ１０の幅ｂ及び深さｃについては、それぞれ１０μｍ、３μｍとした。
図１２は、実施例２のシミュレーション結果を示すグラフである。図１２に示す値は、ドリフト層３０のうち半導体層７０の外周エッジを覆う部分、つまり、図９に示す領域Ａに印加される電界の強度を示している。図１２に示すように、半導体層７０の幅ａを変化させても領域Ａに印加される電界の強度はほとんど変化せず、いずれも４．１ＭＶ／ｃｍであった。
実施例１と同様の構成を有する実施例３のシミュレーションモデルを想定し、外周トレンチ１０の幅ｂを種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層７０の幅ａ及び外周トレンチ１０の深さｃについては、それぞれ１０μｍ、３μｍとした。
図１３は、実施例３のシミュレーション結果を示すグラフである。図１３に示す値も図９に示す領域Ａに印加される電界の強度を示している。図１３に示すように、外周トレンチ１０の幅ｂが５μｍ以上であれば、外周トレンチ１０の幅ｂを変化させても領域Ａに印加される電界の強度はほとんど変化せず、いずれも４．１ＭＶ／ｃｍであった。これに対し、外周トレンチ１０の幅ｂが１μｍである場合には、領域Ａに印加される電界の強度は４．７ＭＶ／ｃｍであった。したがって、外周トレンチ１０の幅ｂについては５μｍ以上とすることが好ましいと言える。
実施例１と同様の構成を有する実施例４のシミュレーションモデルを想定し、外周トレンチ１０の深さｃを種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層７０の幅ａ及び外周トレンチ１０の幅ｂについては、それぞれ１０μｍ、１０μｍとした。
図１４は、実施例４のシミュレーション結果を示すグラフである。図１４に示す値も図９に示す領域Ａに印加される電界の強度を示している。図１４に示すように、外周トレンチ１０の深さｃが３μｍ以上であれば、外周トレンチ１０の深さｃを変化させても領域Ａに印加される電界の強度はほとんど変化せず、３．９〜４．１ＭＶ／ｃｍであった。これに対し、外周トレンチ１０の深さｃが１μｍである場合には、領域Ａに印加される電界の強度は約５．５ＭＶ／ｃｍであった。したがって、外周トレンチ１０の幅ｂについては中心トレンチ６０の深さ以上（本例では３μｍ以上）とすることが好ましいと言える。
実施例１と同様の構成を有する実施例５のシミュレーションモデルを想定し、図５に示すギャップＧ１を種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層７０の幅ａ、外周トレンチ１０の幅ｂ及び深さについては、それぞれ３０μｍ、１０μｍ、３μｍとした。
図１５及び図１６は、実施例５のシミュレーション結果を示すグラフである。図１５に示す値は図５に示す領域Ｂに印加される電界の強度を示し、図１６に示す値は図９に示す領域Ｃ及びＤに印加される電界の強度を示している。領域ＢはギャップＧ１の直下の領域であり、領域Ｃは端部に位置しない中心トレンチ６０の直下の領域であり、領域Ｄは端部に位置する中心トレンチ６０ａの直下の領域である。図１５に示すように、領域Ｂに印加される電界は、ギャップＧ１が大きいほど強くなり、ギャップＧ１が４μｍである場合の電界は６．８ＭＶ／ｃｍであり、ギャップＧ１が５μｍである場合の電界は８．７ＭＶ／ｃｍであった。また、図１６に示すように、領域Ｄに印加される電界も、ギャップＧ１が大きいほど強くなり、ギャップＧ１が４μｍである場合の電界は７．９ＭＶ／ｃｍであり、ギャップＧ１が５μｍである場合の電界は８．０ＭＶ／ｃｍであった。したがって、酸化ガリウムの耐圧が約８ＭＶ／ｃｍである点を考慮すると、ギャップＧ１は４μｍ以下とすることが好ましいと言える。
実施例１と同様の構成を有する実施例６のシミュレーションモデルを想定し、図６に示すギャップＧ２を種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層７０の幅ａ、外周トレンチ１０の幅ｂ及び深さについては、それぞれ３０μｍ、１０μｍ、３μｍとした。
図１７は、実施例６のシミュレーション結果を示すグラフである。図１７に示す値は図６に示す領域Ｅに印加される電界の強度を示している。領域ＥはギャップＧ２の直下の領域である。図１７に示すように、領域Ｅに印加される電界は、ギャップＧ２が大きいほど強くなり、ギャップＧ２が２μｍである場合の電界は７．９ＭＶ／ｃｍであり、ギャップＧ２が３μｍである場合の電界は９．４ＭＶ／ｃｍであった。したがって、酸化ガリウムの耐圧が約８ＭＶ／ｃｍである点を考慮すると、ギャップＧ２は２μｍ以下とすることが好ましいと言える。
実施例１と同様の構成を有する実施例７のシミュレーションモデルを想定し、図７に示すギャップＧ３を種々に変化させ、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層７０の幅ａ、外周トレンチ１０の幅ｂ及び深さについては、それぞれ３０μｍ、１０μｍ、３μｍとした。
図１８は、実施例７のシミュレーション結果を示すグラフである。図１８に示す値は図７に示す領域Ｆに印加される電界の強度を示している。領域ＦはギャップＧ３の直下の領域である。図１８に示すように、領域Ｆに印加される電界は、ギャップＧ３が大きいほど強くなり、ギャップＧ３が３μｍである場合の電界は７．９ＭＶ／ｃｍであり、ギャップＧ３が５μｍである場合の電界は１０．１ＭＶ／ｃｍであった。したがって、酸化ガリウムの耐圧が約８ＭＶ／ｃｍである点を考慮すると、ギャップＧ３は３μｍ以下とすることが好ましいと言える。
実施例１と同様の構成を有する実施例８のシミュレーションモデルを想定し、外周トレンチ１０に埋め込まれた埋め込み層１１の材料を種々に変更し、アノード電極４０とカソード電極５０の間に逆方向電圧を印加した場合の電界強度をシミュレーションした。半導体層７０の幅ａ、外周トレンチ１０の幅ｂ及び深さについては、それぞれ１０μｍ、１０μｍ、３μｍとした。
図１９は、実施例８のシミュレーション結果を示すグラフである。図１９に示す値は、ドリフト層３０のうち半導体層７０で覆われた部分における電界の強度の最大値を示している。図１９に示すように、半導体層７０で覆われた部分に印加される電界は、外周トレンチ１０の内部が空洞である場合に４．１ＭＶ／ｃｍ、埋め込み層１１がＳｉＯ２からなる場合に５．８ＭＶ／ｃｍ、埋め込み層１１がＮｉＯからなる場合に３．６ＭＶ／ｃｍ、埋め込み層１１がＡｌからなる場合に３４．７ＭＶ／ｃｍであった。
ここで、埋め込み層１１がＮｉＯからなる場合は、図２０に示すように電界が広く分散され、特に、領域Ａに印加される電界の強度が著しく低減する（１ＭＶ／ｃｍ以下）ことが分かった。
１０ 外周トレンチ
１１ 埋め込み層
２０ 半導体基板
２１ 半導体基板の上面
２２ 半導体基板の裏面
３０ ドリフト層
３１ ドリフト層の上面
４０ アノード電極
５０ カソード電極
６０ 中心トレンチ
６０ａ 端部に位置する中心トレンチ
６１ 絶縁膜
７０ 半導体層
１００，１００ａ〜１００ｆ，２００，２００ａ ショットキーバリアダイオード
Ａ〜Ｆ 領域
Ｇ１〜Ｇ３ ギャップ

Claims (6)

  1. 酸化ガリウムからなる半導体基板と、
    前記半導体基板上に設けられた酸化ガリウムからなるドリフト層と、
    前記ドリフト層とショットキー接触するアノード電極と、
    前記半導体基板とオーミック接触するカソード電極と、を備え、
    前記ドリフト層は、平面視で前記アノード電極を囲む外周トレンチを有し、
    前記アノード電極と前記外周トレンチの間に位置する前記ドリフト層の表面は、前記ドリフト層と逆導電型の半導体層で覆われていることを特徴とするショットキーバリアダイオード。
  2. 前記半導体層が酸化物半導体材料からなることを特徴とする請求項１に記載のショットキーバリアダイオード。
  3. 前記アノード電極と前記半導体層が重なりを有していることを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
  4. 前記外周トレンチは、絶縁体材料又は前記ドリフト層と逆導電型の半導体材料で埋め込まれていることを特徴とする請求項１乃至３のいずれか一項に記載のショットキーバリアダイオード。
  5. 前記ドリフト層は、平面視で前記アノード電極と重なる位置に設けられた複数の中心トレンチをさらに有することを特徴とする請求項１乃至４のいずれか一項に記載のショットキーバリアダイオード。
  6. 前記複数の中心トレンチの内壁は絶縁膜で覆われていることを特徴とする請求項５に記載のショットキーバリアダイオード。
JP2018199202A 2018-10-23 2018-10-23 ショットキーバリアダイオード Active JP6966739B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018199202A JP6966739B2 (ja) 2018-10-23 2018-10-23 ショットキーバリアダイオード
PCT/JP2019/039853 WO2020085094A1 (ja) 2018-10-23 2019-10-09 ショットキーバリアダイオード
CN201980070323.9A CN112913034B (zh) 2018-10-23 2019-10-09 肖特基势垒二极管
EP19875151.3A EP3872865A4 (en) 2018-10-23 2019-10-09 SCHOTTKY BARRIER DIODE
US17/282,610 US11557681B2 (en) 2018-10-23 2019-10-09 Schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018199202A JP6966739B2 (ja) 2018-10-23 2018-10-23 ショットキーバリアダイオード

Publications (2)

Publication Number Publication Date
JP2020068259A true JP2020068259A (ja) 2020-04-30
JP6966739B2 JP6966739B2 (ja) 2021-11-17

Family

ID=70331051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018199202A Active JP6966739B2 (ja) 2018-10-23 2018-10-23 ショットキーバリアダイオード

Country Status (5)

Country Link
US (1) US11557681B2 (ja)
EP (1) EP3872865A4 (ja)
JP (1) JP6966739B2 (ja)
CN (1) CN112913034B (ja)
WO (1) WO2020085094A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022270525A1 (ja) * 2021-06-25 2022-12-29 エア・ウォーター株式会社 半導体素子および半導体素子の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871454A (zh) * 2021-09-28 2021-12-31 西安电子科技大学芜湖研究院 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法
JP2024047430A (ja) * 2022-09-26 2024-04-05 株式会社タムラ製作所 ショットキーバリアダイオード

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012098636A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法
US20130161634A1 (en) * 2011-12-22 2013-06-27 Epowersoft, Inc. Method and system for fabricating edge termination structures in gan materials
JP2014110310A (ja) * 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 窒化物系化合物半導体装置およびその製造方法
JP2017199869A (ja) * 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
WO2018020849A1 (ja) * 2016-07-26 2018-02-01 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005486A (ja) * 2003-06-12 2005-01-06 Shindengen Electric Mfg Co Ltd 炭化けい素半導体装置
JP5414715B2 (ja) * 2011-03-04 2014-02-12 株式会社日立製作所 窒化物半導体ダイオード
JP6267108B2 (ja) * 2014-12-22 2018-01-24 トヨタ自動車株式会社 ショットキーバリアダイオードとその製造方法
JP2017045969A (ja) 2015-08-28 2017-03-02 株式会社タムラ製作所 ショットキーバリアダイオード
US11222985B2 (en) * 2017-02-14 2022-01-11 Mitsubishi Electric Corporation Power semiconductor device
JP6967238B2 (ja) * 2017-02-28 2021-11-17 株式会社タムラ製作所 ショットキーバリアダイオード
US10636663B2 (en) 2017-03-29 2020-04-28 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region
JP7165322B2 (ja) * 2018-03-30 2022-11-04 Tdk株式会社 ショットキーバリアダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012098636A1 (ja) * 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法
US20130161634A1 (en) * 2011-12-22 2013-06-27 Epowersoft, Inc. Method and system for fabricating edge termination structures in gan materials
JP2014110310A (ja) * 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 窒化物系化合物半導体装置およびその製造方法
JP2017199869A (ja) * 2016-04-28 2017-11-02 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
WO2018020849A1 (ja) * 2016-07-26 2018-02-01 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022270525A1 (ja) * 2021-06-25 2022-12-29 エア・ウォーター株式会社 半導体素子および半導体素子の製造方法

Also Published As

Publication number Publication date
CN112913034A (zh) 2021-06-04
EP3872865A1 (en) 2021-09-01
JP6966739B2 (ja) 2021-11-17
US11557681B2 (en) 2023-01-17
US20210343879A1 (en) 2021-11-04
WO2020085094A1 (ja) 2020-04-30
CN112913034B (zh) 2024-02-23
EP3872865A4 (en) 2022-07-13

Similar Documents

Publication Publication Date Title
TWI798402B (zh) 肖特基能障二極體
US11626522B2 (en) Schottky barrier diode
JP6966740B2 (ja) ショットキーバリアダイオード
WO2020085094A1 (ja) ショットキーバリアダイオード
US11699766B2 (en) Schottky barrier diode
WO2023095395A1 (ja) ショットキーバリアダイオード
WO2022181203A1 (ja) ショットキーバリアダイオード
WO2024047965A1 (ja) ショットキーバリアダイオード
WO2023181588A1 (ja) ジャンクションバリアショットキーダイオード
WO2023095396A1 (ja) ジャンクションバリアショットキーダイオード
WO2021186936A1 (ja) ショットキーバリアダイオード
WO2022181202A1 (ja) ショットキーバリアダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R150 Certificate of patent or registration of utility model

Ref document number: 6966739

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150