JP2020053722A - 光電変換装置および撮像システム - Google Patents

Abstract

【課題】複数の単位回路で構成されるブロック毎に個別の制御を行う機能をより単純な構成で実現する。【解決手段】光電変換装置は、複数の光電変換部を有するブロックが複数の列および複数の行に配置された第１基板１００と、複数のブロックの各々の複数の光電変換部から信号を読み出すための処理回路の少なくとも一部が配置された第２基板２００とを備える。複数のブロックの各々の複数の光電変換部を駆動するための複数の駆動信号線は、行方向に並んだ少なくとも２つのブロックに対して共通に割り当てられた第１信号線ｐＲＥＳ、ｐＳＥＬと、１つのブロックに対して個別に割り当てられた第２信号線ｐＴＸとを含む。処理回路は、複数の伝達線と、１つの第２信号線に対応する複数の選択回路とを含む。複数の選択回路の各々は、複数の伝達線にそれぞれ供給される複数の駆動信号から１つの駆動信号を選択して複数の第２信号線のうち対応する第２信号線に供給する。【選択図】図３

Description

本発明は、光電変換装置および撮像システムに関する。

特許文献１には、第１基板および第２基板を積層して構成されるイメージセンサが記載されている。第１基板には、複数の画素が搭載され、第２基板には、画素または画素群をそれぞれの積分時間に適合させるコンポーネントが搭載される。ここで、第２基板には、第１基板の作動信号を生成する行列を形成する複数の素子が配列され、各素子は、積分時間のパラメータを格納するメモリと、基準の積分時間ベースおよび積分時間のパラメータをもとに作動信号を生成する回路とを有する。各行の素子には、バスを介して、基準の積分時間ベースが供給される。

特開２０１２−１５１８４７号公報

特許文献１に記載されたイメージセンサは、積分時間を画素または画素群ごとに設定することができる。しかし、該イメージセンサでは、第２基板の各素子に、積分時間のパラメータを格納するメモリと、基準の積分時間ベースおよび積分時間のパラメータをもとに作動信号を生成する回路とを備える必要があるので、構成が複雑化する。

本発明は、複数の単位回路で構成されるブロック毎に個別の制御を行う機能をより単純な構成で実現するために有利な技術を提供する。

本発明の１つの側面は、光電変換装置に係り、前記光電変換装置は、各々が複数の光電変換部を有する複数のブロックが複数の列および複数の行を構成するように配置された第１基板と、前記複数のブロックの各々の前記複数の光電変換部から信号を読み出すための処理回路の少なくとも一部が配置された第２基板と、を備え、前記処理回路は、前記複数のブロックの各々の前記複数の光電変換部を駆動するための複数の駆動信号線を駆動するように構成され、前記複数の駆動信号線は、各々が前記複数のブロックのうち行方向に並んだ少なくとも２つのブロックに対して共通に割り当てられた複数の第１信号線と、各々が前記複数のブロックのうちの１つのブロックに対して個別に割り当てられた複数の第２信号線と、を含み、前記処理回路は、複数の伝達線と、各々が前記複数の第２信号線のうちの１つの第２信号線に対応する複数の選択回路とを含み、前記複数の選択回路の各々は、前記複数の伝達線にそれぞれ供給される複数の駆動信号から１つの駆動信号を選択して前記複数の第２信号線のうち対応する第２信号線に供給する。

本発明によれば、複数の単位回路で構成されるブロック毎に個別の制御を行う機能をより単純な構成で実現するために有利な技術が提供される。

本発明の第１実施形態の光電変換装置の一部を構成する第１基板の平面図。 本発明の第１実施形態の光電変換装置の他の一部を構成する第２基板の平面図。 単位回路アレイ（画素アレイ）の構成例を示す図。 第１基板に配置された第１ブロックおよび第２基板に配置された第２ブロックの構成例、ならびに、第１ブロックと第２ブロックとの接続例を示す図。 第１基板の単位回路アレイにおける２列×２行の第１ブロックに配置される駆動信号線ｐＴＸを示す平面図。 第２基板の補助回路アレイにおける２列×２行の第２ブロックに配置される露光時間信号線ＸＰＳ＿＊および露光時間選択線ＭＳＫ＿＊を示す平面図。 光電変換装置における駆動タイミングの一例を示す図。 マスク回路の構成例を示す図。 本発明の第２実施形態の光電変換装置の構成の一部を示す図。 本発明の第２実施形態の光電変換装置の変形例の構成の一部を示す図。 本発明の本発明の第３実施形態の光電変換装置の構成の一部を示す図。 本発明の第３実施形態の光電変換装置の変形例の構成の一部を示す図。 本発明の第４実施形態の光電変換装置の構成の一部の構成を示す図。 本発明の第５実施形態の光電変換装置の構成の一部の構成を示す図。 本発明の第６実施形態の光電変換装置の構成の一部の構成を示す図。 マスク回路の配置例を示す図。 マスク回路の他の配置例を示す図。 撮像システムの構成例を示す図。 本発明の一実施形態の移動体を示す図。 本発明の一実施形態の移動体を示す図。

以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。本発明に係る光電変換装置１は、例えば、ＭＯＳイメージセンサ等の固体撮像装置として、あるいは、距離画像または距離情報等を検出する測距装置として具体化されうるが、これらに限定されるものではない。

図１Ａは、本発明の第１実施形態の光電変換装置１の一部を構成する第１基板１００の平面図であり、図１Ｂは、本発明の第１実施形態の光電変換装置１の他の一部を構成する第２基板２００の平面図である。本発明の第１実施形態の光電変換装置１は、第１基板１００と第２基板２００とを積層して構成される。第１基板１００の回路素子と第２基板１００の回路素子とは、後述の接続部ＣＮＴを介して電気的に接続されうる。ここでは、第１基板１００および第２基板２００によって光電変換装置１が構成される例を説明するが、光電変換装置１は、３以上の基板の積層体で構成されてもよい。また、図１Ａおよび図１Ｂは、光電変換装置１を構成する回路素子群を第１基板１００および第２基板２００に分配した一例を示すものに過ぎず、複数の基板への回路素子群の分配方法は、この例に限定されるものではない。例えば、図１Ｂに示された第２基板２００に設けられた出力回路２７０は、図１Ａの第１基板１００に示された第１基板１００に設けられてもよい。

第１基板１００には、複数の列（ブロック列）および複数の行（ブロック行）を構成するように行列状に配列された複数の第１ブロック１０（図１Ａにおいて、点線の矩形で示された回路）が配置されうる。換言すると、各行（ブロック行）は、２以上の第１ブロック１０で構成され、各列（ブロック列）は、２以上の第１ブロック１０で構成されうる。各第１ブロック１０は、複数の単位回路ＰＩＸを含みうる。各第１ブロック１０における複数の単位回路ＰＩＸは、複数の列（単位回路列）および複数の行（単位回路行）を構成するように配置されうる。各単位回路ＰＩＸは、１つの光電変換部を含む。よって、単位回路アレイＰＸ１は、複数の列および複数の行を構成するように複数の光電変換部が配列されたアレイであるものとしても理解される。なお、ブロック列および単位回路列がそれぞれ延びる方向は、互いに同じであり、ブロック行および単位回路行がそれぞれ延びる方向も、互いに同じである。行は、後述の垂直走査回路１２０、２２０によって駆動される信号が延びる方向であり、列は、後述の垂直信号線ＶＬが延びる方向である。垂直走査回路１２０、２２０は、複数の行を順に走査あるいは選択する回路である。

第２基板１００には、複数の第１ブロック１０の各々の複数の単位回路（画素）ＰＩＸ（光電変換部）から信号を読み出すための処理回路２１０の少なくとも一部が配置されうる。第２基板２００には、複数の列（ブロック列）および複数の行（ブロック行）を構成するように行列状に配列された複数の第２ブロック１１（図１Ｂにおいて、点線の矩形で示された回路）が配置されうる。換言すると、各行（ブロック行）は、２以上の第２ブロック１１で構成され、各列（ブロック列）は、２以上の第２ブロック１１で構成さうる。ここで、１つの第１ブロック１０に１つの第２ブロック１１が対応するように複数の第２ブロック１１が配置されている。第２ブロック１１は、それに対応する第１ブロック１０の複数の単位回路ＰＩＸ（光電変換部）からの信号の読み出しを行うための回路（読み出しを制御するための回路）を含む。複数の列（ブロック列）および複数の行（ブロック行）を構成するように行列状に配列された複数の第２ブロック１１は、補助回路アレイＣＲ１を構成する。各第２ブロック１１は、例えば、マスク回路ＭＳＫを含みうる。図１Ａにおける隣接する第１ブロック１０間の境界と、図１Ｂにおける隣接する第２ブロック１１間の境界とは、互いに同一であってもよいし、互いに異なってもよい。

複数の第１ブロック１０の各々の複数の光電変換部から信号を読み出すための処理回路２１０は、例えば、第１、第２垂直走査回路１２０、２２０、第１、第２タイミング発生回路１５０、２５０、第１、第２列処理回路１３０、２３０を含みうる。また、複数の第１ブロック１０の各々の複数の光電変換部から信号を読み出すための処理回路は、更に、第１、第２水平走査回路１４０、２４０、信号処理回路２６０および出力回路２７０を含みうる。

第１、第２垂直走査回路１２０、２２０は、単位回路アレイＰＸ１に配置された複数の行（複数の単位回路ＰＩＸで構成されるアレイにおける行）を所定の順に選択し駆動する。この例では、第１、第２垂直走査回路１２０、２２０は、それぞれ第１基板１００、第２基板２００に配置される。第１、第２タイミング発生回路１５０、２５０は、第１、第２垂直走査回路１２０、２２０、第１、第２列処理回路１３０、２３０、第１、第２水平走査回路１４０、２４０にタイミング信号を供給する。

第１、第２列処理回路１３０、２３０は、単位回路ＰＸ１に配置された複数の行の単位回路ＰＩＸで構成される）のうち第１、第２垂直走査回路１２０、２２０によって選択された１行分の単位回路ＰＩＸから信号を読み出して処理する。第１、第２列処理回路１３０、２３０は、例えば、増幅回路、相関二重サンプリング回路、ＡＤ変換回路等を含みうる。この例では、第１、第２列処理回路１３０、２３０は、それぞれ第１基板１００、第２基板２００に配置される。

第１、第２水平走査回路１４０、２４０は、第１、第２列処理回路１３０、２３０によって処理された１行分の単位回路ＰＸ１の信号を所定の順に選択し信号処理回路２６０に提供する。この例では、第１、第２水平走査回路１４０、２４０は、それぞれ第１基板１００、第２基板２００に配置される。信号処理回路２６０は、第１、第２水平走査回路１４０、２４０によって選択された信号を処理し出力回路２７０に供給する。出力回路２７０は、信号処理回路２６０から供給される信号を所定の順に出力する。この例では、信号処理回路２６０および出力回路２７０は、第２基板２００に配置されている。

図２には、単位回路アレイ（画素アレイ）ＰＸ１の構成例が示されている。第１基板１００には、Ｊ個の列（ブロック列）およびＫ個の行（ブロック行）を構成するように行列状に配列された複数の第１ブロック１０が配置されうる。換言すると、各行（ブロック行）は、Ｊ個の第１ブロック１０で構成され、各列（ブロック列）は、Ｋ個の第１ブロック１０で構成されうる。各ブロック１０は、複数の単位回路ＰＩＸを含みうる。各第１ブロック１０における複数の単位回路ＰＩＸは、Ｍ個の列およびＮ個の行を構成するように配置されうる。単位回路アレイＰＸ１は、Ｊ×Ｍ個の列およびＫ×Ｎ個の行を構成するように配列されたＪ×Ｍ×Ｋ×Ｎ個の単位回路ＰＩＸで構成される。各単位回路ＰＩＸは、１つの光電変換部を含む。よって、単位回路アレイＰＸ１は、Ｊ×Ｍ個の列およびＫ×Ｎ個の行を構成するように配列されたＪ×Ｍ×Ｋ×Ｎ個の光電変換部が配列された光電変換アレイであるものとしても理解される。

図３には、第１基板１００に配置された第１ブロック１０および第２基板２００に配置された第２ブロック１１の構成例、ならびに、第１ブロック１０と第２ブロック１１との接続例が示されている。ここでは、簡単化のために、２列×２行で配置された各第１ブロック１０が示されている。図３において、各第２ブロック１１は、マスク回路ＭＳＫを含む。第１ブロック１０の入力端子と第２ブロック１１との出力端子とは、接続部ＣＮＴを介して電気的に接続されている。

各単位回路（画素）ＰＩＸは、光電変換部ＰＤと、電荷電圧変換部ＦＤと、光電変換部ＰＤから電荷電圧変換部ＦＤに電荷を転送する転送部ＴＸとを含みうる。また、各単位回路ＰＩＸは、電荷電圧変換部ＦＤの電位に応じた信号を垂直信号線ＶＬ（を介して列処理回路１３０、２３０）に出力する増幅部ＳＦを含みうる。また、各単位回路ＰＩＸは、電荷電圧変換部ＦＤの電位をリセットするリセット部ＲＥＳを含みうる。また、各単位回路ＰＩＸは、当該各単位回路ＰＩＸを選択状態にするための選択部ＳＥＬを含みうる。転送部ＴＸ、増幅部ＳＦ、リセット部ＲＥＳ、選択部ＳＥＬは、トランジスタで構成されうる。

転送部ＴＸは、転送信号線ｐＴＸを介してゲート（制御端子）にアクティブレベルの信号が供給されることによって導通（オン）し、光電変換部ＰＤの電荷を電荷電圧変換部ＦＤに転送する。ここで、単位回路アレイＰＸ１における行を示すために、転送信号線ｐＴＸは、ｐＴＸ（ｘ、ｙ、ｚ）という形式でも表現される。リセット部ＲＥＳは、リセット信号線ｐＲＥＳを介してゲート（制御端子）にアクティブレベルの信号が供給されることによって導通し、電荷電圧変換部ＦＤの電位をリセット電位にリセットする。ここで、単位回路アレイＰＸ１における行を示すために、リセット信号線ｐＲＥＳは、ｐＲＥＳ（ｘ、ｙ、ｚ）という形式でも表現される。選択部ＳＥＬは、選択信号線ｐＳＥＬを介してゲート（制御端子）にアクティブレベルの信号が供給されることによって導通し、それが属する単位回路ＰＩＸを選択状態にする。選択信号線ｐＳＥＬは、単位回路アレイＰＸ１における行を示すために、ｐＳＥＬ（ｘ、ｙ、ｚ）という形式でも表現される。

転送信号線ｐＴＸ、リセット信号線ｐＲＥＳ、選択信号線ｐＳＥＬは、それぞれ単位回路ＰＩＸ（光電変換部ＰＤ）を駆動するための複数の駆動信号線の１つである。複数の駆動信号線は、複数の第１信号線と、複数の第２信号線とを含みうる。複数の第１信号線は、例えば、複数の行にそれぞれ設けられた複数のリセット信号線ｐＲＥＳ、および、複数の行にそれぞれ設けられた複数の選択信号線ｐＳＥＬを含みうる。複数の第２信号線は、複数のブロック１０にそれぞれ設けられた複数の転送信号線ｐＴＸを含みうる。複数の第１信号線は、各々が複数のブロック１０のうち行方向に並んだ少なくとも２つのブロック１０（ここでは、１行分のブロック１０）に対して共通に割り当てられた信号線である。複数の第２信号線は、各々が複数のブロック１０のうちの１つのブロック１０に対して個別に割り当てられた信号線である。

単位回路ＰＩＸの構成は、図３に示される構成に限定されるものではなく、例えば、複数の光電変換部ＰＤによって電荷電圧変換部ＦＤが共有されてもよい。あるいは、選択部ＳＥＬを設ける代わりに、電荷電圧変換部ＦＤのリセット電圧を制御することによって、単位回路ＰＩＸの選択／非選択が実現されてもよい。また、単位回路ＰＩＸを構成する回路素子の一部は、第２基板２００に配置されてもよい。また、垂直信号線ＶＬは、第２基板２００に配置されてもよい。

第１実施形態の光電変換装置１では、光電変換部ＰＤの露光時間（電荷蓄積時間）を各行(単位回路行)についてブロック１０毎に制御する転送信号線ｐＴＸが設けられている。このような構成によれば、ブロック毎に適正な露光時間を設定することができる。例えば、被写体の明るい部分からの光線が入射するブロック１０では、光電変換部ＰＤがすぐに飽和してしまうことを避けるために、短い露光時間が設定されうる。一方、被写体の暗い部分からの光が入射するブロック１０では、電荷の蓄積数を増やすために、長い露光時間が設定されうる。

この例では、例えば、各行のブロック１０の数がＪ個であれば、各行に対してＪ個の転送信号線ｐＴＸが設けられる。他の観点において、単位回路アレイＰＸ１におけるブロック１０の数がＪ×Ｋ個であり、ブロック１０内の行数がＮであれば、Ｊ×Ｋ×Ｎ個の転送信号線ｐＴＸが設けられる。ここで、２以上の光電変換部ＰＤ（あるいは単位回路ＰＩＸ）で１つのブロック１０を構成することによって、転送信号線ｐＴＸの個数を減らし、光電変換装置１の構成を簡単化することができる。

ブロック１０毎の露光時間の決定は、例えば、先行するフレーム（画像）における各ブロック１０に対応する領域の輝度に基づいて、例えば、光電変換装置１の信号処理回路２６０によって行われうる。あるいは、ブロック１０毎の露光時間の決定は、光電変換装置１の外部の装置で行われ、その決定に基づく情報が光電変換装置１に提供されてもよい。また、先行するフレーム（画像）における各ブロック１０に対応する領域の輝度に加えて、被写体が動体であるか、静止物であるかが考慮されてもよい。考慮される輝度は、ブロック毎の平均値であってもよいし、最頻値またはピーク値であってもよい。

ここで、説明の便宜のために、複数のブロック１０のうちの個別のブロック１０を示すために、第ｊ列、第ｋ行に配置されたブロックを１０（ｊ，ｋ）のように座標を用いて表現する。駆動信号線については、第ｋ行のブロック１０（＊，ｋ）における第ｎ行の単位回路ＰＩＸの選択信号線ｐＳＥＬ、リセット信号線ｐＳＥＬをそれぞれｐＳＥＬ（ｋ，ｎ）、ｐＲＥＳ（ｋ，ｎ）のように表現する。同様に、ブロック１０（ｊ，ｋ）のうち第ｎ行の転送信号線ｐＴＸをｐＴＸ（ｊ，ｋ，ｎ）のように表現する。また、垂直出力線ＶＬに関しては、ｊ列のブロック１０（ｊ，＊）に属する画素のうち第ｍ列の垂直出力線ＶＬをＶＬ（ｊ，ｍ）のように表現する。また、ブロック１０（ｊ，ｋ）に設けられた接続部ＣＮＴをＣＮＴ（ｊ，ｋ）のように表現する。

図４Ａは、第１基板１００の単位回路アレイＰＸ１における２列×２行の第１ブロック１０に配置される駆動信号線ｐＴＸを示す図である。図４Ｂは、第２基板２００の補助回路アレイＣＲ１における２列×２行の第２ブロック１１に配置される露光時間信号線ＸＰＳ＿＊および露光時間選択線ＭＳＫ＿＊を示す図である。

単位回路アレイＰＸ１において、選択部ＳＥＬを駆動する駆動信号線である選択信号線ｐＳＥＬ、リセット部ＲＥＳを駆動する駆動信号線であるリセット信号線ｐＲＥＳが行方向に並んだ複数のブロック１０に跨って延びている。また、単位回路アレイＰＸ１において、垂直出力線ＶＬが列方向に並んだ複数のブロック１０に跨って延びている。一方、補助回路アレイＣＲ１において、複数の伝達線としての複数の露光時間信号線ＸＰＳ＿Ｌ、ＸＰＳ＿Ｍ、ＸＰＳ＿Ｓで構成されるグループが、単位回路ＰＩＸで構成される行毎に、行方向に延びるように配置されている。露光時間信号線ＸＰＳ＿Ｌは、長露光用の信号線であり、露光時間信号線ＸＰＳ＿Ｍは、中露光用の信号線であり、中露光用ＸＰＳ＿Ｓは、短露光用の信号線である。また、ブロック１０毎に露光時間を選択するための露光時間選択線ＭＳＫ＿Ｌ、ＭＳＫ＿Ｍ、ＭＳＫ＿Ｓで構成されるグループが、ブロック１１で構成される列（ブロック例）毎に、列方向に延びるように配置されている。露光時間選択線ＭＳＫ＿Ｌは、長露光用の選択線、露光時間選択線ＭＳＫ＿Ｍは、中露光用の選択線、露光時間選択線ＭＳＫ＿Ｓは、短露光用の選択線である。露光時間信号線ＸＰＳ＿＊と選択線ＭＳＫ＿＊とを使ってマスク回路ＭＳＫにおいて選択（生成）された駆動信号（転送信号）が接続部ＣＮＴを介して転送信号線ｐＴＸに供給される。つまり、この例では、電気的なノードとしては、マスク回路ＭＳＫの出力端子と、そのマスク回路ＭＳＫに対応する単位回路ＰＩＸにおける転送部ＴＸの入力端子とが、転送信号線ｐＴＸによって電気的に接続されている。

露光時間は、光電変換部ＰＤから電荷電圧変換部ＦＤへの電荷の転送タイミングを制御する転送信号線ｐＴＸによって制御されうる。したがって、各行の単位回路ＰＩＸ（光電変換部ＰＤ）の露光時間を各行(単位回路行）のブロック１０毎に制御するために、転送部ＴＸを制御する転送信号線ｐＴＸが各行(単位回路行）のブロック１０毎に配置されている。選択信号線ｐＳＥＬおよびリセット信号線ｐＲＥＳは、各行の単位回路ＰＩＸ（光電変換部ＰＤ）に対して共通に割り当てられている。

また、単位回路ＰＩＸにおける入出力信号の信号ノイズ比を高めるために、単位回路ＰＩＸでは、例えば第２基板２００に配置される回路で用いられる電源電圧、電圧振幅高い電源電圧、電圧振幅が採用されうる。具体的には、図４Ａ、図４Ｂに示される構成においては、単位回路ＰＩＸを駆動するための駆動信号線ｐＳＥＬ、ｐＲＥＳ、ｐＴＸと単位回路ＰＩＸからの信号が出力される垂直出力線ＶＬは、高い電圧振幅で駆動されうる。一方で、単位回路ＰＩＸを直接には駆動しない露光時間振動ＸＰＳ＿＊および選択線ＭＳＫ＿＊は、高い電圧振幅で駆動される必要はない。そこで、マスク回路ＭＳＫにおいて決定された駆動タイミングに従う転送信号を高い電圧振幅に変換し、その高い電圧振幅で転送信号線ｐＴＸを駆動すればよい。

また、転送信号線ｐＴＸの電位が他の信号線との容量カップリングにより変動した場合、光電変換部ＰＤからの電荷漏れや光電変換部ＰＤへの暗電流などのノイズ混入の原因となり、画質を低下させる可能性がある。この観点からも、転送部ＴＸを駆動する転送信号線ｐＴＸは、複数のブロック１０を跨がないように配置されることが好ましい。さらに、転送信号線ｐＴＸの駆動タイミングを決定するための露光時間信号線ＸＰＳ＿＊と選択信号線ＭＳＫ＿＊とは低い電圧振幅で動作し、容量カップリングによる電圧変動を抑えることが好ましい。マスク回路ＭＳＫは、以上の観点から、選択信号線ＭＳＫ＿＊に従って露光時間信号線ＸＰＳ＿＊を選択する選択回路ＳＬＣの出力の振幅を電圧振幅変換回路ＬＶＳで大きくし、更にバッファ回路ＢＦＲでバッファリングした後に、転送信号線ｐＴＸを駆動する。

また、図３、図４Ａ、図４Ｂに示すように複数の基板上の配線部に単位回路ＰＩＸの駆動線を振り分けて配置することで、基板毎に電圧振幅に合わせて適切な製造方法を選択することができる。また、各単位回路ＰＩＸ当たりの駆動信号線を減らし、配線間隔を広げることで、製造工程時のパーティクルなどによる短絡で欠陥が生じるリスクを低減しうる。

図５には、光電変換装置１における駆動タイミングの一例が示されている。各行の単位回路ＰＩＸの光電変換部ＰＤは、読出タイミングＨＢＬＫに先立って、転送部ＴＸを介してリセット部ＲＥＳによってリセットされる。リセットされてから読出タイミングＨＢＬＫで転送部ＴＸによって光電変換部ＰＤから電荷電圧変換部ＦＤに電荷が転送されるまでの時間が各光電変換部ＰＤの露光時間（電荷蓄積時間）である。本実施形態では、各行においてブロック１０毎に露光時間を設定することができる。

ここで、ブロック１０（ｊ，ｋ）の第ｎ行の単位回路ＰＩＸの露光時間ＸＰＳと読出タイミングＨＢＬＫをそれぞれＸＰＳ（ｊ，ｋ，ｎ）、ＨＢＬＫ（ｊ，ｋ，ｎ）と定義する。図５においては、ＨＢＬＫ（ｊ，ｋ，ｎ）とＨＢＬＫ（ｊ＋１，ｋ，ｎ）は同時刻であるため、ｊ，ｊ＋１を省略し、ＨＢＬＫ（ｋ，ｎ）としている。

ブロック１０（ｊ，ｋ）、１０（ｊ＋１，ｋ）、１０（ｊ＋２，ｋ）がそれぞれ低輝度、中輝度、高輝度であると判定されたとする。この時、それぞれ露光時間は、ＸＰＳ（ｊ，ｋ，ｎ）が最も長く（ｔＬ）、ＸＰＳ（ｊ＋１，ｋ，ｎ）が中程度（ｔＭ）、ＸＰＳ（ｊ＋２，ｋ，ｎ）が最も短くなる（ｔＳ）。例えば、ｔＬは約１６．６ミリ秒（約１／６０秒）、ｔＭは約１ミリ秒（約１／１０００秒）、ｔＳは約６２．５マイクロ秒（約１／１６０００秒）である。第ｋ行のブロック１０（＊，ｋ）のうち第（Ｎ−１）行の転送信号線ｐＴＸ（ｊ，ｋ，Ｎ−１）、ｐＴＸ（ｊ＋１，ｋ，Ｎ−１）、ｐＴＸ（ｊ＋２，ｋ，Ｎ−１）は、まず、それぞれｔＬ（ｋ，Ｎ−１）、ｔＭ（ｋ，Ｎ−１）、ｔＳ（ｋ，Ｎ−１）で導通状態となる。この時、それぞれの光電変換部ＰＤがリセットされる。その後、ＨＢＬＫ（ｋ，Ｎ−１）でそれぞれの光電変換部ＰＤから信号の読み出しが行われる。第Ｎ行の転送信号線ｐＴＸ（ｊ，ｋ，Ｎ）、ｐＴＸ（ｊ＋１，ｋ，Ｎ）、ｐＴＸ（ｊ＋２，ｋ，Ｎ）は、それぞれｔＬ（ｋ，Ｎ）、ｔＭ（ｋ，Ｎ）、ｔＳ（ｋ，Ｎ）で導通状態となる。次に、次の行のブロック１０（ｊ，ｋ＋１）、１０（ｊ＋１，ｋ＋１）、１０（ｊ＋２，ｋ＋１）がそれぞれ中輝度、低輝度、高輝度と判定されたとする。この時、転送信号線ｐＴＸ（ｊ，ｋ＋１，１）、ｐＴＸ（ｊ＋１，ｋ＋１，１）、ｐＴＸ（ｊ＋２，ｋ＋１，１）は、それぞれｔＭ（ｋ＋１，１）、ｔＳ（ｋ＋１，１）、ｔＬ（ｋ＋１，１）で導通状態となる。続いて、転送信号線ｐＴＸ（ｊ，ｋ＋１，２）、ｐＴＸ（ｊ＋１，ｋ＋１，２）、ｐＴＸ（ｊ＋２，ｋ＋１，２）は、それぞれｔＭ（ｋ＋１，２）、ｔＳ（ｋ＋１，２）、ｔＬ（ｋ＋１，２）でオン状態となる。このように、順次に露光動作（蓄積動作）および読出動作がなされる。露光時間（電荷蓄積時間）は、これに限るものではなく、適宜に変更可能である。上記の例では、３種類の露光時間が設定されているが、４以上の露光時間が設定されてもよい。ｔＬ、ｔＭ、ｔＳは、上記の例より短い時間であってもよいし、長い時間であってもよい。

図５では、駆動信号ｐＳＥＬ、ｐＲＥＳの駆動パルスが矩形の波形を有するように示されているが、実際には、駆動パルスは、配線抵抗や駆動素子の容量、カップリング容量等により、その波形が鈍る。波形の鈍りは、露光時間の線形性のずれや光電変換部ＰＤからの信号の読出動作時の電荷転送の速度などに影響を与えうる。露光時間の線形性のずれが大きい場合は、短いシャッタースピードで撮像装置を動作させることができず、電荷転送速度が遅い場合には光電変換装置１のフレームレートを速くすることができなくなる。すなわち、光電変換装置１の性能を高くすることが困難になる。したがって、図３の例のように、転送信号線ｐＴＸによって駆動される複数の転送部ＴＸを適切に駆動するために、バッファ回路ＢＦＲが転送信号線ｐＴＸの近傍に設置されることが好ましい。

図６は、マスク回路ＭＳＫの構成例を示す図である。マスク回路ＭＳＫは、選択回路ＳＬＣ、電圧振幅変換回路ＬＶＳおよびバッファ回路ＢＦＲを含みうる。選択回路ＳＬＣは、複数の露光時間信号線ＸＰＳ＿＊に供給されている複数の露光時間信号のうち選択信号線ＭＳＫ＿＊に供給されている選択信号によって選択される露光時間信号の波形を出力する。電圧振幅変換回路ＬＶＳは、選択回路ＳＬＣから出力される露光時間信号の電圧振幅を大きくした信号を出力する。バッファ回路ＢＦＲは、電圧振幅変換回路ＬＶＳから出力される信号の電圧振幅と同じ電圧振幅を有する露光時間信号を出力する。バッファ回路ＢＦＲは、それによって駆動される転送部ＴＸの個数に応じた駆動能力を有する。

図６のマスク回路ＭＳＫは、複数の伝達線（露光時間信号線）からの１つの伝達線の選択、電圧振幅の変換、バッファリングの機能を有する。これらの機能が得られれば、他の構成が採用されてもよい。例えば、電圧振幅変換回路に関しては、高電圧振幅用と低電圧振幅用のＧＮＤレベルとして、同一のものを用いてもよいし、ＧＮＤレベルに負電圧を用いるための回路を追加してもよい。また、バッファ回路に関しては、倍率が変更されうる。

第１実施形態によれば、ブロック１０毎に光電変換部ＰＤの露光時間（電荷蓄積時間）を設定可能な光電変換装置１を単純な構成で実現することができる。つまり、第１実施形態によれば、複数の単位回路で構成されるブロック毎に個別の制御を行う機能をより単純な構成で実現することができる。例えば、複数の露光時間信号線（伝達線）にそれぞれ供給される複数の駆動信号から選択回路ＳＬＣによって選択された１つの駆動信号線によってブロック１０毎に露光時間を個別に制御することができる。このような構成によれば、ブロック１０毎に露光時間を示す情報を格納するメモリが不要である。また、第１実施形態によれば、ブロック１０毎に個別に露光時間信号線を設ける構成に比べて信号線の数を削減することができる。これは、例えば、信号線間のカップリング容量を低減し、設計の自由度を向上させたり、光電変換部の配列密度を向上させたりするために有利である。

図７は、本発明の第２実施形態の光電変換装置１の構成の一部を示す図である。第２実施形態は、第１実施形態の変形例を提供する。第２実施形態として言及しない事項は、第１実施形態に従う。図４Ａ、図４Ｂに示された例では、バッファ回路ＢＦＲでバッファリングされ転送信号線ｐＴＸ（ｊ，ｋ，ｎ）に供給される転送信号は、ブロック１０（ｊ，ｋ）の列方向に略中央で接続部ＣＮＴを介してブロック１０（ｊ，ｋ）に供給される。ブロック（ｊ，ｋ）において、接続部ＣＮＴに近い単位回路ＰＩＸと、接続部ＣＮＴから離れた単位回路ＰＩＸ（ブロック（ｊ，ｋ）の端部に位置する単位回路ＰＩＸ）とでは、受信する転送信号の鈍り方が異なりうる。これは、転送信号線が伝達される経路の長さによる負荷（寄生容量）の差によって生じうる。

図７に示された第２実施形態では、ブロック１０における接続部ＣＮＴの配置と個数が図４Ａ、図４Ｂに示された第１実施形態と異なる。第２実施形態では、補助回路アレイＣＲ１では、バッファ回路ＢＦＲから出た転送信号線が分岐し、ブロック（ｊ，ｋ）の端部でそれぞれ接続部ＣＮＴを介して、単位回路アレイＰＸ１に接続される。このような構成により、寄生抵抗による転送信号の鈍りを低減することができる。図７に示された構成では、ブロック（ｊ，ｋ）の中央部で転送信号が最も鈍る可能性がある。図８には、図７に示された構成の変形例が示されている。図８に示された構成例では、２つの接続部ＣＮＴを中央部側に寄せることによって、転送信号の鈍りが均一化されている。

第２実施形態では、１つの信号を伝達するための信号経路が２つの分岐路に分離され、２つの接続部ＣＮＴが設けられた例が示されているが、そのような信号経路が３つ以上の分岐路に分岐され、３つ以上の接続部ＣＮＴが設けられてもよい。

図９は、本発明の本発明の第３実施形態の光電変換装置１の構成の一部を示す図である。第３実施形態は、第１実施形態の変形例を提供する。第３実施形態として言及しない事項は、第１実施形態に従う。上記のマスク回路ＭＳＫは、ＣＭＯＳ回路によって構成されうる。ＣＭＯＳ回路は、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタで構成され、ウェルが形成された後にソース・ドレインが形成されうる。異なる電圧振幅を有する回路を形成する場合には、それぞれのためのウェルが形成されうる。したがって、マスク回路ＭＳＫは、複数のウェルを有しうる。ブロック１０（ｎ，ｋ）毎にマスク回路ＭＳＫを個別に配置すると一つ一つのウェルが小さなりうる。すると、サージなどの影響でウェルの電位が変動し、画質が低下する可能性や、寄生サイリスタがオンすることで素子を破壊するような大電流が流れる可能性がある。

図９に示された第３実施形態では、行方向に隣接するブロック１０の対において、マスク回路ＭＳＫを折り返し配置で構成することで、個々のウェルを大きくし、電位変動に強いウェルが形成される。更に、図１０に示されるように、第３実施形態と第２実施形態とを組み合わせて、駆動パルスの鈍りを低減することも有効である。

ここでは行方向に隣接するブロック１０の対においてマスク回路ＭＳＫを折り返し配置とする構成を述べたが、列方向に隣接するグループ１の対においてマスク回路ＭＳＫを折り返し配置としてもよい。また、折り返し配置ではなく、複数のブロック１０内の複数のマスク回路ＭＳＫを共通のウェルを使って構成してもよい。

図１１は、本発明の第４実施形態の光電変換装置１の構成の一部を示す図である。第４実施形態として言及しない事項は、第１乃至第３実施形態のいずれかに従いうる。第４実施形態では、単位回路(画素)ＰＩＸの構成が第１実施形態において例示した構成と異なる。第４実施形態として例示する単位回路ＰＩＸは、負荷容量ＦＤａｐｐと、ゲインを変更するゲイン変更部ＧＮとを有する。ゲイン変更部ＧＮは、ゲイン設定信号線ｐＧＮ(第２信号線)がアクティブレベルに駆動されることに応じて電荷電圧変換部ＦＤに付加容量ＦＤａｐｐを接続する。これによって増幅部ＳＦの入力ノードの容量が増加し、単位回路ＰＩＸのゲインが低下する。電荷電圧変換部ＦＤに付加容量ＦＤａｐｐが接続されゲインが低い状態（低ゲインモード）は、階調性を向上させるために有利である。逆に、ゲイン変更部ＧＮは、ゲイン設定信号線ｐＧＮ（第２信号線）がインアクティブレベルに駆動されることに応じて電荷電圧変換部ＦＤから付加容量ＦＤａｐｐを切り離す。これによって増幅部ＳＦの入力ノードの容量が減少し、単位回路ＰＩＸのゲインが増加する。電荷電圧変換部ＦＤの電位をリセット部ＲＥＲＳによってリセットするときは、リセット部ＲＥＳの他、ゲイン変更部ＧＮも導通状態にされる。ゲインの切り替えは、２段階に限定されるものではなく、３段階以上であってもよい。

また、第４実施形態では、マスク回路ＭＳＫによって制御する対象が露光時間からゲイン変更部ＧＮに変更されている。ただし、２種類のマスク回路を設けて、露光時間およびゲイン変更部ＧＮの双方が該２種類のマスク回路によってそれぞれ制御されてもよい。

第４実施形態では、第１実施形態のように単位回路ＰＩＸの行毎に転送信号ｐＴＸを制御する必要がないので、１つのブロック１０に１つのマスク回路ＭＳＫが配置されればよい。第４実施形態においても、複数の単位回路で構成されるブロック毎に個別の制御を行う機能をより単純な構成で実現することができる。

図１２は、本発明の第５実施形態の光電変換装置１の構成の一部を示す図である。第５実施形態として言及しない事項は、第１乃至第４実施形態のいずれかに従いうる。第５実施形態では、単位回路(画素)ＰＩＸがグローバルシャッター機能を有する。具体的には、第５実施形態の単位回路ＰＩＸは、第１実施形態として例示された単位回路ＰＩＸに対して、グルーバルシャッタートランジスタＧＳおよび保持部ＳＴが付加されている。また、第５実施形態では、マスク回路ＭＳＫによって制御する対象が転送信号線ｐＴＸからシャッター駆動線ｐＧＳに変更され、シャッター駆動線ｐＧＳの制御によってブロック１０毎に露光時間が制御される。

第５実施形態では、単位回路アレイＰＸ１の全ての行（換言すると、単位回路アレイＰＸ１の全ての単位回路ＰＩＸ）において、光電変換部ＰＤから保持部ＳＴに同時に電荷が転送される。保持部ＳＴに転送され保持部ＳＴによって保持された電荷は、行毎に転送部ＴＸによって電荷電圧変換部ＦＤに転送され、該電荷に対応する信号が行毎に読み出される。

第１実施形態では、露光時間を制御するために転送信号線ｐＴＸを行毎（かつブロック１０毎）に制御する必要があるが、第５実施形態は、露光時間がシャッター駆動線ｐＧＳによって制御される。したがって、第５実施形態では、１つのブロック１０に対して１つのマスク回路ＭＳＫが設けられればよく、回路構成を単純にすることができる。第５実施形態においても、複数の単位回路で構成されるブロック毎に個別の制御を行う機能をより単純な構成で実現することができる。

図１３は、本発明の第６実施形態の光電変換装置１の構成の一部を示す図である。第６実施形態として言及しない事項は、第１乃至第５実施形態のいずれかに従いうる。第６実施形態では、単位回路(画素)ＰＩＸは、光電変換によって生じた信号と比較信号ＳＬＰとを比較する比較回路ＣＭＰを有し、比較回路ＣＭＰによる比較の結果を垂直信号線ＶＬに出力する。また、第６実施形態では、マスク回路ＭＳＫによって制御する対象が転送信号線ｐＴＸから比較信号線ＳＬＰに変更されている。比較回路ＣＭＰは、例えば、増幅部ＳＦを構成の一部とする差動増幅回路で構成されうる。

第６実施形態の単位回路ＰＩＸでは、比較信号線ＳＬＰの電圧が電荷電圧変換部ＦＤの電圧よりも高い場合には垂直出力線ＶＬにＬレベルが出力され、比較信号ＳＬＰの電圧が電荷電圧変換部ＦＤの電圧よりも低くなると、垂直出力線ＶＬにＨレベルが出力される。比較信号ＳＬＰとして単位時間毎に徐々に電圧が低下していくランプ信号を使うと、垂直出力線ＶＬがＬレベルからＨレベルに変化するまでの時間に基づいて、電荷電圧変換部ＦＤの電圧レベルをデジタル信号値に変換することができる。単位回路ＰＩＸにメモリを設けて、該メモリにデジタル信号が一時的に格納されてもよい。

複数のランプ信号を発生し、それらの間で単位時間毎の変化量を異ならせておくと、デジタル信号値に変換する際の変換精度を変化させることができる。例えば、単位回路ＰＩＸが飽和するような変動の大きな信号の場合には、変換精度は低下するものの、より短い時間でデジタル信号値に変換することができるランプ信号が選択されうる。使用するランプ信号をブロック１０毎に決定することにより、変換に要する時間を延ばさずにダイナミックレンジの広い電圧レベルを取り扱うことができる。

第６実施形態においても、複数の単位回路で構成されるブロック毎に個別の制御を行う機能をより単純な構成で実現することができる。

図１４は、１つのブロック１０に１つのマスク回路ＭＳＫが設けられ、行方向に隣接するブロック１０の対においてマスク回路ＭＳＫが折り返し配置で構成された例を示している。図１５は、１つのブロック１０に１つのマスク回路ＭＳＫが設けられ、行方向および列方向に隣接するブロック１０の組においてマスク回路ＭＳＫが折り返し配置で構成された例を示している。

次に、図１６を参照しながら本発明の実施形態に係る撮像システムについて説明する。撮像システム８００は、例えば、光学部８１０、撮像装置１０００、映像信号処理回路部８３０、記録・通信部８４０、タイミング制御回路部８５０、システムコントロール回路部８６０、及び再生・表示部８７０を含む。撮像装置１０００は、上記の各実施形態で説明した光電変換装置１が適用された固体撮像装置である。

レンズなどの光学系である光学部は８１０、被写体からの光を撮像装置１０００の、複数の画素が２次元状に配列された画素アレイに結像させ、被写体の像を形成する。撮像装置１０００は、タイミング制御回路部８５０からの信号に基づくタイミングで、画素部に結像された光に応じた信号を出力する。

撮像装置１０００から出力された信号は、映像信号処理部である映像信号処理回路部８３０に入力され、映像信号処理回路部８３０が、プログラムなどによって定められた方法に従って、入力された電気信号に対してＡＤ変換などの処理を行う。映像信号処理回路部での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像が再生・表示させる。記録通信部は、また、映像信号処理回路部８３０（処理部）からの信号を受けて、システムコントロール回路部８６０とも通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システムコントロール回路部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御回路部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システムコントロール回路部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラムなどが記録される。また、システムコントロール回路部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内で供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらしなどである。

タイミング制御回路部８５０は、制御部であるシステムコントロール回路部８６０による制御に基づいて撮像装置１０００及び映像信号処理回路部８３０の駆動タイミングを制御する。

図１７には、上記の各実施形態の撮像装置が組み込まれた移動体の一例としての自動車９００の構成が示されている。図１７（ａ）は前方から見た自動車９００、図１７（ｂ）は上方から見た自動車９００、図１７（ｃ）を後方から見た自動車９００を模式的に示している。自動車９００は、上記の各実施形態で説明した光電変換装置１が適用された撮像装置９０２を備える。また、自動車９００は、特定用途向け集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）９０３、警報装置９１２、主制御部９１３を備える。

警報装置９１２は、撮像装置９０２、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。主制御部９１３は、撮像装置９０２、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、自動車９００が主制御部９１３を備えていなくてもよい。この場合、撮像装置９０２、車両センサ、制御ユニットが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。

図１８は、自動車９００のシステム構成を示すブロック図である。自動車９００は、第１の撮像装置９０２と第２の撮像装置９０２を含む。第１の撮像装置９０２と第２の撮像装置９０２とによってステレオカメラが構成されている。撮像装置９０２には、光学部９１４により被写体像が結像される。撮像装置９０２から出力された画素信号は、画像前処理部９１５によって処理され、そして、特定用途向け集積回路９０３に伝達される。画像前処理部９１５は、光信号ＶＳとノイズ信号ＶＮとの差分を求める演算や、同期信号付加などの処理を行う。

特定用途向け集積回路９０３は、画像処理部９０４、光学測距部９０６、視差演算部９０７、物体認知部９０８、異常検出部９０９を備えうる。画像処理部９０４は、画素信号を処理して画像信号を生成する。また、画像処理部９０４は、画像信号の補正や欠陥補完を行う。画像処理部９０４は、画像信号を一時的に保持するメモリ９０５を備える。メモリ９０５は、既知の撮像装置９０２の欠陥画素の位置を記憶していてもよい。前述の演算部２０は、画像処理部９０４が有していてもよい。

光学測距部９０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部９０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部９０８は、画像信号を解析して、自動車、人物、標識、道路などの被写体の認知を行う。

異常検出部９０９は、撮像装置９０２の故障、あるいは、誤動作を検知する。異常検出部９０９は、故障や誤動作を検知した場合には、主制御部９１３へ異常を検知したことを示す信号を送る。異常検出部９０９は、前述の演算部２０の機能を有していてもよい。

自動車９００は、車両センサ９１０および運転支援部９１１を含む。車両センサ９１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどを含みうる。

運転支援部９１１は、衝突判定部を含む。衝突判定部は、光学測距部９０６、視差演算部９０７、物体認知部９０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部９０６や視差演算部９０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。

運転支援部９１１が他の物体と衝突しないように自動車９００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。

自動車９００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション等の走行に用いられる駆動部を具備する。また、自動車９００は、それらの制御ユニットを含む。制御ユニットは、主制御部９１３の制御信号に基づいて、対応する駆動部を制御する。

上記のように自動車９００に本発明の撮像装置あるいは撮像システムを搭載して運転支援や自動運転を行う場合、複数の撮像装置あるいは撮像システムが用いられうる。この時、撮像装置あるいは撮像システム毎に温度信号出力部の素子の特性がばらついていると、撮像装置間で想定する温度が異なり、運転支援や自動運転が正常に行えないことがありうる。また、自動車９００の運転支援や自動運転では、正確性が要求されるため、温度測定に要求される制度も高い。

本発明の撮像装置あるいは撮像システムを用いることで、温度測定の精度を向上させることができ、運転支援や自動運転の正確性を高めることができる。

本実施例に用いられた撮像システムは、自動車に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

１：光電変換装置、１００：第１基板、２００：第２基板、２１０：処理回路、ｐＲＥＳ：リセット信号線（第１信号線）、ｐＳＥＬ：選択信号線(第１信号線）、ｐＴＸ：転送信号線（第２信号線）、１０：ブロック

Claims (14)

1. 各々が複数の光電変換部を有する複数のブロックが複数の列および複数の行を構成するように配置された第１基板と、
   前記複数のブロックの各々の前記複数の光電変換部から信号を読み出すための処理回路の少なくとも一部が配置された第２基板と、を備え、
   前記処理回路は、前記複数のブロックの各々の前記複数の光電変換部を駆動するための複数の駆動信号線を駆動するように構成され、
   前記複数の駆動信号線は、各々が前記複数のブロックのうち行方向に並んだ少なくとも２つのブロックに対して共通に割り当てられた複数の第１信号線と、各々が前記複数のブロックのうちの１つのブロックに対して個別に割り当てられた複数の第２信号線と、を含み、
   前記処理回路は、複数の伝達線と、各々が前記複数の第２信号線のうちの１つの第２信号線に対応する複数の選択回路とを含み、
   前記複数の選択回路の各々は、前記複数の伝達線にそれぞれ供給される複数の駆動信号から１つの駆動信号を選択して前記複数の第２信号線のうち対応する第２信号線に供給する、
   ことを特徴とする光電変換装置。
2. 前記複数の第１信号線は、前記第１基板に配置され、
   前記処理回路は、前記第１基板に配置され前記複数の第１信号線を駆動する垂直走査回路を含む、
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記複数の第２信号線は、前記第１基板および前記第２基板に配置され、
   前記複数の選択回路は、前記第２基板に配置されている、
   ことを特徴とする請求項１又は２に記載の光電変換装置。
4. 前記複数の伝達線は、前記第２基板に配置されている、
   ことを特徴とする請求項３に記載の光電変換装置。
5. 前記複数の選択回路を制御する複数の選択信号線が前記第２基板に配置されている、
   ことを特徴とする請求項４に記載の光電変換装置。
6. 前記複数の伝達線は、前記複数の行の各々が延びている方向に延びていて、
   前記複数の選択信号線は、前記複数の列の各々が延びている方向に延びている、
   ことを特徴とする請求項５に記載の光電変換装置。
7. 前記処理回路は、前記複数の選択回路と前記複数の第２信号線との間に各々配置され、前記複数の選択回路から出力される複数の信号の振幅を大きくする複数の電圧振幅変換回路を更に含む、
   ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
8. 前記複数の電圧振幅変換回路は、前記第２基板に配置されている、
   ことを特徴とする請求項７に記載の光電変換装置。
9. 前記複数のブロックの各々は、複数の単位回路を含み、各単位回路は、光電変換部と、電荷電圧変換部と、前記光電変換部から前記電荷電圧変換部に電荷を転送する転送部と、を含み、
   前記第２信号線は、前記転送部を駆動する転送信号線を含む、
   ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
10. 前記複数のブロックの各々は、複数の単位回路を含み、各単位回路は、光電変換部と、ゲインを変更するゲイン変更部と、を含み、
    前記第２信号線は、前記ゲイン変更部にゲインを設定するゲイン設定信号線を含む、
    ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
11. 前記複数のブロックの各々は、複数の単位回路を含み、各単位回路は、光電変換部と、前記光電変換部で発生した電荷に応じた信号と比較信号とを比較する比較回路と、を含み、
    前記第２信号線は、前記比較信号を伝達する比較信号線を含む、
    ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
12. 各単位回路は、前記光電変換部をリセットするリセット部を更に含み、
    前記第１信号線は、前記リセット部を駆動する信号線を含む、
    ことを特徴とする請求項９乃至１１のいずれか１項に記載の光電変換装置。
13. 請求項１乃至１２のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する処理部と、
    を備えることを特徴とする撮像システム。
14. 請求項１３に記載の撮像システムと、
    前記撮像システムから出力される信号を処理する集積回路と、
    を備えることを特徴とする移動体。

Images