JP2020053457A - ピックアップツール、および半導体モジュールの製造方法 - Google Patents

ピックアップツール、および半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2020053457A
JP2020053457A JP2018178519A JP2018178519A JP2020053457A JP 2020053457 A JP2020053457 A JP 2020053457A JP 2018178519 A JP2018178519 A JP 2018178519A JP 2018178519 A JP2018178519 A JP 2018178519A JP 2020053457 A JP2020053457 A JP 2020053457A
Authority
JP
Japan
Prior art keywords
pickup tool
semiconductor chip
face
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018178519A
Other languages
English (en)
Other versions
JP7173808B2 (ja
Inventor
智 朝桐
Satoshi Asagiri
智 朝桐
栂嵜 隆
Takashi Togasaki
隆 栂嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Canon Medical Systems Corp
Original Assignee
Toshiba Corp
Canon Medical Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Canon Medical Systems Corp filed Critical Toshiba Corp
Priority to JP2018178519A priority Critical patent/JP7173808B2/ja
Publication of JP2020053457A publication Critical patent/JP2020053457A/ja
Application granted granted Critical
Publication of JP7173808B2 publication Critical patent/JP7173808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】半導体チップが静電気により破壊されるのを抑制することができるピックアップツール、および半導体モジュールの製造方法を提供することである。【解決手段】実施形態に係るピックアップツールは、半導体チップを吸着可能なピックアップツールである。ピックアップツールは、一方の端面に開口する孔と、前記端面に設けられた複数の凸部と、を有している。前記端面の面積をS1、前記複数の凸部の頂部の総面積をS2とした場合に、以下の式を満足する。0.1%≦(S2/S1)×100≦1.0%【選択図】図2

Description

本発明の実施形態は、ピックアップツール、および半導体モジュールの製造方法に関する。
半導体モジュールの製造工程には、複数の半導体チップを基板に接合させる工程がある。近年においては、半導体モジュールの多機能化、高付加価値化などにより、一枚の基板に複数の半導体チップを密集させて接合させることが望まれている。
ここで、半導体チップをピックアップツールで吸着し、基板に接合させる際に、静電気が発生する場合がある。発生した静電気の急激な放電が生じると、半導体チップが破損するおそれがある。半導体モジュールには複数の半導体チップが接合されるが、静電気により、そのうちの1つでも破損すると、半導体モジュールが不良となったり、半導体モジュールの修理が必要となったりするおそれがある。
そこで、半導体チップが静電気により破壊されるのを抑制することができる技術の開発が望まれていた。
特開2004−87677号公報
本発明が解決しようとする課題は、半導体チップが静電気により破壊されるのを抑制することができるピックアップツール、および半導体モジュールの製造方法を提供することである。
実施形態に係るピックアップツールは、半導体チップを吸着可能なピックアップツールである。ピックアップツールは、一方の端面に開口する孔と、前記端面に設けられた複数の凸部と、を有している。前記端面の面積をS1、前記複数の凸部の頂部の総面積をS2とした場合に、以下の式を満足する。
0.1%≦(S2/S1)×100≦1.0%
(a)、(b)は、本実施の形態に係る半導体モジュールの製造方法を例示するための模式工程図である。 (a)、(b)は、ピックアップツールを例示するための模式斜視図である。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)、(b)は、本実施の形態に係る半導体モジュール10の製造方法を例示するための模式工程図である。
まず、図1(a)に示すように、収納トレー200に収納されている半導体チップ100を取り出す。
例えば、収納トレー200は、複数の凹部200aを有したものとすることができる。この場合、半導体チップ100は、複数の凹部200aのそれぞれに収納することができる。複数の凹部200aは、一列、あるいは複数列に並べて設けることもできるし、マトリクス状に並べて設けることもできる。凹部200aの平面寸法は、半導体チップ100の平面寸法よりも大きくすることができる。すなわち、凹部200aの内壁と半導体チップ100の側面との間には隙間を設けることができる。
収納トレー200は、導電性を有する材料から形成することができる。この場合、体積抵抗率は、1 Ω・cm以上、1013 Ω・cm以下、好ましくは、1010 Ω・cm以上、1011 Ω・cm以下とすることが好ましい。この様な体積抵抗率を有する収納トレー200とすれば、半導体チップ100が帯電したとしても、徐々に放電させることが可能となる。そのため、静電気の急激な放電により、半導体チップ100が破損するのを抑制することができる。収納トレー200は、例えば、導電性を有する樹脂から形成することができる。
なお、複数の半導体チップ100が収納トレー200に収納される場合を例示したがこれに限定されるわけではない。例えば、複数の半導体チップ100がテープの上やシートの上に付着していてもよい。例えば、複数の半導体チップ100がダイシングテープの上に付着しているようにすることもできる。すなわち、複数の半導体チップ100を密集した状態で保管できるものを適宜選択することができる。
図1(a)に示すように、半導体チップ100は、ピックアップツール1を用いて取り出すことができる。
ピックアップツール1は、半導体チップ100を吸着することで、半導体チップ100を保持する。
また、ピックアップツール1は、少なくとも2軸方向に移動可能な移動装置に設けることができる。例えば、移動装置は、ピックアップツール1を、半導体チップ100の厚み方向、および、半導体チップ100の厚み方向に交差する方向に移動可能となっている。移動装置は、例えば、水平多関節ロボット、垂直多関節ロボット、ダイボンダやチップマウンタなどに設けられたアームなどとすることができる。ただし、移動装置は例示をしたものに限定されるわけではなく、半導体チップ100の大きさや接合対象(基板やリードフレームなど)に応じて適宜変更することができる。
なお、ピックアップツール1に関する詳細は後述する。
次に、図1(b)に示すように、基板201の面に半導体チップ100を実装する。この場合、半導体チップ100と半導体チップ100との間には隙間が設けられるようにしてもよいし、半導体チップ100と半導体チップ100とが接触するようにしてもよい。
基板201は、板状を呈し、表面に配線パターンを有するものとすることができる。配線パターンには複数の実装パッドが設けられ、複数の実装パッドのそれぞれに、接合材が設けられるようにすることができる。
基板201の平面形状や厚みには特に限定がない。基板201の平面形状は、例えば、四角形とすることができる。基板201の材料には特に限定がない。基板201の材料は、例えば、酸化アルミニウムなどのセラミックス、ガラスエポキシ樹脂などの有機材料、金属板の表面を絶縁膜で覆ったものなどとすることができる。
また、基板201の、半導体チップ100が実装される側とは反対側の面には、コネクタ、電気部品、集積回路などの半導体装置などを実装することができる。電気部品は、例えば、トランジスタ、ダイオード、コンデンサ、抵抗などとすることができる。なお、基板に実装される部材の種類や数は例示をしたものに限定されるわけではなく、半導体モジュール10の機能や用途に応じて適宜変更することができる。この場合、基板201の両面に設けられた配線パターは、例えば、基板201の厚み方向を貫通する導通ビアなどにより電気的に接続することができる。
また、基板201の、複数の半導体チップ100が実装される側の面には、接合材を予め設けることができる。接合材は、導電性を有し、ペースト状のものとすることができる。接合材は、例えば、半田ペースト、銀ペーストなどとすることができる。なお、接合材は、半導体チップ100の電極と電気的および機械的に接合可能なものであれば特に限定はない。
接合材は、例えば、スクリーン印刷法を用いて塗布することができる。例えば、スクリーン印刷法を用いて接合材を塗布する場合には、複数の孔を有するメタルマスクを、基板201の面に対峙させる。複数の孔それぞれが、基板201の面に設けられた配線パターンの実装パッドと対峙するようにすることができる。
続いて、メタルマスクの、基板201側とは反対側の面に接合材を供給する。続いて、スキージを、メタルマスクの面に平行に移動させて、接合材を孔から流出させる。孔から流出した接合材が、基板201の面に付着することで、基板201の面の所定の位置に接合材を設けることができる。
次に、本実施の形態に係るピックアップツール1についてさらに説明する。
図2(a)、(b)は、ピックアップツール1を例示するための模式斜視図である。
なお、図2(b)は、図2(a)におけるA部の模式拡大図である。
図2(a)、(b)に示すように、ピックアップツール1には、基部2、および吸着部3が設けられている。基部2と吸着部3は、一体に形成することができる。
基部2は、柱状を呈するものとすることができる。基部2の形状には特に限定はないが、例えば、四角柱状や六角柱状などの角柱状、円柱状などとすることができる。なお、図2(a)、(b)に例示をした基部2の形状は、四角柱状である。基部2は、ピックアップツール1を移動する移動装置に保持される。なお、基部2は必ずしも必要ではなく、半導体チップ100の大きさに応じて適宜設けるようにすればよい。例えば、半導体チップ100の平面寸法が大きい場合には、吸着部3の平面寸法を大きくすることができるので基部2を省略することができる。基部2が省略される場合には、吸着部3が移動装置に保持される。
吸着部3は、基部2の一方の端面2aに設けられている。吸着部3は、例えば、端面2aの中心に設けることができる。吸着部3は、基部2の端面2aから突出している。吸着部3は、柱状を呈するものとすることができる。吸着部3の断面形状(ピックアップツール1の中心軸に直交する方向の断面形状)には特に限定はないが、半導体チップ100の平面形状と同様とすることが好ましい。例えば、半導体チップ100の平面形状が四角形である場合には、吸着部3の断面形状は四角形とすることが好ましい。なお、図2(a)、(b)に例示をした吸着部3の断面形状は四角形である。
また、ピックアップツール1には、孔1aが設けられている。孔1aの一方の端部はピックアップツール1の端面1b、すなわち、吸着部3の、基部2側とは反対側の端面に開口している。孔1aの他方の端部側には、真空ポンプなどの排気装置を接続することができる。
図1(a)、(b)に例示をしたように、ピックアップツール1は半導体チップ100を吸着することで、半導体チップ100を保持する。
ここで、半導体チップ100を収納トレー200から取り出したり、半導体チップ100をダイシングテープなどから分離したりした際に静電気が発生する場合がある。静電気が発生すると、半導体チップ100が破損するおそれがある。
本発明者らの得た知見によれば、ピックアップツール1と半導体チップ100との接触面積を小さくすれば静電気の発生を抑制することができる。
そこで、図2(a)、(b)に示すように、本実施の形態に係るピックアップツール1の一方の端面1b(吸着部3の、基部2側とは反対側の端面)には、複数の凸部1cが設けられている。複数の凸部1cの頂部(凸部1cの、端面1b側とは反対側の端部)は、半導体チップ100の厚み方向の端面と接触可能となっている。
複数の凸部1cを介して半導体チップ100を保持すれば、ピックアップツール1と半導体チップ100との接触面積を小さくすることができるので、静電気の発生を抑制することが容易となる。
複数の凸部1cの形状には特に限定はない。例えば、複数の凸部1cの形状は、円柱状、角柱状、円錐台状、角錐台状などとすることができる。また、複数の凸部1cの形状は、球の一部などであってもよい。
複数の凸部1cの数や配置には特に限定がなく、半導体チップ100の大きさに応じて適宜変更することができる。
この場合、接触面積を大きくしすぎると静電気発生の抑制効果が低くなる。接触面積を小さくしすぎると、半導体チップ100の姿勢が不安定となったり、ピックアップツール1と半導体チップ100との接触が困難となったりするおそれがある。
本発明者らの得た知見によれば、ピックアップツール1の端面1bの面積をS1、複数の凸部1cの頂部の総面積をS2とした場合に、0.1%≦(S2/S1)×100≦1.0%とすることが好ましい。
また、1つの凸部1cにおける接触面積を大きくしすぎると静電気発生の抑制効果が低くなる。
本発明者らの得た知見によれば、1つの凸部1cの頂部の面積は、0.01mm以下とすることが好ましい。この様にすれば、静電気の発生を抑制することが容易となる。
また、凸部1c同士の間の隙間には外気が流入する。そのため、凸部1cの高さを高くしすぎると、外気の流入量が多くなり過ぎて半導体チップ100の保持が困難となるおそれがある。
本発明者らの得た知見によれば、凸部1cの高さを0.1mm以下とすれば、半導体チップ100の安定した保持が可能となる。
また、ピックアップツール1が導電性を有していれば、半導体チップ100に帯電した静電気をピックアップツール1を介して放電することができる。そのため、ピックアップツール1の体積抵抗率は、1 Ω・cm以上、1013 Ω・cm以下とすることが好ましい。この場合、急激な放電が生じると半導体チップ100が破損するおそれがある。そのため、ピックアップツール1の体積抵抗率は、1010 Ω・cm以上、1011 Ω・cm以下とすることがより好ましい。この様な体積抵抗率を有するピックアップツール1とすれば、半導体チップ100が帯電したとしても、徐々に放電させることが可能となる。そのため、静電気の急激な放電により、半導体チップ100が破損するのを抑制することができる。
ピックアップツール1の材料は、前述した体積抵抗率を有するものであれば特に限定はない。例えば、ピックアップツール1の材料は、SiC、AlN、ニトリルゴムなどとすることができる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1 ピックアップツール、1a 孔、1b 端面、1c 凸部、2 基部、2a 端面、3 吸着部、100 半導体チップ、201 基板

Claims (6)

  1. 半導体チップを吸着可能なピックアップツールであって、
    一方の端面に開口する孔と、
    前記端面に設けられた複数の凸部と、
    を有し、
    前記端面の面積をS1、前記複数の凸部の頂部の総面積をS2とした場合に、以下の式を満足するピックアップツール。
    0.1%≦(S2/S1)×100≦1.0%
  2. 1つの前記凸部の前記頂部の面積は、0.01mm以下である請求項1記載のピックアップツール。
  3. 前記凸部の高さは、0.1mm以下である請求項1または2に記載のピックアップツール。
  4. 前記ピックアップツールの体積抵抗率は、1 Ω・cm以上、1013 Ω・cm以下である請求項1〜3のいずれか1つに記載のピックアップツール。
  5. 前記ピックアップツールは、SiC、AlN、およびニトリルゴムから選ばれた少なくとも1種を含む請求項1〜4のいずれか1つに記載のピックアップツール。
  6. 請求項1〜5のいずれか1つに記載のピックアップツールを用いて、基板に複数の半導体チップを実装する工程を備えた半導体モジュールの製造方法。
JP2018178519A 2018-09-25 2018-09-25 ピックアップツール、および半導体モジュールの製造方法 Active JP7173808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018178519A JP7173808B2 (ja) 2018-09-25 2018-09-25 ピックアップツール、および半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018178519A JP7173808B2 (ja) 2018-09-25 2018-09-25 ピックアップツール、および半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2020053457A true JP2020053457A (ja) 2020-04-02
JP7173808B2 JP7173808B2 (ja) 2022-11-16

Family

ID=69997574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018178519A Active JP7173808B2 (ja) 2018-09-25 2018-09-25 ピックアップツール、および半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP7173808B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230132573A (ko) 2021-03-16 2023-09-15 가부시키가이샤 신가와 흡착 장치, 흡착 유닛, 흡착 방법 및 기록 매체

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313042A (ja) * 1997-05-14 1998-11-24 Sony Corp コレット
JP2000323504A (ja) * 1999-05-12 2000-11-24 Sony Corp 半導体チップ吸着用コレット
JP2009154217A (ja) * 2007-12-25 2009-07-16 Kyocera Corp 真空吸着ノズル
JP2013065733A (ja) * 2011-09-19 2013-04-11 Hitachi High-Tech Instruments Co Ltd ダイボンダ
JP2015211191A (ja) * 2014-04-30 2015-11-24 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196443A (ja) 2000-01-14 2001-07-19 Sharp Corp 半導体チップのピックアップ装置およびピックアップ方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313042A (ja) * 1997-05-14 1998-11-24 Sony Corp コレット
JP2000323504A (ja) * 1999-05-12 2000-11-24 Sony Corp 半導体チップ吸着用コレット
JP2009154217A (ja) * 2007-12-25 2009-07-16 Kyocera Corp 真空吸着ノズル
JP2013065733A (ja) * 2011-09-19 2013-04-11 Hitachi High-Tech Instruments Co Ltd ダイボンダ
JP2015211191A (ja) * 2014-04-30 2015-11-24 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230132573A (ko) 2021-03-16 2023-09-15 가부시키가이샤 신가와 흡착 장치, 흡착 유닛, 흡착 방법 및 기록 매체

Also Published As

Publication number Publication date
JP7173808B2 (ja) 2022-11-16

Similar Documents

Publication Publication Date Title
US8779603B2 (en) Stacked semiconductor device with heat dissipation
JP4384195B2 (ja) 半導体装置の製造方法
KR20090030540A (ko) 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기
US20090008433A1 (en) Conductor ball mounting apparatus, conductor ball mounting method, mask used for mounting conductor ball, and mask manufacturing method
JP7173808B2 (ja) ピックアップツール、および半導体モジュールの製造方法
JP2008153324A (ja) マイクロボール搭載方法および搭載装置
JP3654135B2 (ja) 導電部材の吸着器、搭載装置、吸着方法及び搭載方法並びに半導体装置の製造方法
JP2019212747A (ja) バスバー積層体及びそれを備える電子部品実装モジュール、バスバー積層体の製造方法
CN210516714U (zh) 芯片、电路板和超算设备
JP4655269B2 (ja) 導電性ボールの搭載方法および搭載装置
JP2000243862A (ja) インターポーザ基板
JP2007005746A (ja) 半導体装置
JP2008277595A (ja) 半導体装置およびその製造方法
JP2008124076A (ja) はんだボール搭載方法及びはんだボール搭載装置
TWI711133B (zh) 電子結構及其製造方法
JP2002043353A (ja) Bga素子用吸着器具及び吸着方法
KR20110080491A (ko) 반도체 칩 패키지 제조방법
JP6271463B2 (ja) 半導体装置
JP2008277660A (ja) Lga半導体実装構造
US20140291942A1 (en) Chuck structure for substrate cleansing equipment
EP1701383A1 (en) Contact pad adapter for semiconductor package
KR100355744B1 (ko) 반도체 패키지 구조
KR100325179B1 (ko) 마이크로 비지에이 패키지
JPH11284003A (ja) バンプ形成方法
KR20160097584A (ko) 실장 기판 모듈 및 실장 기판 모듈 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221104

R150 Certificate of patent or registration of utility model

Ref document number: 7173808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150