JP2020047629A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2020047629A JP2020047629A JP2018172462A JP2018172462A JP2020047629A JP 2020047629 A JP2020047629 A JP 2020047629A JP 2018172462 A JP2018172462 A JP 2018172462A JP 2018172462 A JP2018172462 A JP 2018172462A JP 2020047629 A JP2020047629 A JP 2020047629A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- semiconductor
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】信頼性を保つことができ、特性変動を大幅に抑制することができる半導体装置およびその製造方法を提供する。【解決手段】半導体装置30は、封止樹脂25からの応力により特性変動を起こす回路ブロックCの回路素子の表面に選択的に空隙部11を形成して樹脂封止する。一方この選択的に形成した空隙部以外の半導体チップ20表面は封止樹脂25と密着する。【選択図】図10
Description
本発明は、半導体装置およびその製造方法に関し、特に封止樹脂の応力によって特性変動を起こす回路素子を備えた半導体装置について、封止樹脂の応力の影響を緩和することができる半導体装置およびその製造方法に関する。
表面に回路素子が形成された半導体チップを樹脂封止して形成する半導体装置では、封止樹脂の応力によって、樹脂封止前後で特性変動が生じることが知られている。このような特性変動を回避する方法の一つは、回路素子が形成されている半導体チップ表面と封止樹脂との間に空隙部を設けた中空パッケージとする方法である。
例えば、中空パッケージの製造方法を図15および図16に示す。所定の配線パターン(図示せず)が形成された実装基板101上に、半導体チップ102がバンプ電極103を介してフリップチップ実装されている。ここで、回路素子が形成されている半導体チップ102の表面は、実装基板101側に向けて配置されている(図15a)。
次に半導体チップ102の表面を封止樹脂で被覆しないように樹脂フィルム層104で覆うため、樹脂フィルム貼り付け用下型105と樹脂フィルム貼り付け用上型106との間に、半導体チップ102を実装した実装基板101と樹脂フィルム層104を配置する(図15b)。樹脂フィルム貼り付け用下型105および樹脂貼り付け用上型106には、それぞれ貫通孔107が形成されている。
樹脂フィルム貼り付け用下型105と樹脂フィルム貼り付け用上型106とを接合させ、伸縮性のある樹脂フィルム層104と半導体チップ102との間に残る空気を樹脂フィルム貼り付け用下型105に形成された貫通孔107を通して排出することで、樹脂フィルム層104が半導体チップ102表面に沿って密着する。樹脂フィルム貼り付け用上型106の貫通孔107からキャビティ108内に圧力を加えることで、密着性を更に増すこともできる(図15c)。
その後、半導体チップ102に密着した樹脂フィルム層104に紫外線を照射させたり、熱を加えることで硬化させる(図15d)。
樹脂封止を行うため、樹脂封止用下型109と樹脂封止用上型110との間に形成されるキャビティ111内に、半導体チップ102の表面を樹脂フィルム層104で被覆した実装基板101を載置して、封止樹脂を注入する。このとき樹脂フィルム層104によって半導体チップ102表面に封止樹脂が流入することはない(図16a)。その後、注入した封止樹脂を硬化させることで、樹脂フィルム層104上に封止樹脂112が形成される。
樹脂封止用下型109および樹脂封止用上型110を取り外し(図16b)、封止樹脂112、樹脂フィルム層104および実装基板101を切断して個片化することで、回路素子が形成されている半導体チップ102表面に、封止樹脂に触れない空隙部113を備えた半導体装置を形成することができる(図16c)。この種の製造方法は特許文献1に記載されている。
ところで、半導体装置の信頼性を保つためには、樹脂フィルム層104と実装基板101とが十分に密着することが重要である。しかし上記の方法では、例えば樹脂フィルム層104とバンプ電極103との間等に隙間が残ったり、樹脂フィルム層104の貼り付けが均一にならずにシワが残り、樹脂フィルム層104と実装基板101との間に隙間が残ってしまう場合がある。このような状態でダイシングソーを用いて個片化すると、樹脂フィルム層104と実装基板101の間のわずかな隙間から水分等が侵入してしまうおそれがある。
また一般的な半導体装置においては、図16(c)に示すように半導体チップ102表面のすべてを封止樹脂112で覆わない構造として、回路素子のすべてを封止樹脂の応力から解放する必要はない。換言すれば、半導体装置の特性変動に影響の大きい回路素子のみを選択的に封止樹脂の応力から解放すれば足りる。そこで本発明は、信頼性を保つことができ、特性変動を大幅に抑制することができる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、複数の回路素子が形成された半導体チップを樹脂封止した半導体装置において、前記回路素子の中の一部の回路素子表面に、封止樹脂と接触しない空隙部を選択的に配置していることを特徴とする。
本願請求項2に係る発明は、複数の回路素子が形成された半導体チップを樹脂封止する半導体装置の製造方法において、前記半導体チップを形成する工程は、複数の回路素子を備えた半導体チップ形成領域を複数形成した半導体基板を用意する工程と、前記半導体基板表面を第1の絶縁膜で被覆する工程と、前記複数の回路素子の中の一部の回路素子が形成されている領域の前記第1の絶縁膜上に、第2の絶縁膜を選択的に形成する工程と、前記第1の絶縁膜および前記第2の絶縁膜上に、第3の絶縁膜を形成する工程と、前記第2の絶縁膜上の前記第3の絶縁膜に貫通孔を形成し、該貫通孔を通して前記第2の絶縁膜を選択除去し、前記一部の回路素子上に空隙部を形成する工程と、前記第3の絶縁膜上に、該空隙部を残し前記貫通孔を塞ぐ被覆膜を形成する工程と、を含むことを特徴とする。
本願請求項3に係る発明は、請求項1記載の半導体装置の製造方法において、前記被覆膜を形成した半導体基板を切断し、各半導体チップに個片化した後、該半導体チップを樹脂封止する工程を含むことを特徴とする。
本願請求項4に係る発明は、請求項1記載の半導体装置の製造方法において、前記被覆膜を形成した半導体基板表面に封止樹脂を形成した後、各半導体チップに個片化する工程を含むことを特徴とする。
本発明の半導体装置は、封止樹脂からの応力により特性変動を起こす回路素子の表面に選択的に空隙部を形成することで、特性変動を大幅に抑制することが可能となる。一方この選択的に形成した空隙部を除けば、その他の領域の半導体チップ表面は封止樹脂と密着した一般的な半導体装置と同様の構造となっており、信頼性の高い半導体装置となる。
また本発明の半導体装置の製造方法は、通常の半導体装置の製造工程のみで、回路素子の配置に応じて半導体チップ表面に選択的に空隙部を形成することができ、簡便な方法である。空隙部を備えた半導体チップは、従来方法により個片化後、あるいは個片化前に樹脂封止することができ、簡便に半導体装置を形成することができる。
本発明の半導体装置は、半導体チップの表面に形成された複数の回路素子の内、一部の回路素子の表面のみに空隙部を形成することを特徴としている。以下、本発明の半導体装置およびその製造方法について製造工程に従い詳細に説明する。
本発明の第1の実施例について説明する。図1は通常の半導体装置の製造工程に従い、半導体基板上に回路素子を形成した状態を示している。図1に示すように、半導体基板上に、半導体チップ形成領域1が個片化の際に切削除去されるスクライブ領域2に囲まれてマトリックス状に配置されている。各半導体チップ形成領域1には、所望の集積回路を構成する回路ブロックA〜Fが配置されている。また回路ブロックA〜Fには、それぞれ回路ブロックを構成する複数の回路素子が配置されている。これらの回路ブロックA〜Fは、図示しない配線により相互に接続され、さらにボンディングパッド3に接続されている。
ここで、回路ブロックCを構成する回路素子が封止樹脂からの応力の影響を受けて、半導体装置の特性が変動するものとする。このような回路ブロックは、例えば、カレントミラー回路を構成するトランジスタ対であって、応力の影響によりカレントミラー比がずれてしまう回路素子であったり、一対の抵抗素子で構成され、応力の影響により抵抗比がずれてしまう回路素子等が該当する。
図2は、半導体基板4上に複数の回路素子を備えた半導体領域の断面図で、回路ブロックCの領域を通る断面図を示している。図2に示すように半導体基板4上には、回路ブロックC、D、Fが形成されている。図2では、図1で記載を省略した配線の一部を記載している。具体的には、回路ブロックCに接続する配線5C、回路ブロックDに接続する配線5D、回路ブロックFに接続する配線5Fが多層配線として形成され、これらは図示しない配線より相互に接続され、あるいは所望のボンディングパッド3に接続されている。6は多層配線を形成するための層間絶縁膜である。
このように回路ブロックと所望の配線が形成された半導体基板4全面に、第1の絶縁膜となる第1の窒化膜7を形成する。さらに第1の窒化膜7上にUSG(Undoped Silicate Glass)膜を形成した後、封止樹脂から応力の影響を受ける回路ブロックC上に選択的にUSG膜を残し、その他の領域のUSG膜をエッチング除去して、第2の絶縁膜となる犠牲層8を形成する(図3)。この第2の絶縁膜は、後述するように選択的に除去する必要があるので、第1の絶縁膜等を残し選択的にエッチング除去できる材料から選択することになる。
その後、全面に第3の絶縁膜となる第2の窒化膜9を形成する。この第3の絶縁膜は、第2の絶縁膜(犠牲層8)を選択的にエッチング除去する際、第1の絶縁膜(第1の窒化膜7)と共にエッチングされずに残る材料から選択する。第2の窒化膜9には、犠牲層8の一部を露出するように貫通孔10を形成する(図4)。ここで貫通孔10の大きさは、できるだけ小さく設定しておく。
次に貫通孔10を通して犠牲層8を選択的にエッチング除去する。その結果、図5に示すように回路ブロックCの表面に空隙部11が形成される。
貫通孔10を塞ぐため、全面に被覆膜となる第3の窒化膜12を形成する。その後、通常のフォトリソグラフ法によりボンディングパッド3を露出するため、第1の窒化膜7、第2の窒化膜9および第3の窒化膜12の一部を除去する(図6)。
さらに全面にポリイミド膜13を形成し、通常のフォトリソグラフ法によりボンディングパッド3を露出する(図7)。なお、図6において貫通孔10を第3の窒化膜12で完全に塞がず、ポリイミド膜13を形成できる程度に開口径を狭窄し、このポリイミド膜13によって完全に塞ぐように構成しても良い。この場合、第3の窒化膜12とポリイミド膜13が被覆膜を構成することになる。
以下、通常の半導体装置の個片化方法に従い、図1に示すスクライブ領域2に沿って格子状に半導体基板4を切削除去することで、図8に示すように空隙部11を備えた半導体チップ20を完成させることができる。このように形成した本実施例の半導体チップ20は、複数の回路ブロックが形成されている表面全面に空隙部を形成しているわけではなく、一部の回路ブロック上だけに空隙部11が形成されている。そのため空隙部11の容積は非常に小さく形成できる。
次に図8に示す半導体チップ20を樹脂封止してパッケージングする場合について説明する。まず、リードフレームあるいは実装基板21上に半導体チップ20を複数個実装し、図示しない金属ワイヤ等を用いて必要な接続を形成する。実装基板21を樹脂封止用下型22と樹脂封止用上型23とで挟み込む。24は離形フィルムである(図9a)。
その後、キャビティ25A内に封止樹脂を注入し、注入した封止樹脂を硬化させることで実装基板21上に封止樹脂25が形成される(図9b)。封止樹脂25および実装基板21を切断して個片化することで、空隙部を備えた半導体チップ20を備えた半導体装置30が完成する(図9c)。図10に完成した半導体装置30を示す。
なお、半導体チップ20を樹脂封止する際、個々の半導体チップ毎、あるいは複数の半導体チップの列毎に樹脂封止用下型22および樹脂封止用上型23で挟持して封止樹脂を注入することで樹脂封止しても良い。
以上のように形成した半導体装置30は、半導体チップ20表面には封止樹脂25から応力が加わる。このとき、封止樹脂からの応力によって特性変動が生じる回路ブロックCの回路素子の表面には空隙部11が配置されているので、封止樹脂25からの応力がこの回路素子に加わることはなく、半導体装置30の特性変動が抑制される。一方小さな面積の空隙部11を除けば半導体チップ20の表面は、封止樹脂25に密着しており、外部からの水分の侵入等による信頼性低下を招くこともない。
次に第2の実施例について説明する。上記第1の実施例では、半導体チップを形成した後、実装基板上に搭載し樹脂封止する場合について説明したが、半導体チップの個片化前に半導体基板の状態で封止樹脂を形成することも可能である。以下に詳細説明する。
上記第1の実施例同様、回路ブロックと所望の配線が形成された半導体基板全面に、第1の絶縁膜となる第1の窒化膜7を形成する。さらに第1の窒化膜7上にUSG膜を形成した後、封止樹脂から応力の影響を受ける回路ブロックC上を残し、その他の領域のUSG膜をエッチング除去し、第2の絶縁膜となる犠牲層8を形成する(図3)。
その後、全面に第3の絶縁膜となる第2の窒化膜9を形成する。第2の窒化膜9には、犠牲層8の一部を露出するように貫通孔10を形成する(図4)。
次に貫通孔10を通して犠牲層8を選択的に除去する。その結果、図5に示すように回路ブロックCの表面側に空隙部11が形成される。
貫通孔10を塞ぐため、全面に被覆膜となる第3の窒化膜12を形成する。その後、通常のフォトリソグラフ法によりボンディングパッド3を露出するため、第1の窒化膜7、第2の窒化膜9および第3の窒化膜12の一部を除去する(図6)。
さらに全面にポリイミド膜13を形成し、通常のフォトリソグラフ法によりボンディングパッド3を露出する(図7)。以上の工程までは、上記第1の実施例と同じ製造工程となる。
その後、本実施例では、露出するボンディングパッド3上にバンプ電極26を形成する。ここでバンプ電極26の高さは、完成品となる半導体装置の表面を覆う封止樹脂の厚さより厚く形成する。半導体基板表面を封止樹脂25で被覆する。バンプ電極26は封止樹脂25で被覆された状態とする(図11)。
表面を研磨し、先に形成したバンプ電極26を露出させる。このとき半導体基板4の表面には、所望の厚さの封止樹脂25が残ることになる(図12)。その後、表面に露出したバンプ電極26に別のハンダ等を形成する(図13)。
以下、上記第1の実施例同様、通常の半導体装置の個片化方法に従い、スクライブ領域に沿って格子状に半導体基板4を切削除去することで、図14に示すように空隙部11を備え、樹脂封止された半導体装置30Aを完成させることができる。図14に示すように本実施例の半導体装置30Aは、複数の回路ブロックが形成されている表面の全てに空隙部が形成されているわけではなく、一部の回路ブロック上だけに空隙部11が形成された構成となっている。
また封止樹脂からの応力によって特性変動が生じる回路ブロックCの回路素子の表面には空隙部11が配置されているので、封止樹脂25からの応力が回路素子に加わることはなく、半導体装置30Aが特性変動を起こすことはない。一方半導体基板4の表面は、封止樹脂25に密着しており、外部からの水分の侵入等による信頼性低下を招くこともない。
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば上記実施例では、応力影響を受ける回路素子を含む回路ブロック上に空隙部を形成する場合について説明したが、回路ブロックより狭い回路素子の形成領域上に空隙部を形成するように構成することができる。また空隙部は、半導体装置に1か所のみ形成する場合に限らず、複数形成しても良い。
1: 半導体チップ形成領域、2:スクライブ領域、3:ボンディングパッド、4:半導体基板、5:配線、6:層間絶縁膜、7:第1の窒化膜、8:犠牲層、9:第2の窒化膜、10:貫通孔、11:空隙部、12:第3の窒化膜、13:ポリイミド膜、20:半導体チップ、21:実装基板、22:樹脂封止用下型、23:樹脂封止用上型、24:離形フィルム、25:封止樹脂、25A:キャビティ、26:バンプ電極、30、30A:半導体装置
Claims (4)
- 複数の回路素子が形成された半導体チップを樹脂封止した半導体装置において、
前記回路素子の中の一部の回路素子表面に、封止樹脂と接触しない空隙部を選択的に配置していることを特徴とする半導体装置。 - 複数の回路素子が形成された半導体チップを樹脂封止する半導体装置の製造方法において、
前記半導体チップを形成する工程は、
複数の回路素子を備えた半導体チップ形成領域を複数形成した半導体基板を用意する工程と、
前記半導体基板表面を第1の絶縁膜で被覆する工程と、
前記複数の回路素子の中の一部の回路素子が形成されている領域の前記第1の絶縁膜上に、第2の絶縁膜を選択的に形成する工程と、
前記第1の絶縁膜および前記第2の絶縁膜上に、第3の絶縁膜を形成する工程と、
前記第2の絶縁膜上の前記第3の絶縁膜に貫通孔を形成し、該貫通孔を通して前記第2の絶縁膜を選択除去し、前記一部の回路素子上に空隙部を形成する工程と、
前記第3の絶縁膜上に、該空隙部を残し前記貫通孔を塞ぐ被覆膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記被覆膜を形成した半導体基板を切断し、各半導体チップに個片化した後、該半導体チップを樹脂封止する工程を含むことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記被覆膜を形成した半導体基板表面に封止樹脂を形成した後、各半導体チップに個片化する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018172462A JP2020047629A (ja) | 2018-09-14 | 2018-09-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018172462A JP2020047629A (ja) | 2018-09-14 | 2018-09-14 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020047629A true JP2020047629A (ja) | 2020-03-26 |
Family
ID=69901728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018172462A Pending JP2020047629A (ja) | 2018-09-14 | 2018-09-14 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020047629A (ja) |
-
2018
- 2018-09-14 JP JP2018172462A patent/JP2020047629A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI411075B (zh) | 半導體封裝件及其製造方法 | |
US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
US9082644B2 (en) | Method of manufacturing and testing a chip package | |
JPH11121507A (ja) | 半導体装置およびその製造方法 | |
JPH07201918A (ja) | 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス | |
TWI455269B (zh) | 晶片封裝結構及其製作方法 | |
JP4635202B2 (ja) | 両面電極パッケージの製造方法 | |
US10943857B2 (en) | Substrate with multi-layer resin structure and semiconductor device including the substrate | |
JP2006100636A (ja) | 半導体装置の製造方法 | |
KR20130117931A (ko) | 반도체 패키지 및 그 제조 방법 | |
JPH08102475A (ja) | キャリアフィルム | |
JP2007019394A (ja) | 半導体パッケージの製造方法及びこの製造方法により形成された半導体パッケージ | |
JP4496241B2 (ja) | 半導体素子とそれを用いた半導体パッケージ | |
TW202023007A (zh) | 半導體封裝結構及其製法 | |
JP2014167973A (ja) | 半導体装置およびその製造方法 | |
JP2013258348A (ja) | 半導体装置の製造方法 | |
JP2020047629A (ja) | 半導体装置およびその製造方法 | |
JP6266350B2 (ja) | 電子部品およびその製造方法 | |
TWI740350B (zh) | 半導體裝置之製造方法 | |
JP2002270627A (ja) | 半導体装置の製造方法 | |
JP6422296B2 (ja) | 電子部品およびその製造方法 | |
JP2019075498A (ja) | 半導体装置の製造方法 | |
JP4186894B2 (ja) | 半導体装置 | |
TWI381496B (zh) | 封裝基板結構與晶片封裝結構及其製程 | |
KR20100104112A (ko) | 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지 |