JP2020042308A - 半導体装置、及び液晶表示装置 - Google Patents

半導体装置、及び液晶表示装置 Download PDF

Info

Publication number
JP2020042308A
JP2020042308A JP2019222726A JP2019222726A JP2020042308A JP 2020042308 A JP2020042308 A JP 2020042308A JP 2019222726 A JP2019222726 A JP 2019222726A JP 2019222726 A JP2019222726 A JP 2019222726A JP 2020042308 A JP2020042308 A JP 2020042308A
Authority
JP
Japan
Prior art keywords
transistor
gate
film
liquid crystal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019222726A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
小山　潤
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020042308A publication Critical patent/JP2020042308A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0495—Use of transitions between isotropic and anisotropic phases in liquid crystals, by voltage controlled deformation of the liquid crystal molecules, as opposed to merely changing the orientation of the molecules as in, e.g. twisted-nematic [TN], vertical-aligned [VA], cholesteric, in-plane, or bi-refringent liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】画素電極と同じ導電層で形成されるバックゲートに印加される閾値電圧のシフトを抑制するための電圧による、液晶材料の劣化を抑制する。【解決手段】液晶層に電界を印加するための画素電極を有する画素回路と、第１のゲートと、画素電極と同じ層に設けられた第２のゲートと、が半導体膜を挟んで対向するように設けられたトランジスタを有し、且つトランジスタが液晶層と重畳して設けられた駆動回路と、を備え、第１のゲートには、トランジスタの導通状態または非導通状態を制御するための信号が入力され、第２のゲートには、ゲート線選択期間において第１の電圧を印加する信号が入力され、垂直帰線期間において第１の電圧及び第２の電圧を交互に印加する信号が入力される。【選択図】図１

Description

本発明は、液晶表示装置、及びその駆動方法に関する。
液晶表示装置は、近年の技術革新の結果、コモディティ化が進んでいる。今後は、より付
加価値の高い製品が求められており、未だ技術開発が活発である。
液晶表示装置に求められる付加価値としては、表示部の周囲の外枠を細くする、いわゆる
狭額縁化が挙げられる。狭額縁化は、駆動回路が有するトランジスタを画素回路が有する
トランジスタと共に基板上に同じ製造工程で作製することで実現することができる。
駆動回路が有するトランジスタの半導体層としては、アモルファスシリコンと同等の生産
性が見込めるために低コスト化がしやすい等の点から、酸化物半導体を採用することが好
適である。特許文献１では、駆動回路が有するトランジスタを画素回路が有するトランジ
スタと共に基板上に同じ製造工程で作製する構成について記載している。
特開２０１１−７７５０３号公報
駆動回路が有するトランジスタは、画素回路が有するトランジスタと比べて、電気的特性
の劣化を防ぐことが求められる。具体的に特許文献１では、閾値電圧のシフトなどの電気
的特性の劣化に備えて、駆動回路が有するトランジスタにバックゲートを設ける構成とし
ている。
特許文献１に示す駆動回路が有するトランジスタのバックゲートは、製造に必要なフォト
マスク数の増加を抑制するために、画素回路が有するトランジスタに接続された画素電極
と同じ導電膜を用いて形成されている。しかしながら、特許文献１に記載の構成では、バ
ックゲート上に設けられる液晶材料が、バックゲートに印加される閾値電圧のシフトを抑
制するための電圧により劣化してしまうといった問題がある。
そこで本発明は、画素電極と同じ導電膜で形成されるバックゲートに印加される閾値電圧
のシフトを抑制するための電圧による、液晶材料の劣化を抑制することができる、液晶表
示装置、及び液晶表示装置の駆動方法を提供することを課題の一とする。
本発明の一態様は、液晶層に電界を印加するための画素電極を有する画素回路と、第１の
ゲートと、画素電極と同じ層に設けられた第２のゲートと、が半導体膜を挟んで対向する
ように設けられたトランジスタを有し、且つトランジスタが液晶層と重畳して設けられた
駆動回路と、を備え、第１のゲートには、トランジスタの導通状態または非導通状態を制
御するための信号が入力され、第２のゲートには、ゲート線選択期間において第１の電圧
を印加する信号が入力され、垂直帰線期間において第１の電圧及び第２の電圧を交互に印
加する信号が入力される液晶表示装置の駆動方法である。
本発明の一態様は、液晶層に電界を印加するための画素電極を有する画素回路と、第１の
ゲートと、画素電極と同じ層に設けられた第２のゲートと、が半導体膜を挟んで対向する
ように設けられたトランジスタを有し、且つトランジスタが液晶層と重畳して設けられた
駆動回路と、を備え、第１のゲートには、トランジスタの導通状態または非導通状態を制
御するための信号が入力され、第２のゲートには、ゲート線選択期間において第１の電圧
を印加する信号が入力され、垂直帰線期間において第１の電圧及び第２の電圧を交互に印
加する信号が入力され、垂直帰線期間では、駆動回路に入力するクロック信号を停止する
液晶表示装置の駆動方法である。
本発明の一態様において、第１の電圧は、トランジスタの閾値電圧をプラスシフトするた
めの電圧である液晶表示装置の駆動方法が好ましい。
本発明の一態様において、第１の電圧は、グラウンド電圧または低電源電圧であり、第２
の電圧は、高電源電圧である液晶表示装置の駆動方法が好ましい。
本発明の一態様において、半導体膜は、酸化物半導体膜である液晶表示装置の駆動方法が
好ましい。
本発明の一態様によれば、画素電極と同じ導電膜で形成されるバックゲートに印加される
閾値電圧のシフトを抑制するための電圧による、液晶材料の劣化を抑制することができる
。
液晶表示装置を説明するための断面図、回路図、及びタイミングチャート図。 液晶表示装置を説明するためのタイミングチャート図。 液晶表示装置を説明するためのブロック図及び回路図。 液晶表示装置を説明するためのタイミングチャート図。 液晶表示装置を説明するための回路図。 液晶表示装置を説明するための上面図及び断面図。 液晶表示装置を説明するためのブロック図、模式図及び断面図。 液晶素子を説明するための断面図。 電子機器を示す図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は
領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケ
ールに限定されない。
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という序数詞は、構
成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記
する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
（実施の形態１）
本実施の形態では、液晶表示装置及び液晶表示装置の駆動方法の一形態を図１乃至図５を
用いて説明する。
まずは、本実施の形態で説明する液晶表示装置の駆動方法を説明する前に、液晶表示装置
が有する画素回路及び駆動回路の構成について説明する。
図１（Ａ）は、液晶表示装置が有する画素回路が有するトランジスタ、及び駆動回路が有
するトランジスタの断面模式図の一例である。
図１（Ａ）では、画素回路１０１の一部の断面模式図として基板１０３上にトランジスタ
１０４を図示し、駆動回路１０２の一部の断面模式図として基板１０３上にトランジスタ
１０５を示している。また基板１０６は、基板１０３と対をなして、基板１０３に対向し
て設けられている。基板１０３と基板１０６との間には、液晶層１０７が設けられている
。
基板１０３上に設けられるトランジスタ１０４及びトランジスタ１０５は、ゲートとして
機能する導電膜１０８（第１のゲートともいう）、ゲート絶縁膜として機能する絶縁膜１
０９、半導体膜１１０、及びソースまたはドレインとして機能する導電膜１１１を有する
。
トランジスタ１０４上及びトランジスタ１０５上には、層間絶縁膜として機能する絶縁膜
１１２を有する。なお絶縁膜１１２は、トランジスタ１０４上及びトランジスタ１０５に
対する、外部からの不純物をブロックするバリア層としての機能を有する膜を積層して設
ける構成としてもよい。
画素回路１０１の絶縁膜１１２上では、開口部でトランジスタ１０４の導電膜１１１に接
続された画素電極として機能する導電膜１１３（第１の電極ともいう）が設けられる。ま
た駆動回路１０２の絶縁膜１１２上では、駆動回路１０２のトランジスタ１０５のバック
ゲート（第２のゲートともいう）として機能する導電膜１１４が設けられる。導電膜１１
３及び導電膜１１４上には、液晶層の配向膜として機能する絶縁膜１１６が設けられる。
トランジスタ１０５は、第１のゲートとして機能する導電膜１０８と、第２のゲートとし
て機能する導電膜１１４と、が半導体膜１１０を挟んで対向するように設けられる。
本発明の一態様に係る構成では、駆動回路１０２のトランジスタ１０５にバックゲートを
設ける。駆動回路１０２のトランジスタ１０５にバックゲートを設け、バックゲートとし
て機能する導電膜１１４に与える電圧を制御することで、トランジスタの閾値電圧が所望
の値に定まるように制御することができる。よって、バックゲートを用いた閾値電圧の制
御により、液晶表示装置の信頼性をさらに高めることができる。
駆動回路１０２のトランジスタ１０５では、トランジスタの電気的特性の変動により誤動
作を引き起こすと、表示品位に及ぼす影響が大きい。そのため、駆動回路１０２のトラン
ジスタ１０５での、バックゲートを用いた閾値電圧の制御は重要である。
なお図１（Ａ）に示すように、導電膜１１３と導電膜１１４は、同じ層に設けられる膜で
ある。そのため、一の導電膜をエッチング等により所望の形状に加工することにより、導
電膜１１３と導電膜１１４とを形成することができる。その結果、フォトマスク数の増加
に伴う液晶表示装置の作製工程を増やすことなく、バックゲートとして機能する導電膜１
１４を設けることができる。
なお導電膜１０８、絶縁膜１０９、半導体膜１１０、導電膜１１１、及び絶縁膜１１２は
、図１（Ａ）では単層として図示したが、２以上の膜で形成される多層であっても良い。
画素回路１０１の基板１０６上では、導電膜１１５（第２の電極ともいう）が設けられる
。導電膜１１３と導電膜１１５とに挟持される液晶層１０７を含めて液晶素子を構成する
ことができる。液晶層１０７は、導電膜１１３と導電膜１１５に印加される電圧によって
生じる電界に応じてバックライトの光の制御を行うことができる。なお液晶素子の第２の
電極として機能する導電膜１１５は、基板１０６上に限らず、基板１０３上に設ける構成
でもよいし、基板１０３と基板１０６の双方に設ける構成としてもよい。導電膜１１５上
には、液晶層の配向膜として機能する絶縁膜１１７が設けられる。
なお液晶層１０７は、液晶材料を封止するための封止材の内側に設けられる。封止材は、
画素回路１０１及び駆動回路１０２の外側に配置される。そのため液晶層１０７は、図１
（Ａ）に図示するように、液晶素子として設けられる画素回路１０１から駆動回路１０２
にわたって設けられている。そして、駆動回路１０２が有するトランジスタ１０５は、液
晶層１０７と重畳して設けられている。
次いで、本実施の形態で説明する液晶表示装置の駆動方法を説明する前に、液晶表示装置
が有する画素回路及び駆動回路の構成において入出力される信号について説明する。
図１（Ｂ）は、図１（Ａ）で示した画素回路１０１が有するトランジスタ１０４を含む画
素の回路図、及び図１（Ａ）で示した駆動回路１０２が有するトランジスタ１０５を含む
回路図の一例である。
なお、本実施の形態では、駆動回路１０２として、特にゲート線駆動回路を図示して説明
を行う。なお、ゲート線駆動回路が有するトランジスタとともにデータ線駆動回路が有す
るトランジスタを同じ基板上に同じ作製工程を用いて形成する構成としてもよい。
図１（Ｂ）に示す画素回路１０１が有する画素１２１は、トランジスタ１０４、容量素子
１２２、及び液晶素子１２３を有する。トランジスタ１０４のゲートは、ゲート線１２４
に接続される。トランジスタ１０４のソース及びドレインの一方は、データ線１２５に接
続される。トランジスタ１０４のソース及びドレインの他方は、容量素子１２２の一方の
電極及び液晶素子１２３の第１の電極に接続される。容量素子１２２の他方の電極は、容
量線に接続される。液晶素子１２３の第２の電極は、コモン電圧Ｖｃｏｍを供給するコモ
ン線に接続される。
図１（Ｂ）に示す駆動回路１０２であるゲート線駆動回路が有するトランジスタ１０５は
、複数のトランジスタを組み合わせることでシフトレジスタを構成することができる。シ
フトレジスタは、Ｍ本（Ｍは自然数）のゲート線１２４に順に走査信号Ｇｏｕｔ１乃至Ｇ
ｏｕｔＭを出力する。シフトレジスタには、ゲート線クロック信号ＧＣＬＫ、ゲート線ス
タートパルスＧＳＰ、閾値電圧制御信号Ｓｖｔｈ、高電源電圧ＶＤＤ、及び低電源電圧Ｖ
ＳＳが供給される。
図１（Ｂ）に示す駆動回路１０２が有するトランジスタ１０５は、４端子の素子として表
すことができる。具体的には、第１のゲートをＧ１、バックゲートとして機能する第２の
ゲートをＧ２、ソースをＳ、ドレインをＤとする、図１（Ｂ）に示す回路記号で表すこと
ができる。
第１のゲートＧ１、ソースＳまたはドレインＤは、ゲート線クロック信号ＧＣＬＫ、ゲー
ト線スタートパルスＧＳＰ、高電源電圧ＶＤＤ、または低電源電圧ＶＳＳを供給するため
の配線、若しくは別のトランジスタ１０５の第１のゲートＧ１、ソースＳまたはドレイン
Ｄに接続される。第１のゲートＧ１は、接続される配線からの信号により、トランジスタ
の導通状態または非導通状態が制御される。
なおゲート線クロック信号ＧＣＬＫ及びゲート線スタートパルスＧＳＰは、駆動回路１０
２が有するシフトレジスタより走査信号を出力するための信号である。なおゲート線クロ
ック信号ＧＣＬＫは、位相の異なる複数の信号であってもよい。また高電源電圧ＶＤＤ、
及び低電源電圧ＶＳＳは、駆動回路に電源電圧を供給するための電圧である。
また第２のゲートＧ２は、閾値電圧制御信号Ｓｖｔｈを供給するための配線に接続される
。第２のゲートＧ２は、ゲート線を選択する走査信号を出力する期間において、閾値電圧
制御信号Ｓｖｔｈにより第１の電圧Ｖ１が印加される。また第２のゲートＧ２は、垂直帰
線期間において、閾値電圧制御信号Ｓｖｔｈにより第１の電圧Ｖ１及び第２の電圧Ｖ２が
交互に印加される。
なお閾値電圧制御信号Ｓｖｔｈによる第１の電圧Ｖ１は、トランジスタの閾値電圧が所望
の値に定まるようにする電圧であり、第２の電圧Ｖ２は、第１の電圧Ｖ１と交互に印加す
ることで、液晶層が有する液晶材料の劣化を低減する電圧である。
なお駆動回路１０２が有するトランジスタ１０５は、閾値電圧がマイナスシフトすると、
導通状態または非導通状態の制御が難しくなる。したがって、閾値電圧制御信号Ｓｖｔｈ
が、ゲート線を選択する走査信号を出力する期間に印加する第１の電圧Ｖ１としては、ト
ランジスタ１０５の閾値電圧をプラスシフトするための電圧であることが好ましい。トラ
ンジスタ１０５の閾値電圧をプラスシフトするための電圧としては、グラウンド電圧ＧＮ
Ｄまたは低電源電圧ＶＳＳ等とすればよい。
トランジスタ１０５の閾値電圧をプラスシフトするための電圧には、一例としては駆動回
路１０２中で最も低電位であるゲート線クロック信号ＧＣＬＫのＬｏｗレベルの信号（以
下、Ｌ信号）の電圧、低電源電圧ＶＳＳまたはグラウンド電圧等を用いるのが好ましいが
、それより低い電圧であってもよい。第２のゲートＧ２に第１のゲートＧ１よりも低い電
圧が与えられると、トランジスタ１０５の閾値電圧はプラスシフトする。この閾値電圧の
シフト量は、第２のゲートＧ２に与えられる電圧が小さければ小さいほど、より大きくな
る。よって、電気的特性の劣化によりトランジスタ１０５の閾値電圧がマイナスシフトし
たとしても、第２のゲートＧ２に印加する電圧の値を制御することで、マイナスシフトし
た閾値電圧をプラスシフトさせることができる。
なお駆動回路１０２が有するトランジスタ１０５では、トランジスタ１０５の閾値電圧を
プラスシフトするためにバックゲートとして機能する導電膜１１４に定電圧を印加する期
間を設けることとなる。そのため、トランジスタ１０５に重畳して設けられる液晶層１０
７の液晶材料の劣化が懸念される。液晶材料の劣化には、交流電圧を印加することで、劣
化を低減できる。そのため、上述した閾値電圧制御信号Ｓｖｔｈが、印加する第２の電圧
Ｖ２としては高電源電圧ＶＤＤが好ましい。そして閾値電圧制御信号Ｓｖｔｈは、垂直帰
線期間に第１の電圧Ｖ１及び第２の電圧Ｖ２を交互に印加することで、交流電圧を液晶材
料に印加することができ、液晶材料の劣化を低減することができる。
なお上述したコモン電圧Ｖｃｏｍは、第１の電圧Ｖ１及び第２の電圧Ｖ２の間の電圧であ
ることが好ましい。具体的には、高電源電圧ＶＤＤと低電源電圧ＶＳＳとの中間の電圧で
あることが好ましい。または低電源電圧ＶＳＳがグラウンド電圧の場合、コモン電圧は１
／２ＶＤＤであることが好ましい。
次いで、本実施の形態で説明する液晶表示装置の駆動方法について説明する。
図１（Ｃ）では、図１（Ｂ）に示したゲート線クロック信号ＧＣＬＫ、ゲート線スタート
パルスＧＳＰ、閾値電圧制御信号Ｓｖｔｈ、及び走査信号Ｇｏｕｔ１乃至ＧｏｕｔＭにつ
いてのタイミングチャート図を示す。
なお図１（Ｃ）に示すタイミングチャート図において、期間Ｔｓｐは、走査信号Ｇｏｕｔ
１乃至ＧｏｕｔＭにより各行の画素を選択するゲート線選択期間である。また、図１（Ｃ
）に示すタイミングチャート図において、期間Ｔｂｐは、１行目からＭ行目までのゲート
線に順に走査信号を出力した後に、再度１行目に走査信号を出力するまでのブランク期間
である、垂直帰線期間である。
本実施の形態で説明する液晶表示装置の駆動方法では、期間Ｔｓｐにおいて、ゲート線ク
ロック信号ＧＣＬＫ、ゲート線スタートパルスＧＳＰが入力され、ゲート線に走査信号Ｇ
ｏｕｔ１乃至ＧｏｕｔＭを順に出力するとともに、閾値電圧制御信号Ｓｖｔｈによりバッ
クゲートに第１の電圧Ｖ１を印加することができる。また期間Ｔｂｐにおいて、ゲート線
クロック信号ＧＣＬＫをＬ信号に固定して信号の発振を停止するとともに、閾値電圧制御
信号Ｓｖｔｈによりバックゲートに第１の電圧Ｖ１と第２の電圧Ｖ２とを交互に印加する
ことができる。
上述の液晶表示装置の駆動方法とすることで、ゲート線選択期間でトランジスタの閾値電
圧のシフトを抑制するための電圧を印加する構成とすることができる。加えて、画素電極
と同じ導電膜で形成される、バックゲートに印加される閾値電圧のシフトを抑制するため
の電圧による、液晶材料の劣化を低減する構成とすることができる。
なお、図１（Ｃ）で示した、期間Ｔｂｐにおける、閾値電圧制御信号Ｓｖｔｈの第１の電
圧Ｖ１と第２の電圧Ｖ２による交流電圧の印加は、図２（Ａ）に示すように、複数回振幅
させて行う構成としてもよい。
また別の構成として、図１（Ｃ）で示した、期間Ｔｂｐにおける閾値電圧制御信号Ｓｖｔ
ｈは、期間Ｔｂｐにわたって第２の電圧Ｖ２を印加する構成としてもよい。具体的には、
図２（Ｂ）に示すように、期間Ｔｂｐで第２の電圧Ｖ２を印加し、期間Ｔｓｐと期間Ｔｂ
ｐとの切り替わり時における、第１の電圧Ｖ１から第２の電圧Ｖ２への信号の立ち上がり
、及び第２の電圧Ｖ２から第１の電圧Ｖ１への信号の立ち下がりを利用して、液晶材料の
劣化を低減する構成とすることができる。
次いで図１（Ａ）乃至（Ｃ）で説明した駆動回路であるゲート線駆動回路が有する、バッ
クゲートが設けられたトランジスタを有するパルス信号出力回路、及びパルス信号出力回
路を含むシフトレジスタの回路構成の一例を示し、液晶表示装置の駆動方法についてさら
に説明する。
まず、パルス信号出力回路、及びパルス信号出力回路を含むシフトレジスタの回路構成例
について図３（Ａ）乃至（Ｃ）を参照して説明する。
シフトレジスタは、第１のパルス信号出力回路１０＿１乃至第Ｍのパルス信号出力回路１
０＿Ｍと、ゲート線クロック信号ＧＣＬＫを伝達する信号線１１乃至信号線１４と、閾値
電圧制御信号Ｓｖｔｈを伝達する信号線１６と、を有する（図３（Ａ）参照）。信号線１
１にはゲート線クロック信号ＧＣＬＫ１が与えられ、信号線１２にはゲート線クロック信
号ＧＣＬＫ２が与えられ、信号線１３にはゲート線クロック信号ＧＣＬＫ３が与えられ、
信号線１４にゲート線クロック信号ＧＣＬＫ４が与えられる。信号線１６には、閾値電圧
制御信号Ｓｖｔｈが与えられる。
クロック信号は、一定の間隔でＨｉｇｈレベルの信号（以下、Ｈ信号）と、Ｌ信号を繰り
返す信号である。ここでは、ゲート線クロック信号ＧＣＬＫ１乃至ゲート線クロック信号
ＧＣＬＫ４は、１／４周期ずつ遅延した信号とする。図３（Ａ）乃至（Ｃ）に示す回路で
は、上記クロック信号を利用して、パルス信号出力回路の制御等を行う。
第１のパルス信号出力回路１０＿１乃至第Ｍのパルス信号出力回路１０＿Ｍは、それぞれ
、入力端子２１、入力端子２２、入力端子２３、入力端子２４、入力端子２５、出力端子
２６、出力端子２７、及び入力端子２８を有する（図３（Ｂ）参照）。
入力端子２１、入力端子２２、及び入力端子２３は、信号線１１乃至信号線１４のいずれ
かに接続される。例えば、第１のパルス信号出力回路１０＿１において、入力端子２１は
信号線１１に接続され、入力端子２２が信号線１２に接続され、入力端子２３が信号線１
３に接続されている。また、第２のパルス信号出力回路１０＿２において、入力端子２１
が信号線１２に接続され、入力端子２２が信号線１３に接続され、入力端子２３が信号線
１４に接続されている。なお、ここでは、第Ｍのパルス信号出力回路１０＿Ｍと接続され
る信号線が、信号線１２、信号線１３、信号線１４である場合を示しているが、第Ｍのパ
ルス信号出力回路１０＿Ｍと接続される信号線は、Ｍの値によって異なるものになる。こ
のため、ここで示す構成はあくまでも一例に過ぎないことを付記する。
また、本実施の形態で示すシフトレジスタの第ｍのパルス信号出力回路（ｍは３以上の自
然数）において、入力端子２４は第（ｍ−１）のパルス信号出力回路の出力端子２６に接
続され、入力端子２５は第（ｍ＋２）のパルス信号出力回路の出力端子２６に接続され、
出力端子２６は第（ｍ＋１）のパルス信号出力回路の入力端子２４と、第（ｍ−２）のパ
ルス信号出力回路の入力端子２５と、に接続され、出力端子２７はＧｏｕｔ（ｍ）に信号
を出力し、入力端子２８は信号線１６に接続される。
また、第１のパルス信号出力回路１０＿１では、入力端子２４に信号線１５からのゲート
線スタートパルス（ＧＳＰ１）が入力される。また、第ｋのパルス信号出力回路１０＿ｋ
（ｋは２以上Ｍ以下の自然数）では、前段の出力パルスが入力端子２４に入力される。ま
た、第（Ｍ−１）のパルス信号出力回路１０＿（Ｍ−１）では、ゲート線スタートパルス
（ＧＳＰ２）が入力端子２５に入力される。また、第Ｍのパルス信号出力回路１０＿Ｍで
は、ゲート線スタートパルス（ＧＳＰ３）が入力端子２５に入力される。なお、ゲート線
スタートパルス（ＧＳＰ２）及びゲート線スタートパルス（ＧＳＰ３）は、外部より入力
される信号としてもよいし、回路内部で生成される信号としてもよい。
次に、第１のパルス信号出力回路１０＿１乃至第Ｍのパルス信号出力回路１０＿Ｍの具体
的な構成に関して説明する。
第１のパルス信号出力回路１０＿１乃至第Ｍのパルス信号出力回路１０＿Ｍの各々は、図
３（Ｃ）に示すように、トランジスタ２０１乃至トランジスタ２１１で構成される。
また、トランジスタ２０１乃至トランジスタ２１１はそれぞれ、図１（Ｂ）で説明した、
第１のゲート、第２のゲート、ソース及びドレイン、の各端子を有する。なお以下の説明
では、第１のゲートの端子を第１のゲート端子、第２のゲートの端子を第２のゲート端子
、ソース及びドレインの一方の端子を第１の端子、ソース及びドレインの他方の端子を第
２の端子という。
図３（Ｃ）に示すパルス信号出力回路の構成ついて説明する。
トランジスタ２０１は、第１の端子が入力端子２１と接続され、第２の端子が出力端子２
６と接続され、第１のゲート端子がトランジスタ２０７の第２の端子と接続され、第２の
ゲート端子が入力端子２８と接続されている。
トランジスタ２０２は、第１の端子が出力端子２６と接続され、第２の端子が電源線３１
と接続され、第１のゲート端子がトランジスタ２０８の第２の端子と接続され、第２のゲ
ート端子が入力端子２８と接続されている。
トランジスタ２０３は、第１の端子が入力端子２１と接続され、第２の端子が出力端子２
７と接続され、第１のゲート端子がトランジスタ２０７の第２の端子と接続され、第２の
ゲート端子が入力端子２８と接続されている。
トランジスタ２０４は、第１の端子が出力端子２７と接続され、第２の端子が電源線３１
と接続され、第１のゲート端子がトランジスタ２０８の第２の端子と接続され、第２のゲ
ート端子が入力端子２８と接続されている。
トランジスタ２０５は、第１の端子が電源線３２と接続され、第２の端子がトランジスタ
２０６の第１の端子及びトランジスタ２０７の第１の端子と接続され、第１のゲート端子
が入力端子２４と接続され、第２のゲート端子が入力端子２８と接続されている。
トランジスタ２０６は、第１の端子がトランジスタ２０５の第２の端子及びトランジスタ
２０７の第１の端子と接続され、第２の端子が電源線３１と接続され、第１のゲート端子
がトランジスタ２０８の第２の端子と接続され、第２のゲート端子が入力端子２８と接続
されている。
トランジスタ２０７は、第１の端子がトランジスタ２０５の第２の端子及びトランジスタ
２０６の第１の端子と接続され、第２の端子がトランジスタ２０１の第１のゲート端子及
びトランジスタ２０３の第１のゲート端子と接続され、第１のゲート端子が電源線３２と
接続され、第２のゲート端子が入力端子２８と接続されている。
トランジスタ２０８は、第１の端子がトランジスタ２１０の第２の端子と接続され、第２
の端子が、トランジスタ２０２の第１のゲート端子、トランジスタ２０４の第１のゲート
端子、及びトランジスタ２０６の第１のゲート端子と接続され、第１のゲート端子が入力
端子２２と接続され、第２のゲート端子が入力端子２８と接続されている。
トランジスタ２０９は、第１の端子がトランジスタ２０８の第２の端子と接続され、第２
の端子が電源線３１と接続され、第１のゲート端子が入力端子２４と接続され、第２のゲ
ート端子が入力端子２８と接続されている。
トランジスタ２１０は、第１の端子が電源線３２と接続され、第２の端子がトランジスタ
２０８の第１の端子と接続され、第１のゲート端子が入力端子２３と接続され、第２のゲ
ート端子が入力端子２８と接続されている。
トランジスタ２１１は、第１の端子が電源線３２と接続され、第２の端子がトランジスタ
２０８の第２の端子と接続され、第１のゲート端子が入力端子２５と接続され、第２のゲ
ート端子が入力端子２８と接続されている。
上述したパルス信号出力回路の各構成は一例にすぎず、本発明の一態様がこれに限定され
るものではない。
図３（Ｃ）におけるパルス信号出力回路が図３（Ａ）に示す第１のパルス信号出力回路１
０＿１の場合、入力端子２１にはゲート線クロック信号ＧＣＬＫ１が入力され、入力端子
２２にはゲート線クロック信号ＧＣＬＫ２が入力され、入力端子２３にはゲート線クロッ
ク信号ＧＣＬＫ３が入力され、入力端子２４には、ゲート線スタートパルスＧＳＰ１が入
力され、入力端子２５には、第３のパルス信号出力回路１０＿３の出力信号（ｏｕｔ３と
記す）が入力される。また、出力端子２６から第１のパルス信号出力回路１０＿１の出力
信号（ｏｕｔ１と記す）が第２のパルス信号出力回路１０＿２の入力端子２４に出力され
、出力端子２７から走査信号Ｇｏｕｔ１が出力され、入力端子２８から閾値電圧制御信号
Ｓｖｔｈが入力される。なお、各入力端子に与えられるＨ信号はＶＤＤとし、Ｌ信号はＶ
ＳＳとする。
また、電源線３１には低電源電圧ＶＳＳが与えられ、電源線３２には高電源電圧ＶＤＤが
与えられる。
トランジスタ２０１乃至トランジスタ２１１の導通状態または非導通状態を伴う動作は、
出力端子２６から出力される信号ｏｕｔ１、及び出力端子２７から出力される走査信号Ｇ
ｏｕｔ１に影響する。そこで図１（Ａ）乃至（Ｃ）でも説明したように本実施の形態にお
ける、駆動回路が有するトランジスタは、バックゲートとして機能する第２のゲートを設
け、ゲート線選択期間でトランジスタの閾値電圧のシフトを抑制するための電圧を印加す
る構成とすることで、信号ｏｕｔ１、及び走査信号Ｇｏｕｔ１へのトランジスタ２０１乃
至トランジスタ２１１の電気的特性の劣化に伴う影響を低減することができる。加えて図
１（Ａ）乃至（Ｃ）でも説明したように本実施の形態における、駆動回路が有するトラン
ジスタは、画素電極と同じ導電膜で形成され、バックゲートに印加される閾値電圧のシフ
トを抑制するための電圧による、液晶材料の劣化を低減する構成とすることができる。
次に、図３（Ａ）乃至（Ｃ）に示すシフトレジスタの動作について図４に示すタイミング
チャート図を参照して説明する。なお図４で説明するタイミングチャート図において、ト
ランジスタ２０１乃至トランジスタ２１１は、全てｎチャネル型のトランジスタとする。
図４に示すタイミングチャート中、ＧＣＬＫ１乃至ＧＣＬＫ４はそれぞれゲート線クロッ
ク信号を示し、Ｓｖｔｈは閾値電圧制御信号を示し、ＧＳＰ１はゲート線スタートパルス
を示し、Ｇｏｕｔ１乃至ＧｏｕｔＭは、第１のパルス信号出力回路１０＿１乃至第Ｍのパ
ルス信号出力回路１０＿Ｍの出力端子２７からの出力を示し、ｏｕｔ１乃至ｏｕｔＭは、
第１のパルス信号出力回路１０＿１乃至第Ｍのパルス信号出力回路１０＿Ｍの出力端子２
６からの出力を示す。
なお図４に示すタイミングチャート図において、期間Ｔｓｐ及び期間Ｔｂｐは、図１（Ｃ
）での説明と同様である。また図４で示すタイミングチャート図において、期間Ｔｖは、
期間Ｔｂｐでの閾値電圧制御信号Ｓｖｔｈによる第１の電圧Ｖ１と第２の電圧Ｖ２とを交
互に印加する期間である。また図４で示すタイミングチャート図において、期間Ｔｃは、
ゲート線クロック信号ＧＣＬＫをＬ信号に固定して信号の発振を停止する期間である。
本実施の形態で説明する液晶表示装置の駆動方法では、期間Ｔｓｐにおいて、ゲート線ク
ロック信号ＧＣＬＫ、ゲート線スタートパルスＧＳＰが入力され、ゲート線に走査信号Ｇ
ｏｕｔ１乃至ＧｏｕｔＭを順に出力するとともに、閾値電圧制御信号Ｓｖｔｈによりバッ
クゲートに第１の電圧Ｖ１を印加することができる。また期間Ｔｂｐにおいて、ゲート線
クロック信号ＧＣＬＫをＬ信号に固定して信号の発振を停止するとともに、閾値電圧制御
信号Ｓｖｔｈによりバックゲートに第１の電圧Ｖ１と第２の電圧Ｖ２とを交互に印加する
ことができる。
特に図４に示すタイミングチャート図では、垂直帰線期間である期間Ｔｂｐにおいて、期
間Ｔｃは先に開始し、期間Ｔｖが開始及び終了した後に、期間Ｔｃが終了となる。すなわ
ち、垂直帰線期間では、先にゲート線クロック信号を停止した後に、バックゲートに第１
の電圧Ｖ１と第２の電圧Ｖ２とを交互に印加する期間を設け、該期間が終了した後に、ゲ
ート線クロック信号による信号の発振を再開する構成としている。該構成とすることで、
バックゲートに第１の電圧Ｖ１と第２の電圧Ｖ２とを交互に印加する期間の前に、ゲート
線クロック信号の信号をＬ信号に固定することができるため、出力端子２６から出力され
る信号ｏｕｔ１、及び出力端子２７から出力される走査信号Ｇｏｕｔ１での誤動作を低減
することができる。
上述の液晶表示装置の駆動方法とすることで、ゲート線選択期間でトランジスタの閾値電
圧のシフトを抑制するための電圧を印加する構成とすることができる。加えて、画素電極
と同じ導電膜で形成される、バックゲートに印加される閾値電圧のシフトを抑制するため
の電圧による、液晶材料の劣化を低減する構成とすることができる。
なお、本発明の一態様は、図３（Ｃ）で示したパルス信号出力回路の構成のように全ての
トランジスタにバックゲートを設ける構成に限らない。一例としては図５（Ａ）に示すよ
うに、電源線３２と電源線３１との間のトランジスタにいずれかにバックゲートとして機
能する導電膜を設けたトランジスタとする構成としてもよい。なお図５（Ａ）では、トラ
ンジスタ２０１、トランジスタ２０３、トランジスタ２０５、トランジスタ２０８、トラ
ンジスタ２１０、及びトランジスタ２１１をバックゲートとして機能する導電膜を設けた
トランジスタとする構成について示しているが、他の構成でもよい。
またバックゲートとして機能する導電膜に供給される閾値電圧制御信号Ｓｖｔｈによる閾
値電圧のシフトを抑制するための電圧は、第２の電圧Ｖ２に限らず、異なる値の電圧を印
加する構成としてもよい。該構成の場合、バックゲートとして機能する導電膜に供給する
信号を複数用意し、図５（Ｂ）に示すように入力端子２８Ａ及び入力端子２８Ｂより、第
１の閾値電圧制御信号Ｓｖｔｈ及び第２の閾値電圧制御信号Ｓｖｔｈを入力する構成とす
ればよい。
本実施の形態において述べた液晶表示装置の駆動方法によると、ゲート線選択期間でトラ
ンジスタの閾値電圧のシフトを抑制するための電圧を印加する構成とすることで、駆動回
路が有するトランジスタの電気的特性の劣化に伴う影響を低減することができる。加えて
、本実施の形態において述べた液晶表示装置の駆動方法によると、垂直帰線期間で、画素
電極と同じ導電膜で形成されるバックゲートに印加される閾値電圧のシフトを抑制するた
めの電圧による、液晶材料の劣化を抑制することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態においては、上記実施の形態１で説明した、画素回路が有するトランジスタ
、及び駆動回路が有するトランジスタの構成について説明する。本実施の形態では、特に
バックゲートとして機能する導電膜を設ける前までの、いわゆるボトムゲート型のトラン
ジスタの構成について詳述する。
上記実施の形態で説明した液晶表示装置が有するトランジスタの構成において、トランジ
スタにおけるチャネル形成領域を形成する半導体膜には、非晶質、微結晶、多結晶又は単
結晶である、シリコン又はゲルマニウムなどの半導体膜が用いられていても良いし、シリ
コンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜が用
いられていても良い。シリコンとしては、プラズマＣＶＤ法などの気相成長法若しくはス
パッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの
処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入し
て表層部を剥離した単結晶シリコンなどを用いることができる。
または半導体膜には、酸化物半導体を用いてもよい。酸化物半導体は非晶質シリコンより
電界効果移動度が大きいため、オン電流の大きいトランジスタを得ることができる。また
酸化物半導体膜をチャネル形成領域に有するトランジスタは、非晶質シリコンのトランジ
スタの既存の生産設備を一部変更するだけで製造することができる。そのため、酸化物半
導体膜をチャネル形成領域に有するトランジスタを用いて作製される液晶表示装置は、追
加の設備投資を抑えてトランジスタの製造コストを低減することができる。
以下、酸化物半導体膜にチャネル形成領域を有するトランジスタの一例について、図面を
参照して説明する。
図６（Ａ）乃至図６（Ｃ）に、酸化物半導体膜にチャネル形成領域を有するトランジスタ
５０の上面図及び断面図を示す。図６（Ａ）はトランジスタ５０の上面図であり、図６（
Ｂ）は、図６（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図６（Ｃ）は、図６（Ａ）の一
点鎖線Ｃ−Ｄ間の断面図である。なお、図６（Ａ）では、明瞭化のため、トランジスタ５
０の構成要素の一部（例えば、絶縁膜５３、絶縁膜５６、絶縁膜５７など）を省略してい
る。
図６（Ｂ）及び図６（Ｃ）に示すトランジスタ５０は、基板５１上に、第１のゲートとし
て機能する導電膜５２を有する。また、基板５１及び導電膜５２上に、絶縁膜５３が形成
され、絶縁膜５３を介して、導電膜５２と重なる酸化物半導体膜５４と、ソースまたはド
レインとして機能し、なおかつ酸化物半導体膜５４に接する一対の導電膜５５とを有する
。また、絶縁膜５３、酸化物半導体膜５４、及び一対の導電膜５５上には、絶縁膜５６及
び絶縁膜５７で構成される保護膜５８が形成される。
本実施の形態に示すトランジスタ５０において、酸化物半導体膜５４に接するように、絶
縁膜５６が形成されている。絶縁膜５６は、酸素を透過する酸化絶縁膜であることが望ま
しい。この場合、絶縁膜５６においては、外部から絶縁膜５６に入った酸素が全て絶縁膜
５６の外部に移動せず、絶縁膜５６にとどまる酸素が存在していても良い。また、絶縁膜
５６に酸素が入ると共に、絶縁膜５６に含まれる酸素が絶縁膜５６の外部へ移動すること
で、絶縁膜５６において酸素の移動が生じても良い。
絶縁膜５６として酸素を透過する酸化絶縁膜を用いることで、絶縁膜５６上に設けられる
、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜から放出される酸素を
、絶縁膜５６を介して酸化物半導体膜５４に移動させることができる。
絶縁膜５６としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ
以下、好ましくは１０ｎｍ以上３０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用い
ることができる。
絶縁膜５６に接するように絶縁膜５７が形成されている。絶縁膜５７は化学量論的組成を
満たす酸素よりも多くの酸素を含む酸化絶縁膜であることが望ましい。この場合、絶縁膜
５７としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎ
ｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜は、加熱により酸素の一
部が脱離する酸化絶縁膜である。このため、加熱により酸素の一部が脱離する酸化絶縁膜
を絶縁膜５７として、酸素を透過する絶縁膜５６上に設けることで、酸化物半導体膜５４
に酸素を移動させ、酸化物半導体膜５４に含まれる酸素欠損を補填することが可能である
。または、加熱しながら酸素を透過する絶縁膜５６上に絶縁膜５７を形成することで、酸
化物半導体膜５４に酸素を移動させ、酸化物半導体膜５４に含まれる酸素欠損を補填する
ことが可能である。または、酸素を透過する絶縁膜５６上に絶縁膜５７を形成した後、加
熱処理することより、酸素を酸化物半導体膜５４に移動させ、酸化物半導体膜５４に含ま
れる酸素欠損を補填することが可能である。この結果、酸化物半導体膜に含まれる酸素欠
損量を低減することができる。
酸化物半導体膜５４のバックチャネル（酸化物半導体膜５４において、導電膜５２と対向
する面と反対側の面）に、酸素を透過する酸化絶縁膜を介して、化学量論的組成を満たす
酸素よりも多くの酸素を含む酸化絶縁膜を設けることで、酸化物半導体膜５４のバックチ
ャネル側に酸素を移動させることが可能であり、当該領域の酸素欠損を低減することがで
きる。
なお、絶縁膜５７の形成工程において、酸化物半導体膜５４にダメージが入らない場合は
、絶縁膜５６を設けず、加熱により酸素の一部が脱離する酸化絶縁膜である絶縁膜５７の
みを保護膜として設けてもよい。
なお、酸化物半導体膜を有するトランジスタはｎチャネル型トランジスタであるため、本
明細書において、ゲート電圧が０Ｖの場合、ドレイン電流が流れていないとみなすことが
できるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。また、ゲ
ート電圧が０Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタを
、ノーマリーオン特性を有するトランジスタと定義する。
以下に、トランジスタ５０の他の構成の詳細について説明する。
基板５１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐
熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファ
イア基板等を、基板５１として用いてもよい。また、シリコンや炭化シリコンなどの単結
晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ
基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、
基板５１として用いてもよい。
また、基板５１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ５０を形
成してもよい。または、基板５１とトランジスタ５０の間に剥離層を設けてもよい。剥離
層は、その上に半導体装置を一部あるいは全部完成させた後、基板５１より分離し、他の
基板に転載するのに用いることができる。その際、トランジスタ５０は耐熱性の劣る基板
や可撓性の基板にも転載できる。
なお、基板５１及び導電膜５２の間に下地絶縁膜を設けてもよい。下地絶縁膜としては、
酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸
化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。
なお、下地絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリ
ウム、酸化アルミニウム等を用いることで、基板５１から不純物、代表的にはアルカリ金
属、水、水素等の酸化物半導体膜５４への拡散を抑制することができる。なお、本明細書
中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い
膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜
を指す。
導電膜５２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステ
ンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元
素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウム
のいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜５２は、
単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム
膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タ
ンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と
、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構
造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、ク
ロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、
もしくは窒化膜を用いてもよい。
また、導電膜５２は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したイ
ンジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透
光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、導電膜５２と絶縁膜５３との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−
Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体
膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等
）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を
有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトラ
ンジスタの閾値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッ
チング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、
少なくとも酸化物半導体膜５４より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ
−Ｚｎ系酸窒化物半導体膜を用いる。
絶縁膜５３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコ
ン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物、
窒化シリコンなどを用いればよく、積層または単層で設ける。また、絶縁膜５３として、
加熱により酸素が脱離する酸化絶縁物を用いてもよい。絶縁膜５３に加熱により酸素が脱
離する膜を用いることで、酸化物半導体膜５４及び絶縁膜５３の界面における界面準位を
低減することが可能であり、電気的特性の劣化の少ないトランジスタを得ることができる
。また、絶縁膜５３に、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いるこ
とで、酸化物半導体膜５４からの酸素の外部への拡散と、外部から酸化物半導体膜５４へ
の水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する
絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガ
リウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウ
ム等がある。また、絶縁膜５３に、水素、水等のブロッキング効果を有する絶縁膜を用い
ることで、外部から酸化物半導体膜５４への水素、水等の侵入を防ぐことができる。水素
、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、窒化酸化シリコン等
がある。
また、絶縁膜５３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハ
フニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート
（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を
用いることでトランジスタのゲートリークを低減できる。
絶縁膜５３の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎ
ｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物半導体膜５４は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むこと
が好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を
用いたトランジスタの電気的特性のばらつきを減らすため、それらと共に、スタビライザ
ーの一または複数を有することが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アル
ミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐ
ｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（
Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウ
ム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある
。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系金属
酸化物、Ｓｎ−Ｚｎ系金属酸化物、Ａｌ−Ｚｎ系金属酸化物、Ｚｎ−Ｍｇ系金属酸化物、
Ｓｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｇａ系金属酸化物、Ｉｎ−Ｗ
系金属酸化物、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−
Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ａ
ｌ−Ｇａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｚｎ系金属
酸化物、Ｉｎ−Ｌａ−Ｚｎ系金属酸化物、Ｉｎ−Ｃｅ−Ｚｎ系金属酸化物、Ｉｎ−Ｐｒ−
Ｚｎ系金属酸化物、Ｉｎ−Ｎｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ系金属酸化物、Ｉ
ｎ−Ｅｕ−Ｚｎ系金属酸化物、Ｉｎ−Ｇｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｂ−Ｚｎ系金属
酸化物、Ｉｎ−Ｄｙ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｏ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｒ−
Ｚｎ系金属酸化物、Ｉｎ−Ｔｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｙｂ−Ｚｎ系金属酸化物、Ｉ
ｎ−Ｌｕ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｇａ
−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系
金属酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系金属酸化
物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物とは、ＩｎとＧａとＺｎを主成分
として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、Ｉｎ
とＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚ
ｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２
（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物やその組成の
近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／
３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あ
るいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−
Ｓｎ−Ｚｎ系金属酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする電気的特性（電界効果移動度、閾値電圧等）に応
じて適切な組成のものを用いればよい。また、必要とする電気的特性を得るために、キャ
リア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適
切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物では比較的容易に高い移動度が得られる。しかし
ながら、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物でも、バルク内欠陥密度を低くすることにより移
動度を上げることができる。
また、酸化物半導体膜５４に形成することが可能な金属酸化物は、エネルギーギャップが
２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように
、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低
減することができる。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化
物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う
。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡ
ＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有して
いることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
また、酸化物半導体膜５４は、複数の酸化物半導体膜が積層された構造でもよい。例えば
、酸化物半導体膜５４を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、
第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよ
い。
また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組成
を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１
：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２として
もよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、
第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。なお、
各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変
動を含む。
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、第１のゲートとして機能
する導電膜に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａ
とするとよい。また第１のゲートとして機能する導電膜から遠い側（バックチャネル側）
の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
また、酸化物半導体膜５４を３層構造とし、第１の酸化物半導体膜乃至第３の酸化物半導
体膜の構成元素を同一とし、且つそれぞれの組成を異ならせてもよい。例えば、第１の酸
化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の
原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第３の酸化物半導体膜の原子数比をＩｎ
：Ｇａ：Ｚｎ＝１：１：１としてもよい。
Ｇａ及びＺｎよりＩｎの原子数比が小さい酸化物半導体膜、代表的には原子数比がＩｎ：
Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜は、Ｇａ及びＺｎよりＩｎの原子数
比が大きい酸化物半導体膜、代表的には第２の酸化物半導体膜、並びにＧａ、Ｚｎ、及び
Ｉｎの原子数比が同じ酸化物半導体膜、代表的には第３の酸化物半導体膜と比較して、酸
素欠損が生じにくいため、キャリア密度が増加することを抑制することができる。また、
原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜が非晶質構造であ
ると、第２の酸化物半導体膜がＣＡＡＣ−ＯＳ膜となりやすい。
また、第１の酸化物半導体膜乃至第３の酸化物半導体膜の構成元素は同一であるため、第
１の酸化物半導体膜は、第２の酸化物半導体膜との界面におけるトラップ準位が少ない。
このため、酸化物半導体膜５４を上記構造とすることで、トランジスタの経時変化や光Ｂ
Ｔストレス試験による閾値電圧の変動量を低減することができる。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率
を多くすることにより、より多くのｓ軌道が重なるため、Ｉｎ＞Ｇａの組成となる酸化物
はＩｎ≦Ｇａの組成となる酸化物と比較して高いキャリア移動度を備える。また、Ｇａは
Ｉｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇ
ａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える
。
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦
Ｇａの組成となる酸化物半導体を適用することで、トランジスタの電界効果移動度及び信
頼性をさらに高めることが可能となる。
また、第１の酸化物半導体膜乃至第３の酸化物半導体膜に、結晶性の異なる酸化物半導体
を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物
半導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化
物半導体膜乃至第３の酸化物半導体膜のいずれか一に非晶質酸化物半導体を適用すると、
酸化物半導体膜５４の内部応力や外部からの応力を緩和し、トランジスタの電気的特性の
ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
酸化物半導体膜５４の厚さは、１ｎｍ以上１００ｎｍ以下、更に好ましくは１ｎｍ以上５
０ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎ
ｍ以下とすることが好ましい。
酸化物半導体膜５４において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られるアルカリ金属またはアル
カリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１
０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。アルカリ金属及びアルカリ土類金
属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電
流の上昇の原因となるためである。
酸化物半導体膜５４において、二次イオン質量分析法により得られる水素濃度を、５×１
０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より
好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏ
ｍｓ／ｃｍ３以下とすることが好ましい。
酸化物半導体膜５４に含まれる水素は、金属原子と結合する酸素と反応して水となると共
に、酸素が脱離した格子（あるいは酸素が脱理した部分）には欠損が形成されてしまう。
また、水素の一部が酸素と結合することで、キャリアである電子が生じてしまう。これら
のため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことによ
り、酸化物半導体膜の水素濃度を低減することが可能である。このため、水素をできるだ
け除去し、高純度化された酸化物半導体膜をチャネル領域とすることにより、閾値電圧の
マイナスシフトを低減することができ、またトランジスタのソース及びドレインにおける
リーク電流を、代表的には、オフ電流を低減することが可能であり、トランジスタの電気
的特性を向上させることができる。
酸化物半導体膜５４には、５×１０１８ａｔｏｍｓ／ｃｍ３以下の窒素が含まれてもよい
。
一対の導電膜５５は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、
イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる
単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例え
ば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する
二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミ
ニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン
膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチ
タン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と
、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層
し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。
なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
なお、図６に示すトランジスタ５０は、例えば平面的に見てゲートとして機能する導電膜
５２が、酸化物半導体膜５４を完全に包含するようなレイアウトを有していても良い。こ
のようなレイアウトにすると、基板５１からの光照射に対し、導電膜５２により完全遮光
を実現できる。よって、トランジスタ５０の閾値電圧がシフトするなどの特性の劣化が引
き起こされるのを防ぐことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本発明の一態様に係る液晶表示装置のブロック図、外観、及び外観に対応した断面の模式
図について、図７を用いて説明する。
図７（Ａ）は、基板３０１上に画素回路３０２と、駆動回路を構成するデータ線駆動回路
３０３及びゲート線駆動回路３０４と、駆動回路及び画素回路の動作に必要な信号及び電
源電圧等を供給する信号生成回路３００Ａ、及び電源回路３００Ｂと、を有する液晶表示
装置のブロック図である。
信号生成回路３００Ａは、一例としてはデータ線駆動回路３０３に、データ線画像信号ｄ
ａｔａ、閾値電圧制御信号Ｓｖｔｈ、データ線スタートパルスＳＳＰ、及びデータ線クロ
ック信号ＳＣＬＫを出力する。また、信号生成回路３００Ａは、一例としてはゲート線駆
動回路３０４に、閾値電圧制御信号Ｓｖｔｈ、ゲート線スタートパルスＧＳＰ、及びゲー
ト線クロック信号ＧＣＬＫを出力する。
電源回路３００Ｂは、一例としては画素回路３０２、データ線駆動回路３０３、及びゲー
ト線駆動回路３０４に高電源電圧ＶＤＤ、低電源電圧ＶＳＳ、コモン電圧Ｖｃｏｍを出力
する。
次いで、図７（Ｂ）は、基板３０１と基板３１７とを封止材３０５によって接着させた液
晶表示装置の上面図である。また、図７（Ｃ）は、図７（Ｂ）の破線Ｅ−Ｆにおける断面
図に相当する。なお、図７では、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードの液晶
表示装置を例示している。
基板３０１上に設けられた画素回路３０２と、データ線駆動回路３０３と、一対のゲート
線駆動回路３０４とを囲むように、封止材３０５が設けられている。また、画素回路３０
２、データ線駆動回路３０３、ゲート線駆動回路３０４の上に基板３１７が設けられてい
る。よって、画素回路３０２と、データ線駆動回路３０３と、ゲート線駆動回路３０４と
は、基板３０１と封止材３０５と基板３１７とによって封止されている。
また、基板３０１上に設けられた画素回路３０２、ゲート線駆動回路３０４は、トランジ
スタを複数有している。図７（Ｃ）では、画素回路３０２に含まれるトランジスタ３１１
と、ゲート線駆動回路３０４に含まれるトランジスタ３１２とを例示している。
画素回路３０２及びゲート線駆動回路３０４において、トランジスタ３１１及びトランジ
スタ３１２上には、樹脂を用いた絶縁膜３１３が設けられている。そして、絶縁膜３１３
上には、液晶素子３２１の第１電極３１４と、導電膜３１５とが設けられている。導電膜
３１５は、トランジスタ３１２のバックゲートとして機能する第２のゲートである。
また、絶縁膜３１３、第１電極３１４、及び導電膜３１５上には、絶縁膜３１６が設けら
れている。絶縁膜３１６は、液晶層３２０が有する液晶材料の配向膜として機能する。
また、基板３１７上には、液晶素子３２１の第２電極３１８が設けられている。第２電極
３１８上には、絶縁膜３１９が設けられている。絶縁膜３１９は、液晶層３２０が有する
液晶材料の配向膜として機能する。
第２電極３１８及び絶縁膜３１６と、基板３１７との間には、液晶層３２０が設けられて
いる。液晶素子３２１は、第１電極３１４、第２電極３１８、及び液晶層３２０を有する
。
液晶素子３２１では、第１電極３１４と第２電極３１８の間に与えられる電圧の値に従っ
て、液晶層３２０に含まれる液晶分子の配向が変化し、透過率が変化する。よって、液晶
素子３２１は、第１電極３１４に与えられる画像信号の電圧によって、その透過率が制御
されることで、階調を表示することができる。また第１電極３１４と第２電極と３１８と
の間には、電極間距離を保持するためのスペーサ３２２が設けられる。スペーサ３２２の
形状は、球状を一例として示したが、角柱状または円柱状であってもよい。
なお、本発明の一態様に係る液晶表示装置では、カラーフィルタを用いることでカラーの
画像を表示しても良いし、異なる色相の光を発する複数の光源を順次点灯させることで、
カラーの画像を表示しても良い。
また、画像信号や、閾値電圧制御信号Ｓｖｔｈ、各種制御信号及び電源電圧は、ＦＰＣ３
０６を介して、データ線駆動回路３０３、ゲート線駆動回路３０４または画素回路３０２
に与えられる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態においては、実施の形態３で説明した液晶素子の表示モードについて説明す
る。なお実施の形態３では、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードの断面とな
る液晶素子の一例を示したが、他の表示モードとすることもできる。以下では、各表示モ
ードにおける液晶を動作させる電極及び基板について模式図を示して説明を行う。
図８（Ａ）は、ＴＮモードの断面となる液晶素子の模式図を示す。
互いに対向するように配置された第１の基板５８０１及び第２の基板５８０２に、液晶層
５８００が挟持されている。第１の基板５８０１には、第１の電極５８０５が形成されて
いる。第２の基板５８０２には、第２の電極５８０６が形成されている。
図８（Ｂ）は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの断面の模式図を
示す。ＶＡモードは、無電界の時に液晶分子が基板に垂直となるように配向されているモ
ードである。
互いに対向するように配置された第１の基板５８１１及び第２の基板５８１２に、液晶層
５８１０が挟持されている。第１の基板５８１１には、第１の電極５８１５が形成されて
いる。第２の基板５８１２には、第２の電極５８１６が形成されている。
図８（Ｃ）は、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モードの断面の模式図を示す。ＭＶＡモードは、突起物を設けることで、液晶分子
の配向制御が複数方向となるようにして視野角依存性を補償する方法である。
互いに対向するように配置された第１の基板５８２１及び第２の基板５８２２に、液晶層
５８２０が挟持されている。第１の基板５８２１には、第１の電極５８２５が形成されて
いる。第２の基板５８２２には、第２の電極５８２６が形成されている。第１の電極５８
２５上には、配向制御用に第１の突起物５８２７が形成されている。第２の電極５８２６
上には、配向制御用に第２の突起物５８２８が形成されている。
図８（Ｄ）は、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードの断面の模式図
を示す。ＩＰＳモードは、液晶分子を基板に対して常に平面内で回転させるモードであり
、画面を見る角度による液晶層の屈折率の違いが小さいため、視野角依存が少ない。ＩＰ
Ｓモードは、電極を一方の基板側のみに設けた横電界方式をとる。
互いに対向するように配置された第１の基板５８５１及び第２の基板５８５２に、液晶層
５８５０が挟持されている。第２の基板５８５２には、第１の電極５８５５及び第２の電
極５８５６が形成されている。
また、ＩＰＳモードの電極構造では、配向膜を用いないブルー相を示す液晶を用いてもよ
い。
図８（Ｅ）は、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードの断面
の模式図を示す。ＦＦＳモードは、液晶分子を基板に対して常に平面内で回転させるモー
ドであり、画面を見る角度による液晶層の屈折率の違いが小さいため、視野角依存が少な
い。ＦＦＳモードは、電極を一方の基板側のみに設けた横電界方式をとる。
互いに対向するように配置された第１の基板５８６１及び第２の基板５８６２に、液晶層
５８６０が挟持されている。第２の基板５８６２には、第２の電極５８６６が形成されて
いる。第２の電極５８６６には、絶縁膜５８６７が形成されている。絶縁膜５８６７上に
は、第１の電極５８６５が形成されている。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器の
例について説明する。
図９（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２、等を有することができ
る。図９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータ
を読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有す
る機能、等を有することができる。なお、図９（Ａ）に示す携帯型遊技機が有する機能は
これに限定されず、様々な機能を有することができる。
図９（Ｂ）はデジタルカメラであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６、受像部９６７７、
等を有することができる。図９（Ｂ）に示すテレビ受像機能付きデジタルカメラは、静止
画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能
、アンテナから様々な情報を取得する機能、撮影した画像、又はアンテナから取得した情
報を保存する機能、撮影した画像、又はアンテナから取得した情報を表示部に表示する機
能、等を有することができる。なお、図９（Ｂ）に示すテレビ受像機能付きデジタルカメ
ラが有する機能はこれに限定されず、様々な機能を有することができる。
図９（Ｃ）はテレビ受像器であり、筐体９６３０、表示部９６３１、スピーカ９６３３、
操作キー９６３５、接続端子９６３６、等を有することができる。図９（Ｃ）に示すテレ
ビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示
に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有するこ
とができる。なお、図９（Ｃ）に示すテレビ受像機が有する機能はこれに限定されず、様
々な機能を有することができる。
図１０（Ａ）はコンピュータであり、筐体９６３０、表示部９６３１、スピーカ９６３３
、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６８１、外部接続ポ
ート９６８０等を有することができる。図１０（Ａ）に示すコンピュータは、様々な情報
（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機
能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデ
ータの送信又は受信を行う機能、等を有することができる。なお、図１０（Ａ）に示すコ
ンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
次に、図１０（Ｂ）は携帯電話であり、筐体９６３０、表示部９６３１、スピーカ９６３
３、操作キー９６３５、マイクロフォン９６３８、外部接続ポート９６８０等を有するこ
とができる。図１０（Ｂ）に示した携帯電話は、様々な情報（静止画、動画、テキスト画
像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示
部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって
処理を制御する機能、等を有することができる。なお、図１０（Ｂ）に示した携帯電話が
有する機能はこれに限定されず、様々な機能を有することができる。
次に、図１０（Ｃ）は電子ペーパー（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表
示部９６３１、操作キー９６３５等を有することができる。図１０（Ｃ）に示した電子ペ
ーパーは、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー
、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有すること
ができる。なお、図１０（Ｃ）に示した電子ペーパーが有する機能はこれに限定されず、
様々な機能を有することができる。
本実施の形態において述べた電子機器は、上記実施の形態で説明した液晶表示装置の駆動
方法で動作させることで、画素電極と同じ導電膜で形成されるバックゲートに印加される
閾値電圧のシフトを抑制するための電圧による、液晶材料の劣化を抑制される構成とする
ことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
ＧＣＬＫ ゲート線クロック信号
ＳＣＬＫ データ線クロック信号
ＧＣＬＫ１ ゲート線クロック信号
ＧＣＬＫ２ ゲート線クロック信号
ＧＣＬＫ３ ゲート線クロック信号
ＧＣＬＫ４ ゲート線クロック信号
Ｇｏｕｔ１ 走査信号
ＧｏｕｔＭ 走査信号
ＧＳＰ ゲート線スタートパルス
ＳＳＰ データ線スタートパルス
ＧＳＰ１ ゲート線スタートパルス
１１ 信号線
１２ 信号線
１３ 信号線
１４ 信号線
１５ 信号線
１６ 信号線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
２８ 入力端子
２８Ａ 入力端子
２８Ｂ 入力端子
３１ 電源線
３２ 電源線
５０ トランジスタ
５１ 基板
５２ 導電膜
５３ 絶縁膜
５４ 酸化物半導体膜
５５ 導電膜
５６ 絶縁膜
５７ 絶縁膜
５８ 保護膜
１０１ 画素回路
１０２ 駆動回路
１０３ 基板
１０４ トランジスタ
１０５ トランジスタ
１０６ 基板
１０７ 液晶層
１０８ 導電膜
１０９ 絶縁膜
１１０ 半導体膜
１１１ 導電膜
１１２ 絶縁膜
１１３ 導電膜
１１４ 導電膜
１１５ 導電膜
１１６ 絶縁膜
１１７ 絶縁膜
１２１ 画素
１２２ 容量素子
１２３ 液晶素子
１２４ ゲート線
２０１ トランジスタ
２０２ トランジスタ
２０３ トランジスタ
２０４ トランジスタ
２０５ トランジスタ
２０６ トランジスタ
２０７ トランジスタ
２０８ トランジスタ
２０９ トランジスタ
２１０ トランジスタ
２１１ トランジスタ
３００Ａ 信号生成回路
３００Ｂ 電源回路
３０１ 基板
３０２ 画素回路
３０３ データ線駆動回路
３０４ ゲート線駆動回路
３０５ 封止材
３０６ ＦＰＣ
３１１ トランジスタ
３１２ トランジスタ
３１３ 絶縁膜
３１４ 電極
３１５ 導電膜
３１６ 絶縁膜
３１７ 基板
３１８ 電極
３１９ 絶縁膜
３２０ 液晶層
３２１ 液晶素子
３２２ スペーサ
５８００ 液晶層
５８０１ 基板
５８０２ 基板
５８０５ 電極
５８０６ 電極
５８１０ 液晶層
５８１１ 基板
５８１２ 基板
５８１５ 電極
５８１６ 電極
５８２０ 液晶層
５８２１ 基板
５８２２ 基板
５８２５ 電極
５８２６ 電極
５８２７ 突起物
５８２８ 突起物
５８５０ 液晶層
５８５１ 基板
５８５２ 基板
５８５５ 電極
５８５６ 電極
５８６０ 液晶層
５８６１ 基板
５８６２ 基板
５８６５ 電極
５８６６ 電極
５８６７ 絶縁膜
９６３０ 筐体
９６３１ 表示部
９６３３ スピーカ
９６３５ 操作キー
９６３６ 接続端子
９６３８ マイクロフォン
９６７２ 記録媒体読込部
９６７６ シャッターボタン
９６７７ 受像部
９６８０ 外部接続ポート
９６８１ ポインティングデバイス

Claims (1)

  1. 液晶層に電界を印加するための画素電極を有する画素回路と、
    第１のゲートと、前記画素電極と同じ層に設けられた第２のゲートと、が半導体膜を挟んで対向するように設けられたトランジスタを有し、且つ前記トランジスタが前記液晶層と重畳して設けられた駆動回路と、を備え、
    前記第１のゲートには、前記トランジスタの導通状態または非導通状態を制御するための信号が入力され、
    前記第２のゲートには、ゲート線選択期間において第１の電圧を印加する信号が入力され、垂直帰線期間において前記第１の電圧及び第２の電圧を交互に印加する信号が入力される液晶表示装置の駆動方法。
JP2019222726A 2012-07-27 2019-12-10 半導体装置、及び液晶表示装置 Withdrawn JP2020042308A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012167281 2012-07-27
JP2012167281 2012-07-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018001019A Division JP2018087992A (ja) 2012-07-27 2018-01-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2020042308A true JP2020042308A (ja) 2020-03-19

Family

ID=49994421

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2013152331A Withdrawn JP2014041344A (ja) 2012-07-27 2013-07-23 液晶表示装置の駆動方法
JP2017085353A Withdrawn JP2017134427A (ja) 2012-07-27 2017-04-24 半導体装置
JP2018001019A Withdrawn JP2018087992A (ja) 2012-07-27 2018-01-09 半導体装置
JP2019222726A Withdrawn JP2020042308A (ja) 2012-07-27 2019-12-10 半導体装置、及び液晶表示装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2013152331A Withdrawn JP2014041344A (ja) 2012-07-27 2013-07-23 液晶表示装置の駆動方法
JP2017085353A Withdrawn JP2017134427A (ja) 2012-07-27 2017-04-24 半導体装置
JP2018001019A Withdrawn JP2018087992A (ja) 2012-07-27 2018-01-09 半導体装置

Country Status (3)

Country Link
US (1) US9299296B2 (ja)
JP (4) JP2014041344A (ja)
KR (1) KR102094555B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016190186A1 (ja) * 2015-05-25 2016-12-01 シャープ株式会社 シフトレジスタ回路
KR102457156B1 (ko) * 2015-09-09 2022-10-24 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
US10297331B2 (en) * 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN105405426B (zh) * 2016-01-04 2018-05-08 京东方科技集团股份有限公司 显示屏、显示装置及显示控制方法
CN105679248B (zh) * 2016-01-04 2017-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR102426403B1 (ko) * 2016-01-19 2022-07-29 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
CN109478415A (zh) * 2016-07-20 2019-03-15 三菱电机株式会社 移位寄存器电路及显示面板
US11189658B2 (en) 2017-11-22 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
WO2019111104A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、記憶装置、及び表示装置
KR20200144632A (ko) * 2019-06-18 2020-12-30 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20210013481A (ko) 2019-07-26 2021-02-04 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN115909978A (zh) * 2021-09-30 2023-04-04 乐金显示有限公司 栅极驱动电路以及包括栅极驱动电路的显示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128901A (en) 1977-08-17 1978-12-05 Owens-Illinois, Inc. Ground-reference power supply for gas discharge display/memory panel driving and addressing circuitry
JP2999271B2 (ja) 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
JPH07161926A (ja) * 1993-12-02 1995-06-23 Mitsubishi Electric Corp アナログ信号切替え回路
JPH08106358A (ja) 1994-08-10 1996-04-23 Fujitsu Ltd タブレット機能付き液晶表示装置、アクティブマトリクス型液晶表示装置及びタブレット機能付き液晶表示装置の駆動方法
JP3234131B2 (ja) 1995-06-23 2001-12-04 株式会社東芝 液晶表示装置
US6118417A (en) 1995-11-07 2000-09-12 Micron Technology, Inc. Field emission display with binary address line supplying emission current
JP3498570B2 (ja) * 1998-04-15 2004-02-16 セイコーエプソン株式会社 電気光学装置の駆動回路及び駆動方法並びに電子機器
JP4371511B2 (ja) 1999-12-17 2009-11-25 三菱電機株式会社 デジタル同期回路
JP2001282163A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 表示装置
JP2006178356A (ja) * 2004-12-24 2006-07-06 Nec Electronics Corp 表示装置の駆動回路
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010182760A (ja) * 2009-02-04 2010-08-19 Sharp Corp 薄膜トランジスタ、その製造方法、半導体装置および表示装置
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2457256B1 (en) 2009-07-18 2020-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR20120071398A (ko) * 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102484139B (zh) 2009-10-08 2016-07-06 株式会社半导体能源研究所 氧化物半导体层及半导体装置
JP2011085680A (ja) * 2009-10-14 2011-04-28 Epson Imaging Devices Corp 液晶表示装置、走査線駆動回路および電子機器
KR20120106766A (ko) * 2009-11-20 2012-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011089832A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device and liquid crystal display device
WO2011099359A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method
CN102782746B (zh) 2010-03-08 2015-06-17 株式会社半导体能源研究所 显示装置
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
WO2012026343A1 (en) 2010-08-24 2012-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2017134427A (ja) 2017-08-03
KR20140014009A (ko) 2014-02-05
JP2018087992A (ja) 2018-06-07
JP2014041344A (ja) 2014-03-06
KR102094555B1 (ko) 2020-03-27
US9299296B2 (en) 2016-03-29
US20140028659A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
JP2020042308A (ja) 半導体装置、及び液晶表示装置
JP7395783B2 (ja) 液晶表示装置
JP7353446B2 (ja) 半導体装置
JP7118111B2 (ja) 表示装置
JP7460309B2 (ja) 半導体装置
JP7364721B2 (ja) 半導体装置
JP6803682B2 (ja) 半導体装置の作製方法
JP6608633B2 (ja) 半導体装置
JP2021106274A (ja) 表示装置
JP7293282B2 (ja) 半導体装置
JP2022009807A (ja) 半導体装置
JP2013236069A (ja) 表示装置及び該表示装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200107

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200930