JP2020035951A - 窒化物半導体発光素子とその製造方法 - Google Patents
窒化物半導体発光素子とその製造方法 Download PDFInfo
- Publication number
- JP2020035951A JP2020035951A JP2018162959A JP2018162959A JP2020035951A JP 2020035951 A JP2020035951 A JP 2020035951A JP 2018162959 A JP2018162959 A JP 2018162959A JP 2018162959 A JP2018162959 A JP 2018162959A JP 2020035951 A JP2020035951 A JP 2020035951A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- semiconductor layer
- growing
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 235
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 227
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 101
- 239000012535 impurity Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 57
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 46
- 229910021529 ammonia Inorganic materials 0.000 description 23
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 17
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 15
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 15
- 239000011777 magnesium Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- KSOCVFUBQIXVDC-FMQUCBEESA-N p-azophenyltrimethylammonium Chemical compound C1=CC([N+](C)(C)C)=CC=C1\N=N\C1=CC=C([N+](C)(C)C)C=C1 KSOCVFUBQIXVDC-FMQUCBEESA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- KLSJWNVTNUYHDU-UHFFFAOYSA-N Amitrole Chemical compound NC1=NC=NN1 KLSJWNVTNUYHDU-UHFFFAOYSA-N 0.000 description 2
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910017435 S2 In Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000012899 standard injection Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
Abstract
【課題】順方向電圧Ｖｆが低くかつ発光効率の高い窒化物半導体発光素子とその製造方法を提供する。【解決手段】ｎ側半導体層成長工程と活性層成長工程とｐ側半導体層成長工程とを含み、活性層成長工程は、井戸層５ｗを成長させる前に第１障壁層５ｂ１を成長させる第１障壁層成長工程を含み、第１障壁層成長工程は、Ｉｎを含む第１の窒化物半導体層をｎ型不純物濃度が第１の濃度になるように第１の厚さに成長させる第１段階と、Ｉｎを含む第２の窒化物半導体層をｎ型不純物濃度が第１の濃度より高い第２の濃度になるように第１の厚さより厚い第２の厚さに成長させる第２段階と、Ｉｎを含む第３の窒化物半導体層をｎ型不純物濃度が第２の濃度より低い第３の濃度になるように第２の厚さより薄い第３の厚さに成長させる第３段階と、第４の窒化物半導体層を不純物原料ガスを少なく又は停止した成長条件で第４の厚さに成長させる第４段階と、を順に含む。【選択図】図１
Description
本発明は、窒化物半導体発光素子とその製造方法に関する。
量子井戸活性層を有する窒化物半導体発光素子において、活性層の障壁層、特に、ｎ型層側の障壁層にｎ型不純物をドープすることにより順方向電圧Ｖｆを下げることができることが開示されている（例えば、特許文献１の段落０００９〜００１２）。また、特許文献１によれば、障壁層にｎ型不純物をドープすると発光効率が低下するという問題があるとされている。
特許文献１にも開示されているように、障壁層にｎ型不純物をドープすると順方向電圧Ｖｆを低くすることができるが発光効率が低下するという課題がある。
そこで、本発明は、順方向電圧Ｖｆが低くかつ発光効率の高い窒化物半導体発光素子とその製造方法を提供することを目的とする。
以上の目的を達成するために、本発明に係る窒化物半導体発光素子の製造方法は、
基板上にｎ側窒化物半導体層を成長させるｎ側窒化物半導体層成長工程と、
前記ｎ側窒化物半導体層上に活性層を成長させる活性層成長工程と、
前記活性層の上にｐ側窒化物半導体層を成長させるｐ側窒化物半導体層成長工程と、
を含み、
前記活性層成長工程は、
最も前記ｎ側窒化物半導体層側に位置する井戸層を成長させる前に、
前記井戸層と前記ｎ側窒化物半導体層の間に第１障壁層を成長させる第１障壁層成長工程を含み、
該第１障壁層成長工程は、
Ｉｎを含む第１の窒化物半導体層を、ｎ型不純物濃度が第１の濃度になるように設定された成長条件で第１の厚さに成長させる第１段階と、
Ｉｎを含む第２の窒化物半導体層を、ｎ型不純物濃度が第１の濃度より高い第２の濃度になるように設定された成長条件で第１の厚さより厚い第２の厚さに成長させる第２段階と、
Ｉｎを含む第３の窒化物半導体層を、ｎ型不純物濃度が第２の濃度より低い第３の濃度になるように設定された成長条件で第２の厚さより薄い第３の厚さに成長させる第３段階と、
第４の窒化物半導体層を、不純物原料ガスを停止した成長条件で第４の厚さに成長させる第４段階と、
を順に含む。
基板上にｎ側窒化物半導体層を成長させるｎ側窒化物半導体層成長工程と、
前記ｎ側窒化物半導体層上に活性層を成長させる活性層成長工程と、
前記活性層の上にｐ側窒化物半導体層を成長させるｐ側窒化物半導体層成長工程と、
を含み、
前記活性層成長工程は、
最も前記ｎ側窒化物半導体層側に位置する井戸層を成長させる前に、
前記井戸層と前記ｎ側窒化物半導体層の間に第１障壁層を成長させる第１障壁層成長工程を含み、
該第１障壁層成長工程は、
Ｉｎを含む第１の窒化物半導体層を、ｎ型不純物濃度が第１の濃度になるように設定された成長条件で第１の厚さに成長させる第１段階と、
Ｉｎを含む第２の窒化物半導体層を、ｎ型不純物濃度が第１の濃度より高い第２の濃度になるように設定された成長条件で第１の厚さより厚い第２の厚さに成長させる第２段階と、
Ｉｎを含む第３の窒化物半導体層を、ｎ型不純物濃度が第２の濃度より低い第３の濃度になるように設定された成長条件で第２の厚さより薄い第３の厚さに成長させる第３段階と、
第４の窒化物半導体層を、不純物原料ガスを停止した成長条件で第４の厚さに成長させる第４段階と、
を順に含む。
本発明に係る窒化物半導体発光素子は、ｎ側窒化物半導体層と、ｐ側窒化物半導体層と、ｎ側窒化物半導体層とｐ側窒化物半導体層の間に設けられた活性層と、を含む窒化物半導体発光素子であって、
前記活性層は、少なくとも最も前記ｎ側窒化物半導体層側に設けられた井戸層と、該井戸層と前記ｎ側窒化物半導体層の間に設けられた第１障壁層とを含み、
該第１障壁層は、前記ｎ側窒化物半導体層側から順に、ＳｉがドープされたＩｎＧａＮ障壁層とアンドープのＧａＮ障壁層を含み、前記ＩｎＧａＮ障壁層のＳｉのドープ量は、前記ｎ側窒化物半導体層側及び井戸層側に比較して中央部が高くなっていることを特徴とする。
前記活性層は、少なくとも最も前記ｎ側窒化物半導体層側に設けられた井戸層と、該井戸層と前記ｎ側窒化物半導体層の間に設けられた第１障壁層とを含み、
該第１障壁層は、前記ｎ側窒化物半導体層側から順に、ＳｉがドープされたＩｎＧａＮ障壁層とアンドープのＧａＮ障壁層を含み、前記ＩｎＧａＮ障壁層のＳｉのドープ量は、前記ｎ側窒化物半導体層側及び井戸層側に比較して中央部が高くなっていることを特徴とする。
以上のように構成された本発明に係る窒化物半導体発光素子の製造方法によれば、順方向電圧Ｖｆが低くかつ発光効率の高い窒化物半導体発光素子を製造することができる。
また、以上のように構成された本発明に係る窒化物半導体発光素子によれば、順方向電圧Ｖｆが低くかつ発光効率の高い窒化物半導体発光素子を提供することができる。
以下、本発明に係る実施形態の窒化物半導体発光素子について説明する。
本発明者らは、順方向電圧Ｖｆを下げることができかつ発光効率の低下を抑制できる窒化物半導体発光素子を提供するために鋭意検討した。
ｎ側窒化物半導体層と量子井戸構造の活性層とｐ側窒化物半導体層とを含む窒化物半導体発光素子において、上述したように、障壁層、特に、最もｎ側窒化物半導体層側に位置する障壁層にｎ型不純物をドープすると順方向電圧Ｖｆを下げることができる。しかしながら、障壁層にｎ型不純物をドープすると発光効率が低下するという課題がある。
本発明者らは、順方向電圧Ｖｆを下げることができかつ発光効率の低下を抑制できる窒化物半導体発光素子を提供するために鋭意検討した。
ｎ側窒化物半導体層と量子井戸構造の活性層とｐ側窒化物半導体層とを含む窒化物半導体発光素子において、上述したように、障壁層、特に、最もｎ側窒化物半導体層側に位置する障壁層にｎ型不純物をドープすると順方向電圧Ｖｆを下げることができる。しかしながら、障壁層にｎ型不純物をドープすると発光効率が低下するという課題がある。
そこで、本発明者らは、窒化物半導体発光素子において、最もｎ側窒化物半導体層側に位置する障壁層を、例えば、ＩｎＧａＮのようなＩｎを含みかつＳｉのようなｎ型不純物を含む窒化物半導体層（下部窒化物半導体層）と、例えば、ＧａＮのようなＩｎを含まずかつｎ型不純物を含まない窒化物半導体層（上部窒化物半導体層）とによって構成したところ、順方向電圧Ｖｆを下げることができかつ発光効率の低下を一定程度抑制することができるという知見を得た。
そして、さらに検討を進めた結果、下部窒化物半導体層におけるｎ型不純物の分布により順方向電圧Ｖｆ及び発光効率が変化することが確認された。
具体的には、後述の実施例により詳細に説明するように、
ｎ型不純物の原料ガスの注入量を成長開始から成長終了まで変化させることなく一定の注入量（基準注入量）にして成長させた下部窒化物半導体層を備えた発光素子（比較例）と、
（１）成長開始からの一定期間である成長初期段階と成長終了前の一定期間である成長終了段階でｎ型不純物の原料ガスの注入量を絞り、成長中間段階でｎ型不純物の原料ガスを基準注入量で成長させた下部窒化物半導体層を備えた発光素子（ケース１）と、
（２）成長開始から一定期間の成長初期段階でｎ型不純物の原料ガスの注入量を絞り、その後ｎ型不純物の原料ガスの注入量を基準注入量として成長させた下部窒化物半導体層を備えた発光素子（ケース２）と、
（３）成長開始からｎ型不純物の原料ガスを基準注入量で注入し、成長終了前の一定期間で原料ガスの注入量を絞って成長させた下部窒化物半導体層を備えた発光素子（ケース３）と、
を作製して順方向電圧Ｖｆと発光強度とを評価した。
その結果、ケース１〜３の発光素子は、いずれも比較例の発光素子に比べて発光強度を高くすることができ、発光効率の低下がより抑制できることが確認されたが、ケース１〜３の発光素子は比較例の発光素子に比べて順方向電圧Ｖｆは上昇する傾向にあった。
しかしながら、ケース１の発光素子は、ケース２及び３に比較して順方向電圧Ｖｆの上昇は小さく、しかもケース２及び３に比較して発光強度が高く、発光効率の低下がより抑制されることが確認された。
ｎ型不純物の原料ガスの注入量を成長開始から成長終了まで変化させることなく一定の注入量（基準注入量）にして成長させた下部窒化物半導体層を備えた発光素子（比較例）と、
（１）成長開始からの一定期間である成長初期段階と成長終了前の一定期間である成長終了段階でｎ型不純物の原料ガスの注入量を絞り、成長中間段階でｎ型不純物の原料ガスを基準注入量で成長させた下部窒化物半導体層を備えた発光素子（ケース１）と、
（２）成長開始から一定期間の成長初期段階でｎ型不純物の原料ガスの注入量を絞り、その後ｎ型不純物の原料ガスの注入量を基準注入量として成長させた下部窒化物半導体層を備えた発光素子（ケース２）と、
（３）成長開始からｎ型不純物の原料ガスを基準注入量で注入し、成長終了前の一定期間で原料ガスの注入量を絞って成長させた下部窒化物半導体層を備えた発光素子（ケース３）と、
を作製して順方向電圧Ｖｆと発光強度とを評価した。
その結果、ケース１〜３の発光素子は、いずれも比較例の発光素子に比べて発光強度を高くすることができ、発光効率の低下がより抑制できることが確認されたが、ケース１〜３の発光素子は比較例の発光素子に比べて順方向電圧Ｖｆは上昇する傾向にあった。
しかしながら、ケース１の発光素子は、ケース２及び３に比較して順方向電圧Ｖｆの上昇は小さく、しかもケース２及び３に比較して発光強度が高く、発光効率の低下がより抑制されることが確認された。
本発明に係る実施形態の窒化物半導体発光素子は、以上の発明者らが独自に得た知見に基づいてなされたものであり、最もｎ側窒化物半導体層側に位置する障壁層が、例えば、ＩｎＧａＮのようなＩｎを含みかつＳｉのようなｎ型不純物を含む窒化物半導体層（下部窒化物半導体層）と、例えば、ＧａＮのようなＩｎを含まずかつｎ型不純物を含まない窒化物半導体層（上部窒化物半導体層）とを含んでいる。
そして、最もｎ側窒化物半導体層側に位置する障壁層が、成長開始からの一定期間である成長初期段階と成長終了前の一定期間である成長終了段階でｎ型不純物の原料ガスの注入量を絞り、成長中間段階でｎ型不純物の原料ガスを基準注入量で成長させた下部窒化物半導体層を備えている。
これにより、順方向電圧Ｖｆが低くかつ発光効率の高い窒化物半導体発光素子を提供することが可能になる。
そして、最もｎ側窒化物半導体層側に位置する障壁層が、成長開始からの一定期間である成長初期段階と成長終了前の一定期間である成長終了段階でｎ型不純物の原料ガスの注入量を絞り、成長中間段階でｎ型不純物の原料ガスを基準注入量で成長させた下部窒化物半導体層を備えている。
これにより、順方向電圧Ｖｆが低くかつ発光効率の高い窒化物半導体発光素子を提供することが可能になる。
以下、図面を参照しながら、本発明に係る実施形態の窒化物半導体発光素子について詳細に説明する。
実施形態の窒化物半導体発光素子は、基板１の上に下地層２を介して、基板１側から順に、ｎ側窒化物半導体層１０と、活性層５と、ｐ側窒化物半導体層２０とを含む。
ｎ側窒化物半導体層１０は、基板１上に下地層２を介して設けられ、例えば、ｎ型コンタクト層３とｎ側超格子層４とを含む。活性層５は、最もｎ側窒化物半導体層１０側に設けられた第１障壁層５ｂ１と、該第１障壁層５ｂ１の上に設けられた井戸層５ｗと第２障壁層５ｂ２とを含む。活性層５は、単一量子井戸構造であってもよいし、多重量子井戸構造であってもよい。すなわち、井戸層５ｗ及び第２障壁層５ｂ２はそれぞれ１つであってもよいし、複数であってもよい。ｐ側窒化物半導体層２０は、活性層５上に設けられ、例えば、活性層５側から順に第１層６と第２層７とｐ型コンタクト層８とを含む。
実施形態の窒化物半導体発光素子は、基板１の上に下地層２を介して、基板１側から順に、ｎ側窒化物半導体層１０と、活性層５と、ｐ側窒化物半導体層２０とを含む。
ｎ側窒化物半導体層１０は、基板１上に下地層２を介して設けられ、例えば、ｎ型コンタクト層３とｎ側超格子層４とを含む。活性層５は、最もｎ側窒化物半導体層１０側に設けられた第１障壁層５ｂ１と、該第１障壁層５ｂ１の上に設けられた井戸層５ｗと第２障壁層５ｂ２とを含む。活性層５は、単一量子井戸構造であってもよいし、多重量子井戸構造であってもよい。すなわち、井戸層５ｗ及び第２障壁層５ｂ２はそれぞれ１つであってもよいし、複数であってもよい。ｐ側窒化物半導体層２０は、活性層５上に設けられ、例えば、活性層５側から順に第１層６と第２層７とｐ型コンタクト層８とを含む。
また、ｐ側半導体層２０において、また、ｐ型コンタクト層８の表面の一部にはｐ電極２１が設けられ、一部の領域のｐ型コンタクト層７、第２層７、第１層６及び活性層５を除去して露出させたｎ型コンタクト層３の表面（電極形成面）にはｎ電極１１が設けられている。
ここで特に、実施形態の窒化物半導体発光素子では、第１障壁層５ｂ１は、ｎ側窒化物半導体層側１０から順に、ＳｉがドープされたＩｎＧａＮ障壁層（下部窒化物半導体層）５ｂ１１とアンドープのＧａＮ障壁層（上部窒化物半導体層）５ｂ１２とを含み、ＩｎＧａＮ障壁層５ｂ１１のＳｉのドープ量は、ｎ側窒化物半導体層１０側及び井戸層５ｗ側に比較して中央部が高くなっている。例えば、ＩｎＧａＮ障壁層５ｂ１１は、Ｓｉがほぼ均一にドープされた中央部の中央領域５ｂ１１ｍと中央領域５ｂ１１ｍに比較してＳｉのドープ量が少ないｎ側窒化物半導体層１０側の下部領域５ｂ１１ｕと井戸層５ｗ側の上部領域５ｂ１１ｔとを有している。
以上のように構成された実施形態の窒化物半導体発光素子は、Ｓｉがドープされ、そのＳｉのドープ量がｎ側窒化物半導体層１０側及び井戸層５ｗ側に比較して中央部が高くなったＩｎＧａＮ障壁層５ｂ１１とアンドープのＧａＮ障壁層５ｂ１２とを含む第１障壁層５ｂ１を備えている。
これにより、順方向電圧Ｖｆを低くできかつ発光効率を高くできる。
これにより、順方向電圧Ｖｆを低くできかつ発光効率を高くできる。
以下、本実施形態の窒化物半導体発光素子に係る製造方法について説明する。
実施形態の窒化物半導体発光素子に係る製造方法は、図２に示すように、基板１上にｎ側窒化物半導体層１０を成長させるｎ側窒化物半導体層成長工程Ｓ２と、ｎ側窒化物半導体層１０上に活性層５を成長させる活性層成長工程Ｓ３と、活性層５の上にｐ側窒化物半導体層２０を成長させるｐ側窒化物半導体層成長工程Ｓ４と、を含む。また、必要に応じて、ｎ側窒化物半導体層成長工程Ｓ２の前に、基板１上にバッファ層及び下地層を形成する下地層形成工程Ｓ１を含んでいてもよい。
以下、下地層形成工程Ｓ１を含め、ｎ側窒化物半導体層成長工程Ｓ２、活性層成長工程Ｓ３、ｐ側窒化物半導体層成長工程Ｓ４について詳細に説明する。
実施形態の窒化物半導体発光素子に係る製造方法は、図２に示すように、基板１上にｎ側窒化物半導体層１０を成長させるｎ側窒化物半導体層成長工程Ｓ２と、ｎ側窒化物半導体層１０上に活性層５を成長させる活性層成長工程Ｓ３と、活性層５の上にｐ側窒化物半導体層２０を成長させるｐ側窒化物半導体層成長工程Ｓ４と、を含む。また、必要に応じて、ｎ側窒化物半導体層成長工程Ｓ２の前に、基板１上にバッファ層及び下地層を形成する下地層形成工程Ｓ１を含んでいてもよい。
以下、下地層形成工程Ｓ１を含め、ｎ側窒化物半導体層成長工程Ｓ２、活性層成長工程Ｓ３、ｐ側窒化物半導体層成長工程Ｓ４について詳細に説明する。
１．下地層形成工程Ｓ１
下地層形成工程Ｓ１では、例えば、５００℃〜６００℃の比較的低い温度でバッファ層を成長させ、そのバッファ層の上に、バッファ層の成長温度より高い、例えば、１０００℃〜１２００℃の温度で下地層２を成長させる。バッファ層は、例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＮを、例えば、数ｎｍ〜数十ｎｍの厚さに成長させることにより形成することができ、原料ガスとしては、ＴＭＡ、ＴＭＧ、アンモニアなどを用いることができる。
下地層形成工程Ｓ１では、例えば、５００℃〜６００℃の比較的低い温度でバッファ層を成長させ、そのバッファ層の上に、バッファ層の成長温度より高い、例えば、１０００℃〜１２００℃の温度で下地層２を成長させる。バッファ層は、例えば、ＡｌＮ、ＧａＮ、ＡｌＧａＮを、例えば、数ｎｍ〜数十ｎｍの厚さに成長させることにより形成することができ、原料ガスとしては、ＴＭＡ、ＴＭＧ、アンモニアなどを用いることができる。
下地層２は、バッファ層の上に、例えば、ＧａＮを、例えば、数μｍの厚さに成長させることにより形成することができる。下地層２は、複数の層により成長させて形成してもよく、その場合、組成の異なる複数の層を成長させることにより形成してもよいし、同一組成の層を成長温度を変更して成長させて形成してもよい。
２．ｎ側窒化物半導体層成長工程Ｓ２
ｎ側窒化物半導体層成長工程Ｓ２では、例えば、ｎ型コンタクト層３を成長させ、その上に超格子層４を成長させる。ｎ型コンタクト層３は、例えば、１０００℃以上の温度で、原料ガスとしてＴＭＧ、ＴＭＡ、アンモニア、モノシランを用い、Ｓｉを１〜５×１０１９／ｃｍ３ドープしたｎ型ＧａＮを４μｍ〜８μｍの厚さに成長させることにより形成する。
ｎ側窒化物半導体層成長工程Ｓ２では、例えば、ｎ型コンタクト層３を成長させ、その上に超格子層４を成長させる。ｎ型コンタクト層３は、例えば、１０００℃以上の温度で、原料ガスとしてＴＭＧ、ＴＭＡ、アンモニア、モノシランを用い、Ｓｉを１〜５×１０１９／ｃｍ３ドープしたｎ型ＧａＮを４μｍ〜８μｍの厚さに成長させることにより形成する。
超格子層は、１０００℃以下、例えば、８００℃〜９００℃の温度で、例えば、原料ガスとしてＴＥＧ、アンモニアを用い、ＧａＮを１．５ｎｍ〜２．５ｎｍの厚さに成長させた第１層４ａと、原料ガスとしてＴＥＧ、ＴＭＩ、アンモニアを用い、ＩｎｘＧａ１−ｘＮを０．５ｎｍ〜１．５ｎｍの厚さに成長させた第２層４ｂとを交互に成長させる。ここで、Ｉｎの含有量ｘは、例えば、０．０２≦ｘ≦０．３の範囲、好ましくは、０．０４≦ｘ≦０．１の範囲に設定される。
３．活性層成長工程Ｓ３
活性層成長工程Ｓ３は、図２に示すように、第１障壁層成長工程Ｓ３１と、井戸層成長工程Ｓ３２と、第２障壁層成長工程Ｓ３３とを含み、井戸層成長工程Ｓ３２と第２障壁層成長工程Ｓ３３とを井戸層が設定層数になるまで繰り返す。
ここで、特に、本実施形態の窒化物半導体発光素子に係る製造方法は、活性層成長工程Ｓ３が、最もｎ側窒化物半導体層側に位置する井戸層を成長させる前に、該井戸層とｎ側窒化物半導体層の間に第１障壁層を成長させる第１障壁層成長工程Ｓ３１を、第２障壁層成長工程Ｓ３３とは別に含んでいる点が従来とは異なっている。
以下、第１障壁層成長工程Ｓ３１、井戸層成長工程Ｓ３２及び第２障壁層成長工程Ｓ３３について詳細に説明する。
活性層成長工程Ｓ３は、図２に示すように、第１障壁層成長工程Ｓ３１と、井戸層成長工程Ｓ３２と、第２障壁層成長工程Ｓ３３とを含み、井戸層成長工程Ｓ３２と第２障壁層成長工程Ｓ３３とを井戸層が設定層数になるまで繰り返す。
ここで、特に、本実施形態の窒化物半導体発光素子に係る製造方法は、活性層成長工程Ｓ３が、最もｎ側窒化物半導体層側に位置する井戸層を成長させる前に、該井戸層とｎ側窒化物半導体層の間に第１障壁層を成長させる第１障壁層成長工程Ｓ３１を、第２障壁層成長工程Ｓ３３とは別に含んでいる点が従来とは異なっている。
以下、第１障壁層成長工程Ｓ３１、井戸層成長工程Ｓ３２及び第２障壁層成長工程Ｓ３３について詳細に説明する。
３−１．第１障壁層成長工程Ｓ３１
第１障壁層成長工程Ｓ３１は、図３に示すように、第１窒化物半導体成長段階（第１段階）Ｓ３１１と、第２窒化物半導体成長段階（第２段階）Ｓ３１２と、第３窒化物半導体成長段階（第３段階）Ｓ３１３と、第４窒化物半導体成長段階（第４段階）Ｓ３１４と、を含む。
ここで、第１〜第４段階は、好ましくは、同一の反応炉内で連続して行う。
また、第１〜第３段階においてそれぞれ、Ｉｎの原料ガス、Ｇａの原料ガス、Ｎの原料ガス及びＳｉの原料ガスを反応炉内に導入して第１の窒化物半導体層、第２の窒化物半導体層及び第３の窒化物半導体層を成長させる。
そして、第３段階の後、第４段階において、Ｇａの原料ガス、Ｎの原料ガスを導入し、Ｉｎの原料ガス及びＳｉの原料ガスを第１段階及び第３段階よりも少なくした成長条件、又はＩｎの原料ガス及びＳｉの原料ガスの注入を停止して第４の窒化物半導体層を成長させる。
以下、第１〜第４段階について具体的に説明する。
第１障壁層成長工程Ｓ３１は、図３に示すように、第１窒化物半導体成長段階（第１段階）Ｓ３１１と、第２窒化物半導体成長段階（第２段階）Ｓ３１２と、第３窒化物半導体成長段階（第３段階）Ｓ３１３と、第４窒化物半導体成長段階（第４段階）Ｓ３１４と、を含む。
ここで、第１〜第４段階は、好ましくは、同一の反応炉内で連続して行う。
また、第１〜第３段階においてそれぞれ、Ｉｎの原料ガス、Ｇａの原料ガス、Ｎの原料ガス及びＳｉの原料ガスを反応炉内に導入して第１の窒化物半導体層、第２の窒化物半導体層及び第３の窒化物半導体層を成長させる。
そして、第３段階の後、第４段階において、Ｇａの原料ガス、Ｎの原料ガスを導入し、Ｉｎの原料ガス及びＳｉの原料ガスを第１段階及び第３段階よりも少なくした成長条件、又はＩｎの原料ガス及びＳｉの原料ガスの注入を停止して第４の窒化物半導体層を成長させる。
以下、第１〜第４段階について具体的に説明する。
３−１−１．第１窒化物半導体成長段階（第１段階）Ｓ３１１
第１窒化物半導体成長段階（第１段階）Ｓ３１１では、Ｉｎを含む、例えば、Ｉｎｂ１Ｇａ１−ｂ１Ｎからなる第１の窒化物半導体層を、ｎ型不純物濃度が後述の第２窒化物半導体成長段階（第２段階）Ｓ３１２の第２の濃度より低い第１の濃度になるように設定された成長条件で第１の厚さに成長させる。
ここで、第１の濃度は、例えば、２．０×１０１８以上、４．０×１０１８以下の範囲に設定され、好ましくは、２．５×１０１８以上、３．５×１０１８以下の範囲に設定される。また、第１の厚さは、０．１ｎｍ以上、０．８ｎｍ以下の範囲に設定され、好ましくは、０．２ｎｍ以上、０．５ｎｍ以下の範囲に設定される。
第１窒化物半導体成長段階（第１段階）Ｓ３１１では、Ｉｎを含む、例えば、Ｉｎｂ１Ｇａ１−ｂ１Ｎからなる第１の窒化物半導体層を、ｎ型不純物濃度が後述の第２窒化物半導体成長段階（第２段階）Ｓ３１２の第２の濃度より低い第１の濃度になるように設定された成長条件で第１の厚さに成長させる。
ここで、第１の濃度は、例えば、２．０×１０１８以上、４．０×１０１８以下の範囲に設定され、好ましくは、２．５×１０１８以上、３．５×１０１８以下の範囲に設定される。また、第１の厚さは、０．１ｎｍ以上、０．８ｎｍ以下の範囲に設定され、好ましくは、０．２ｎｍ以上、０．５ｎｍ以下の範囲に設定される。
Ｉｎｂ１Ｇａ１−ｂ１Ｎからなる第１の窒化物半導体層を成長させる場合には、Ｇａの原料ガスとして例えばトリエチルガリウム（ＴＥＧ）、Ｉｎの原料ガスとして例えばトリメチルインジウム（ＴＭＩ）、Ｎの原料ガスとしてアンモニアを用い、Ｓｉの原料ガスであるモノシランの流量を少なく又は停止してＩｎＧａＮを成長させる。また、Ｉｎｂ１Ｇａ１−ｂ１Ｎからなる第１の窒化物半導体層を成長させる場合には、Ｉｎの含有量ｂ１は、例えば、０．００１以上、０．１以下の範囲、好ましくは、０．００５以上、０．０３以下の範囲でかつ井戸層５ｗのＩｎ含有量より少なくなるように設定される。
３−１−２．第２窒化物半導体成長段階（第２段階）Ｓ３１２
第２窒化物半導体成長段階（第２段階）Ｓ３１２では、Ｉｎを含む、例えば、Ｉｎｂ２Ｇａ１−ｂ２Ｎからなる第２の窒化物半導体を、ｎ型不純物濃度が第１の濃度より高い第２の濃度になるように設定された成長条件で第１の厚さより厚い第２の厚さに成長させる。
ここで、第２の濃度は、例えば、６．０×１０１８以上、８．０×１０１８以下の範囲に設定され、好ましくは、６．５×１０１８以上、７．５×１０１８以下の範囲に設定される。また、第２の厚さは、１．５ｎｍ以上、３．５ｎｍ以下の範囲に設定され、好ましくは、２ｎｍ以上、３ｎｍ以下の範囲に設定される。
また、第２の窒化物半導体層は、第１〜第３の窒化物半導体層の総膜厚に対して７０％以上、９０％以下の膜厚になるように設定された設定条件で成長させることが好ましい。第２の窒化物半導体層の膜厚を第１〜第３の窒化物半導体層の総膜厚に対して７０％以上とすることで、第１の窒化物半導体層及び第３の窒化物半導体層よりも高いｎ型不純物濃度を持つ第２の窒化物半導体層を、ＩｎＧａＮ障壁層５ｂ１１中に比較的多く配置することができる。そのため、ＩｎＧａＮ障壁層５ｂ１１中に含まれるｎ型不純物が不足することによる順方向電圧の悪化を低減することができる。第２の窒化物半導体層の膜厚を第１〜第３の窒化物半導体層の総膜厚に対して９０％以下とすることで、第１の窒化物半導体層及び第３の窒化物半導体層の厚さを比較的厚くすることができるので、それぞれの半導体層による効果を効果的に得ることができる。
第２窒化物半導体成長段階（第２段階）Ｓ３１２では、Ｉｎを含む、例えば、Ｉｎｂ２Ｇａ１−ｂ２Ｎからなる第２の窒化物半導体を、ｎ型不純物濃度が第１の濃度より高い第２の濃度になるように設定された成長条件で第１の厚さより厚い第２の厚さに成長させる。
ここで、第２の濃度は、例えば、６．０×１０１８以上、８．０×１０１８以下の範囲に設定され、好ましくは、６．５×１０１８以上、７．５×１０１８以下の範囲に設定される。また、第２の厚さは、１．５ｎｍ以上、３．５ｎｍ以下の範囲に設定され、好ましくは、２ｎｍ以上、３ｎｍ以下の範囲に設定される。
また、第２の窒化物半導体層は、第１〜第３の窒化物半導体層の総膜厚に対して７０％以上、９０％以下の膜厚になるように設定された設定条件で成長させることが好ましい。第２の窒化物半導体層の膜厚を第１〜第３の窒化物半導体層の総膜厚に対して７０％以上とすることで、第１の窒化物半導体層及び第３の窒化物半導体層よりも高いｎ型不純物濃度を持つ第２の窒化物半導体層を、ＩｎＧａＮ障壁層５ｂ１１中に比較的多く配置することができる。そのため、ＩｎＧａＮ障壁層５ｂ１１中に含まれるｎ型不純物が不足することによる順方向電圧の悪化を低減することができる。第２の窒化物半導体層の膜厚を第１〜第３の窒化物半導体層の総膜厚に対して９０％以下とすることで、第１の窒化物半導体層及び第３の窒化物半導体層の厚さを比較的厚くすることができるので、それぞれの半導体層による効果を効果的に得ることができる。
Ｉｎｂ２Ｇａ１−ｂ２Ｎからなる第２の窒化物半導体層を成長させる場合には、第１の窒化物半導体層を成長させる場合と同様、原料ガスとして例えばＴＥＧ、ＴＭＩ、アンモニアを用い、モノシラン流量を少なく又は停止してＩｎＧａＮを成長させる。また、Ｉｎｂ２Ｇａ１−ｂ２Ｎからなる第２の窒化物半導体層を成長させる場合には、Ｉｎの含有量ｂ２は、第１の窒化物半導体層を成長させる場合と同様、例えば、０．００１以上、０．１以下の範囲、好ましくは、０．００５以上、０．０３以下の範囲に設定され、より好ましくは、Ｉｎの含有量ｂ２は、第１の窒化物半導体層のＩｎの含有量ｂ１と同一に設定する。
３−１−３．第３窒化物半導体成長段階（第３段階）Ｓ３１３
第３窒化物半導体成長段階（第３段階）Ｓ３１３では、Ｉｎを含む、例えば、Ｉｎｂ３Ｇａ１−ｂ３Ｎからなる含む第３の窒化物半導体層を、ｎ型不純物濃度が第２の濃度より低い第３の濃度になるように設定された成長条件で第２の厚さより薄い第３の厚さに成長させる。
ここで、第３の濃度は、例えば、２．０×１０１８以上、４．０×１０１８以下の範囲に設定され、好ましくは、２．５×１０１８以上、３．５×１０１８以下の範囲に設定される。また、第３の厚さは、０．１ｎｍ以上、０．８ｎｍ以下の範囲に設定され、好ましくは、０．２ｎｍ以上、０．５ｎｍ以下の範囲に設定される。
また、第１段階及び第３段階において、第１の窒化物半導体層及び第３の窒化物半導体層を、第１の濃度及び第３の濃度が第２の濃度の半分以下の濃度になるように設定された設定条件で成長させることが好ましい。これにより、第１の窒化物半導体層とｎ側超格子層４とのｎ型不純物濃度の差と、第３の窒化物半導体層と第４の窒化物半導体層とのｎ型不純物濃度の差とを比較的小さくすることができる。その結果、ｎ側超格子層４及び第１〜第４の窒化物半導体層の結晶性を良好にすることができる。
第３窒化物半導体成長段階（第３段階）Ｓ３１３では、Ｉｎを含む、例えば、Ｉｎｂ３Ｇａ１−ｂ３Ｎからなる含む第３の窒化物半導体層を、ｎ型不純物濃度が第２の濃度より低い第３の濃度になるように設定された成長条件で第２の厚さより薄い第３の厚さに成長させる。
ここで、第３の濃度は、例えば、２．０×１０１８以上、４．０×１０１８以下の範囲に設定され、好ましくは、２．５×１０１８以上、３．５×１０１８以下の範囲に設定される。また、第３の厚さは、０．１ｎｍ以上、０．８ｎｍ以下の範囲に設定され、好ましくは、０．２ｎｍ以上、０．５ｎｍ以下の範囲に設定される。
また、第１段階及び第３段階において、第１の窒化物半導体層及び第３の窒化物半導体層を、第１の濃度及び第３の濃度が第２の濃度の半分以下の濃度になるように設定された設定条件で成長させることが好ましい。これにより、第１の窒化物半導体層とｎ側超格子層４とのｎ型不純物濃度の差と、第３の窒化物半導体層と第４の窒化物半導体層とのｎ型不純物濃度の差とを比較的小さくすることができる。その結果、ｎ側超格子層４及び第１〜第４の窒化物半導体層の結晶性を良好にすることができる。
Ｉｎｂ３Ｇａ１−ｂ３Ｎからなる第３の窒化物半導体層を成長させる場合には、原料ガスとして例えばＴＥＧ、ＴＭＩ、アンモニアを用い、モノシラン流量を少なく又は停止してＩｎＧａＮを成長させる。また、Ｉｎｂ３Ｇａ１−ｂ３Ｎからなる第１の窒化物半導体層を成長させる場合には、Ｉｎの含有量ｂ３は、第１の窒化物半導体層を成長させる場合と同様、例えば、０．００１以上、０．１以下の範囲、好ましくは、０．００５以上、０．０３以下の範囲に設定され、より好ましくは、Ｉｎの含有量ｂ３は、第２の窒化物半導体層のＩｎの含有量ｂ２と同一に設定する。
また、Ｉｎの含有量ｂ１〜ｂ３は、井戸層５ｗのＩｎ含有量より小さくすることが好ましい。これにより、Ｉｎを含ませることによる結晶性の悪化を低減することができる。
また、Ｉｎの含有量ｂ１〜ｂ３は、井戸層５ｗのＩｎ含有量より小さくすることが好ましい。これにより、Ｉｎを含ませることによる結晶性の悪化を低減することができる。
３−１−４．第４窒化物半導体成長段階（第４段階）Ｓ３１４
第４窒化物半導体成長段階（第４段階）Ｓ３１４では、例えば、Ｉｎを含まない、例えばＧａＮからなる第４の窒化物半導体を、不純物原料ガスを停止、または第１窒化物半導体成長段階（第１段階）Ｓ３１１及び第３窒化物半導体成長段階（第３段階）Ｓ３１３における不純物原料ガス流量より少なくした成長条件で第４の厚さに成長させる。ここで、第４の厚さは、１ｎｍ以上、２．５ｎｍ以下の範囲に設定され、好ましくは、１．５ｎｍ以上、２ｎｍ以下の範囲に設定される。
第４窒化物半導体成長段階（第４段階）Ｓ３１４では、例えば、Ｉｎを含まない、例えばＧａＮからなる第４の窒化物半導体を、不純物原料ガスを停止、または第１窒化物半導体成長段階（第１段階）Ｓ３１１及び第３窒化物半導体成長段階（第３段階）Ｓ３１３における不純物原料ガス流量より少なくした成長条件で第４の厚さに成長させる。ここで、第４の厚さは、１ｎｍ以上、２．５ｎｍ以下の範囲に設定され、好ましくは、１．５ｎｍ以上、２ｎｍ以下の範囲に設定される。
以上の段階を経て、ｎ側窒化物半導体層１０側から順に、ＳｉがドープされたＩｎＧａＮ障壁層５ｂ１１とアンドープのＧａＮ障壁層５ｂ１２とを含み、ＩｎＧａＮ障壁層５ｂ１１のＳｉのドープ量は、ｎ側窒化物半導体層１０側及び井戸層５ｗ側に比較して中央部が高くなった第１障壁層５ｂ１が形成される。
３−２．井戸層成長工程Ｓ３２
井戸層成長工程Ｓ３２では、第１障壁層５ｂ１の上に、井戸層５ｗを成長させる。
具体的には、例えば、第１障壁層５ｂ１のＩｎＧａＮ障壁層５ｂ１１よりＩｎの含有量の多い、例えば、ＩｎｗＧａ１−ｗＮからなる井戸層５ｗを、例えば、２ｎｍ〜５ｎｍ、好ましくは、３ｎｍ〜４．５ｎｍの厚さに成長させる。ここで、井戸層５ｗにおけるＩｎの含有量ｗは、発光させる光の波長に応じて設定され、例えば、０．５≦ｗ≦３、好ましくは、１≦ｗ≦２の範囲に設定される。井戸層５ｗは、例えば、８００℃〜９００℃の温度で、例えば、原料ガスにＴＥＧ、ＴＭＩ、アンモニアを用いて成長させる。
井戸層成長工程Ｓ３２では、第１障壁層５ｂ１の上に、井戸層５ｗを成長させる。
具体的には、例えば、第１障壁層５ｂ１のＩｎＧａＮ障壁層５ｂ１１よりＩｎの含有量の多い、例えば、ＩｎｗＧａ１−ｗＮからなる井戸層５ｗを、例えば、２ｎｍ〜５ｎｍ、好ましくは、３ｎｍ〜４．５ｎｍの厚さに成長させる。ここで、井戸層５ｗにおけるＩｎの含有量ｗは、発光させる光の波長に応じて設定され、例えば、０．５≦ｗ≦３、好ましくは、１≦ｗ≦２の範囲に設定される。井戸層５ｗは、例えば、８００℃〜９００℃の温度で、例えば、原料ガスにＴＥＧ、ＴＭＩ、アンモニアを用いて成長させる。
また、井戸層成長工程Ｓ３２では、ＩｎＧａＮ層が例えば０．２ｎｍ〜０．８ｎｍの厚さに成長されるまでの初期段階と、成長終了前０．２ｎｍ〜０．８ｎｍの厚さに成長する最終段階においてＩｎの含有量がｗより小さくなるように井戸層５ｗを成長させてもよい。このように、井戸層成長工程Ｓ３２において、初期段階と最終段階においてＩｎの含有量がｘより小さくなるように井戸層５ｗを成長させると、井戸層５ｗ全体の結晶性を良好にでき、発光効率を高くできる。
尚、図１において、初期段階及び最終段階で成長されるＩｎＧａＮ層をそれぞれ５ｗ１、５ｗ３として示し、初期段階と最終段階の間で成長されるＩｎＧａＮ層を５ｗ２の符号を付して模式的に示している。
尚、図１において、初期段階及び最終段階で成長されるＩｎＧａＮ層をそれぞれ５ｗ１、５ｗ３として示し、初期段階と最終段階の間で成長されるＩｎＧａＮ層を５ｗ２の符号を付して模式的に示している。
３−３．第２障壁層成長工程Ｓ３３
第２障壁層成長工程Ｓ３３では、井戸層５ｗの上に第２障壁層５ｂを成長させる。
具体的には、例えば、８００℃〜９００℃の温度で、例えば、原料ガスとしてＴＥＧ、アンモニアを用い、アンドープのＧａＮよりなる第２障壁層５ｂを、例えば、３ｎｍ〜５ｎｍの厚さに成長させる。この第２障壁層は、アンドープのＧａＮに代えて、例えば、Ｉｎの含有量が井戸層５ｗより少ないＩｎＧａＮ等、井戸層５ｗよりバンドギャップの大きい窒化物半導体により形成することができる。
第２障壁層成長工程Ｓ３３では、井戸層５ｗの上に第２障壁層５ｂを成長させる。
具体的には、例えば、８００℃〜９００℃の温度で、例えば、原料ガスとしてＴＥＧ、アンモニアを用い、アンドープのＧａＮよりなる第２障壁層５ｂを、例えば、３ｎｍ〜５ｎｍの厚さに成長させる。この第２障壁層は、アンドープのＧａＮに代えて、例えば、Ｉｎの含有量が井戸層５ｗより少ないＩｎＧａＮ等、井戸層５ｗよりバンドギャップの大きい窒化物半導体により形成することができる。
複数の井戸層を含む活性層を成長させる場合には、井戸層成長工程Ｓ３２と第２障壁層成長工程Ｓ３３とを井戸層５ｗが設定層数になるまで繰り返す（Ｓ３４）。
尚、複数の第２障壁層５ｂ２を含む場合には、全ての第２障壁層５ｂ２がｎ型不純物を含まないように成長させることが好ましい。これにより、ｎ型不純物が含まれることによる結晶性の悪化を低減し、第２障壁層５ｂ２上に成膜する井戸層５ｗの結晶性を良好にすることできる。
尚、複数の第２障壁層５ｂ２を含む場合には、全ての第２障壁層５ｂ２がｎ型不純物を含まないように成長させることが好ましい。これにより、ｎ型不純物が含まれることによる結晶性の悪化を低減し、第２障壁層５ｂ２上に成膜する井戸層５ｗの結晶性を良好にすることできる。
３−４．ｐ側窒化物半導体層成長工程Ｓ４
ｐ側窒化物半導体層成長工程Ｓ４では、第１層６、第２層７、ｐ型コンタクト層８を順に成長させることにより、ｐ側窒化物半導体層２０を形成する。
ｐ側窒化物半導体層２０において、第１層６は、最もｐ側窒化物半導体層２０側に位置する第２障壁層５ｂ２に接するように成長させ、最もｐ側窒化物半導体層２０側に位置する障壁層５ｂ２より小さくかつ井戸層５ｗより大きいバンドギャップを有し、最もｐ側窒化物半導体層２０側に位置する第２障壁層５ｂ２より膜厚が薄くなるように成長させる。
具体的には、原料ガスとして、例えば、ＴＥＧ、ＴＭＩ、アンモニアを用い、例えば、ＩｎｙＧａ１−ｙＮ等のＩｎを井戸層５ｗより少ない量で含む窒化物半導体からなる第１層６を、例えば、１〜３ｎｍの範囲で第２障壁層５ｂ２より薄い厚さに成長させる。ここで、ＩｎｙＧａ１−ｙＮからなる第１層６を形成する場合には、Ｉｎの含有量ｙは、例えば、０．０１〜０．１の範囲で井戸層５ｗより少なくなるように設定し、例えば８００℃〜９００℃の温度で成長させる。
ｐ側窒化物半導体層成長工程Ｓ４では、第１層６、第２層７、ｐ型コンタクト層８を順に成長させることにより、ｐ側窒化物半導体層２０を形成する。
ｐ側窒化物半導体層２０において、第１層６は、最もｐ側窒化物半導体層２０側に位置する第２障壁層５ｂ２に接するように成長させ、最もｐ側窒化物半導体層２０側に位置する障壁層５ｂ２より小さくかつ井戸層５ｗより大きいバンドギャップを有し、最もｐ側窒化物半導体層２０側に位置する第２障壁層５ｂ２より膜厚が薄くなるように成長させる。
具体的には、原料ガスとして、例えば、ＴＥＧ、ＴＭＩ、アンモニアを用い、例えば、ＩｎｙＧａ１−ｙＮ等のＩｎを井戸層５ｗより少ない量で含む窒化物半導体からなる第１層６を、例えば、１〜３ｎｍの範囲で第２障壁層５ｂ２より薄い厚さに成長させる。ここで、ＩｎｙＧａ１−ｙＮからなる第１層６を形成する場合には、Ｉｎの含有量ｙは、例えば、０．０１〜０．１の範囲で井戸層５ｗより少なくなるように設定し、例えば８００℃〜９００℃の温度で成長させる。
次に、ｐ型不純物を含み、最もｐ側窒化物半導体層２０側に位置する第２障壁層５ｂ２より大きいバンドギャップとなるように第２層７を成長させる。具体的には、例えば、ＴＥＧ、ＴＭＡ、アンモニア、Ｃｐ２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、例えば、Ｍｇ等のｐ型不純物をドープした、例えば、ＡｌｚＧａ１−ｚＮ等のＡｌを含む窒化物半導体からなる第２層７を５ｎｍ〜１５ｎｍの厚さに成長させる。
ここで、ＭｇをドープしたＡｌｚＧａ１−ｚＮからなる第２層７を形成する場合には、Ａｌの含有量ｚは、例えば、０．１〜０．２の範囲に設定し、Ｍｇのドープ量は０．５×１０２０／ｃｍ３〜１．５×１０２０／ｃｍ３の範囲に設定し、例えば、８００℃〜９００℃の温度で成長させる。
ここで、ＭｇをドープしたＡｌｚＧａ１−ｚＮからなる第２層７を形成する場合には、Ａｌの含有量ｚは、例えば、０．１〜０．２の範囲に設定し、Ｍｇのドープ量は０．５×１０２０／ｃｍ３〜１．５×１０２０／ｃｍ３の範囲に設定し、例えば、８００℃〜９００℃の温度で成長させる。
続いて、第２層７上に、Ｍｇ等のｐ型不純物をドープした窒化物半導体からなるｐ型コンタクト層８を成長させる。例えば、ＭｇドープしたＧａＮからなるｐ型コンタクト層８を形成する場合、Ｍｇを、２×１０２０／ｃｍ３〜８×１０２０／ｃｍ３の範囲にドープし、例えば、１０ｎｍ〜５０ｎｍの厚さに成長させる。
ｐ側窒化物半導体層成長工程Ｓ４では、第２層７とｐ型コンタクト層８の間に、例えば、アンドープのＧａＮ等のアンドープの窒化物半導体層を成長させ、その窒化物半導体層の上にｐ型コンタクト層８を成長させるようにしてもよい。
さらに、ｐ型コンタクト層８を成長させた後、例えば、窒素雰囲中で、６５０℃〜７５０℃の範囲の温度でアニーリングを行い、ｐ型不純物を含む第２層７及びｐ型コンタクト層８を低抵抗化することが好ましい。
さらに、ｐ型コンタクト層８を成長させた後、例えば、窒素雰囲中で、６５０℃〜７５０℃の範囲の温度でアニーリングを行い、ｐ型不純物を含む第２層７及びｐ型コンタクト層８を低抵抗化することが好ましい。
また、以上のようにして、ｐ側半導体層２０まで成長させた後、ｐ型コンタクト層８の表面の一部にｐ電極２１を形成し、一部の領域のｐ型コンタクト層８、第２層７、第１層６及び活性層５を除去して露出させたｎ型コンタクト層３の表面（電極形成面）にｎ電極１１を形成する。
以上の実施形態の窒化物半導体発光素子の製造方法により作製された窒化物半導体発光素子は、Ｓｉがドープされ、そのＳｉのドープ量がｎ側窒化物半導体層１０側及び井戸層５ｗ側に比較して中央部が高くなったＩｎＧａＮ障壁層５ｂ１１とアンドープのＧａＮ障壁層５ｂ１２とを含む第１障壁層５ｂ１を備えているので、順方向電圧Ｖｆを低くできかつ発光効率を高くできる。
実施例１．
実施形態で説明したケース１の窒化物半導体発光素子に係る実施例１の発光素子を以下のようにして作製した。
実施形態で説明したケース１の窒化物半導体発光素子に係る実施例１の発光素子を以下のようにして作製した。
（基板１）
基板１として、サファイア（Ｃ面）よりなる基板を用い、ＭＯＣＶＤ反応容器内において水素雰囲気中、１０５０℃で表面のクリーニングを行った。
基板１として、サファイア（Ｃ面）よりなる基板を用い、ＭＯＣＶＤ反応容器内において水素雰囲気中、１０５０℃で表面のクリーニングを行った。
（バッファ層）
温度を５５０℃にして、原料ガスにＴＭＡ、ＴＭＧ、アンモニアを用い、基板上にＡｌＧａＮよりなるバッファ層を約１２ｎｍの厚さに成長させた。
温度を５５０℃にして、原料ガスにＴＭＡ、ＴＭＧ、アンモニアを用い、基板上にＡｌＧａＮよりなるバッファ層を約１２ｎｍの厚さに成長させた。
（下地層２）
まず、温度を１０５０℃にして、原料ガスにＴＭＧ、アンモニアを用い、基板上にＧａＮよりなる第１下地層を約１μｍの厚さに成長させた。
続いて、温度を１１５０℃にして、原料ガスにＴＭＧ、アンモニアを用い、基板上にＧａＮよりなる第２下地層を約１μｍの厚さに成長させた。
以上のようにして、第１下地層と第２下地層とからなる下地層２を成長させた。
まず、温度を１０５０℃にして、原料ガスにＴＭＧ、アンモニアを用い、基板上にＧａＮよりなる第１下地層を約１μｍの厚さに成長させた。
続いて、温度を１１５０℃にして、原料ガスにＴＭＧ、アンモニアを用い、基板上にＧａＮよりなる第２下地層を約１μｍの厚さに成長させた。
以上のようにして、第１下地層と第２下地層とからなる下地層２を成長させた。
（ｎ型コンタクト層３）
次に、１１５０℃でＴＭＧ、ＴＭＡ、アンモニア、モノシランを用い、Ｓｉを１×１０１９／ｃｍ３ドープしたｎ型ＧａＮよりなるｎ型コンタクト層３を６μｍの厚さに成長させて形成した。
次に、１１５０℃でＴＭＧ、ＴＭＡ、アンモニア、モノシランを用い、Ｓｉを１×１０１９／ｃｍ３ドープしたｎ型ＧａＮよりなるｎ型コンタクト層３を６μｍの厚さに成長させて形成した。
（超格子層４）
次に、温度を８６０℃にして、原料ガスにＴＥＧ、ＴＭＩ、アンモニアを用い、ＧａＮよりなる厚さが２ｎｍの層と、Ｉｎ０．０７Ｇａ０．９３Ｎよりなる厚さが１ｎｍの層とを交互に２０ペア成長させた。
次に、温度を８６０℃にして、原料ガスにＴＥＧ、ＴＭＩ、アンモニアを用い、ＧａＮよりなる厚さが２ｎｍの層と、Ｉｎ０．０７Ｇａ０．９３Ｎよりなる厚さが１ｎｍの層とを交互に２０ペア成長させた。
（活性層５）
（ａ１）第１障壁層成長
温度を８６０℃にして、原料ガスとして、ＴＥＧ、ＴＭＩ、アンモニア及びモノシランを用い、Ｓｉが３×１０１８ドープされるようにモノシラン（不純物ガス）の流量を調整し、Ｉｎ０．００８Ｇａ０．９９２Ｎよりなる第１の窒化物半導体層５ｂ１１ｕを０．５ｎｍの厚さに成長させ、Ｓｉが６×１０１８ドープされるようにモノシラン（不純物ガス）の流量を増加させた原料ガスによりＩｎ０．００８Ｇａ０．９９２Ｎよりなる第２の窒化物半導体層５ｂ１１ｍを２．４ｎｍの厚さに成長させ、さらにＳｉが３×１０１８ドープされるようにモノシラン（不純物ガス）の流量を減少させてＩｎ０．００８Ｇａ０．９９２Ｎよりなる第３の窒化物半導体層５ｂ１１ｔを０．５ｎｍの厚さに成長させた。
続いて、Ｉｎの原料ガスであるＴＭＩ及びＳｉ不純物の原料ガスであるモノシランを停止して、ＧａＮよりなる第４の窒化物半導体層５ｂ１２を１．７ｎｍの厚さに成長させた。
以上のようにして、第１障壁層５ｂ１を５．１ｎｍの厚さに成長させた。
（ａ１）第１障壁層成長
温度を８６０℃にして、原料ガスとして、ＴＥＧ、ＴＭＩ、アンモニア及びモノシランを用い、Ｓｉが３×１０１８ドープされるようにモノシラン（不純物ガス）の流量を調整し、Ｉｎ０．００８Ｇａ０．９９２Ｎよりなる第１の窒化物半導体層５ｂ１１ｕを０．５ｎｍの厚さに成長させ、Ｓｉが６×１０１８ドープされるようにモノシラン（不純物ガス）の流量を増加させた原料ガスによりＩｎ０．００８Ｇａ０．９９２Ｎよりなる第２の窒化物半導体層５ｂ１１ｍを２．４ｎｍの厚さに成長させ、さらにＳｉが３×１０１８ドープされるようにモノシラン（不純物ガス）の流量を減少させてＩｎ０．００８Ｇａ０．９９２Ｎよりなる第３の窒化物半導体層５ｂ１１ｔを０．５ｎｍの厚さに成長させた。
続いて、Ｉｎの原料ガスであるＴＭＩ及びＳｉ不純物の原料ガスであるモノシランを停止して、ＧａＮよりなる第４の窒化物半導体層５ｂ１２を１．７ｎｍの厚さに成長させた。
以上のようにして、第１障壁層５ｂ１を５．１ｎｍの厚さに成長させた。
（ａ２）井戸層成長
温度を８６０℃にして、原料ガスとして、ＴＥＧ、ＴＭＩ、アンモニアを用い、Ｉｎ０．１６Ｇａ０．８４Ｎよりなる井戸層５ｗを３．８ｎｍの厚さに成長させた。この井戸層５ｗの成長は、ＩｎＧａＮ層が０．３ｎｍの厚さに成長されるまでの初期段階と、成長終了前の０．３ｎｍ成長させる最終段階においてＩｎの含有量が小さくなるようにＩｎ源であるＴＭＩの流量を絞って成長させた。
温度を８６０℃にして、原料ガスとして、ＴＥＧ、ＴＭＩ、アンモニアを用い、Ｉｎ０．１６Ｇａ０．８４Ｎよりなる井戸層５ｗを３．８ｎｍの厚さに成長させた。この井戸層５ｗの成長は、ＩｎＧａＮ層が０．３ｎｍの厚さに成長されるまでの初期段階と、成長終了前の０．３ｎｍ成長させる最終段階においてＩｎの含有量が小さくなるようにＩｎ源であるＴＭＩの流量を絞って成長させた。
（ａ３）第２障壁層成長
次に、温度を８６０℃にして、原料ガスにＴＥＧ、アンモニアを用い、ＧａＮよりなる第２障壁層５ｂ２を４．２ｎｍの厚さに成長させた。
次に、温度を８６０℃にして、原料ガスにＴＥＧ、アンモニアを用い、ＧａＮよりなる第２障壁層５ｂ２を４．２ｎｍの厚さに成長させた。
以降、（ａ２）井戸層成長と（ａ３）第２障壁層成長とを交互に７回繰り返し、井戸層５ｗと第２障壁層５ｂ２のペアを８ペア含む多重量子井戸構造の活性層５を形成した。
（第１層６）
次に、温度を８４０℃にして、原料ガスにＴＥＧ、ＴＭＩ、アンモニアを用い、最終の第２障壁層５ｂ２の上に、Ｉｎ０．０５Ｇａ０．９５Ｎよりなる第１層６を２ｎｍの厚さに成長させた。
次に、温度を８４０℃にして、原料ガスにＴＥＧ、ＴＭＩ、アンモニアを用い、最終の第２障壁層５ｂ２の上に、Ｉｎ０．０５Ｇａ０．９５Ｎよりなる第１層６を２ｎｍの厚さに成長させた。
（第２層７）
次に、８４０℃でＴＥＧ、ＴＭＡ、アンモニア、Ｃｐ２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０２０／ｃｍ３ドープしたＡｌ０．１７Ｇａ０．８３Ｎよりなる第２層７を１０ｎｍの厚さに成長させた。
次に、８４０℃でＴＥＧ、ＴＭＡ、アンモニア、Ｃｐ２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０２０／ｃｍ３ドープしたＡｌ０．１７Ｇａ０．８３Ｎよりなる第２層７を１０ｎｍの厚さに成長させた。
（ｐ型コンタクト層８）
続いて、第２層７上に、アンドープのＧａＮを１００ｎｍの厚さに成長させ、そのアンドープのＧａＮの層上に、ＴＭＧ、アンモニア、Ｃｐ２Ｍｇを用いて、Ｍｇを５×１０２０／ｃｍ３ドープしたＧａＮよりなるｐ型コンタクト層８を２３ｎｍの厚さに成長させた。
続いて、第２層７上に、アンドープのＧａＮを１００ｎｍの厚さに成長させ、そのアンドープのＧａＮの層上に、ＴＭＧ、アンモニア、Ｃｐ２Ｍｇを用いて、Ｍｇを５×１０２０／ｃｍ３ドープしたＧａＮよりなるｐ型コンタクト層８を２３ｎｍの厚さに成長させた。
成長終了後、窒素雰囲中、ウェハを反応容器内において、７００℃でアニーリングを行い、第２層７及びｐ型コンタクト層８を低抵抗化した。
アニーリング後、一部の領域のｐ型コンタクト層８、第２層７、第１層６及び活性層５を除去して、ｎ電極１１を形成するための表面（電極形成面）を露出させた。
最後に、ｐ型コンタクト層８表面の一部及び電極形成面にそれぞれｐ電極２１及びｎ電極１１を形成した。
実施例１に係る発光素子において、１２０ｍＡの順方向電流を流したときの順方向電圧Ｖｆは、３．０４Ｖ、発光強度は２５４．１ｍＷであった。
比較例
活性層の第１障壁層を以下のように成長させた以外は、実施例１の発光素子と同様にして比較例の発光素子を作製した。
比較例の発光素子における第１障壁層は、Ｓｉが６×１０１８ドープされたＩｎ０．００８Ｇａ０．９９２Ｎよりなる窒化物半導体層を３．４ｎｍの厚さに成長させ、その上に、ＧａＮよりなる第４の窒化物半導体層を１．７ｎｍの厚さに成長させることにより形成した。
活性層の第１障壁層を以下のように成長させた以外は、実施例１の発光素子と同様にして比較例の発光素子を作製した。
比較例の発光素子における第１障壁層は、Ｓｉが６×１０１８ドープされたＩｎ０．００８Ｇａ０．９９２Ｎよりなる窒化物半導体層を３．４ｎｍの厚さに成長させ、その上に、ＧａＮよりなる第４の窒化物半導体層を１．７ｎｍの厚さに成長させることにより形成した。
参考例１．
活性層の第１障壁層を以下のように形成した以外は、実施例１の発光素子と同様にして参考例１の発光素子を作製した。
参考例１の発光素子における第１障壁層は、Ｓｉが３×１０１８ドープされたＩｎ０．００８Ｇａ０．９９２Ｎよりなる第１の窒化物半導体層を１．５ｎｍの厚さに成長させ、その上にＳｉが６×１０１８ドープされたＩｎ０．００８Ｇａ０．９９２Ｎよりなる第２の窒化物半導体層を２．４ｎｍの厚さに成長させ、その上にＧａＮよりなる第４の窒化物半導体層を１．７ｎｍの厚さに成長させることにより形成した。
活性層の第１障壁層を以下のように形成した以外は、実施例１の発光素子と同様にして参考例１の発光素子を作製した。
参考例１の発光素子における第１障壁層は、Ｓｉが３×１０１８ドープされたＩｎ０．００８Ｇａ０．９９２Ｎよりなる第１の窒化物半導体層を１．５ｎｍの厚さに成長させ、その上にＳｉが６×１０１８ドープされたＩｎ０．００８Ｇａ０．９９２Ｎよりなる第２の窒化物半導体層を２．４ｎｍの厚さに成長させ、その上にＧａＮよりなる第４の窒化物半導体層を１．７ｎｍの厚さに成長させることにより形成した。
参考例２．
活性層の第１障壁層を以下のように形成した以外は、実施例１の発光素子と同様にして参考例２の発光素子を作製した。
参考例２の発光素子における第１障壁層は、Ｓｉが６×１０１８ドープされたＩｎ０．００８Ｇａ０．９９２Ｎよりなる第２の窒化物半導体層を２．４ｎｍの厚さに成長させ、その上にＳｉが３×１０１８ドープされたＩｎ０．００８Ｇａ０．９９２Ｎよりなる第３の窒化物半導体層を１．０ｎｍの厚さに成長させ、その上にＧａＮよりなる第４の窒化物半導体層を１．７ｎｍの厚さに成長させることにより形成した。
活性層の第１障壁層を以下のように形成した以外は、実施例１の発光素子と同様にして参考例２の発光素子を作製した。
参考例２の発光素子における第１障壁層は、Ｓｉが６×１０１８ドープされたＩｎ０．００８Ｇａ０．９９２Ｎよりなる第２の窒化物半導体層を２．４ｎｍの厚さに成長させ、その上にＳｉが３×１０１８ドープされたＩｎ０．００８Ｇａ０．９９２Ｎよりなる第３の窒化物半導体層を１．０ｎｍの厚さに成長させ、その上にＧａＮよりなる第４の窒化物半導体層を１．７ｎｍの厚さに成長させることにより形成した。
以上のように作製した比較例の発光素子、参考例１及び２の発光素子のそれぞれについて、１２０ｍＡの順方向電流を流したときの、順方向電圧Ｖｆ、発光強度及び電力効率を評価した。
その結果を、実施例１の評価結果とともに表１に示す。
その結果を、実施例１の評価結果とともに表１に示す。
表１に示すように、実施例１の発光素子は、比較例の発光素子に比べて順方向電圧Ｖｆの上昇を抑えて発光強度（ｍＷ）を高くできることが確認された。
これに対して、参考例１及び２の発光素子は、実施例１の発光素子に比べて順方向電圧Ｖｆの上昇幅が大きいにも関わらず発光強度（ｍＷ）は実施例１の発光素子に比べて低いものであった。
これに対して、参考例１及び２の発光素子は、実施例１の発光素子に比べて順方向電圧Ｖｆの上昇幅が大きいにも関わらず発光強度（ｍＷ）は実施例１の発光素子に比べて低いものであった。
実施例２．
実施例２の発光素子は、実施例１の発光素子において、活性層５の第１障壁層を以下のように成長させて形成した以外は実施例１と同様にして作製した。
具体的には、実施例２の発光素子において、
（i）温度を８６０℃にして、原料ガスとして、ＴＥＧ、ＴＭＩ、アンモニア及びモノシランを用い、Ｓｉが３×１０１８ドープされるようにモノシラン（不純物ガス）の流量を調整し、Ｉｎ０．００８Ｇａ０．９９２Ｎよりなる第１の窒化物半導体層５ｂ１１ｕを０．３ｎｍの厚さに成長させ、
（ii）Ｓｉが６.６４×１０１８ドープされるようにモノシラン（不純物ガス）の流量を増加させた原料ガスによりＩｎ０．００８Ｇａ０．９９２Ｎよりなる第２の窒化物半導体層５ｂ１１ｍを２．８ｎｍの厚さに成長させ、
（iii）さらにＳｉが３×１０１８ドープされるようにモノシラン（不純物ガス）の流量を減少させてＩｎ０．００８Ｇａ０．９９２Ｎよりなる第３の窒化物半導体層５ｂ１１ｔを０．３ｎｍの厚さに成長させ、
（iv）続いて、Ｉｎの原料ガスであるＴＭＩ及びＳｉ不純物の原料ガスであるモノシランを停止して、ＧａＮよりなる第４の窒化物半導体層５ｂ１２を１．７ｎｍの厚さに成長させて、
第１障壁層５ｂ１を５．１ｎｍの厚さに成長させた。
実施例２の発光素子は、実施例１の発光素子において、活性層５の第１障壁層を以下のように成長させて形成した以外は実施例１と同様にして作製した。
具体的には、実施例２の発光素子において、
（i）温度を８６０℃にして、原料ガスとして、ＴＥＧ、ＴＭＩ、アンモニア及びモノシランを用い、Ｓｉが３×１０１８ドープされるようにモノシラン（不純物ガス）の流量を調整し、Ｉｎ０．００８Ｇａ０．９９２Ｎよりなる第１の窒化物半導体層５ｂ１１ｕを０．３ｎｍの厚さに成長させ、
（ii）Ｓｉが６.６４×１０１８ドープされるようにモノシラン（不純物ガス）の流量を増加させた原料ガスによりＩｎ０．００８Ｇａ０．９９２Ｎよりなる第２の窒化物半導体層５ｂ１１ｍを２．８ｎｍの厚さに成長させ、
（iii）さらにＳｉが３×１０１８ドープされるようにモノシラン（不純物ガス）の流量を減少させてＩｎ０．００８Ｇａ０．９９２Ｎよりなる第３の窒化物半導体層５ｂ１１ｔを０．３ｎｍの厚さに成長させ、
（iv）続いて、Ｉｎの原料ガスであるＴＭＩ及びＳｉ不純物の原料ガスであるモノシランを停止して、ＧａＮよりなる第４の窒化物半導体層５ｂ１２を１．７ｎｍの厚さに成長させて、
第１障壁層５ｂ１を５．１ｎｍの厚さに成長させた。
以上のように作製した実施例２の発光素子に電流を１５０ｍＡ流したときの、順方向電圧Ｖｆ、発光強度及び電力効率を評価した。
その結果、
順方向電圧Ｖｆ：３．１０Ｖ
発光強度：３０７ｍＷ
電力効率：６６％
であった。
その結果、
順方向電圧Ｖｆ：３．１０Ｖ
発光強度：３０７ｍＷ
電力効率：６６％
であった。
以上、実施形態について説明したが、これらの説明は本発明を何ら限定するものではない。
１ 基板
２ 下地層
３ ｎ型コンタクト層
４ ｎ側超格子層
５ 活性層
５ｂ１ 第１障壁層
５ｂ２ 第２障壁層
５ｂ１１ ＩｎＧａＮ障壁層（下部窒化物半導体層）
５ｂ１１ｕ 下部領域（第１の窒化物半導体層）
５ｂ１１ｍ 中央領域（第２の窒化物半導体層）
５ｂ１１ｔ 上部領域（第３の窒化物半導体層）
５ｂ１２ ＧａＮ障壁層（上部窒化物半導体層）
５ｗ 井戸層
６ 第１層
７ 第２層
８ ｐ型コンタクト層
１０ ｎ側窒化物半導体層
１１ ｎ電極
２０ ｐ側窒化物半導体層
２１ ｐ電極
２ 下地層
３ ｎ型コンタクト層
４ ｎ側超格子層
５ 活性層
５ｂ１ 第１障壁層
５ｂ２ 第２障壁層
５ｂ１１ ＩｎＧａＮ障壁層（下部窒化物半導体層）
５ｂ１１ｕ 下部領域（第１の窒化物半導体層）
５ｂ１１ｍ 中央領域（第２の窒化物半導体層）
５ｂ１１ｔ 上部領域（第３の窒化物半導体層）
５ｂ１２ ＧａＮ障壁層（上部窒化物半導体層）
５ｗ 井戸層
６ 第１層
７ 第２層
８ ｐ型コンタクト層
１０ ｎ側窒化物半導体層
１１ ｎ電極
２０ ｐ側窒化物半導体層
２１ ｐ電極
Claims (10)
- 基板上にｎ側窒化物半導体層を成長させるｎ側窒化物半導体層成長工程と、
前記ｎ側窒化物半導体層上に活性層を成長させる活性層成長工程と、
前記活性層の上にｐ側窒化物半導体層を成長させるｐ側窒化物半導体層成長工程と、
を含み、
前記活性層成長工程は、
最も前記ｎ側窒化物半導体層側に位置する井戸層を成長させる前に、
前記井戸層と前記ｎ側窒化物半導体層の間に第１障壁層を成長させる第１障壁層成長工程を含み、
該第１障壁層成長工程は、
Ｉｎを含む第１の窒化物半導体層を、ｎ型不純物濃度が第１の濃度になるように設定された成長条件で第１の厚さに成長させる第１段階と、
Ｉｎを含む第２の窒化物半導体層を、ｎ型不純物濃度が第１の濃度より高い第２の濃度になるように設定された成長条件で第１の厚さより厚い第２の厚さに成長させる第２段階と、
Ｉｎを含む第３の窒化物半導体層を、ｎ型不純物濃度が第２の濃度より低い第３の濃度になるように設定された成長条件で第２の厚さより薄い第３の厚さに成長させる第３段階と、
第４の窒化物半導体層を、不純物原料ガスの流量を前記第１段階及び前記第３段階よりより少なくした成長条件、又は不純物原料ガスの注入を停止した成長条件で第４の厚さに成長させる第４段階と、
を順に含むことを特徴とする窒化物半導体発光素子の製造方法。 - 前記第１〜第４段階は、同一の反応炉内で連続して実施し、
前記第１〜第３段階においてそれぞれ、Ｉｎの原料ガス、Ｇａの原料ガス、Ｎの原料ガス及びＳｉの原料ガスを反応炉内に導入して前記第１の窒化物半導体層、前記第２の窒化物半導体層及び前記第３の窒化物半導体層を成長させ、
前記第４段階において、Ｇａの原料ガス、Ｎの原料ガスを導入し、Ｉｎの原料ガス及びＳｉの原料ガスを前記第１段階及び前記第３段階よりより少なくした成長条件、又はＩｎの原料ガス及びＳｉの原料ガスの注入を停止して前記第４の窒化物半導体層を成長させる請求項１記載の窒化物半導体発光素子の製造方法。 - 前記井戸層は、Ｉｎを含み、
前記第１〜第３の窒化物半導体層のＩｎの含有量は、前記井戸層のＩｎの含有量よりも小さい請求項２に記載の窒化物半導体発光素子の製造方法。 - 前記第２段階において、前記第２の窒化物半導体層を、前記第１〜第３の窒化物半導体層の総膜厚に対する前記第２の窒化物半導体層の膜厚の割合が７０％以上、９０％以下になるように設定された設定条件で成長させる請求項１〜３のいずれか１つに記載の窒化物半導体発光素子の製造方法。
- 前記第１段階及び前記第３段階において、前記第１の窒化物半導体層及び前記第３の窒化物半導体層を、前記第１の濃度及び前記第３の濃度が前記第２の濃度の半分以下の濃度になるように設定された設定条件で成長させる請求項１〜４のいずれか１つに記載の窒化物半導体発光素子の製造方法。
- 前記活性層成長工程において、前記井戸層を含む複数の井戸層と、前記第１障壁層を含む複数の障壁層と、を成長させ、
前記複数の障壁層のうち前記第１障壁層のみにｎ型不純物が含まれている請求項１〜５のいずれか１つに記載の窒化物半導体発光素子の製造方法。 - 前記第１の濃度は、２．０×１０１８以上、３．０×１０１８以下であり、
前記第２の濃度は、６．０×１０１８以上、８．０×１０１８以下であり、
前記第３の濃度は、２．０×１０１８以上、３．０×１０１８以下である請求項１〜６のいずれか１つに記載の窒化物半導体発光素子の製造方法。 - 前記第１の厚さは、０．１ｎｍ以上、０．５ｎｍ以下であり、
前記第２の厚さは、２ｎｍ以上、３ｎｍ以下であり、
前記第３の厚さは、０．１ｎｍ以上、０．５ｎｍ以下である請求項１〜７のいずれか１つに記載の窒化物半導体発光素子の製造方法。 - 前記第４の厚さは、１００ｎｍ以上、２００ｎｍ以下である請求項１〜８のいずれか１つに記載の窒化物半導体発光素子の製造方法。
- ｎ側窒化物半導体層と、ｐ側窒化物半導体層と、ｎ側窒化物半導体層とｐ側窒化物半導体層の間に設けられた活性層と、を含む窒化物半導体発光素子であって、
前記活性層は、少なくとも最も前記ｎ側窒化物半導体層側に設けられた井戸層と、該井戸層と前記ｎ側窒化物半導体層の間に設けられた第１障壁層とを含み、
該第１障壁層は、前記ｎ側窒化物半導体層側から順に、ＳｉがドープされたＩｎＧａＮ障壁層とアンドープのＧａＮ障壁層を含み、前記ＩｎＧａＮ障壁層のＳｉのドープ量は、前記ｎ側窒化物半導体層側及び井戸層側に比較して中央部が高くなっていることを特徴とする窒化物半導体発光素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018162959A JP6955172B2 (ja) | 2018-08-31 | 2018-08-31 | 窒化物半導体発光素子とその製造方法 |
| US16/556,162 US10978610B2 (en) | 2018-08-31 | 2019-08-29 | Nitride semiconductor light-emitting element and method of manufacturing the same |
| US17/194,008 US11876148B2 (en) | 2018-08-31 | 2021-03-05 | Nitride semiconductor light-emitting element and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018162959A JP6955172B2 (ja) | 2018-08-31 | 2018-08-31 | 窒化物半導体発光素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020035951A true JP2020035951A (ja) | 2020-03-05 |
| JP6955172B2 JP6955172B2 (ja) | 2021-10-27 |
Family
ID=69640142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018162959A Active JP6955172B2 (ja) | 2018-08-31 | 2018-08-31 | 窒化物半導体発光素子とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10978610B2 (ja) |
| JP (1) | JP6955172B2 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003229645A (ja) * | 2002-01-31 | 2003-08-15 | Nec Corp | 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法 |
| JP2005109425A (ja) * | 2003-09-26 | 2005-04-21 | Samsung Electro Mech Co Ltd | 窒化物半導体素子 |
| JP2006013463A (ja) * | 2004-05-21 | 2006-01-12 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子 |
| JP2010067927A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 窒化物半導体発光素子 |
| US8451877B1 (en) * | 2010-03-23 | 2013-05-28 | Sandia Corporation | High efficiency III-nitride light-emitting diodes |
| WO2013132812A1 (ja) * | 2012-03-05 | 2013-09-12 | パナソニック株式会社 | 窒化物半導体発光素子、光源及びその製造方法 |
| JP2016149399A (ja) * | 2015-02-10 | 2016-08-18 | ウシオ電機株式会社 | 半導体発光素子 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611352B1 (ko) * | 1998-03-12 | 2006-09-27 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물 반도체 소자 |
| KR101127314B1 (ko) * | 2003-11-19 | 2012-03-29 | 니치아 카가쿠 고교 가부시키가이샤 | 반도체소자 |
| KR100482511B1 (ko) * | 2004-02-05 | 2005-04-14 | 에피밸리 주식회사 | Ⅲ-질화물계 반도체 발광소자 |
| US6979835B1 (en) * | 2004-09-11 | 2005-12-27 | Formosa Epitaxy Incorporation | Gallium-nitride based light-emitting diode epitaxial structure |
| CN101449395A (zh) * | 2006-05-26 | 2009-06-03 | 罗姆股份有限公司 | 氮化物半导体发光元件 |
| EP1976031A3 (en) * | 2007-03-29 | 2010-09-08 | Seoul Opto Device Co., Ltd. | Light emitting diode having well and/or barrier layers with superlattice structure |
| US7649195B2 (en) * | 2007-06-12 | 2010-01-19 | Seoul Opto Device Co., Ltd. | Light emitting diode having active region of multi quantum well structure |
| KR101479623B1 (ko) * | 2008-07-22 | 2015-01-08 | 삼성전자주식회사 | 질화물 반도체 발광소자 |
| JP4881491B2 (ja) * | 2009-09-01 | 2012-02-22 | 株式会社東芝 | 半導体発光素子 |
| JP4940317B2 (ja) * | 2010-02-25 | 2012-05-30 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| JP5380516B2 (ja) * | 2011-11-18 | 2014-01-08 | 株式会社東芝 | 窒化物半導体発光素子 |
-
2018
- 2018-08-31 JP JP2018162959A patent/JP6955172B2/ja active Active
-
2019
- 2019-08-29 US US16/556,162 patent/US10978610B2/en active Active
-
2021
- 2021-03-05 US US17/194,008 patent/US11876148B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003229645A (ja) * | 2002-01-31 | 2003-08-15 | Nec Corp | 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法 |
| JP2005109425A (ja) * | 2003-09-26 | 2005-04-21 | Samsung Electro Mech Co Ltd | 窒化物半導体素子 |
| JP2006013463A (ja) * | 2004-05-21 | 2006-01-12 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子 |
| JP2010067927A (ja) * | 2008-09-12 | 2010-03-25 | Toshiba Corp | 窒化物半導体発光素子 |
| US8451877B1 (en) * | 2010-03-23 | 2013-05-28 | Sandia Corporation | High efficiency III-nitride light-emitting diodes |
| WO2013132812A1 (ja) * | 2012-03-05 | 2013-09-12 | パナソニック株式会社 | 窒化物半導体発光素子、光源及びその製造方法 |
| JP2016149399A (ja) * | 2015-02-10 | 2016-08-18 | ウシオ電機株式会社 | 半導体発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11876148B2 (en) | 2024-01-16 |
| JP6955172B2 (ja) | 2021-10-27 |
| US20210193865A1 (en) | 2021-06-24 |
| US10978610B2 (en) | 2021-04-13 |
| US20200075795A1 (en) | 2020-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI466330B (zh) | 三族氮化物半導體發光元件 | |
| US9166102B2 (en) | Group III nitride semiconductor light-emitting device including a superlatice layer | |
| US8816322B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor | |
| CN103165785B (zh) | 用于制造半导体器件的方法 | |
| JP2012169383A (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| US20170092807A1 (en) | Group iii nitride semiconductor light-emitting device | |
| US20210328099A1 (en) | Method of manufacturing nitride semiconductor light-emitting element | |
| US8420425B2 (en) | Method for producing a group III nitride semiconductor light-emitting device | |
| JP5229048B2 (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JP2012248763A5 (ja) | ||
| US8633469B2 (en) | Group III nitride semiconductor light-emitting device | |
| JP2011187862A (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP6955172B2 (ja) | 窒化物半導体発光素子とその製造方法 | |
| JP2013055293A (ja) | Ｉｉｉ族窒化物半導体発光素子およびその製造方法 | |
| JP6928277B2 (ja) | 窒化物半導体発光素子の製造方法 | |
| JP7319559B2 (ja) | 窒化物半導体発光素子 | |
| JP7260807B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| US9508895B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor | |
| JP2015156408A (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| CN114664985A (zh) | 氮化物半导体发光元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210413 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210416 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20210416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210913 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6955172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |