CN103165785B - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN103165785B
CN103165785B CN201210548623.3A CN201210548623A CN103165785B CN 103165785 B CN103165785 B CN 103165785B CN 201210548623 A CN201210548623 A CN 201210548623A CN 103165785 B CN103165785 B CN 103165785B
Authority
CN
China
Prior art keywords
contact layer
type contact
layer
nitrogen
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210548623.3A
Other languages
English (en)
Other versions
CN103165785A (zh
Inventor
奥野浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN103165785A publication Critical patent/CN103165785A/zh
Application granted granted Critical
Publication of CN103165785B publication Critical patent/CN103165785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

本发明提供用于制造半导体器件的方法。具体而言,提供一种用于制造包括p电极和由氮化物半导体形成的p型接触层的半导体器件的方法,该方法意在改善p型接触层与p电极之间的欧姆接触。在该制造方法中,在蓝宝石衬底上依次形成低温缓冲层、n型接触层、n型ESD层、n型SL层、MQW层以及p型覆层。随后,在p型覆层上依次形成第一p型接触层和第二p型接触层。通过使用氮和氢的气体混合物作为载气来形成第一p型接触层。通过仅使用氢作为载气来形成第二p型接触层。

Description

用于制造半导体器件的方法
技术领域
本发明涉及用于制造半导体器件的方法。更具体地,本发明涉及用于制造包括由第III族氮化物半导体形成的p型接触层和p电极的半导体器件的方法,该方法意在改善p型接触层与p电极之间的欧姆接触。
背景技术
一般地,半导体器件包括p电极和与p电极接触的p型接触层。当p电极与p型接触层之间的接触电阻高时,可能生成热,并且热生成可能缩短器件的使用寿命。此外,当接触电阻高时,半导体器件的驱动电压增加。
具体地,为了减少由第III族氮化物半导体形成的p型接触层与p电极之间的接触电阻,必须增加p型接触层的空穴浓度。但是,由于在第III族氮化物半导体层中形成了深的受主杂质能级,所述在增加空穴浓度方面遭遇困难。
因此,已经进行了许多用于增加空穴浓度的研究。例如,专利文献1公开了一种通过降低p型接触层的生长速度来实现约1018/cm3的空穴浓度的技术。
专利文献1:日本公开(kokai)特许公报No.2003-23179
但是,甚至在具有这样的空穴浓度的p型接触层上形成p电极时,也可能不能获得良好的欧姆接触。同时,考虑到层和电极的功函数,在实现由第III族氮化物半导体形成的p型接触层与p电极之间的欧姆接触方面遭遇困难。
发明内容
已经实现本发明以解决常规技术所涉及的前述问题。因此,本发明的一个目的是提供一种用于制造包括由氮化物半导体形成的p型接触层和p电极的半导体器件的方法,该方法意在改善p型接触层与p电极之间的欧姆接触。
在用于解决前述问题的本发明第一方面中,提供一种用于制造半导体器件的方法,该半导体器件包括p电极以及其上形成有p电极并且由第III族氮化物半导体形成的p型接触层,该方法包括形成p型接触层的步骤,该步骤包括通过使用氮和氢的气体混合物作为载气来形成第一p型接触层的第一子步骤;以及通过使用氢作为载气来形成第二p型接触层的第二子步骤。
在通过该半导体器件制造方法制造的半导体器件中,在p型接触层与p电极之间实现了良好的欧姆接触;即,在p型接触层与p电极之间实现了低接触电阻。因此,可以减少电力消耗,并且也减少了热生成的量。
本发明的第二方面涉及半导体器件制造方法的一个具体实施方案,其中第一子步骤使用其中氮与全部载气的摩尔比(下文中,该比例可以称作“氮摩尔分数”)为40%至80%的载气。这样的载气的使用实现了具有减少的晶格缺陷的第一p型接触层的形成。因此,由此形成的第一p型接触层呈现进一步减少的电阻率。更优选地,氮摩尔分数是50%至75%。最优选地,氮摩尔分数是55%至70%。
本发明的第三方面涉及半导体器件制造方法的一个具体实施方案,其中,没有执行用于减小p型接触层的电阻的退火步骤。省略这样的退火步骤缩短了循环时间并且提高了生产率。
本发明的第四方面涉及半导体器件制造方法的一个具体实施方案,该方法还包括:在第二子步骤之后,在氮气氛中冷却包括p型接触层的层叠结构的步骤。在氮气氛中冷却层叠结构可以防止氢与受主杂质复合。
本发明的第五方面涉及半导体器件制造方法的一个具体实施方案,其中,第二子步骤形成具有的厚度的第二p型接触层。当第二p型接触层的厚度落入上述范围内时,在层中适当地形成晶格缺陷。借助于隧道效应(tunnel effect),载流子经由由此形成的晶格缺陷容易地穿过势垒。更优选地,第二p型接触层的厚度是更加优选地,第二p型接触层的厚度是
本发明的第六方面涉及半导体器件制造方法的一个具体实施方案,其中,在第二子步骤中形成第二p型接触层期间,第二p型接触层以比第一p型接触层的Mg浓度高的浓度掺杂有Mg,并且将第二p型接触层的Mg浓度调整到1×1020/cm3至1×1022/cm3。更优选地,将Mg浓度调整到2×1020/cm3至9×1021/cm3。更加优选地,将Mg浓度调整到5×1020/cm3至8×1021/cm3。这是因为,当第二p型接触层的Mg浓度落入上述范围内时,可以在层中形成更大量的晶格缺陷。因此,在Mg活化之后,电子在p电极与p型接触层之间平滑地移动。
根据本发明,提供了一种用于制造包括p电极和由氮化物半导体形成的p型接触层的半导体器件的方法,该方法意在改善p型接触层与p电极之间的欧姆接触。
附图说明
本发明的各种其他目的、特征以及许多伴随的优点将变得容易理解,它们在参考结合附图考虑并参考以下优选实施方案的详细描述变得更好理解,附图中:
图1示意性地示出根据一个实施方案的半导体器件的层叠结构;
图2A至图2C示出根据实施方案的半导体器件制造方法(部分1);
图3示出根据实施方案的半导体器件制造方法(部分2);
图4是示出通过根据实施方案的半导体器件制造方法所制造的发光器件的第一p型接触层的空穴浓度的曲线图;
图5是示出在通过根据实施方案的半导体器件制造方法所制造的发光器件的第一p型接触层中的空穴迁移率的曲线图;
图6是示出通过根据实施方案的半导体器件制造方法所制造的发光器件的第一p型接触层的电阻率的曲线图;
图7是示出通过根据实施方案的半导体器件制造方法所制造的发光器件的第一p型接触层的活化百分比的曲线图;以及
图8是示出通过根据实施方案的半导体器件制造方法所制造的发光器件与常规发光器件之间的输出的对比的曲线图。
具体实施方式
接下来,将参考附图,通过将制造发光器件的情况作为示例来描述本发明的具体实施方案。但是,本发明不限于实施方案。即,本发明可以应用于多种半导体器件,包括:晶体管如FEMT、光电探测器以及发光器件如LED或激光二极管。当然,形成发光器件的每个层的结构可与下述实施方案中举例说明的结构不同。在附图中示意性示出的每个层的厚度与其实际值并不对应。
实施方案
1.半导体器件
现在,将参考图1描述通过根据实施方案的半导体器件制造方法所制造的发光器件100。半导体器件100是由第III族氮化物半导体所形成的半导体器件。如图1所示,发光器件100包括:蓝宝石衬底10;低温缓冲层20;n型接触层30;n型ESD层40;n型SL层50;用作发光源的MQW层(多量子阱层)60;p型覆层70;以及p型接触层80,层20至80依次形成在蓝宝石衬底10上。在n型接触层30上形成n电极N1。在p型接触层80上形成p电极P1。
前述各个层通过MOCVD形成在蓝宝石衬底10的一个表面上。为了提高光提取性能,可以对蓝宝石衬底10的表面进行雕刻。可以使用由例如SiC、ZnO、Si或GaN形成的另一生长衬底来代替蓝宝石衬底。低温缓冲层20设置为用来将蓝宝石衬底10的结晶性传递到形成于缓冲层20上方的层。低温缓冲层20的材料的示例包括AlN和GaN。
n型接触层30实际上与n电极N1接触。n型接触层30由掺杂有Si的GaN形成。层30的Si浓度是1×1018/cm3或更大。为了改善n型接触层30与n电极之间的欧姆接触,n型接触层30可以由具有不同载流子浓度的多个层形成。
n型ESD层40设置为用来改善静电放电(ESD);即,用来防止每个半导体层的静电放电。n型ESD层40具有包括未掺杂的GaN层和掺杂Si的GaN层的层叠结构。优选地,执行Si掺杂以获得1×1018/cm3或更大的载流子浓度。
n型SL层50具有用于释放施加到MQW层60的应力的超晶格结构。n型SL层50通过交替地沉积GaN层和InGaN层来形成。除这些层之外,还可以沉积n-GaN层。特别优选地,n-GaN层与MQW层60接触。形成n型SL层50的层单元的数目是10至20。n型SL层50的总厚度是60nm至80nm。
MQW层60是通过电子和空穴的复合而发出光的发光层。因此,MQW层60通过交替地沉积具有小带隙的阱层和具有大带隙的势垒层来形成。阱层可以由InGaN形成,势垒层可以由AlGaN形成。或者,阱层可以由GaN形成,势垒层可以由AlGaN形成。或者,MQW层60可以由这些层的任意组合来形成;例如,层60可以由重复的层单元形成,每个层单元包括四个或更多层。
p型覆层70设置为用来防止电子扩散到p型接触层80。p型覆层70通过交替地沉积包括p-InGaN层的层单元和包括p-AlGaN层的层单元来形成。重复层单元的数目是12。重复层单元的数目可以是3至50。
p型接触层80包括第一p型接触层81和第二p型接触层82。这些层中的每个层均由掺杂有Mg的p-GaN形成。第二p型接触层实际上与P电极P1接触。因此,在发光器件100中,第二p型接触层82位于与蓝宝石衬底10侧相反的一侧上。第一p型接触层81位于第二p型接触层82下方。
第一p型接触层81掺杂有浓度为1×1019/cm3至1×1020/cm3的Mg。当Mg浓度落入该范围内时,可以实现高的空穴浓度而不使结晶性劣化。第二p型接触层82掺杂有浓度为1×1020/cm3至1×1022/cm3的Mg。即,第二p型接触层82掺杂有比第一p型接触层81的Mg浓度高的浓度的Mg。
第二p型接触层82具有的厚度。因此,第二p型接触层82的厚度足够小。如下所述,用于形成第二p型接触层82的载气仅包含氢(即,载气不包含氮)。因此,第二p型接触层82呈现弱的结晶性。因此,在p电极P1与第二p型接触层82之间形成了非常薄的肖特基势垒。
因此,空穴容易地从p电极P1向第二p型接触层82移动。即,来自p电极P1的空穴容易地遂穿肖特基势垒而进入第二p型接触层82。因此,在p电极P1与p型接触层80之间实现了良好的欧姆接触。
2.半导体器件制造方法
在根据实施方案的半导体器件制造方法中,通过金属有机化学气相沉积(MOCVD)来生长前述各层。根据本实施方案的半导体器件制造方法的特性特征在于形成p型接触层80的步骤。接下来,将参考图2和图3描述该方法的步骤。
在该方法中使用的载气是氢(H2)、氮(N2)或氢和氮的气体混合物(H2+N2)。氨气(NH3)被用作氮源。三甲基镓(Ga(CH3)3,下文中可以称作“TMG”)被用作Ga源。三甲基铟(In(CH3)3,下文中可以称作“TMI”)被用作In源。三甲基铝(Al(CH3)3,下文中可以称作“TMA”)被用作Al源。硅烷(SiH4)被用作n型掺杂剂气体。环戊二烯基镁(Mg(C5H5)2,下文中可以称作“Cp2Mg”)被用作p型掺杂剂气体。
2-1.形成低温缓冲层的步骤
在本实施方案中,提供蓝宝石衬底10,并且将蓝宝石衬底10放置在MOCVD炉中。随后,将蓝宝石衬底10在氢气气氛中进行清洁,从而从蓝宝石衬底10的表面去除沉积物。然后,将衬底温度升高到400℃,并且在蓝宝石衬底10上形成AlN低温缓冲层20。
2-2.形成n型接触层的步骤
接下来,在低温缓冲层20上形成n型接触层30(参见图2A)。之后,在氢气(载气)和氨气的气流下,将衬底温度升高到1100℃。在衬底温度达到1100℃之后,供给TMG、氨气以及硅烷气体(即,杂质气体),从而形成具有4.5×1018/cm3的Si浓度的n-GaN n型接触层30。
2-3.形成n型ESD层的步骤
随后,在n型接触层30上形成n型ESD层40。将衬底温度降低到900℃,并且形成包括未掺杂的GaN层和掺杂Si的n-GaN层的层叠结构。在该情况下,将生长温度优选地调整到800℃至950℃。n-GaN层优选地具有由Si原子浓度(原子/cm3)和厚度(nm)的乘积所定义的0.9×1020至3.6×1020(原子·nm/cm3)的特征值。
2-4.形成n型SL层的步骤
接下来,在n型ESD层40上形成n型SL层50。通过交替地沉积具有2.5nm的厚度的InGaN层和具有2.5nm的厚度的掺杂Si的n-GaN层来形成n型SL层50。具体地,通过周期地沉积15个层单元来形成n型SL层50,每个层单元包括InGaN层和掺杂Si的n-GaN层。当衬底温度保持在830℃时,在供给硅烷气体、TMG、TMI以及氨的情况下形成InGaN层。当衬底温度保持在830℃时,在供给硅烷气体、TMG以及氨的情况下形成n-GaN层。因此,形成图2B中示出的层叠结构。
2-5.形成发光层的步骤
随后,在n型SL层50上形成MQW层60。MQW层60具有其中InGaN层和AlGaN层以重复方式交替地沉积的结构。在750℃至800℃的生长温度下生长InGaN层。供给原料气体(即,TMI、TMG和氨)以用于InGaN层的生长。In组成比例是0.05%至0.15%。由此生长的晶体层具有1nm至4nm的厚度。
在850℃至950℃的生长温度下生长AIGaN层。供给原料气体(即,TMI、TMG和氨)以用于AlGaN层的生长。由此生长的晶体层具有1nm至6nm的厚度。交替地沉积五个InGaN层和五个AlGaN层。InGaN层或AlGaN层的数目优选地是约3至约7。
2-6.形成p型覆层的步骤
接下来,在MQW层60上形成p型覆层70。p型覆层70具有其中p-InGaN层和AlGaN层以重复方式交替地沉积的结构。当衬底温度保持在855℃时,在供给Cp2Mg、TMI、TMG和氨的情况下形成具有1.7nm的厚度的p-InGaN层(p-In0.05Ga0.95N层)。
当衬底温度保持在855℃时,在供给Cp2Mg、TMA、TMG和氨的情况下形成具有3.0nm的厚度的p-AlGaN层。因此,形成了图2C中示出的层叠结构。
2-7.形成p型接触层的步骤
2-7-1.形成第一p型接触层的步骤
随后,在p型覆层70上形成第一p型接触层81(参见图3)。氮和氢的气体混合物被用作载气。
由于氢的存在,组成原子的迁移增加。因此,提高了晶体品质,并且也提高了层的表面平滑度。然而,氢原子进入晶体并且与Mg结合。该结合防止了Mg的活化。因此,在第一p型接触层82中的空穴浓度不增加。
相比之下,氮气可以通过抑制晶体的分解来防止氮原子脱离晶体。但是,然而可以引起结晶性的劣化。因此,必须对载气的氮摩尔分数进行调整以落入最佳范围内。
载气的氮摩尔分数;即,混合比例(N2/(H2+N2)),优选地为40%至80%。混合比例更优选地为50%至75%。下文中将描述该比例的具体值。如下所述,当混合比例(N2/(H2+N2))低于40%时,可能不能实现足够的空穴浓度,而当混合比例(N2/(H2+N2))超过80%时,表面可能变粗糙并且凹坑可能增加。
将晶体生长温度调整到900℃至1050℃。这是因为,当温度过低时,GaN的晶体品质被削弱,而当温度超过1050℃时,原料气体会在各原料气体到达蓝宝石衬底10之前反应。
第一p型接触层81掺杂有浓度为1×1019/cm3至1×1020/cm3的Mg。这是因为,当掺杂的Mg浓度为1×1020cm3或更小时,在第一p型接触层81中较不可能形成晶格缺陷。第一p型接触层81形成为具有的厚度。
2-7-2.形成第二p型接触层的步骤
随后,在第一p型接触层81上形成第二p型接触层82。为了在第二p型接触层82中有意形成大量的晶格缺陷,仅将氢气用作载气。因此,停止氮气的供给,并且仅供给氢气作为载气。即,使用的载气不包含氮。然而,由于在MOCVD炉的内部持续地执行上述层形成步骤,所以氮气可以保留在炉的气氛中。
将晶体生长温度调整到800℃至1050℃。这是因为,当生长温度低于800℃时,GaN的晶体品质会被削弱,而当生长温度超过1050℃时,在炉的气氛中,可能在氨、Ga、Mg等到达蓝宝石衬底10之前发生反应。
第二p型接触层82掺杂有浓度为1×1020/cm3至1×1022/cm3的Mg。这是因为,当掺杂的Mg浓度为1×1020cm3或更大时,在所得半导体层中可能形成晶格缺陷。
第二p型接触层82形成为具有的厚度。这是因为,当厚度小于时,在形成晶格缺陷方面遭遇困难。由于GaN在c轴方向具有的晶格常数,所以当层厚度与两个或更多个GaN分子层的厚度相当时,容易形成晶格缺陷。然而,具有晶格缺陷的层的厚度越大,则电阻越高。因此,第二p型接触层82的厚度优选地为或更小,更优选地为更加优选地为
2-8.冷却步骤
接下来,在氮气气氛中将MOCVD炉冷却到环境温度。具体地,在氮气气氛中对图3中示出的层叠结构90进行冷却以防止脱附的氢被再次引入层叠结构90中。
2-9.电极形成步骤
随后,从p型接触层80的顶面执行干法蚀刻,从而形成到达n型接触层30的中部的槽。然后,在p型接触层80上形成p电极P1。p电极P1通过在p型接触层80上依次沉积Ni层、Au层和Al层来形成。可以使用ITO代替这些金属中的任意金属。此外,可以在ITO电极上形成Ni/Au布线电极。或者,可以使用Ag或Rh。在n型接触层30的由此露出的部分上形成n电极N1。n电极N1通过在n型接触层30上依次沉积Ni层和Au层来形成。或者,n电极N1可以通过在n型接触层30上依次沉积Ti层和Al层来形成。
2-10.退火步骤
接下来,为了活化上述掺杂的Mg,在氮气氛中对层叠结构90进行热处理(退火)。该退火步骤可以在电极形成步骤之前或冷却步骤之前执行。因此,制造了图1中示出的发光器件100。
3.所制造的半导体器件
在根据本实施方案的发光器件100中,p型接触层80包括第一p型接触层81和第二p型接触层82。由于第二p型接触层82的存在,p型接触层80与p电极P1之间的肖特基势垒具有小的厚度。因此,在p型接触层80与p电极P1之间实现了高的空穴电导率(hole conductivity)。
第二p型接触层82具有大量的晶格缺陷。当然,在第二p型接触层82中的晶格缺陷的数目比在第一p型接触层81中的晶格缺陷的数目大。因此,在p电极P1与第二p型接触层82之间实现了较高的空穴电导率。
现在将描述不设置p型接触层82的情况。当p电极P1与第一p型接触层81接触时,与具有第二p型接触层82的情况相比,驱动电压Vf变高。可以设想,在第一p型接触层81与p电极P1之间形成了相对较厚的肖特基势垒。
相比之下,当设置第二p型接触层82时,肖特基势垒的厚度减小;即,空穴可以在p电极P1与p型接触层80之间容易地移动。如上所述,在第二p型接触层82中的晶格缺陷的数目比在第一p型接触层81中的晶格缺陷的数目大。因此,空穴可以在p电极P1与p型接触层80之间更加容易地移动。因此,根据本实施方案的发光器件100呈现低的电阻率。
4.实验结果
接下来将描述对根据本实施方案的发光器件100执行的实验的结果。现在将描述通过改变用于形成第一p型接触层81的载气中的氮混合比例所确定的物理值。
4-1.空穴浓度
图4是示出第一p型接触层81的空穴浓度关于氮混合比例(N2/(H2+N2))的曲线图。在图4中,白色符号对应不执行退火的情况下的值,黑色符号对应执行退火的情况下的值。其同样适用于图5和图6。
如图4所示,总体上,在执行退火的情况下的空穴浓度比不执行退火的情况下的空穴的浓度高。即,在执行退火的情况下,不管氮混合比例为多少,空穴浓度都足够高。具体地,获得约5×1016/cm3至6×1016/cm3的空穴浓度。
相比之下,在不执行退火的情况下,通过增加氮浓度来增加空穴浓度。在将氮混合比例调整到44%的情况下,甚至当不执行退火时,也获得约2×1016/cm3至3×1016/cm3的空穴浓度。即,空穴浓度是执行退火的情况下的空穴浓度的约1/2。因此,可以设想,在退火之前,氢原子与一半的Mg原子结合。
在将氮混合比例调整到66%的情况下,甚至当不执行退火时,也获得约5×1016/cm3的空穴浓度。即,空穴浓度几乎等于执行退火的情况下的空穴浓度。因此,可以设想,基本上没有氢原子与Mg原子结合,甚至在退火之前也是如此。因此,在将氮混合比例调整到44%或66%时,获得了足够高的空穴浓度。
4-2.空穴迁移率
图5是示出第一p型接触层81中的空穴迁移率关于氮混合比例(N2/(H2+N2))的曲线图。如图5所示,在执行退火的情况与不执行退火的情况之间观察到了较小的空穴迁移率差别。当氮气体浓度增加时,空穴迁移率提高;即,晶格缺陷减少。这表明形成了具有良好晶体品质的p-GaN层。
在将氮混合比例调整到22%的情况下,当不执行退火时,获得了约2cm2/V·s的空穴迁移率,而当执行退火时,获得了约3cm2/V·s的空穴迁移率。在将氮混合比例调整到44%的情况下,不管是否执行退火,都获得了4cm2/V·s的空穴迁移率。在将氮混合比例调整到66%的情况下,不管是否执行退火,都获得了7cm2/V·s至8cm2/V·s的空穴迁移率
因此,退火引起小的空穴迁移率差别。具体地,在将氮混合比例调整到44%或66%时,退火几乎不引起空穴迁移率的差别。因此,可以形成具有良好空穴导电率的p-GaN层。
4-3.电阻率
图6是示出第一p型接触层81的电阻率关于氮混合比例(N2/(H2+N2))的曲线图。如图6所示,总体上,氮混合比例越高,电阻率越低。可以设想,电阻率的减小归因于如下事实:晶体品质提高,以及由晶格缺陷引起的电阻分量减少。空穴迁移率的提高证明了这一点。
在将氮混合比例调整到22%的情况下,未退火的第一p型接触层81呈现约110Ω·cm的电阻率,而经退火的第一p型接触层81呈现约40Ω·cm至50Ω·cm的电阻率。未退火的第一p型接触层81的电阻率是经退火的第一p型接触层81的电阻率的约两倍。即,在退火之前,氢原子仍与一半的Mg原子结合。
在将氮混合比例调整到44%的情况下,未退火的第一p型接触层81呈现约40Ω·cm至约70Ω·cm的电阻率,这几乎等于在氮混合比例为22%的情况下经退火的第一p型接触层81的电阻率。在将氮混合比例调整到44%的情况下,经退火的第一p型接触层81呈现约20Ω·cm的电阻率。即,未退火的第一p型接触层81的电阻率是经退火的第一p型接触层81的电阻率的约两倍。
在将氮混合比例调整到66%的情况下,未退火的第一p型接触层81呈现约15Ω·cm的电阻率。在将氮混合比例调整到66%的情况下,经退火的第一p型接触层81呈现约12Ω·cm的电阻率。即,不管是否执行退火,这些层的电阻率都几乎彼此相等。
在氮混合比例为66%的情况下未退火的第一p型接触层81的电阻率(即,15Ω·cm)比在氮混合比例为22%的情况下经退火的第一p型接触层81的电阻率(即,40Ω·cm至50Ω·cm)足够低。因此,当通过将氮和氢的气体混合物用作载气来形成第一p型接触层81时,非常有效地减小了层的电阻。
4-4.活化百分比
图7是示出第一p型接触层81的活化百分比关于氮混合比例(N2/(H2+N2))的曲线图。在该曲线图中,所有的值对应于执行退火的情况。
如图7所示,在氮没有被引入载气中的情况下(即,仅使用氢),第一接触层81呈现约0.12%的活化百分比。当氮混合比例增加时,活化百分比开始降低。当氮混合比例为22%时,第一p型接触层81呈现约0.07%的活化百分比。
然而,当将氮混合比例进一步增加时,活化百分比也增加。当氮混合比例为35%或约35%时,活化百分比几乎等于氮混合比例为0%的情况下的活化百分比。当氮混合比例为40%或更大时,实现了足够高的活化百分比。
当将氮混合比例调整到44%时,第一p型接触层81呈现约0.14%的活化百分比。当将氮混合比例调整到66%时,第一p型接触层81呈现约0.21%的活化百分比,该值是足够高的值。
4-5.光强度
图8是示出发光器件的相对光强度在通过使用氢气(常规情况)来形成第一p型接触层81的情况与通过使用氮气和氢气的气体混合物(氮混合比例:66%)(本实施方案)来形成第一p型接触层81的情况之间的对比的曲线图。图8中示出的结果对应于执行退火的情况。图8中的垂直轴对应于相对光强度,这是基于常规情况的光强度。当然,常规情况的相对光强度对应100%。
如图8所示,在通过将氮气和氢气的气体混合物(氮混合比例:66%)用作载气来形成第一p型接触层81的情况下,光输出比常规情况下的光输出高出约10%。这是因为,如上所述,通过将气体混合物用作载气所制造的发光器件呈现更好的电阻率、空穴浓度、空穴迁移率以及活化百分比。
在这些实验中,在将氮混合比例调整到66%时获得了最好的结果,并且获得了良好的结果,甚至在将氮混合比例调整到44%时也是如此。因此,可以设想,除氮混合比例为44%至66%的情况之外,本发明可以应用于氮混合比例高于该范围的情况(即,氮混合比例为80%或更小)。但是,当氮混合比例高时,可能发生表面变粗糙或凹坑增加。因此,氮混合比例优选地为50%至75%。可以设想,氮混合比例更优选地为55%至70%。
5.修改方案
5-1.退火步骤的省略
在本实施方案中,在层叠结构90上形成p电极P1和n电极N1之后执行退火(热处理)。但是,如图4至图6所示,不是必须执行退火。根据空穴浓度(参见图4)、空穴迁移率(参见图5)、电阻率(参见图6)以及活化百分比(参见图7)的数据可以明显看出,甚至当不执行退火时,也可以制造出呈现相对低的电阻率的发光器件。因此,可以省略一个制造步骤;即,以提高的生产率来制造发光器件。
5-2.p型接触层的材料
在本实施方案中,第一p型接触层81和第二p型接触层82中的每个层由p-GaN形成。然而,层81和82可以由p-InGaN代替p-GaN来形成。由于使用p-GaN实现了欧姆接触的改善,所以必然获得类似的效果,甚至在使用具有比p-GaN的带隙小的带隙的p-InGaN时也是如此。
在特定情况下,第一p型接触层81由p-GaN形成,第二p型接触层82由p-InGaN形成。或者,第一p型接触层81可以由p-InGaN形成,第二p型接触层82也可以由p-InGaN形成。在这样的情况下,优选地,将第二p型接触层82的In组成比例调整成比第一p型接触层81的In组成比例高。
6.总结
如上面的详细描述,在根据本实施方案的制造发光器件100的方法中,通过将氮和氢的气体混合物用作载气的第一p型接触层形成步骤来形成第一p型接触层81,而通过将氢用作载气的第二p型接触层形成步骤来形成第二p型接触层82。
因此,根据用于制造第III族氮化物半导体发光器件的方法,可以提高p型接触层80中的空穴迁移率,并且可以减少p型接触层80与p电极P1之间的接触电阻。
本实施方案仅是示例,不应该被认为限制本发明。因此,当然,在不背离本发明的范围的情况下可以在本发明中做各种修改和变化。在本实施方案中,使用了图3中使用的层叠结构90。但是,层叠结构不是必须局限于图3中示出的结构。例如,可以选择任意的层叠结构或者可以确定任意数目的层单元来用于形成每个层。当然,除p型接触层80以外的层的成分可以与本实施方案中描述的成分不同。不是必须通过金属有机化学气相沉积(MOCVD)来执行晶体生长,而是可以使用任意其他的使用载气的晶体生长方法。

Claims (2)

1.一种用于制造半导体器件的方法,包括如下步骤:
形成发光层,
在所述发光层上形成p型覆层,
在所述p型覆层上形成p型接触层,所述p型接触层由第III族氮化物半导体形成,并且
在所述p型接触层上形成p电极;
所述p型接触层的形成步骤包括:
在所述p型覆层上形成第一p型接触层的第一子步骤,和
在所述第一p型接触层上形成第二p型接触层的第二子步骤;
在所述第一子步骤中,使用氮和氢的气体混合物作为载气,氮与全部载气的摩尔比为50%至75%,所述第一p型接触层掺杂有浓度为1×1019/cm3至1×1020/cm3的Mg,所述第一p型接触层的厚度为
在所述第二子步骤中,使用氢气作为载气,所述第二p型接触层以比所述第一p型接触层的Mg浓度高的浓度掺杂有Mg,并且将所述第二p型接触层的Mg浓度调整到2×1020/cm3至9×1021/cm3,所述第二p型接触层的厚度为
2.根据权利要求1所述的用于制造半导体器件的方法,其中在所述第一子步骤中使用的所述载气具有50%至75%的氮摩尔分数,执行用于减小所述第一p型接触层的电阻的退火步骤,将所述第一p型接触层的空穴浓度调整到5×1016/cm3至6×1016/cm3
CN201210548623.3A 2011-12-19 2012-12-17 用于制造半导体器件的方法 Active CN103165785B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-277184 2011-12-19
JP2011277184A JP5630434B2 (ja) 2011-12-19 2011-12-19 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
CN103165785A CN103165785A (zh) 2013-06-19
CN103165785B true CN103165785B (zh) 2016-08-17

Family

ID=48588703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210548623.3A Active CN103165785B (zh) 2011-12-19 2012-12-17 用于制造半导体器件的方法

Country Status (3)

Country Link
JP (1) JP5630434B2 (zh)
CN (1) CN103165785B (zh)
TW (1) TWI497766B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167177A (ja) * 2014-03-04 2015-09-24 豊田合成株式会社 Iii族窒化物半導体発光素子の製造方法
JP6229609B2 (ja) * 2014-07-18 2017-11-15 豊田合成株式会社 Iii族窒化物半導体発光素子の製造方法
CN104103721B (zh) * 2014-08-04 2017-04-05 湘能华磊光电股份有限公司 P型led外延结构、生长方法
CN104269474B (zh) * 2014-09-30 2017-12-08 湘能华磊光电股份有限公司 Led外延结构
CN104377278B (zh) * 2014-09-30 2017-07-18 湘能华磊光电股份有限公司 一种p型GaN低阻值欧姆接触层的制备方法
CN104538528A (zh) * 2014-12-29 2015-04-22 苏州汉克山姆照明科技有限公司 一种高强度led芯片
US10224458B2 (en) 2015-03-06 2019-03-05 Stanley Electric Co., Ltd. Group III nitride laminate, luminescence element comprising said laminate, and method of producing group III nitride laminate
CN105070653B (zh) * 2015-08-18 2017-11-07 湘能华磊光电股份有限公司 一种增强器件抗静电能力的led外延生长方法
JP6908422B2 (ja) * 2016-04-20 2021-07-28 Dowaエレクトロニクス株式会社 Iii族窒化物半導体発光素子およびその製造方法
JP6404890B2 (ja) * 2016-11-24 2018-10-17 日機装株式会社 半導体発光素子の製造方法
CN109346582B (zh) * 2018-08-30 2020-03-27 华灿光电(浙江)有限公司 一种GaN基发光二极管外延片及其制备方法
CN109346562A (zh) * 2018-08-30 2019-02-15 华灿光电(浙江)有限公司 一种发光二极管外延片的制备方法及发光二极管外延片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959401A (en) * 1996-05-21 1999-09-28 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
CN1993835A (zh) * 2004-06-14 2007-07-04 三菱电线工业株式会社 氮化物半导体发光器件
CN101540365A (zh) * 2008-03-18 2009-09-23 三菱电机株式会社 氮化物半导体层压结构、光半导体装置及它们的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100806A (ja) * 2001-07-19 2002-04-05 Matsushita Electric Ind Co Ltd 窒化物半導体発光素子
JP4457691B2 (ja) * 2004-02-18 2010-04-28 三菱化学株式会社 GaN系半導体素子の製造方法
JP2007227832A (ja) * 2006-02-27 2007-09-06 Matsushita Electric Ind Co Ltd 窒化物半導体素子
JP2008294018A (ja) * 2007-05-22 2008-12-04 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959401A (en) * 1996-05-21 1999-09-28 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
CN1993835A (zh) * 2004-06-14 2007-07-04 三菱电线工业株式会社 氮化物半导体发光器件
CN101540365A (zh) * 2008-03-18 2009-09-23 三菱电机株式会社 氮化物半导体层压结构、光半导体装置及它们的制造方法

Also Published As

Publication number Publication date
JP5630434B2 (ja) 2014-11-26
TW201332151A (zh) 2013-08-01
JP2013128055A (ja) 2013-06-27
CN103165785A (zh) 2013-06-19
TWI497766B (zh) 2015-08-21

Similar Documents

Publication Publication Date Title
CN103165785B (zh) 用于制造半导体器件的方法
CN103178175B (zh) 第iii族氮化物半导体发光器件及其制造方法
KR101422452B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
TWI447953B (zh) 半導體發光裝置及其製造方法
TW201145572A (en) Method for producing semiconductor light emitting device and semiconductor light emitting device, lamp, electronic device, machinery equipment
CN107026223A (zh) Iii族氮化物半导体发光器件
US8680564B2 (en) Group III nitride semiconductor light-emitting device
TW201015761A (en) Group III nitride-based compound semiconductor light-emitting device and production method therefor
CN104576853B (zh) 一种改善GaN基LED芯片电流扩展的外延方法
JP4940670B2 (ja) 窒化物半導体発光素子を作製する方法
TWI748053B (zh) 氮化物半導體發光元件之製造方法
JP5626123B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP5229048B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2009094427A (ja) 発光素子の製造方法
US8633469B2 (en) Group III nitride semiconductor light-emitting device
JP2012248763A5 (zh)
JP5423026B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
US8816354B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
US8685775B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2011187862A (ja) Iii族窒化物半導体発光素子の製造方法
JP6928277B2 (ja) 窒化物半導体発光素子の製造方法
JP5633154B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2020035951A (ja) 窒化物半導体発光素子とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant