CN109346582B - 一种GaN基发光二极管外延片及其制备方法 - Google Patents

一种GaN基发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN109346582B
CN109346582B CN201811003560.7A CN201811003560A CN109346582B CN 109346582 B CN109346582 B CN 109346582B CN 201811003560 A CN201811003560 A CN 201811003560A CN 109346582 B CN109346582 B CN 109346582B
Authority
CN
China
Prior art keywords
gan layer
layer
gan
concentration
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811003560.7A
Other languages
English (en)
Other versions
CN109346582A (zh
Inventor
从颖
姚振
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201811003560.7A priority Critical patent/CN109346582B/zh
Publication of CN109346582A publication Critical patent/CN109346582A/zh
Application granted granted Critical
Publication of CN109346582B publication Critical patent/CN109346582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种GaN基发光二极管外延片及其制备方法，属于发光二极管技术领域。所述外延片包括：衬底、以及依次在衬底上沉积的低温GaN层、高温GaN层、N型层、多量子阱层、电子阻挡层、P型层和活化P型接触层；所述活化P型接触层包括第一GaN层和第二GaN层，所述第一GaN层位于P型层与所述第二GaN层之间；所述第一GaN层为掺杂Mg的GaN层，所述第二GaN层为掺杂Mg和In的GaN层，所述第一GaN层中Mg的浓度高于所述第二GaN层中Mg的浓度，所述第一GaN层的厚度大于所述第二GaN层的厚度。

Description

一种GaN基发光二极管外延片及其制备方法
技术领域
本发明涉及发光二极管技术领域，特别涉及一种GaN基发光二极管外延片及其制备方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种能发光的半导体电子元件。LED通常包括外延片和设于外延片上的电极。GaN基LED外延片包括：衬底、以及依次在衬底上生长的低温GaN层、高温GaN层、N型层、MQW(Multiple Quantum Well，多量子阱)层(又称有源层)、电子阻挡层、P型层和活化P型接触层。
在外延片上制作电极之前，会在活化P型接触层上镀ITO(氧化铟锡)导电层。其中，活化P型接触层一般是单一掺杂Mg和In的GaN层。活化P型接触层中掺杂的Mg可以活化而产生较多的空穴。掺杂的In，一方面可以作为Mg活化的催化剂，使Mg产生更多的空穴；另一方面可以与ITO层形成较好的接触。但In会吸收量子阱发出的光，影响LED最终的发光效率。
发明内容
本发明实施例提供了一种GaN基发光二极管外延片及其制备方法，能够保证活化P型接触层与ITO层的接触且减少对量子阱发光的吸收。所述技术方案如下：
一方面，提供了一种GaN基发光二极管外延片，所述外延片包括：衬底、以及依次在衬底上沉积的低温GaN层、高温GaN层、N型层、多量子阱层、电子阻挡层、P型层和活化P型接触层；
所述活化P型接触层包括第一GaN层和第二GaN层，所述第一GaN层位于所述P型层与所述第二GaN层之间；
所述第一GaN层为掺杂Mg的GaN层，所述第二GaN层为掺杂Mg和In的GaN层，所述第一GaN层中Mg的浓度高于所述第二GaN层中Mg的浓度，所述第一GaN层的厚度大于所述第二GaN层的厚度。
可选地，所述第一GaN层中Mg浓度是所述第二GaN层中Mg浓度的1～3倍。
可选地，所述第一GaN层中Mg浓度为5×1020/cm3～1×1021/cm3。
可选地，所述多量子阱层包括若干量子阱垒层，各个所述量子阱垒层包括InGaN阱层和GaN垒层；
所述第二GaN层中In浓度是所述InGaN阱层中In浓度的1/20～1/4。
可选地，所述第二GaN层中In浓度是1×1018/cm3～5×1018/cm3。
可选地，所述第一GaN层的厚度为1～1.5nm，所述第二GaN层的厚度为0.2～0.8nm。
可选地，所述活化P型接触层还包括第三GaN层，所述第三GaN层位于所述第一GaN层和所述第二GaN层之间；
所述第三GaN层为掺杂Si的GaN层，所述第三GaN层的厚度小于所述第一GaN层的厚度、且大于所述第二GaN层的厚度。
可选地，所述第三GaN层的厚度为0.5～1nm。
可选地，所述第三GaN层中Si浓度是所述N型层中Si浓度的1/10～1/4。
另一方面，提供了一种GaN基发光二极管外延片的制备方法，所述方法包括：
提供衬底，并对所述衬底进行预处理；
依次在所述衬底上沉积低温GaN层、高温GaN层、N型层、多量子阱层、电子阻挡层、P型层和活化P型接触层；所述活化P型接触层包括第一GaN层和第二GaN层，所述第一GaN层位于所述P型层与所述第二GaN层之间；所述第一GaN层为掺杂Mg的GaN层，所述第二GaN层为掺杂Mg和In的GaN层，所述第一GaN层中Mg的浓度高于所述第二GaN层中Mg的浓度，所述第一GaN层的厚度大于所述第二GaN层的厚度。
本发明实施例提供的技术方案带来的有益效果是：
通过活化P层接触层包括第一GaN层和第二GaN层，第一GaN层位于P型层与第二GaN层之间，即LED芯片的ITO层将覆盖在第二GaN层上，并且，第一GaN层为掺杂Mg的GaN层，掺杂的Mg能够活化产生空穴；第二GaN层为掺杂Mg和In的GaN层，第二GaN层中掺杂的Mg能够在In的催化作用下产生较多的空穴，掺杂的In能够与ITO层形成较好的接触；第一GaN层中Mg的浓度高于第二GaN层中Mg的浓度且第一GaN层的厚度大于第二GaN层的厚度，一方面，能够保证靠近多量子阱层的第一GaN层中产生较大数量的空穴，提高LED发光效率；另一方面，第一GaN层未掺杂In，而第二GaN层又比较薄，整个活化P层接触层中掺杂的In的数量比较少，减少了In对LED发光的吸收，从而提高了LED的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种GaN基发光二极管外延片的结构示意图；
图2是本发明实施例提供的第一GaN层中Mg浓度的变化与LED发光亮度的变化的对照关系示意图；
图3是本发明实施例提供的第二GaN层中In浓度的变化与LED发光亮度的变化的对照关系示意图；
图4是本发明实施例提供的一种GaN基发光二极管外延片的结构示意图；
图5是本发明实施例提供的第三GaN层中Si浓度的变化与LED发光亮度的变化的对照关系示意图；
图6是本发明实施例提供的一种GaN基发光二极管外延片的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1示出了本发明实施例提供的一种GaN基发光二极管外延片。参见图1，该GaN基发光二极管外延片包括：衬底11、以及依次在衬底11上沉积的低温GaN层12、高温GaN层13、N型层14、多量子阱层15、电子阻挡层16、P型层17和活化P型接触层18。活化P型接触层18包括第一GaN层181和第二GaN层182。第一GaN层181位于P型层17与第二GaN层182之间。第一GaN层181为掺杂Mg的GaN层，第二GaN层182为掺杂Mg和In的GaN层。第一GaN层181中Mg的浓度高于第二GaN层182中Mg的浓度，第一GaN层181的厚度大于第二GaN层182的厚度。
本发明实施例通过活化P层接触层18包括第一GaN层181和第二GaN层182，第一GaN层181位于P型层17与第二GaN层182之间，即LED芯片的ITO层将覆盖在第二GaN层182上，并且，第一GaN层181为掺杂Mg的GaN层，掺杂的Mg能够活化产生空穴；第二GaN层182为掺杂Mg和In的GaN层，第二GaN层182中掺杂的Mg能够在In的催化作用下产生较多的空穴，掺杂的In能够与ITO层形成较好的接触；第一GaN层181中Mg的浓度高于第二GaN层182中Mg的浓度且第一GaN层181的厚度大于第二GaN层182的厚度，一方面，能够保证靠近多量子阱层15的第一GaN层181中产生较大数量的空穴，提高LED发光效率；另一方面，第一GaN层181未掺杂In，而第二GaN层182又比较薄，整个活化P层接触层18中掺杂的In的数量比较少，减少了In对LED发光的吸收，从而提高了LED的发光效率。
图2示出了第一GaN层181中Mg浓度的变化与LED发光亮度的变化的对照关系。图2中，横轴表示第一GaN层181中Mg浓度与第二GaN层182中Mg浓度的比例关系，纵轴表示LED的发光亮度(单位为mw)。参见图2，随着第一GaN层181中Mg浓度从第二GaN层182中Mg浓度开始增加，LED发光亮度随之增加；当Mg浓度达到第二GaN层182中Mg浓度的3倍时，LED发光亮度增至最大值115mw；接着随着Mg浓度的增加，LED发光亮度开始减小。具体地，当第一GaN层181中Mg浓度低于第二GaN层182中Mg浓度时，第一GaN层181中Mg浓度较低而影响空穴的产生和移动，LED发光亮度较低；当第一GaN层181中Mg浓度高于第二GaN层182中Mg浓度的3倍时，第一GaN层181中Mg浓度会因为Mg含量太高而产生自补偿效应，降低了空穴的产生，LED发光亮度较低。当第一GaN层181中Mg浓度是第二GaN层182中Mg浓度的1～3倍时，LED发光亮度在105mw以上，超过了LED发光亮度的平均水平。基于此，在本实施例中，第一GaN层181中Mg浓度是第二GaN层182中Mg浓度的1～3倍；能够保证足够数量的有效空穴的产生。优选地，第一GaN层181中Mg浓度是第二GaN层182中Mg浓度的1.5～3倍，这时，LED发光亮度在110mw附近及110mw以上，极大地超过了LED发光亮度的平均水平。可见，当第一GaN层181中Mg浓度是第二GaN层182中Mg浓度的1.5～3倍时，能够保证特别多的有效空穴的产生。
示例性地，第一GaN层181中Mg浓度可以为5×1020/cm3～1×1021/cm3。由于在一定范围内Mg掺杂越多，空穴越多，但达到一定程度后Mg会产生自补偿效应又会降低产生的空穴浓度。当第一GaN层181中Mg浓度为5×1020/cm3～1×1021/cm3时，第一GaN层181中Mg产生的空穴最多且自补偿效应最小。
其中，多量子阱层15包括若干量子阱垒层，各个量子阱垒层包括InGaN阱层和GaN垒层。其中，InGaN阱层的厚度为2-3nm，GaN垒层的厚度为8-11nm。多量子阱层可以包括11-13个量子阱垒层，多量子阱层15的总厚度为130-160nm。
图3示出了第二GaN层182中In浓度的变化与LED发光亮度的变化的对照关系。图3中，横轴表示第二GaN层182中In浓度与InGaN阱层中In浓度的比例关系，纵轴表示LED的发光亮度(单位为mw)。参见图3，随着第二GaN层182中In浓度从InGaN阱层中In浓度的0.05(1/20)开始增加，LED发光亮度随之增加；当In浓度达到InGaN阱层中In浓度的0.15时，LED发光亮度增至最大值114mw；接着随着In浓度的增加，LED发光亮度开始减小。示例性地，第二GaN层182中In浓度可以是InGaN阱层中In浓度的1/20～1/4，这时，LED的亮度在105mw之上，高于平均水平。若第二GaN层182中In浓度小于InGaN阱层中In浓度的1/20，第二GaN层182会因为In的浓度较低，一方面对Mg的催化效果很小，另一方面与芯片的ITO层接触也会变差。若第二GaN层182中In浓度大于InGaN阱层中In浓度的大于1/4，第二GaN层182会因为In的浓度较大而增加了In对发光的吸收。优选地，第二GaN层中In浓度是InGaN阱层中In浓度的1/10～1/6，这时，LED的亮度在110mw之上，远高于平均水平。示例性地，第二GaN层182中In浓度可以是1×1018/cm3～5×1018/cm3。
示例性地，第一GaN层181的厚度可以为1～1.5nm，第二GaN层182的厚度可以为0.2～0.8nm。若第二GaN层182的厚度小于0.2nm，会因为厚度较薄而影响到芯片ITO层的接触效果。若第二GaN层182的厚度大于0.8nm，会因为厚度较厚吸光较多而影响到整体发光效率的提高。优选地，第二GaN层182的厚度为0.3～0.8nm，可保证与芯片ITO层的接触效果又不会因为厚度较厚而吸光。
参见图4，活化P型接触层18还可以包括第三GaN层183，第三GaN层183位于第一GaN层181和第二GaN层182之间。第三GaN层183为掺杂Si的GaN层。第三GaN层183的厚度小于第一GaN层181的厚度、且大于第二GaN层182的厚度。
Si相较于Mg其电阻大大减少，因此掺杂Si的第三GaN层183的电流扩展能力得到增强，能够补偿第一GaN层181中空穴数量过多时Mg产生自补偿效应导致空穴数量减少时对LED发光亮度的影响，进而提高LED的发光亮度。并且，由于第三GaN层183的电流扩展能力得到增强，进而使得整个活化P型接触层18的电流扩展能力得到增强，第二GaN层182中可以掺杂更少的In作为催化剂激活Mg，进一步地减少In吸收光，提高了LED的发光亮度。
图5示出了第三GaN层183中Si浓度的变化与LED发光亮度的变化的对照关系。图5中，横轴表示第三GaN层183中Si浓度与N型层14中Si浓度的比例关系，纵轴表示LED的发光亮度(单位为mw)。参见图5，随着第三GaN层183中Si浓度从N型层14中Si浓度的0.05(1/20)开始增加，LED发光亮度随之增加；当Si浓度达到N型层14中Si浓度的0.2(1/5)时，LED发光亮度增至最大值；接着随着Si浓度的增加，LED发光亮度开始减小。具体地，当第三GaN层183中Si浓度低于N型层14中Si浓度的1/10时，第三GaN层183中掺杂Si的浓度较低而影响到横向电流的扩展，LED发光亮度较低。当第三GaN层183中Si浓度大于N型层14中Si浓度的1/4时，第三GaN层183中Si的浓度较高而影响到此层的晶体质量，LED发光亮度较低。当第三GaN层183中Si浓度是N型层14中Si浓度的1/10～1/4时，LED发光亮度在105mw以上，超过了LED发光亮度的平均水平。基于此，在本实施例中，第三GaN层183中Si浓度是N型层14中Si浓度的1/10～1/4。优选地，第三GaN层183中Si浓度是N型层14中Si浓度的1/8～1/5，这时，LED发光亮度在110mw以上，大大地超过了LED发光亮度的平均水平。可见，当第三GaN层183中Si浓度是N型层14中Si浓度的1/10～1/8时，能够极大地提高横向电流的扩展。
示例性地，第三GaN层中Si浓度为1×1018/cm3～5×1018/cm3。
示例性地，第三GaN层183的厚度为0.5～1nm。活化P型接触层18的厚度在1.7～3.3nm。优选地，活化P型接触层18的厚度不超过3nm。
图6示出了本发明实施例提供的一种GaN基发光二极管外延片的制备方法，该制备方法可以是MOCVD(Metal Organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)方法。MOCVD设备可以选用型号为Veeco K465i or C4的MOCVD设备。在制备GaN基发光二极管外延片时，可以采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气。高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂。参见图6，该方法流程包括如下步骤。
步骤501、提供衬底，并对衬底进行预处理。
预处理方式可以包括：在氢气气氛下，高温处理衬底5～6min。在对衬底进行预处理时，MOCVD设备的反应室温度可以为1000～1100℃，反应室压力可以控制在200～500torr。衬底可以是蓝宝石衬底。
步骤502、依次在衬底上沉积低温GaN层、高温GaN层、N型层、多量子阱层、电子阻挡层、P型层和活化P型接触层。
在本实施例中，低温GaN层即低温缓冲层，低温GaN层生长在蓝宝石衬底的[0001]面上。低温GaN层的厚度可以为15～30nm。生长低温GaN层时，反应室温度可以为530～560℃，反应室压力可以控制在200～500torr。
在本实施例中，高温GaN层即高温缓冲层，可以为不掺杂的GaN层，厚度可以为2～3.5μm。生长高温缓冲层时，反应室温度可以为1000～1100℃，反应室压力可以控制在200～600torr。
在本实施例中，N型层可以为掺Si的GaN层，厚度可以为2～3μm。生长N型层时，反应室温度可以为1000～1100℃，反应室压力可以控制在200～300torr。
在本实施例中，多量子阱层可以包括多个量子阱垒层，各个量子阱垒层包括InGaN阱层和GaN垒层。其中，InGaN阱层的厚度可以为2～3nm，GaN垒层的厚度可以为8～11nm。多量子阱层可以包括11～13个量子阱垒层，多量子阱层的总厚度可以为130～160nm。
生长多量子阱层时，反应室的压力可以控制在200torr。生长InGaN阱层时，反应室温度可以为760～780℃。生长GaN垒层时，反应室温度可以为860～890℃。
在本实施例中，电子阻挡层可以为掺Al、掺Mg的AlyGa1～yN(y＝0.15～0.25)，电子阻挡层的厚度可以为30～50nm。生长电子阻挡层时，反应室温度可以为930～970℃，反应室压力可以控制在100torr。
在本实施例中，P型层可以为高温高掺杂Mg的GaN层，其厚度可以为50～80nm。生长P型层时，反应室温度可以为940～980℃，反应室压力可以控制在200～600torr。
在本实施例中，活化P型接触层包括第一GaN层和第二GaN层，第一GaN层位于第二GaN层与P型层之间；第一GaN层为掺杂Mg的GaN层，第二GaN层为掺杂Mg和In的GaN层。
第一GaN层中Mg的浓度高于第二GaN层中Mg的浓度。示例性地，第一GaN层中Mg浓度是第二GaN层中Mg浓度的1～3倍。优选地，第一GaN层中Mg浓度是第二GaN层中Mg浓度的1.5～3倍。示例性地，第一GaN层中Mg浓度为5×1020/cm3～1×1021/cm3。
第二GaN层中In浓度是InGaN阱层中In浓度的1/15～1/6。优选地，第二GaN层中In浓度是InGaN阱层中In浓度的1/10～1/6。示例性地，第二GaN层中In浓度是1×1018/cm3～5×1018/cm3。
第一GaN层的厚度大于第二GaN层的厚度。示例性地，第一GaN层的厚度为1～1.5nm，第二GaN层的厚度为0.2～0.8nm。
活化P型接触层还包括第三GaN层，第三GaN层位于第一GaN层和第二GaN层之间。
第三GaN层为掺杂Si的GaN层。示例性地，第三GaN层中Si浓度是N型层中Si浓度的1/10～1/5。优选地，第三GaN层中Si浓度是N型层中Si浓度的1/8～1/5。示例性地，第三GaN层中Si浓度为1×1018/cm3～5×1018/cm3。
第三GaN层的厚度小于第一GaN层的厚度、且大于第二GaN层的厚度。示例性地，第三GaN层183的厚度为0.5～1nm。
活化P型接触层18的厚度在1.7～3.3nm。优选地，活化P型接触层18的厚度不超过3nm。
生长第一GaN层、第二GaN层、以及第三GaN层时，反应室温度可以为700-780℃，反应室压力可以控制在200-500torr。
完成外延片的制备之后，可以在活化P型接触层上沉积ITO层，并制作电极，得到LED芯片。
本发明实施例通过活化P层接触层包括第一GaN层和第二GaN层，第一GaN层位于P型层与第二GaN层之间，即LED芯片的ITO层将覆盖在第二GaN层上，并且，第一GaN层为掺杂Mg的GaN层，掺杂的Mg能够活化产生空穴；第二GaN层为掺杂Mg和In的GaN层，第二GaN层中掺杂的Mg能够在In的催化作用下产生较多的空穴，掺杂的In能够与ITO层形成较好的接触；第一GaN层中Mg的浓度高于第二GaN层中Mg的浓度且第一GaN层的厚度大于第二GaN层的厚度，一方面，能够保证靠近多量子阱层的第一GaN层中产生较大数量的空穴，提高LED发光效率；另一方面，第一GaN层未掺杂In，而第二GaN层又比较薄，整个活化P层接触层中掺杂的In的数量比较少，减少了In对LED发光的吸收，从而提高了LED的发光效率。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种GaN基发光二极管外延片，其特征在于，所述外延片包括：衬底、以及依次在所述衬底上沉积的低温GaN层、高温GaN层、N型层、多量子阱层、电子阻挡层、P型层和活化P型接触层；
所述活化P型接触层包括第一GaN层和第二GaN层，所述第一GaN层位于所述P型层与所述第二GaN层之间；
所述第一GaN层为掺杂Mg的GaN层，所述第二GaN层为掺杂Mg和In的GaN层，所述第一GaN层中Mg的浓度高于所述第二GaN层中Mg的浓度，所述第一GaN层的厚度大于所述第二GaN层的厚度，
所述活化P型接触层还包括第三GaN层，所述第三GaN层位于所述第一GaN层和所述第二GaN层之间，所述第三GaN层为掺杂Si的GaN层，所述第三GaN层的厚度小于所述第一GaN层的厚度、且大于所述第二GaN层的厚度。
2.根据权利要求1所述的外延片，其特征在于，所述第一GaN层中Mg浓度是所述第二GaN层中Mg浓度的1～3倍。
3.根据权利要求2所述的外延片，其特征在于，所述第一GaN层中Mg浓度为5×1020/cm3～1×1021/cm3。
4.根据权利要求1所述的外延片，其特征在于，所述多量子阱层包括若干量子阱垒层，各个所述量子阱垒层包括InGaN阱层和GaN垒层；
所述第二GaN层中In浓度是所述InGaN阱层中In浓度的1/20～1/4。
5.根据权利要求4所述的外延片，其特征在于，所述第二GaN层中In浓度是1×1018/cm3～5×1018/cm3。
6.根据权利要求1所述的外延片，其特征在于，所述第一GaN层的厚度为1～1.5nm，所述第二GaN层的厚度为0.2～0.8nm。
7.根据权利要求1所述的外延片，其特征在于，所述第三GaN层的厚度为0.5～1nm。
8.根据权利要求1所述的外延片，其特征在于，所述第三GaN层中Si浓度是所述N型层中Si浓度的1/10～1/4。
9.一种GaN基发光二极管外延片的制备方法，其特征在于，所述方法包括：
提供衬底，并对所述衬底进行预处理；
依次在所述衬底上沉积低温GaN层、高温GaN层、N型层、多量子阱层、电子阻挡层、P型层和活化P型接触层；所述活化P型接触层包括第一GaN层和第二GaN层，所述第一GaN层位于所述P型层与所述第二GaN层之间；所述第一GaN层为掺杂Mg的GaN层，所述第二GaN层为掺杂Mg和In的GaN层，所述第一GaN层中Mg的浓度高于所述第二GaN层中Mg的浓度，所述第一GaN层的厚度大于所述第二GaN层的厚度，所述活化P型接触层还包括第三GaN层，所述第三GaN层位于所述第一GaN层和所述第二GaN层之间，所述第三GaN层为掺杂Si的GaN层，所述第三GaN层的厚度小于所述第一GaN层的厚度、且大于所述第二GaN层的厚度。
CN201811003560.7A 2018-08-30 2018-08-30 一种GaN基发光二极管外延片及其制备方法 Active CN109346582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811003560.7A CN109346582B (zh) 2018-08-30 2018-08-30 一种GaN基发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811003560.7A CN109346582B (zh) 2018-08-30 2018-08-30 一种GaN基发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN109346582A CN109346582A (zh) 2019-02-15
CN109346582B true CN109346582B (zh) 2020-03-27

Family

ID=65292278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811003560.7A Active CN109346582B (zh) 2018-08-30 2018-08-30 一种GaN基发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN109346582B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1266780C (zh) * 2003-01-16 2006-07-26 晶元光电股份有限公司 具有压敏电阻层的发光器件
JP5598437B2 (ja) * 2011-07-12 2014-10-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5630434B2 (ja) * 2011-12-19 2014-11-26 豊田合成株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
CN109346582A (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
CN108091740B (zh) 一种发光二极管外延片及其制造方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN107195739B (zh) 一种发光二极管及其制造方法
CN109524522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN109545922B (zh) 一种GaN基发光二极管外延片及其制备方法
CN115020559A (zh) 一种发光二极管及其外延结构
CN108550676B (zh) 一种发光二极管外延片及其制造方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN108281519B (zh) 一种发光二极管外延片及其制造方法
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109802022B (zh) 一种GaN基发光二极管外延片及其制备方法
CN110993753B (zh) 发光二极管外延片及其制造方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN108598222B (zh) 一种发光二极管外延片及其生长方法
CN114464709B (zh) 一种led外延片、外延生长方法及led芯片
CN113594317B (zh) 降低工作电压的紫外发光二极管外延片及其制备方法
CN109346582B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109411577B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109461802B (zh) 一种GaN基发光二极管外延片及其制备方法
CN114823993A (zh) 提高空穴量的紫外发光二极管外延片制备方法及外延片
CN112436082A (zh) 提高发光区中载流子分布均匀性的led外延结构及其生长方法
CN117832348B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant