JP2020031503A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020031503A JP2020031503A JP2018156453A JP2018156453A JP2020031503A JP 2020031503 A JP2020031503 A JP 2020031503A JP 2018156453 A JP2018156453 A JP 2018156453A JP 2018156453 A JP2018156453 A JP 2018156453A JP 2020031503 A JP2020031503 A JP 2020031503A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- insulator
- conductor
- region
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】高温環境下でも正常に動作する半導体装置を提供する。【解決手段】第１及び第２の電荷転送スイッチを有する半導体装置。当該半導体装置は、入力電位より例えば低い電位を出力する、チャージポンプとしての機能を有する。第１の電荷転送スイッチは、ダイオード接続されたＳｉトランジスタを複数有し、当該Ｓｉトランジスタが直列に接続されている。第２の電荷転送スイッチは、ダイオード接続されたＯＳトランジスタを複数有し、当該ＯＳトランジスタが直列に接続されている。第１の電荷転送スイッチが正常に動作する場合には、第１の電荷転送スイッチの出力電位が半導体装置から出力される。半導体装置が高温環境下に置かれている場合等、第１の電荷転送スイッチが正常に動作しない場合には、第２の電荷転送スイッチの出力電位が半導体装置から出力される。【選択図】図１
Description
本出願の明細書、図面、及び特許請求の範囲（以下、本明細書等と呼ぶ）で開示する本発明の一形態は、半導体装置、及びその動作方法等に関する。なお、本発明の一形態は例示した技術分野に限定されるものではない。
接地電位よりも低い負電位が用いられる半導体装置が知られている。例えば、サブシュレッショルドリーク電流を低減するため、ｎチャネル型ＭＯＳトランジスタの基板バイアス電位は負電位であり、Ｐチャネル型ＭＯＳトランジスタの基板バイアス電位は正電位である（特許文献１）。また、フラッシュメモリでは、動作に応じて、負電位が用いられる（特許文献２）。
チャージポンプ回路によって負電位を生成することができる。特許文献２には、キャパシタと、及びダイオード接続されたトランジスタと、を用いたチャージポンプ回路が開示されている。チャージポンプ回路は、コイルを用いずに、例えば入力電位よりも低い電位を生成することができる回路であるため、プロセッサやメモリ等と共に、１つのＩＣチップに集積することが容易である。
チャージポンプ回路に設けられるトランジスタとして、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタ）、チャネル形成領域に金属酸化物を有するトランジスタ（以下、ＯＳトランジスタ）等が挙げられる。例えば、特許文献３には、ＯＳトランジスタを有するチャージポンプ回路が開示されている。
Ｓｉトランジスタに用いる材料としては、単結晶シリコン、及び非単結晶シリコン（例えば、多結晶シリコン、微結晶シリコン、非晶質シリコン等）が挙げられる。例えば、Ｓｉトランジスタに単結晶シリコンを用いる場合、ＯＳトランジスタよりオン電流が大きい。よって、Ｓｉトランジスタにより構成されたチャージポンプ回路は、ＯＳトランジスタにより構成されたチャージポンプ回路より高速に動作する場合がある。なお、本明細書等において、Ｓｉトランジスタには、単結晶シリコンを用いる場合を想定して、以下説明を行う。
しかしながら、Ｓｉトランジスタにより構成されたチャージポンプ回路は、高温環境下で基板リーク電流が増加し、正常に動作しない場合がある。一方、ＯＳトランジスタにより構成されたチャージポンプ回路は、高温環境下でも基板リーク電流が発生せず、正常に動作する。
本発明の一態様は、高温環境下でも正常に動作する半導体装置を提供することを課題の１つとする。又は、高速に動作する半導体装置を提供することを課題の１つとする。又は、低価格な半導体装置を提供することを課題の１つとする。又は、低消費電力の半導体装置を提供することを課題の１つとする。又は、微細化、高集積化した半導体装置を提供することを課題の１つとする。又は、回路面積が小さい半導体装置を提供することを課題の１つとする。又は、信頼性の高い半導体装置を提供することを課題の１つとする。又は、新規な半導体装置を提供することを課題の１つとする。又は、新規な半導体装置の動作方法を提供することを課題の１つとする。
なお、本発明の一形態はこれらの課題の全てを解決する必要はない。複数の課題の記載は互いの課題の存在を妨げるものではない。列記した以外の課題は本明細書等の記載から自ずと明らかになり、これらの課題も本発明の一形態の課題となり得る。
本発明の一態様は、入力端子と、出力端子を有し、入力端子に入力された電位より低い電位を、出力端子から出力する機能を有する半導体装置であって、半導体装置は、第１の電荷転送スイッチと、第２の電荷転送スイッチと、ポンピングキャパシタと、を有し、第１の電荷転送スイッチは、チャネル形成領域にシリコンを有するトランジスタであるＳｉトランジスタを複数有し、第２の電荷転送スイッチは、チャネル形成領域に金属酸化物を有するトランジスタであるＯＳトランジスタを複数有し、入力端子は、第１及び第２の電荷転送スイッチと電気的に接続され、出力端子は、第１及び第２の電荷転送スイッチと電気的に接続され、ポンピングキャパシタの一方の電極は、第１及び第２の電荷転送スイッチと電気的に接続されている半導体装置である。
又は、上記態様において、第２の電荷転送スイッチが有するトランジスタは、全てＯＳトランジスタであってもよい。
又は、本発明の一態様は、入力端子と、出力端子を有し、入力端子に入力された電位より低い電位を、出力端子から出力する機能を有する半導体装置であって、半導体装置は、第１の電荷転送スイッチと、第２の電荷転送スイッチと、ポンピングキャパシタと、を有し、第１の電荷転送スイッチは、チャネル形成領域にシリコンを有するトランジスタであるＳｉトランジスタを複数有し、第１の電荷転送スイッチは、チャネル形成領域に酸化物半導体を有するトランジスタであるＯＳトランジスタを１個有し、第２の電荷転送スイッチは、ＯＳトランジスタを複数有し、第２の電荷転送スイッチが有するトランジスタは、全てＯＳトランジスタであり、入力端子は、第１及び第２の電荷転送スイッチと電気的に接続され、出力端子は、第１の電荷転送スイッチが有するＯＳトランジスタの、ソース又はドレインの一方と電気的に接続され、出力端子は、第２の電荷転送スイッチと電気的に接続され、ポンピングキャパシタの一方の電極は、第１及び第２の電荷転送スイッチと電気的に接続されている半導体装置である。
又は、上記態様において、第１の電荷転送スイッチが有するＳｉトランジスタは、ｐチャネル型トランジスタであってもよい。
本発明の一態様により、高温環境下でも正常に動作する半導体装置を提供することができる。又は、高速に動作する半導体装置を提供することができる。又は、低価格な半導体装置を提供することができる。又は、低消費電力の半導体装置を提供することができる。又は、微細化、高集積化した半導体装置を提供することができる。又は、回路面積が小さい半導体装置を提供することができる。又は、信頼性の高い半導体装置を提供することができる。又は、新規な半導体装置を提供することができる。又は、新規な半導体装置の動作方法を提供することができる。
本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態について、上記以外の課題、効果、及び新規な特徴については、本明細書の記載及び図面から自ずと明らかになるものである。
以下に本発明の実施の形態を示す。ただし、本明細書に記載された実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に複数の構成例（動作例、製造方法例も含む）が示される場合は、互いに構成例を適宜組み合わせることが可能である。また、本発明は、多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
図面において、大きさ、層の厚さ、及び領域等は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値等に限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつき等を含むことが可能である。
本明細書において、「上に」、「下に」等の配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
図面に記載したブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、本発明の一形態の回路ブロックの配置は、これに限定されない。ブロック図において、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うように設けられている場合もある。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置、及び電子機器等は、それ自体が半導体装置である場合があり、又は半導体装置を有している場合がある。
本明細書等では、接地電位を０Ｖとみなし、正電位、負電位とは接地電位を０Ｖ基準にした電位である。
本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、等）であるとする。
トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードとしての機能を有するノードである。ソース又はドレインとしての機能を有する２つの入出力ノードは、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
電圧は、ある電位と、基準の電位（例えば接地電位又はソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
本明細書等において、「体」という言葉と、「膜」という言葉と、「層」という言葉と、は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電体」という言葉を「導電膜」という言葉、又は「導電層」という言葉に変更することが可能な場合がある。例えば、「絶縁体」という言葉を「絶縁膜」という言葉、又は「絶縁層」という言葉に変更することが可能な場合がある。
本明細書等において、“第１”、“第２”、“第３”という序数詞は構成要素の混同を避けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定するものでもない。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。
（実施の形態１）
本実施の形態は、本発明の一態様の半導体装置について説明する。
本実施の形態は、本発明の一態様の半導体装置について説明する。
本発明の一態様は、半導体装置の一種であるチャージポンプ回路に関する。例えば、入力電位より低い電位を出力する機能を有するチャージポンプ回路に関する。本発明の一態様の半導体装置は、第１の電荷転送スイッチと、第２の電荷転送スイッチと、を有する。上記入力電位は、第１及び第２の電荷転送スイッチに入力される。
第１の電荷転送スイッチは、ダイオード接続されたＳｉトランジスタを複数有し、当該Ｓｉトランジスタが直列に接続されている。第２の電荷転送スイッチは、ダイオード接続されたＯＳトランジスタを複数有し、当該ＯＳトランジスタが直列に接続されている。
Ｓｉトランジスタは、ＯＳトランジスタよりオン電流が大きい。よって、第１の電荷転送スイッチは、第２の電荷転送スイッチより高速に動作する。したがって、第１の電荷転送スイッチが正常に動作する場合には、第１の電荷転送スイッチの出力電位は、第２の電荷転送スイッチの出力電位より低くなる。
しかしながら、Ｓｉトランジスタは、高温環境下等では基板リーク電流が増加するという特性を有する。よって、第１の電荷転送スイッチは、高温環境下等では正常に動作しない場合がある。一方、ＯＳトランジスタは、高温環境下等でも基板リーク電流が発生しないという特性を有する。よって、第２の電荷転送スイッチは、高温環境下等でも正常に動作する。
本発明の一態様の半導体装置は、第１の電荷転送スイッチの出力電位、又は第２の電荷転送スイッチの出力電位のうち、低い方の電位に対応する電位を出力することができる。よって、室温環境下（代表的には２５℃）等、第１の電荷転送スイッチが正常に動作する環境下では、第１の電荷転送スイッチの出力電位が半導体装置から出力される。一方、高温環境下等、第１の電荷転送スイッチが正常に動作しない環境下では、第２の電荷転送スイッチの出力電位が半導体装置から出力される。
以上、本発明の一態様の半導体装置は、室温環境下等、第１の電荷転送スイッチが正常に動作する環境下では、高速に動作することができる。一方、本発明の一態様の半導体装置は、高温環境下等、第１の電荷転送スイッチが正常に動作しない環境下でも、第２の電荷転送スイッチにより正常に動作することができる。
以上の動作は、例えば温度センサにより温度を測定し、測定結果に応じて、半導体装置から出力される電位を第１の電荷転送スイッチの出力電位、及び第２の電荷転送スイッチの出力電位から選択する等の、特別な制御をしなくても行うことができる。よって、本発明の一態様の半導体装置を、低価格なものとすることができる。
＜半導体装置の構成例＞
図１（Ａ）は、本発明の一態様の半導体装置である、半導体装置１０の構成例を示す回路図である。半導体装置１０として、例えばチャージポンプ回路とすることができる。
図１（Ａ）は、本発明の一態様の半導体装置である、半導体装置１０の構成例を示す回路図である。半導体装置１０として、例えばチャージポンプ回路とすることができる。
半導体装置１０は、入力端子ＩＮと、出力端子ＯＵＴと、電荷転送スイッチ２０と、電荷転送スイッチ３０と、容量素子群４０と、クロック信号生成回路１１と、容量素子１２と、を有する。電荷転送スイッチ２０は、２個以上のトランジスタ２１を有する。電荷転送スイッチ３０は、２個以上のトランジスタ３１を有する。容量素子群４０は、１個以上の容量素子４１を有する。クロック信号生成回路１１は、クロック信号入力端子ＩＣＫ、並びにクロック信号出力端子ＯＣＫ及びクロック信号出力端子ＯＣＫＢを有する。
ここで、トランジスタ２１及びトランジスタ３１は、ｎチャネル型トランジスタとすることができる。
図１（Ａ）では、電荷転送スイッチ２０がトランジスタ２１を５個有し、電荷転送スイッチ３０がトランジスタ３１を５個有し、容量素子群４０が容量素子４１を４個有する構成を示しているが、本発明の一態様はこれに限らない。例えば、電荷転送スイッチ２０が有するトランジスタ２１の個数は４個以下でもよいし、６個以上でもよい。また、電荷転送スイッチ３０が有するトランジスタ３１の個数は４個以下でもよいし、６個以上でもよい。さらに、容量素子群４０が有する容量素子４１の個数は、トランジスタ２１の個数、又はトランジスタ３１の個数に応じて、３個以下、又は５個以上とすることができる。
図１（Ａ）では、５個のトランジスタ２１を、それぞれトランジスタ２１［１］乃至トランジスタ２１［５］と記載して区別している。また、５個のトランジスタ３１を、それぞれトランジスタ３１［１］乃至トランジスタ３１［５］と記載して区別している。さらに、４個の容量素子４１を、それぞれ容量素子４１［１］乃至容量素子４１［４］と記載して区別している。なお、他の図面、他の素子等においても、同様の表記をする場合がある。
また、本明細書等において、括弧内の数字が大きい素子を、括弧内の数字が小さい素子より後段の素子という。例えば、トランジスタ２１［２］は、トランジスタ２１［１］より後段のトランジスタ２１であり、容量素子４１［４］は、容量素子４１［１］乃至容量素子４１［３］より後段の容量素子４１である。
トランジスタ２１及びトランジスタ３１は、ダイオード接続されている。ダイオード接続とは、トランジスタのゲートとドレインを接続することをいう。ダイオード接続されたトランジスタは、ドレインの電位がゲートの電位と等しくなる。当該トランジスタがｎチャネル型のトランジスタである場合、ゲート電位とソース電位との差（ゲート電圧）がトランジスタのしきい値電圧より大きくなると、Ｉｄｓ−Ｖｇｓ特性に従った電流が、トランジスタのドレインからソースに流れる。一方、ゲート電圧がトランジスタのしきい値電圧以下である場合は、トランジスタのソース−ドレイン間に電流が流れない。以上より、ダイオード接続されたｎチャネル型のトランジスタは、ドレインを陽極、ソースを陰極としたダイオードとしての機能を有するということができる。
ダイオード接続されたトランジスタがｐチャネル型のトランジスタである場合、ゲート電圧がトランジスタのしきい値電圧より小さくなると、Ｉｄｓ−Ｖｇｓ特性に従った電流が、トランジスタのソースからドレインに流れる。一方、ゲート電圧がトランジスタのしきい値電圧以上である場合、トランジスタのソース−ドレイン間に電流が流れない。以上より、ダイオード接続されたｐチャネル型のトランジスタは、ソースを陽極、ドレインを陰極としたダイオードとしての機能を有するということができる。
図１（Ａ）に示す構成の半導体装置１０において、トランジスタ２１［１］のソース、及びトランジスタ３１［１］のソースは、入力端子ＩＮと電気的に接続されている。
また、容量素子４１［１］の一方の電極は、トランジスタ２１［１］のゲート及びドレイン、トランジスタ２１［２］のソース、トランジスタ３１［１］のゲート及びドレイン、トランジスタ３１［２］のソースと電気的に接続されている。容量素子４１［２］の一方の電極は、トランジスタ２１［２］のゲート及びドレイン、トランジスタ２１［３］のソース、トランジスタ３１［２］のゲート及びドレイン、トランジスタ３１［３］のソースと電気的に接続されている。容量素子４１［３］の一方の電極は、トランジスタ２１［３］のゲート及びドレイン、トランジスタ２１［４］のソース、トランジスタ３１［３］のゲート及びドレイン、トランジスタ３１［４］のソースと電気的に接続されている。容量素子４１［４］の一方の電極は、トランジスタ２１［４］のゲート及びドレイン、トランジスタ２１［５］のソース、トランジスタ３１［４］のゲート及びドレイン、トランジスタ３１［５］のソースと電気的に接続されている。つまり、トランジスタ２１［１］乃至トランジスタ２１［５］は直列に接続されているということができ、トランジスタ３１［１］乃至トランジスタ３１［５］は直列に接続されているということができる。
さらに、トランジスタ２１［５］のゲート及びドレイン、トランジスタ３１［５］のゲート及びドレインは、出力端子ＯＵＴと電気的に接続されている。また、出力端子ＯＵＴは、容量素子１２の一方の電極と電気的に接続されている。つまり、最終段のトランジスタ２１のゲート及びドレイン、最終段のトランジスタ３１のゲート及びドレインは、出力端子ＯＵＴ、及び容量素子１２の一方の電極と電気的に接続されている。
クロック信号生成回路１１が有するクロック信号出力端子ＯＣＫは、容量素子４１［１］の他方の電極、及び容量素子４１［３］の他方の電極と電気的に接続されている。クロック信号生成回路１１が有するクロック信号出力端子ＯＣＫＢは、容量素子４１［２］の他方の電極、及び容量素子４１［４］の他方の電極と電気的に接続されている。
クロック信号生成回路１１は、クロック信号入力端子ＩＣＫから入力されるクロック信号を基にして、２種類のクロック信号を生成し、それぞれクロック信号出力端子ＯＣＫ、及びクロック信号出力端子ＯＣＫＢから出力する機能を有する。例えば、クロック信号出力端子ＯＣＫからは、クロック信号入力端子ＩＣＫに入力されるクロック信号と同位相のクロック信号を出力することができる。一方、クロック信号出力端子ＯＣＫＢからは、クロック信号入力端子ＩＣＫに入力されるクロック信号と逆位相のクロック信号を出力することができる。
以上より、クロック信号出力端子ＯＣＫから出力されるクロック信号と、クロック信号出力端子ＯＣＫＢから出力されるクロック信号は、互いに逆位相とすることができる。これにより、隣接する容量素子４１の他方の電極には、互いに逆位相のクロック信号を入力することができる。つまり、容量素子４１［１］の他方の電極に入力されるクロック信号と、容量素子４１［２］の他方の電極に入力されるクロック信号は、互いに逆位相であるということができる。また、容量素子４１［２］の他方の電極に入力されるクロック信号と、容量素子４１［３］の他方の電極に入力されるクロック信号は、互いに逆位相であるということができる。さらに、容量素子４１［３］の他方の電極に入力されるクロック信号と、容量素子４１［４］の他方の電極に入力されるクロック信号は、互いに逆位相であるということができる。
電荷転送スイッチ２０、及び電荷転送スイッチ３０は、容量素子４１の他方の電極に入力されるクロック信号の位相が切り替わる際に、容量素子４１に保持された電荷を転送することができる。よって、容量素子４１は、ポンピングキャパシタとしての機能を有するということができる。
入力端子ＩＮには、電位ＶＳＳを入力することができる。電位ＶＳＳは、例えば接地電位とすることができる。
入力端子ＯＵＴからは、電荷転送スイッチ２０から出力される電位、又は電荷転送スイッチ３０から出力される電位のうち、低い方の電位に対応する電位が出力される。電荷転送スイッチ２０から出力される電位、又は電荷転送スイッチ３０から出力される電位は、いずれも入力端子ＩＮに入力される電位より低い。よって、出力端子ＯＵＴから出力される電位は、入力端子ＩＮから入力される電位より低くなる。つまり、半導体装置１０は、降圧型のチャージポンプ回路であるということができる。
容量素子１２は、電荷転送スイッチ２０から転送される電荷、及び電荷転送スイッチ３０から転送される電荷を保持する機能を有する。容量素子１２を設けることにより、出力端子ＯＵＴから出力される電位の変動を抑制することができる。なお、トランジスタ２１［５］及びトランジスタ３１［５］のゲート容量が大きい場合等は、容量素子１２を設けなくてもよい。
容量素子１２の他方の電極には、電位ＶＳＳを供給することができる。なお、図１（Ａ）では入力端子ＩＮに入力される電位と、容量素子１２の他方の電極に供給される電位は、どちらも電位ＶＳＳとしているが、入力端子ＩＮに入力される電位と容量素子１２の他方の電極に供給される電位は等しくなくてもよい。
トランジスタ２１として、Ｓｉトランジスタを用いることができる。一方、トランジスタ３１として、ＯＳトランジスタを用いることができる。ＯＳトランジスタとして、インジウムを含む金属酸化物を有するトランジスタ等を用いることができる。
Ｓｉトランジスタは、ＯＳトランジスタよりオン電流が大きいという特徴を有する。よって、電荷転送スイッチ２０は、電荷転送スイッチ３０より高速に動作する。したがって、電荷転送スイッチ２０が正常に動作する場合には、電荷転送スイッチ２０の出力電位は、電荷転送スイッチ３０の出力電位より低くなるので、出力端子ＯＵＴの電位は電荷転送スイッチ２０の出力電位に対応する電位となる。
しかしながら、Ｓｉトランジスタは、高温環境下等では基板リーク電流が増加するという特性を有する。よって、電荷転送スイッチ２０は、高温環境下等では正常に動作しない場合がある。一方、ＯＳトランジスタは、高温環境下等でも基板リーク電流が発生しないという特性を有する。よって、電荷転送スイッチ３０は、高温環境下等でも正常に動作する。よって、電荷転送スイッチ２０が正常に動作しない高温環境下等では、出力端子ＯＵＴの電位は電荷転送スイッチ３０の出力電位に対応する電位となる。
以上、半導体装置１０は、室温環境下等、電荷転送スイッチ２０が正常に動作する環境下では、高速に動作することができる。一方、半導体装置１０は、高温環境下等、電荷転送スイッチ２０が正常に動作しない環境下でも、電荷転送スイッチ３０により正常に動作することができる。特に、電荷転送スイッチ３０が有するトランジスタ３１の全てをＯＳトランジスタとすることにより、例えば半導体装置１０を高温環境下に置いたとしても半導体装置１０の信頼性低下を抑制することができるので好ましい。
以上の動作は、例えば温度センサにより温度を測定し、測定結果に応じて、出力端子ＯＵＴの電位を電荷転送スイッチ２０の出力電位に対応する電位、及び電荷転送スイッチ３０の出力電位に対応する電位から選択する等の、特別な制御をしなくても行うことができる。よって、半導体装置１０を、低価格なものとすることができる。
なお、前述のように、ＯＳトランジスタによって構成される電荷転送スイッチ３０は、Ｓｉトランジスタによって構成される電荷転送スイッチ２０より動作速度が遅い。よって、高温環境下等、電荷転送スイッチ２０が正常に動作しない環境下では、電荷転送スイッチ２０が正常に動作する環境下より、クロック信号の周波数を高くすることが好ましい。これにより、電荷転送スイッチ２０が正常に動作しない環境下であっても、半導体装置１０の動作速度が低下することを抑制することができる。
また、トランジスタ２１は、トランジスタ３１よりオン電流が大きければ、Ｓｉトランジスタでなくてもよい。また、トランジスタ３１は、高温環境下等、電荷転送スイッチ２０が正常に動作しない環境下でも電荷転送スイッチ３０が正常に動作すれば、ＯＳトランジスタでなくてもよい。
図１（Ａ）では、電荷転送スイッチ２０に、ｎチャネル型トランジスタであるトランジスタ２１を設けた場合の半導体装置１０の構成例を示しているが、電荷転送スイッチ２０にはｐチャネル型トランジスタを設けてもよい。図１（Ｂ）は、電荷転送スイッチ２０にｐチャネル型トランジスタであるトランジスタ２２を設けた場合の、半導体装置１０の構成例を示す回路図である。なお、図１（Ｂ）では、電荷転送スイッチ２０がトランジスタ２２を５個有する構成を示しているが、トランジスタ２１と同様に、電荷転送スイッチ２０が有するトランジスタ２２の個数は４個以下でもよいし、６個以上でもよい。
トランジスタ２２は、トランジスタ２１と同様に、ダイオード接続されている。つまり、トランジスタ２２は、ゲートとドレインが接続されている。
図１（Ｂ）に示す構成の半導体装置１０では、トランジスタ２２［１］のゲート及びドレイン、トランジスタ３１［１］のソースは、入力端子ＩＮと電気的に接続されている。
また、容量素子４１［１］の一方の電極は、トランジスタ２２［１］のソース、トランジスタ２２［２］のゲート及びドレイン、トランジスタ３１［１］のゲート及びドレイン、トランジスタ３１［２］のソースと電気的に接続されている。容量素子４１［２］の一方の電極は、トランジスタ２２［２］のソース、トランジスタ２２［３］のゲート及びドレイン、トランジスタ３１［２］のゲート及びドレイン、トランジスタ３１［３］のソースと電気的に接続されている。容量素子４１［３］の一方の電極は、トランジスタ２２［３］のソース、トランジスタ２２［４］のゲート及びドレイン、トランジスタ３１［３］のゲート及びドレイン、トランジスタ３１［４］のソースと電気的に接続されている。容量素子４１［４］の一方の電極は、トランジスタ２２［４］のソース、トランジスタ２２［５］のゲート及びドレイン、トランジスタ３１［４］のゲート及びドレイン、トランジスタ３１［５］のソースと電気的に接続されている。つまり、トランジスタ２１［１］乃至トランジスタ２１［５］と同様に、トランジスタ２２［１］乃至トランジスタ２２［５］は直列に接続されているということができる。
さらに、トランジスタ２２［５］のソース、トランジスタ３１［５］のゲート及びドレインは、出力端子ＯＵＴと電気的に接続されている。つまり、最終段のトランジスタ２２のソース、最終段のトランジスタ３１のゲート及びドレインは、出力端子ＯＵＴと電気的に接続されている。その他の接続関係等は、図１（Ａ）に示す構成の半導体装置１０と同様である。
トランジスタ２２として、トランジスタ２１と同様にＳｉトランジスタを用いることができる。なお、トランジスタ２２は、トランジスタ２１と同様に、トランジスタ３１よりオン電流が大きければＳｉトランジスタでなくてもよい。
図１（Ａ）に示す構成の半導体装置１０は、電荷転送スイッチ２０に設けられるトランジスタを全てトランジスタ２１とし、図１（Ｂ）に示す構成の半導体装置１０は、電荷転送スイッチ２０に設けられるトランジスタを全てトランジスタ２２としたが、本発明の一態様はこれに限られない。例えば、電荷転送スイッチ２０が、トランジスタ２１とトランジスタ２２の両方を有する構成としてもよい。つまり、電荷転送スイッチ２０が、ｎチャネル型トランジスタとｐチャネル型トランジスタの両方を有してもよい。
図１（Ａ）、（Ｂ）に示す構成の半導体装置１０は、降圧型のチャージポンプであるが、昇圧型のチャージポンプとしてもよい。図２（Ａ）、（Ｂ）は、半導体装置１０を昇圧型のチャージポンプとした場合の、半導体装置１０の回路図である。
図２（Ａ）、（Ｂ）に示す構成の半導体装置１０では、電荷転送スイッチ２０に設けられたトランジスタ、及び電荷転送スイッチ３０に設けられたトランジスタのソースとドレインが、図１（Ａ）、（Ｂ）に示す構成の半導体装置１０と入れ替わっている。また、入力端子ＩＮには、電位ＶＤＤを入力することができる。なお、半導体装置１０が昇圧型のチャージポンプであっても、入力端子ＩＮに電位ＶＳＳを入力してもよい。
以下では、半導体装置１０が降圧型のチャージポンプであるとして説明を行うが、電位の大小関係を適宜逆にすること等により、半導体装置１０が昇圧型のチャージポンプであったとしても以下の説明を適用することができる。
＜トランジスタの構成例＞
図３（Ａ）は、図１（Ａ）に示すトランジスタ２１［１］及びトランジスタ２１［２］の、断面構成例及び接続構成例を示す模式図である。なお、他のトランジスタ２１についても、図３（Ａ）に示す構成を適用することができる。
図３（Ａ）は、図１（Ａ）に示すトランジスタ２１［１］及びトランジスタ２１［２］の、断面構成例及び接続構成例を示す模式図である。なお、他のトランジスタ２１についても、図３（Ａ）に示す構成を適用することができる。
トランジスタ２１は、基板７０に形成することができる。基板７０は、ｐ型基板とすることができる。また、トランジスタ２１がＳｉトランジスタである場合は、基板７０は、シリコン系の半導体材料が含まれるシリコン基板とすることができる。基板７０をシリコン基板とする場合、基板７０は単結晶シリコンを含むことが好ましい。
又は、基板７０は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）等を有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ２１をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
基板７０には、ｐ＋領域７１、並びにｎ型ウェル７２ａ、ｎ型ウェル７２ｂ、ｎ型ウェル７２ｃ、及びｎ型ウェル７３ａ、ｎ型ウェル７３ｂが設けられる。基板７０の内部におけるｎ型ウェル７２ａ、ｎ型ウェル７３ａ、及びｎ型ウェル７２ｂに囲まれた領域がｐ型ウェル７４［１］となり、ｎ型ウェル７２ｂ、ｎ型ウェル７３ｂ、及びｎ型ウェル７２ｃに囲まれた領域がｐ型ウェル７４［２］となる。ｎ型ウェル７２ａにはｎ＋領域７５ａが設けられ、ｎ型ウェル７２ｂにはｎ＋領域７５ｂが設けられ、ｎ型ウェル７２ｃにはｎ＋領域７５ｃが設けられる。
ここで、ｐ型ウェル７４［１］の下側にｎ型ウェル７３ａが設けられ、ｐ型ウェル７４［２］の下側にｎ型ウェル７３ｂが設けられる。つまり、ｎ型ウェル７３ａ及びｎ型ウェル７３ｂは、基板７０内部の深い位置に設けられているということができる。
ｐ型ウェル７４［１］には、ｐ＋領域７６［１］、ｎ＋領域７７［１］、及びｎ＋領域７８［１］が設けられる。ｐ型ウェル７４［２］には、ｐ＋領域７６［２］、ｎ＋領域７７［２］、及びｎ＋領域７８［２］が設けられる。
基板７０をｐ型基板とすると、基板７０、ｐ型ウェル、及びｐ＋領域は、前述の半導体材料に加え、ホウ素等のｐ型の導電性を付与する元素を含む。なお、ｐ型ウェルに含まれる当該元素の濃度は、基板７０に含まれる当該元素の濃度と同程度とすることができる。また、ｐ＋領域に含まれる、ｐ型の導電性を付与する元素の濃度は、基板７０及びｐ型ウェルに含まれる当該元素の濃度より高くすることができる。よって、ｐ＋領域の電気抵抗を、基板７０及びｐ型ウェルの電気抵抗より低くすることができる。
ｎ型ウェル、及びｎ＋領域は、前述の半導体材料に加え、リン等のｎ型の導電性を付与する元素を含む。ｎ＋領域に含まれる当該元素の濃度は、ｎ型ウェルに含まれる当該元素の濃度より高くすることができる。よって、ｎ＋領域の電気抵抗を、ｎ型ウェルの電気抵抗より低くすることができる。
ｎ＋領域７７［１］とｎ＋領域７８［１］の間の領域と重なる領域を有するように、基板７０上に絶縁体８０［１］が設けられ、ｎ＋領域７７［２］とｎ＋領域７８［２］の間の領域と重なる領域を有するように、基板７０上に絶縁体８０［２］が設けられる。また、絶縁体８０［１］と接する領域を有するように、導電体８１［１］が設けられ、絶縁体８０［２］と接する領域を有するように、導電体８１［２］が設けられる。なお、絶縁体８０［１］及び導電体８１［１］は、ｎ＋領域７７［１］と重なる領域を有してもよいし、ｎ＋領域７８［１］と重なる領域を有してもよい。また、絶縁体８０［２］及び導電体８１［２］は、ｎ＋領域７７［２］と重なる領域を有してもよいし、ｎ＋領域７８［２］と重なる領域を有してもよい。
入力端子ＩＮは、ｐ＋領域７１、ｎ＋領域７５ａ、ｎ＋領域７７［１］、ｎ＋領域７５ｂ、及びｎ＋領域７５ｃと電気的に接続されている。また、ｐ＋領域７６［１］、導電体８１［１］、ｎ＋領域７８［１］、及びｎ＋領域７７［２］は、互いに電気的に接続されている。さらに、ｐ＋領域７６［２］、導電体８１［２］、及びｎ＋領域７８［２］は、互いに電気的に接続されている。
ｎ＋領域７７［１］は、トランジスタ２１［１］のソース領域としての機能を有し、ｎ＋領域７７［２］は、トランジスタ２１［２］のソース領域としての機能を有する。ｎ＋領域７８［１］は、トランジスタ２１［１］のドレイン領域としての機能を有し、ｎ＋領域７８［２］は、トランジスタ２１［２］のドレイン領域としての機能を有する。
絶縁体８０［１］は、トランジスタ２１［１］のゲート絶縁膜としての機能を有し、絶縁体８０［２］は、トランジスタ２１［２］のゲート絶縁膜としての機能を有する。導電体８１［１］は、トランジスタ２１［１］のゲート電極としての機能を有し、導電体８１［２］は、トランジスタ２１［２］のゲート電極としての機能を有する。
ここで、ｐ型ウェル７４［１］における、ｎ＋領域７７［１］とｎ＋領域７８［１］の間の領域のうち、導電体８１［１］と重なる領域は、トランジスタ２１［１］のチャネル形成領域となる。また、ｐ型ウェル７４［２］における、ｎ＋領域７７［２］とｎ＋領域７８［２］の間の領域のうち、導電体８１［２］と重なる領域は、トランジスタ２１［２］のチャネル形成領域となる。
ｐ＋領域７１に供給される電位は、基板７０の電位となる。ｎ＋領域７５ａに供給される電位は、ｎ型ウェル７２ａの電位となる。ｎ＋領域７５ｂに供給される電位は、ｎ型ウェル７２ｂの電位となる。ｎ＋領域７５ｃに供給される電位は、ｎ型ウェル７２ｃの電位となる。ｐ＋領域７６［１］に供給される電位は、ｐ型ウェル７４［１］の電位となる。ｐ＋領域７６［２］に供給される電位は、ｐ型ウェル７４［２］の電位となる。
以上より、トランジスタ２１［１］は、ｐ型ウェル７４［１］、ｐ＋領域７６［１］、ｎ＋領域７７［１］、ｎ＋領域７８［１］、絶縁体８０［１］、及び導電体８１［１］を有するということができる。また、トランジスタ２１［２］は、ｐ型ウェル７４［２］、ｐ＋領域７６［２］、ｎ＋領域７７［２］、ｎ＋領域７８［２］、絶縁体８０［２］、及び導電体８１［２］を有するということができる。さらに、トランジスタ２１［１］とトランジスタ２１［２］は、ｎ型ウェル７２ａ、ｎ型ウェル７３ａ、ｎ型ウェル７２ｂ、ｎ型ウェル７３ｂ、及びｎ型ウェル７２ｃによって分離されているということができる。
ｐ＋領域７１、ｎ＋領域７５ａ、ｎ＋領域７７［１］、ｎ＋領域７５ｂ、及びｎ＋領域７５ｃには、電位ＶＳＳを供給することができる。また、ｐ＋領域７６［１］、導電体８１［１］、ｎ＋領域７８［１］、及びｎ＋領域７７［２］に供給される電位を、電位Ｖ１とする。さらに、ｐ＋領域７６［２］、導電体８１［２］、及びｎ＋領域７８［２］に供給される電位を、電位Ｖ２とする。半導体装置１０を降圧型のチャージポンプとする場合、電位ＶＳＳより電位Ｖ１の方が低くなり、電位Ｖ１より電位Ｖ２の方が低くなる。つまり、“ＶＳＳ＞Ｖ１＞Ｖ２”という関係が成立する。
“ＶＳＳ＞Ｖ１＞Ｖ２”という関係が成立することにより、ｐ型基板である基板７０の電位と、ｎ型ウェルの電位と、が順バイアスの関係とならなくなる。また、ｐ型ウェルの電位と、ｎ型ウェルの電位と、順バイアスの関係とならなくなる。以上より、基板７０からｎ型ウェルに電流が流れること、及びｐ型ウェルからｎ型ウェルに電流が流れることを抑制することができる。
ここで、トランジスタ２１［１］におけるソース電位（ｎ＋領域７７［１］に供給される電位）とボディ電位（ｐ＋領域７６［１］に供給される電位）との差は、“ＶＳＳ−Ｖ１”となる。また、トランジスタ２１［２］におけるソース電位（ｎ＋領域７７［２］に供給される電位）とボディ電位（ｐ＋領域７６［２］に供給される電位）との差は、“Ｖ１−Ｖ２”となる。よって、後段のトランジスタ２１であっても、ソース電位とボディ電位との差が、トランジスタ２１［１］におけるソース電位とボディ電位との差と比較して大幅に増加することを抑制することができる。よって、後段のトランジスタ２１においても、ソース電位とボディ電位との差が大きくなると発生する基板バイアス効果による、トランジスタのしきい値電圧の増加を抑制することができる。以上より、電荷転送スイッチ２０に設けられたトランジスタ２１の個数を増加させることにより電荷転送スイッチ２０の出力電位を低くしても、後段のトランジスタ２１の、基板バイアス効果によるしきい値電圧の増加を抑制することができる。
図３（Ｂ）は、図１（Ｂ）に示すトランジスタ２２［１］及びトランジスタ２２［２］の、断面構成例及び接続構成例を示す模式図である。なお、他のトランジスタ２２についても、図３（Ｂ）に示す構成を適用することができる。
トランジスタ２２はトランジスタ２１と同様に、ｐ型基板とすることができる基板７０に形成することができる。
基板７０には、ｐ＋領域７１、並びにｎ型ウェル９０［１］及びｎ型ウェル９０［２］が設けられる。ｎ型ウェル９０［１］にはｎ＋領域９１［１］、並びにｐ＋領域９２［１］及びｐ＋領域９３［１］が設けられ、ｎ型ウェル９０［２］にはｎ＋領域９１［２］、並びにｐ＋領域９２［２］及びｐ＋領域９３［２］が設けられる。
ｐ＋領域９２［１］とｐ＋領域９３［１］の間の領域と重なる領域を有するように、基板７０上に絶縁体８０［１］が設けられ、ｐ＋領域９２［２］とｐ＋領域９３［２］の間の領域と重なる領域を有するように、基板７０上に絶縁体８０［２］が設けられる。また、絶縁体８０［１］と接する領域を有するように、導電体８１［１］が設けられ、絶縁体８０［２］と接する領域を有するように、導電体８１［２］が設けられる。なお、絶縁体８０［１］及び導電体８１［１］は、ｐ＋領域９２［１］と重なる領域を有してもよいし、ｐ＋領域９３［１］と重なる領域を有してもよい。また、絶縁体８０［２］及び導電体８１［２］は、ｐ＋領域９２［２］と重なる領域を有してもよいし、ｐ＋領域９３［２］と重なる領域を有してもよい。
入力端子ＩＮは、ｐ＋領域７１、ｎ＋領域９１［１］、ｐ＋領域９２［１］、導電体８１［１］、及びｎ＋領域９１［２］と電気的に接続されている。また、ｐ＋領域９３［１］は、ｐ＋領域９２［２］及び導電体８１［２］と電気的に接続されている。
ｐ＋領域９２［１］は、トランジスタ２２［１］のドレイン領域としての機能を有し、ｐ＋領域９２［２］は、トランジスタ２２［２］のドレイン領域としての機能を有する。ｐ＋領域９３［１］は、トランジスタ２２［１］のソース領域としての機能を有し、ｐ＋領域９３［２］は、トランジスタ２２［２］のソース領域としての機能を有する。
絶縁体８０［１］は、トランジスタ２２［１］のゲート絶縁膜としての機能を有し、絶縁体８０［２］は、トランジスタ２２［２］のゲート絶縁膜としての機能を有する。導電体８１［１］は、トランジスタ２２［１］のゲート電極としての機能を有し、導電体８１［２］は、トランジスタ２２［２］のゲート電極としての機能を有する。
ここで、ｎ型ウェル９０［１］における、ｐ＋領域９２［１］とｐ＋領域９３［１］の間の領域のうち、導電体８１［１］と重なる領域は、トランジスタ２２［１］のチャネル形成領域となる。また、ｎ型ウェル９０［２］における、ｐ＋領域９２［２］とｐ＋領域９３［２］の間の領域のうち、導電体８１［２］と重なる領域は、トランジスタ２２［２］のチャネル形成領域となる。
ｐ＋領域７１に供給される電位は、図３（Ａ）に示す場合と同様に、基板７０の電位となる。ｎ＋領域９１［１］に供給される電位は、ｎ型ウェル９０［１］の電位となり、ｎ＋領域９１［２］に供給される電位は、ｎ型ウェル９０［２］の電位となる。
以上より、トランジスタ２２［１］は、ｎ型ウェル９０［１］、ｎ＋領域９１［１］、ｐ＋領域９２［１］、ｐ＋領域９３［１］、絶縁体８０［１］、及び導電体８１［１］を有するということができる。また、トランジスタ２２［２］は、ｎ型ウェル９０［２］、ｎ＋領域９１［２］、ｐ＋領域９２［２］、ｐ＋領域９３［２］、絶縁体８０［２］、及び導電体８１［２］を有するということができる。さらに、トランジスタ２２［１］とトランジスタ２２［２］は、ｎ型ウェル９０［１］及びｎ型ウェル９０［２］によって分離されているということができる。
トランジスタ２２は、基板７０内部の深い位置にウェルを設けなくても、トランジスタ２２の素子間分離を行うことができる。よって、トランジスタ２２は簡易な工程で作製することができる。
ｐ＋領域７１、ｎ＋領域９１［１］、ｐ＋領域９２［１］、導電体８１［１］、及びｎ＋領域９１［２］には、電位ＶＳＳを供給することができる。ｐ＋領域７１［１］、並びにｎ＋領域９１［１］及びｎ＋領域９１［２］に同じ電位を供給することにより、基板７０の電位と、ｎ型ウェル９０［１］及びｎ型ウェル９０［２］の電位とを等しくすることができる。これにより、ｐ型基板である基板７０の電位と、ｎ型ウェル９０［１］及びｎ型ウェル９０［２］の電位とが順バイアスの関係とならなくなる。したがって、基板７０から、ｎ型ウェル９０［１］、及びｎ型ウェル９０［２］に電流が流れることを抑制することができる。
なお、電荷転送スイッチ２０が有するトランジスタ２２に設けられた全てのｎ＋領域９１に、ｐ＋領域７１に供給した電位と同じ電位を供給することができる。これにより、全てのｎ型ウェル９０の電位を、基板７０の電位と等しくすることができる。
また、ｐ＋領域９３［１］、ｐ＋領域９２［２］、及び導電体８１［２］に供給される電位を、電位Ｖ１とする。さらに、ｐ＋領域９３［２］に供給される電位を、電位Ｖ２とする。図３（Ａ）に示す場合と同様に、半導体装置１０を降圧型のチャージポンプとする場合、電位ＶＳＳより電位Ｖ１の方が低くなり、電位Ｖ１より電位Ｖ２の方が低くなる。つまり、“ＶＳＳ＞Ｖ１＞Ｖ２”という関係が成立する。
前述のように、ｎ型ウェル９０の電位は電位ＶＳＳとなる。よって、“ＶＳＳ＞Ｖ１＞Ｖ２”という関係が成立する場合、ｐ＋領域７１以外のｐ＋領域に供給される電位は、ｎ型ウェル９０の電位より低くなる。よって、ｐ＋領域の電位と、ｎ型ウェル９０の電位とが順バイアスの関係とならなくなる。したがって、ｐ＋領域からｎ型ウェル９０に電流が流れることを抑制することができる。
後段のトランジスタ２２のソース電位（ｐ＋領域９３に供給される電位）は、前段のトランジスタ２２のソース電位より低くなる。一方、例えば全てのトランジスタ２２において、ボディ電位（ｎ＋領域９１に供給される電位）は電位ＶＳＳで一定となる。以上より、後段のトランジスタ２２におけるソース電位とボディ電位との差は、前段のトランジスタ２２におけるソース電位とボディ電位との差より大きくなる。よって、基板バイアス効果による、トランジスタ２２のしきい値電圧の増加を抑制するために、電荷転送スイッチ２０に設けるトランジスタ２２の個数を少なくし、電荷転送スイッチ２０の出力電位が低くなりすぎないようにすることが好ましい。
図１（Ａ）、（Ｂ）に示す構成の半導体装置１０では、電荷転送スイッチ２０に設けられたトランジスタ２１又はトランジスタ２２の個数を、電荷転送スイッチ３０に設けられたトランジスタ３１の個数と等しくしたが、本発明の一態様はこれに限らない。例えば、ＳｉトランジスタはＯＳトランジスタより電荷転送速度が高い。よって、Ｓｉトランジスタとすることができるトランジスタ２１又はトランジスタ２２の個数が、ＯＳトランジスタとすることができるトランジスタ３１の個数より少なくても、出力端子ＯＵＴの電位を低くすることができる。
図４（Ａ）は、図１（Ａ）に示す構成の半導体装置１０の変形例であり、トランジスタ２１の個数が、トランジスタ３１の個数より１個少ない場合の、半導体装置１０の構成例を示している。図４（Ｂ）は、図１（Ｂ）に示す構成の半導体装置１０の変形例であり、トランジスタ２２の個数が、トランジスタ３１の個数より１個少ない場合の、半導体装置１０の構成例を示している。なお、トランジスタ２１又はトランジスタ２２の個数を、トランジスタ３１の個数より２個以上少なくしてもよい。又は、トランジスタ３１の個数を、トランジスタ２１又はトランジスタ２２の個数より少なくしてもよい。
トランジスタ２１又はトランジスタ２２の個数を減少させることにより、トランジスタ２１又はトランジスタ２２のしきい値電圧のばらつきが電荷転送スイッチ２０の出力電位に与える影響を小さくすることができる。よって、電荷転送スイッチ２０の出力電位のばらつきを小さくすることができる。
図１（Ａ）、（Ｂ）に示す構成の半導体装置１０は、ポンピングキャパシタとしての機能を有する容量素子４１の一方の電極が、トランジスタ２１又はトランジスタ２２、及びトランジスタ３１の両方と電気的に接続されている。つまり、ポンピングキャパシタとしての機能を有する容量素子４１を、電荷転送スイッチ２０及び電荷転送スイッチ３０により共有しているが、本発明の一態様はこれに限られない。ポンピングキャパシタとしての機能を有する容量素子を、電荷転送スイッチ２０及び電荷転送スイッチ３０により共有しなくてもよい。
図５（Ａ）は、図１（Ａ）に示す構成の半導体装置１０の変形例であり、図５（Ｂ）は、図１（Ｂ）に示す構成の半導体装置１０の変形例である。図５（Ａ）、（Ｂ）は、半導体装置１０が容量素子群４０を有さず、容量素子群５０及び容量素子群６０を有する場合の、半導体装置１０の構成例を示している。
容量素子群５０は、１個以上の容量素子５１を有する。容量素子群６０は、１個以上の容量素子６１を有する。
図５（Ａ）、（Ｂ）では、容量素子群５０が有する容量素子５１の個数を４個としているが、容量素子５１の個数は、電荷転送スイッチ２０が有するトランジスタ２１又はトランジスタ２２の個数に応じて３個以下、又は５個以上とすることができる。また、図５（Ａ）、（Ｂ）では、容量素子群６０が有する容量素子６１の個数を４個としているが、容量素子６１の個数は、電荷転送スイッチ３０が有するトランジスタ３１の個数に応じて３個以下、又は５個以上とすることができる。具体的には、容量素子５１の個数は、トランジスタ２１又はトランジスタ２２の個数より１個少なくすることができ、容量素子６１の個数は、トランジスタ３１の個数より１個少なくすることができる。
図５（Ａ）に示す構成の半導体装置１０において、容量素子５１［１］の一方の電極は、トランジスタ２１［１］のゲート及びドレイン、トランジスタ２１［２］のソースと電気的に接続されている。容量素子５１［２］の一方の電極は、トランジスタ２１［２］のゲート及びドレイン、トランジスタ２１［３］のソースと電気的に接続されている。容量素子５１［３］の一方の電極は、トランジスタ２１［３］のゲート及びドレイン、トランジスタ２１［４］のソースと電気的に接続されている。容量素子５１［４］の一方の電極は、トランジスタ２１［４］のゲート及びドレイン、トランジスタ２１［５］のソースと電気的に接続されている。
図５（Ｂ）に示す構成の半導体装置１０において、容量素子５１［１］の一方の電極は、トランジスタ２２［１］のソース、トランジスタ２２［２］のゲート及びドレインと電気的に接続されている。容量素子５１［２］の一方の電極は、トランジスタ２２［２］のソース、トランジスタ２２［３］のゲート及びドレインと電気的に接続されている。容量素子５１［３］の一方の電極は、トランジスタ２２［３］のソース、トランジスタ２２［４］のゲート及びドレインと電気的に接続されている。容量素子５１［４］の一方の電極は、トランジスタ２２［４］のソース、トランジスタ２２［５］のゲート及びドレインと電気的に接続されている。
図５（Ａ）、（Ｂ）に示す構成の半導体装置１０において、容量素子６１［１］の一方の電極は、トランジスタ３１［１］のゲート及びドレイン、トランジスタ３１［２］のソースと電気的に接続されている。容量素子６１［２］の一方の電極は、トランジスタ３１［２］のゲート及びドレイン、トランジスタ３１［３］のソースと電気的に接続されている。容量素子６１［３］の一方の電極は、トランジスタ３１［３］のゲート及びドレイン、トランジスタ３１［４］のソースと電気的に接続されている。容量素子６１［４］の一方の電極は、トランジスタ３１［４］のゲート及びドレイン、トランジスタ３１［５］のソースと電気的に接続されている。
また、クロック信号生成回路１１が有するクロック信号出力端子ＯＣＫは、容量素子５１［１］の他方の電極及び容量素子５１［３］の他方の電極、並びに容量素子６１［１］の他方の電極及び容量素子６１［３］の他方の電極と電気的に接続されている。クロック信号生成回路１１が有するクロック信号出力端子ＯＣＫＢは、容量素子５１［２］の他方の電極及び容量素子５１［４］の他方の電極、並びに容量素子６１［２］の他方の電極及び容量素子６１［４］の他方の電極と電気的に接続されている。
図５（Ａ）、（Ｂ）に示す構成の半導体装置１０において、電荷転送スイッチ２０は、容量素子５１の他方の電極に入力されるクロック信号の位相が切り替わる際に、容量素子５１に保持された電荷を転送することができる。また、電荷転送スイッチ３０は、容量素子６１の他方の電極に入力されるクロック信号の位相が切り替わる際に、容量素子６１に保持された電荷を転送することができる。以上より、容量素子５１及び容量素子６１は、容量素子４１と同様にポンピングキャパシタとしての機能を有するということができる。
半導体装置１０を図５（Ａ）、（Ｂ）に示す構成とすることにより、電荷転送スイッチ２０が転送する電荷を保持する機能を有する容量素子の容量と、電荷転送スイッチ３０が転送する電荷を保持する機能を有する容量素子の容量と、を異ならせることができる。例えば、詳細は後述するが、ＯＳトランジスタのオフ電流はＳｉトランジスタのオフ電流より小さいので、容量素子６１の容量は容量素子５１の容量より小さくすることができる。
図１（Ａ）、（Ｂ）に示す構成の半導体装置１０では、電荷転送スイッチ２０に設けられたトランジスタを、全てＳｉトランジスタとすることができるトランジスタ２１又はトランジスタ２２としたが、本発明の一態様はこれに限らない。電荷転送スイッチ２０が有するトランジスタの一部が、ＯＳトランジスタであってもよい。
図６（Ａ）、（Ｂ）は、図１（Ａ）に示す構成の半導体装置１０の変形例であり、電荷転送スイッチ２０がｍ−１個（ｍは２以上の整数）のトランジスタ２１又はトランジスタ２２と、１個のトランジスタ３２を有する場合の、半導体装置１０の構成例を示している。図６（Ａ）、（Ｂ）に示す構成の半導体装置１０において、電荷転送スイッチ３０はｍ個のトランジスタ３１を有し、容量素子群４０はｍ−１個の容量素子４１を有する。なお、電荷転送スイッチ３０が有するトランジスタ３１の個数は、例えばｍ個より多くてもよく、この場合、容量素子群４０が有する容量素子４１の個数もｍ−１個より多くなる。
トランジスタ３２はＯＳトランジスタであり、ｎチャネル型のトランジスタとすることができる。トランジスタ３２は、トランジスタ３１と同じ構成とすることができる。また、トランジスタ３２はダイオード接続されている。
図６（Ａ）に示す構成の半導体装置１０において、トランジスタ３２のソースは、トランジスタ２１［ｍ−１］のゲート及びドレインと電気的に接続されている。図６（Ｂ）に示す構成の半導体装置１０において、トランジスタ３２のソースは、トランジスタ２２［ｍ−１］のソースと電気的に接続されている。
図６（Ａ）、（Ｂ）に示す構成の半導体装置１０において、トランジスタ３２のソースはトランジスタ３１［ｍ−１］のゲート及びドレイン、トランジスタ３１［ｍ］のソース、及び容量素子４１［ｍ−１］の一方の電極と電気的に接続されている。また、トランジスタ３２のゲート及びドレインは、トランジスタ３１［ｍ］のゲート及びドレイン、出力端子ＯＵＴ、及び容量素子１２の一方の電極と電気的に接続されている。つまり、トランジスタ３２は、電荷転送スイッチ２０の最終段のトランジスタであるということができる。
ＯＳトランジスタは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を半導体材料として用いているため、オフ電流が極めて小さい。よって、電荷転送スイッチ３０に設けられた最終段のトランジスタだけでなく、電荷転送スイッチ２０に設けられた最終段のトランジスタにもＯＳトランジスタを用いることにより、容量素子１２に長期間電荷を保持することができる。これにより、電荷転送スイッチ２０及び電荷転送スイッチ３０による電荷の転送を長期間行わなくても、出力端子ＯＵＴから出力される電位の変動を抑制することができる。よって、クロック信号ＯＣＫ及びクロック信号ＯＣＫＢのクロック周波数を小さくすることができる。又は、クロック信号ＯＣＫ及びクロック信号ＯＣＫＢについて、クロックゲーティングを行うことができる。以上により、半導体装置１０の消費電力を低減させることができる。なお、トランジスタ３２は、オフ電流が極めて低ければ、ＯＳトランジスタでなくてもよい。
前述のように、ＳｉトランジスタはＯＳトランジスタよりオン電流が大きい。よって、図６（Ａ）、（Ｂ）に示すような構成は、ｍの値が大きい場合に適用すると、電荷転送スイッチ２０が有する最終段のＳｉトランジスタをＯＳトランジスタに置き換えたことによる、電荷転送スイッチ２０の動作速度の低下等を抑制することができ好ましい。例えば、ｍの値は、５以上とすることが好ましく、１０以上とすることがより好ましい。一方、ｍの値が大きすぎると、電荷転送スイッチ２０が有するトランジスタのしきい値電圧のばらつき、及び電荷転送スイッチ３０が有するトランジスタのしきい値電圧のばらつきが、出力端子ＯＵＴの電位に与える影響が大きくなる。よって、ｍの値は、例えば２０以下とすることが好ましい。
＜半導体装置の動作例＞
図７は、図１（Ａ）、（Ｂ）、及び図４（Ａ）、（Ｂ）乃至図６（Ａ）、（Ｂ）等に示す構成の半導体装置１０の動作方法の一例を示すタイミングチャートである。図７には、クロック信号出力端子ＯＣＫの電位、クロック信号出力端子ＯＣＫＢの電位、及び出力端子ＯＵＴの電位を示している。なお、半導体装置１０が図６（Ａ）、（Ｂ）に示す構成である場合には、図７に示すタイミングチャートは特にｍの値が５である場合に対応する。
図７は、図１（Ａ）、（Ｂ）、及び図４（Ａ）、（Ｂ）乃至図６（Ａ）、（Ｂ）等に示す構成の半導体装置１０の動作方法の一例を示すタイミングチャートである。図７には、クロック信号出力端子ＯＣＫの電位、クロック信号出力端子ＯＣＫＢの電位、及び出力端子ＯＵＴの電位を示している。なお、半導体装置１０が図６（Ａ）、（Ｂ）に示す構成である場合には、図７に示すタイミングチャートは特にｍの値が５である場合に対応する。
図７等において、電位ＶＤＤは電位ＶＳＳより高い電位を示す。例えば、電位ＶＳＳが接地電位である場合、電位ＶＤＤは正電位となる。クロック信号出力端子ＯＣＫの電位、及びクロック信号出力端子ＯＣＫＢの電位は、電位ＶＤＤ又は電位ＶＳＳとすることができる。
本明細書等において、クロック信号の電位が例えば電位ＶＤＤから電位ＶＳＳに切り替わること、又は電位ＶＳＳから電位ＶＤＤに切り替わることを、クロック信号の位相が切り替わるという。
図７に示すように、クロック信号出力端子ＯＣＫＢから出力されるクロック信号の位相は、クロック信号出力端子ＯＣＫから出力されるクロック信号の位相と１８０°異ならせることができる。つまり、クロック信号出力端子ＯＣＫの電位が電位ＶＤＤである場合はクロック信号出力端子ＯＣＫＢの電位を電位ＶＳＳとし、クロック信号出力端子ＯＣＫの電位が電位ＶＳＳである場合はクロック信号出力端子ＯＣＫＢの電位を電位ＶＤＤとすることができる。なお、クロック信号出力端子ＯＣＫの電位とクロック信号出力端子ＯＣＫＢの電位が両方とも電位ＶＤＤとなる期間があってもよいし、両方とも電位ＶＳＳとなる期間があってもよい。
電荷転送スイッチ２０及び電荷転送スイッチ３０は、クロック信号の位相が切り替わる際に、電荷を転送することができる。例えば、図７に示す場合では、クロック信号の電位が電位ＶＤＤから電位ＶＳＳに切り替わる際、つまりクロック信号が立ち下がる際に、電荷が転送される。以上により、出力端子ＯＵＴの電位が低下する。例えば、入力端子ＩＮの電位を電位ＶＳＳとする場合、出力端子ＯＵＴの電位は、最終的には“５（ＶＳＳ−ＶＤＤ＋Ｖｔｈ）”まで低下する。
ここで、“Ｖｔｈ“は、電荷転送スイッチが有するトランジスタのしきい値電圧である。前述のように、出力端子ＯＵＴの電位は、電荷転送スイッチ２０から出力される電位、又は電荷転送スイッチ３０から出力される電位のうち、低い方の電位に対応する電位となる。よって、電荷転送スイッチ２０が正常に動作する環境下に半導体装置１０が置かれている場合等、電荷転送スイッチ２０の出力電位が出力端子ＯＵＴの電位となる場合には、”Ｖｔｈ“は電荷転送スイッチ２０が有するトランジスタのしきい値電圧となる。また、電荷転送スイッチ２０が正常に動作しない環境下に半導体装置１０が置かれている場合等、電荷転送スイッチ３０の出力電位が出力端子ＯＵＴの電位となる場合には、”Ｖｔｈ“は電荷転送スイッチ３０が有するトランジスタのしきい値電圧となる。
なお、図７等では、電荷転送スイッチ２０が有するトランジスタのしきい値電圧は全て等しいとし、電荷転送スイッチ３０が有するトランジスタのしきい値電圧は全て等しいとしている。また、電荷転送スイッチ２０がｍ個のトランジスタを有し、電荷転送スイッチ２０の出力電位が出力端子ＯＵＴの電位となる場合は、出力端子ＯＵＴの電位は最終的には“ｍ（ＶＳＳ−ＶＤＤ＋Ｖｔｈ）”となる。さらに、電荷転送スイッチ３０がｍ個のトランジスタを有し、電荷転送スイッチ３０の出力電位が出力端子ＯＵＴの電位となる場合も、出力端子ＯＵＴの電位は最終的には“ｍ（ＶＳＳ−ＶＤＤ＋Ｖｔｈ）”となる。
以上より、しきい値電圧Ｖｔｈが小さいほど、出力端子ＯＵＴの電位は低くなる。よって、しきい値電圧が小さいほど、電荷転送スイッチが有するトランジスタの数（上式におけるｍの値）を少なくしても、出力端子ＯＵＴの電位を低くすることができる。よって、例えばＳｉトランジスタはＯＳトランジスタよりしきい値電圧Ｖｔｈが小さい場合には、図４（Ａ）、（Ｂ）に示すように、トランジスタ２１又はトランジスタ２２の個数を、トランジスタ３１の個数より少なくすることができる。
＜半導体装置の断面構成例１＞
図８は、トランジスタ２２及びトランジスタ３１、並びに容量素子１２を有する半導体装置１０の構成例を示す断面図である。図８は、例えば図１（Ｂ）、図４（Ｂ）、図５（Ｂ）に示す構成の半導体装置１０に適用することができる。ここで、図８に示すトランジスタ２２及びトランジスタ３１は、最終段のトランジスタ２２、及び最終段のトランジスタ３１であるが、最終段以外のトランジスタ２２及びトランジスタ３１についても図８に示す構成を適用することができる。
図８は、トランジスタ２２及びトランジスタ３１、並びに容量素子１２を有する半導体装置１０の構成例を示す断面図である。図８は、例えば図１（Ｂ）、図４（Ｂ）、図５（Ｂ）に示す構成の半導体装置１０に適用することができる。ここで、図８に示すトランジスタ２２及びトランジスタ３１は、最終段のトランジスタ２２、及び最終段のトランジスタ３１であるが、最終段以外のトランジスタ２２及びトランジスタ３１についても図８に示す構成を適用することができる。
図９（Ａ）はトランジスタ３１のチャネル長方向の断面図であり、図９（Ｂ）はトランジスタ３１のチャネル幅方向の断面図である。
図８に示すように、Ｓｉトランジスタとすることができるトランジスタ２２の上層に、ＯＳトランジスタとすることができるトランジスタ３１と、容量素子１２を設けることができる。
前述のように、トランジスタ２２は、基板７０に形成することができる。基板７０は、例えばｐ型基板とすることができる。基板７０には、ｐ＋領域７１、及びｎ型ウェル９０が設けられる。ｎ型ウェル９０にはｎ＋領域９１、並びにｐ＋領域９２及びｐ＋領域９３が設けられる。
ｐ＋領域９２とｐ＋領域９３の間の領域と重なる領域を有するように、基板７０上に絶縁体８０が設けられる。また、絶縁体８０と接する領域を有するように、導電体８１が設けられる。なお、絶縁体８０は、ｐ＋領域９２と重なる領域を有してもよいし、ｐ＋領域９３と重なる領域を有してもよい。
ここで、前述のように、ｐ＋領域９２は、トランジスタ２２のソース領域としての機能を有し、ｐ＋領域９３は、トランジスタ２２のドレイン領域としての機能を有する。また、ｎ型ウェル９０における、ｐ＋領域９２とｐ＋領域９３の間の領域のうち、ゲート電極としての機能を有する導電体８１と重なる領域は、トランジスタ２２のチャネル形成領域となる。
基板７０は、シリコン系半導体等の半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）等を有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ２２をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
ｐ＋領域７１、ｐ＋領域９２、及びｐ＋領域９３は、上記基板７０に適用される半導体材料に加え、ホウ素等のｐ型の導電性を付与する元素を含む。また、ｎ型ウェル９０及びｎ＋領域９１は、上記基板７０に適用される半導体材料に加え、リン素等のｎ型の導電性を付与する元素を含む。
導電体８１は、ホウ素等のｐ型の導電性を付与する元素を含むシリコン等の半導体材料、金属材料、合金材料、又は金属酸化物材料等の導電性材料を用いることができる。又は、導電体８１は、リン等のｎ型の導電性を付与する元素を含むシリコン等の半導体材料、金属材料、合金材料、又は金属酸化物材料等の導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することでトランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタル等の材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウム等の金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図８に示すトランジスタ２２は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ２２を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ２２等によって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板７０、又はトランジスタ２２等から、トランジスタ３１等が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ３１等のＯＳトランジスタに、水素が拡散することで、当該ＯＳトランジスタの特性が低下する場合がある。したがって、トランジスタ３１と、トランジスタ２２との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ；ＴＤＳ）等を用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０及び絶縁体３２２には導電体３２８が埋め込まれ、絶縁体３２４及び絶縁体３２６には導電体３３０が埋め込まれている。ゲート電極としての機能を有する導電体８１とドレイン領域としての機能を有するｐ＋領域９３は、導電体３２８及び導電体３３０を介して電気的に接続されている。
導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線としての機能を有する場合、及び導電体の一部がプラグとしての機能を有する場合もある。
各プラグ、及び配線（導電体３２８、及び導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料等の導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデン等の高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅等の低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６上、及び導電体３３０上に、配線層を設けてもよい。例えば、図８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ２２と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ２２とトランジスタ３１とは、バリア層により分離することができ、トランジスタ２２からトランジスタ３１への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ２２からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４上、及び導電体３５６上に、配線層を設けてもよい。例えば、図８において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ２２とトランジスタ３１とは、バリア層により分離することができ、トランジスタ２２からトランジスタ３１への水素の拡散を抑制することができる。
絶縁体３６４上、及び導電体３６６上に、配線層を設けてもよい。例えば、図８において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ２２とトランジスタ３１とは、バリア層により分離することができ、トランジスタ２２からトランジスタ３１への水素の拡散を抑制することができる。
絶縁体３７４上、及び導電体３７６上に、配線層を設けてもよい。例えば、図８において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ２２とトランジスタ３１とは、バリア層により分離することができ、トランジスタ２２からトランジスタ３１への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、半導体装置１０の構成はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板７０、又はトランジスタ２２を設ける領域等から、トランジスタ３１を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分等の不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分等の不純物のトランジスタ３１への混入を防止することができる。また、トランジスタ３１を構成する金属酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ３１に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜等を用いることができる。
図９（Ａ）、（Ｂ）に示すように、トランジスタ３１は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６と導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された金属酸化物５３０ａと、金属酸化物５３０ａの上に配置された金属酸化物５３０ｂと、金属酸化物５３０ｂ上に、互いに離して配置された導電体５４２ａ、及び導電体５４２ｂと、絶縁体５２４、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、金属酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、及び絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、金属酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、及び絶縁体５８０と、絶縁体５５０と、の間に配置された金属酸化物５３０ｃと、を有する。
また、図９（Ａ）、（Ｂ）に示すように、絶縁体５２４、金属酸化物５３０ａ、金属酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図９（Ａ）、（Ｂ）に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図９（Ａ）、（Ｂ）に示すように、絶縁体５８０、導電体５６０、絶縁体５５０、及び金属酸化物５３０ｃの上に絶縁体５７４が配置されることが好ましい。
なお、以下において、金属酸化物５３０ａ、金属酸化物５３０ｂ、及び金属酸化物５３０ｃをまとめて金属酸化物５３０という場合がある。また、導電体５４２ａ及び導電体５４２ｂをまとめて導電体５４２という場合がある。
なお、トランジスタ３１では、チャネル形成領域と、その近傍において、金属酸化物５３０ａ、金属酸化物５３０ｂ、及び金属酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物５３０ｂの単層、金属酸化物５３０ｂと金属酸化物５３０ａの２層構造、金属酸化物５３０ｂと金属酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ３１では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図８、図９（Ａ）、（Ｂ）に示すトランジスタ３１は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタ３１のゲート電極として機能し、導電体５４２ａは、トランジスタ３１のドレイン電極として機能し、導電体５４２ｂは、トランジスタ３１のソース電極としての機能を有する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ３１において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ３１の占有面積の縮小を図ることができる。これにより、半導体装置１０の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ３１のスイッチング速度を向上させ、トランジスタ３１の周波数特性を高めることができる。
導電体５６０は、第１のゲート電極としての機能を有する場合がある。また、導電体５０３は、第２のゲート電極としての機能を有する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ３１のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ３１のしきい値電圧を０Ｖより大きくし、オフ電流を小さくすることが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
本明細書等において、第１のゲート電極は、例えばトップゲート電極を示す。また、第２のゲート電極は、例えばバックゲート電極を示す。なお、第１のゲート電極がバックゲート電極であり、第２のゲート電極がトップゲート電極であってもよい。
導電体５０３は、金属酸化物５３０、及び導電体５６０と重なる領域を有するように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、金属酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、導電体５０３は、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。
絶縁体５２０、絶縁体５２２、及び絶縁体５２４は、第２のゲート電極のゲート絶縁膜としての機能を有する。絶縁体５５０は、第１のゲート電極のゲート絶縁膜としての機能を有する。
ここで、金属酸化物５３０と接する絶縁体５２４として、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を金属酸化物５３０に接して設けることにより、金属酸化物５３０中の酸素欠損を低減し、トランジスタ３１の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子等）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、金属酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、金属酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁膜としての機能を有する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、及び酸素等の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、金属酸化物５３０からの酸素の放出や、トランジスタ３１の周辺部から金属酸化物５３０への水素等の不純物の混入を抑制する層としての機能を有する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン、又は窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、又は酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ３１は、チャネル形成領域を含む金属酸化物５３０に、酸化物半導体としての機能を有する金属酸化物を用いることが好ましい。例えば、金属酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、若しくはマグネシウム等から選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。また、金属酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
前述のように、金属酸化物５３０においてチャネル形成領域にとしての機能を有する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
金属酸化物５３０は、金属酸化物５３０ｂ下に金属酸化物５３０ａを有することで、金属酸化物５３０ａよりも下方に形成された構造物から、金属酸化物５３０ｂへの不純物の拡散を抑制することができる。また、金属酸化物５３０ｂ上に金属酸化物５３０ｃを有することで、金属酸化物５３０ｃよりも上方に形成された構造物から、金属酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、金属酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、金属酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、金属酸化物５３０ｃは、金属酸化物５３０ａ又は金属酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
また、金属酸化物５３０ａ及び金属酸化物５３０ｃの伝導帯下端のエネルギーが、金属酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物５３０ａ及び金属酸化物５３０ｃの電子親和力が、金属酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、金属酸化物５３０ａ、金属酸化物５３０ｂ、及び金属酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物５３０ａ、金属酸化物５３０ｂ、及び金属酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、金属酸化物５３０ａと金属酸化物５３０ｂとの界面、及び金属酸化物５３０ｂと金属酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物５３０ａと金属酸化物５３０ｂ、金属酸化物５３０ｂと金属酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物５３０ａ及び金属酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いるとよい。
このとき、キャリアの主たる経路は金属酸化物５３０ｂとなる。金属酸化物５３０ａ、金属酸化物５３０ｃを上述の構成とすることで、金属酸化物５３０ａと金属酸化物５３０ｂとの界面、及び金属酸化物５３０ｂと金属酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ３１は高いオン電流を得られる。
金属酸化物５３０ｂ上には、ドレイン電極としての機能を有する導電体５４２ａ、及びソース電極としての機能を有する導電体５４２ｂが設けられる。導電体５４２（導電体５４２ａ及び導電体５４２ｂ）としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。
また、図９（Ａ）に示すように、金属酸化物５３０の、導電体５４２との界面とその近傍には、低抵抗領域として、領域５４３（領域５４３ａ、及び領域５４３ｂ）が形成される場合がある。このとき、領域５４３ａはドレイン領域として機能し、領域５４３ｂはソース領域としての機能を有する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
金属酸化物５３０と接するように上記導電体５４２を設けることで、領域５４３の酸素濃度が低減する場合がある。また、導電体５４２に含まれる金属と、金属酸化物５３０の成分とを含む金属化合物層が、領域５４３に形成される場合がある。このような場合、領域５４３のキャリア密度が増加し、領域５４３は低抵抗領域となる。
絶縁体５４４は、導電体５４２を覆うように設けられ、導電体５４２の酸化を抑制する。このとき、絶縁体５４４は、金属酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又は、マグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２が耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５５０は、ゲート絶縁膜としての機能を有する。絶縁体５５０は、金属酸化物５３０ｃの内側（上面及び側面）と接して配置することが好ましい。絶縁体５５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、金属酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、金属酸化物５３０ｃを通じて、金属酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に金属酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、金属酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。絶縁体５５０と導電体５６０との間に設けられる金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
第１のゲート電極としての機能を有する導電体５６０は、図９（Ａ）、（Ｂ）では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。
また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としての機能も有するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等を有することが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、金属酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、金属酸化物５３０ｃを通じて、金属酸化物５３０ａ及び金属酸化物５３０ｂへと効率良く供給することができる。なお、絶縁体５８０中の水又は水素等の不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置１０を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面、及び金属酸化物５３０ｃに接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、金属酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素等の不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜としての機能を有する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。
図８に示すように、容量素子１２は、絶縁体５１６、絶縁体５１４、絶縁体５１２、及び絶縁体５１０に埋め込まれた導電体５１８と、導電体５１８の上に配置された絶縁体５２０、絶縁体５２２、及び絶縁体５２４と、絶縁体５２４の上に配置された導電体５４１と、を有する。
導電体５１８は、容量素子１２の一方の電極として機能し、導電体３８６、導電体３７６、導電体３６６、導電体３５６、導電体３３０、及び導電体３２８を介して、トランジスタ２２のソース領域としての機能を有するｐ＋領域９２と電気的に接続されている。絶縁体５２０、絶縁体５２２、及び絶縁体５２４は、容量素子１２の誘電体としての機能を有する。導電体５４１は、容量素子１２の他方の電極としての機能を有する。
導電体５１８は、導電体５０３と同一材料、同一工程により形成することができる。導電体５４１は、導電体５４２ａ及び導電体５４２ｂと同一材料、同一工程により形成することができる。
容量素子１２を図８に示す構成とすることにより、絶縁体５２０、絶縁体５２２、及び絶縁体５２４の３層を、容量素子１２の誘電体とすることができる。よって、半導体装置１０の作製工程数及びスループットを増加させることなく、容量素子１２の誘電体の膜厚を、例えば絶縁体５５０を容量素子１２の誘電体とする場合より厚くすることができる。よって、容量素子１２に保持された電荷が、容量素子１２の誘電体を介してリークすることを抑制することができるため、容量素子１２に長期間電荷を保持することができる。したがって、半導体装置１０の消費電力を低減させることができる。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分等の不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分等の不純物のトランジスタ３１への混入を防止することができる。また、トランジスタ３１を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ３１に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜等を用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８が埋め込まれている。
導電体５４６、及び導電体５４８は、容量素子１２、トランジスタ３１、又はトランジスタ２２と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
導電体５４６、及び導電体５４８上に、導電体６１０、導電体６１２、及び導電体６１４が設けられる。導電体６１０は、トランジスタ３１と接続するプラグ、又は配線としての機能を有する。導電体６１２は、導電体５６０、導電体５４２ａ、及び導電体５１８を互いに接続するプラグ、又は配線としての機能を有する。導電体６１４は、容量素子１２と接続するプラグ、又は配線としての機能を有する。
導電体６１０、導電体６１２、及び導電体６１４には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等の導電性材料を適用することもできる。
図８では、導電体６１０、導電体６１２、及び導電体６１４は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
導電体６１０、導電体６１２、導電体６１４、及び絶縁体５８６上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
なお、容量素子４１、又は容量素子５１及び容量素子６１は、絶縁体５８６上に設けることができる。この場合、半導体装置１０の回路面積を小さくすることができる。また、容量素子４１、又は容量素子５１及び容量素子６１は、容量素子１２と同一の層に設けることができる。つまり、容量素子４１、又は容量素子５１及び容量素子６１は、容量素子１２と同一工程により形成することができる。この場合、半導体装置１０の作製工程を簡略化することができるので、半導体装置１０を低価格なものとすることができる。
本構造を用いることで、金属酸化物を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。又は、オン電流が大きい金属酸化物を有するトランジスタを提供することができる。又は、オフ電流が小さい金属酸化物を有するトランジスタを提供することができる。又は、消費電力が低減された半導体装置を提供することができる。又は、金属酸化物を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
＜半導体装置の断面構成例２＞
図１０は、トランジスタ３１及びトランジスタ３２、並びに容量素子１２を有する半導体装置１０の構成例を示す断面図である。図１０は、例えば図６（Ａ）、（Ｂ）に示す構成の半導体装置１０に適用することができる。ここで、図１０に示すトランジスタ３１は、最終段のトランジスタ３１であるが、最終段以外のトランジスタ３１についても、図１０に示す構成を適用することができる。
図１０は、トランジスタ３１及びトランジスタ３２、並びに容量素子１２を有する半導体装置１０の構成例を示す断面図である。図１０は、例えば図６（Ａ）、（Ｂ）に示す構成の半導体装置１０に適用することができる。ここで、図１０に示すトランジスタ３１は、最終段のトランジスタ３１であるが、最終段以外のトランジスタ３１についても、図１０に示す構成を適用することができる。
なお、図１０では絶縁体５１２より下層を省略しているが、図８と同様の構成とすることができる。
トランジスタ３１は、図８と同様の構成とすることができる。トランジスタ３２は、トランジスタ３１と同様の構成とすることができ、トランジスタ３１と同一の層に設けることができる。
図１０に示す構成の半導体装置１０では、導電体５４２ａを、容量素子１２の一方の電極とすることができる。また、導電体５０３と同一材料、同一工程で形成することができる導電体５１８を、容量素子１２の他方の電極とすることができる。また、導電体５４６上、及び導電体５４８上に、導電体６２０、導電体６２２、導電体６２４、導電体６２６、及び導電体６２８が設けられる。導電体６２０は、トランジスタ３１と接続するプラグ、又は配線としての機能を有する。導電体６２２は、トランジスタ３１が有する導電体５６０と、導電体５４２ａと、を互いに接続するプラグ、又は配線としての機能を有する。導電体６２４は、容量素子１２と接続するプラグ、又は配線としての機能を有する。導電体６２６は、トランジスタ３２が有する導電体５６０と、導電体５４２ａと、を互いに接続するプラグ、又は配線としての機能を有する。導電体６２８は、トランジスタ３２と接続するプラグ、又は配線としての機能を有する。ここで、導電体６２４は、出力端子ＯＵＴと電気的にすることができる。
導電体６２０、導電体６２２、導電体６２４、導電体６２６、及び導電体６２８には、図８に示す導電体６１０、導電体６１２、及び導電体６１４と同様の材料を用いることができる。また、導電体６２０、導電体６２２、導電体６２４、導電体６２６、導電体６２８、及び絶縁体５８６上には、絶縁体６５０が設けられている。
＜半導体装置が出力した電位の供給先＞
次に、半導体装置１０が出力端子ＯＵＴから出力した電位の供給先について説明する。図１１は、半導体装置１０が有する出力端子ＯＵＴの接続先を示す回路図である。図１１に示すように、出力端子ＯＵＴの電位は、例えばメモリセル２０９が配列されたセルアレイ２００に供給することができる。セルアレイ２００は、例えば記憶装置、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、又は撮像装置等の一部を構成する。なお、図１１では、セルアレイ２００にメモリセル２０９が１行だけ設けた構成を示しているが、セルアレイ２００にはメモリセル２０９をマトリクス状に設けることができる。
次に、半導体装置１０が出力端子ＯＵＴから出力した電位の供給先について説明する。図１１は、半導体装置１０が有する出力端子ＯＵＴの接続先を示す回路図である。図１１に示すように、出力端子ＯＵＴの電位は、例えばメモリセル２０９が配列されたセルアレイ２００に供給することができる。セルアレイ２００は、例えば記憶装置、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、又は撮像装置等の一部を構成する。なお、図１１では、セルアレイ２００にメモリセル２０９が１行だけ設けた構成を示しているが、セルアレイ２００にはメモリセル２０９をマトリクス状に設けることができる。
メモリセル２０９は、トランジスタＭＷ、及び容量素子ＣＳを有する。トランジスタＭＷのソース又はドレインの一方は、容量素子ＣＳの一方の電極と電気的に接続されている。トランジスタＭＷの第１のゲートは、ワード線としての機能を有する配線ＷＬと電気的に接続されている。トランジスタＭＷの第２のゲートは、配線ＢＧＬを介して半導体装置１０の出力端子ＯＵＴと電気的に接続されている。また、容量素子ＣＳの他方の電極には、例えば電位ＶＳＳを供給することができる。
図１１に示すように、半導体装置１０が出力端子ＯＵＴから出力した電位は、トランジスタＭＷの第２のゲートに供給することができる。前述のように、出力端子ＯＵＴの電位は、入力端子ＩＮの電位より低くすることができ、例えば負電位とすることができる。出力端子ＯＵＴの電位が負電位である場合、トランジスタＭＷの第２のゲートに負電位が供給されることになるので、トランジスタＭＷのしきい値電圧がプラスシフトし、オフ電流を低減することができる。これにより、容量素子ＣＳに長期間電荷を保持することができる。よって、容量素子ＣＳへの電荷の書き込みの頻度を低下させることができるので、本発明の一態様の半導体装置の消費電力を低減することができる。
トランジスタＭＷは、ＯＳトランジスタとすることが好ましい。前述のように、ＯＳトランジスタのオフ電流は極めて小さい。よって、トランジスタＭＷをＯＳトランジスタとすることにより、容量素子ＣＳへの電荷の書き込みの頻度をさらに低下させることができ、本発明の一態様の半導体装置の消費電力をさらに低減することができる。
なお、図１１では、１個のセルアレイ２００に対して１個の半導体装置１０が設けられる構成を示しているが、１個のセルアレイ２００に対して２個以上の半導体装置１０を設けてもよい。半導体装置１０の個数を増加させることにより、信号遅延等を低減することができるため、本発明の一態様の半導体装置の動作を高速化することができる。
以下では、セルアレイ２００を記憶装置に適用した場合について説明する。図１２（Ａ）は、セルアレイ２００を適用した記憶装置２１０の構成例を示すブロック図である。前述のように、セルアレイ２００にはメモリセル２０９をマトリクス状に配列することができる。
記憶装置２１０は、セルアレイ２００の他、電位生成部２０１、制御部２０２、及び周辺回路２０８を有する。電位生成部２０１は、半導体装置１０を有する。周辺回路２０８は、センスアンプ回路２０４、ドライバ２０５、メインアンプ２０６、入出力回路２０７を有する。
メモリセル２０９は、配線ＷＬ、配線ＬＢＬ（又は配線ＬＢＬＢ）、及び配線ＢＧＬと電気的に接続されている。前述のように、配線ＷＬはワード線としての機能を有する。また、配線ＬＢＬ及び配線ＬＢＬＢは、ローカルビット線としての機能を有する。
図１２（Ｂ）は、メモリセル２０９の構成例である。図１２（Ｂ）は、図１１に示す構成のメモリセル２０９に、配線ＬＢＬを追加したものである。配線ＬＢＬは、トランジスタＭＷのソース又はドレインの他方と電気的に接続されている。
ドライバ２０５には、複数の配線ＷＬ、及び複数の配線ＣＳＥＬが電気的に接続されている。ドライバ２０５は、複数の配線ＷＬ、及び複数の配線ＣＳＥＬに出力する信号を生成する。
セルアレイ２００は、センスアンプ回路２０４に積層して設けられている。センスアンプ回路２０４は、複数のセンスアンプＳＡを有する。センスアンプＳＡは隣接する配線ＬＢＬ及び配線ＬＢＬＢ（ローカルビット線対）、配線ＧＢＬ及び配線ＧＢＬＢ（グローバルビット線対）、複数の配線ＣＳＥＬと電気的に接続されている。センスアンプＳＡは配線ＬＢＬと配線ＬＢＬＢとの電位差を増幅する機能を有する。
センスアンプ回路２０４には、４本の配線ＬＢＬに対して、１本の配線ＧＢＬが設けられ、４本の配線ＬＢＬＢに対して１本の配線ＧＢＬＢが設けられているが、センスアンプ回路２０４の構成は、図１２（Ａ）の構成例に限定されない。
メインアンプ２０６は、センスアンプ回路２０４及び入出力回路２０７に接続されている。メインアンプ２０６は、配線ＧＢＬの電圧を増幅する機能を有する。メインアンプ２０６は省略することができる。
入出力回路２０７は、書き込みデータに対応する電位を配線ＧＢＬに入力する機能を有する。また、入出力回路２０７は、配線ＧＢＬの電位、又はメインアンプ２０６の出力電位を読み出しデータとして外部に出力する機能を有する。
配線ＣＳＥＬの信号によって、データを読み出すセンスアンプＳＡ、及びデータを書き込むセンスアンプＳＡを選択することができる。そのため、入出力回路２０７は、マルチプレクサ等の選択回路が不要であるため、回路構成を簡単化でき、占有面積を縮小することができる。
制御部２０２は、記憶装置２１０を制御する機能を有する。例えば、制御部２０２は、ドライバ２０５、メインアンプ２０６、及び入出力回路２０７を制御する。
記憶装置２１０には、電源電位として、電位ＶＤＤ、及び電位ＶＳＳが入力される。電位ＶＤＤ、及び電位ＶＳＳ以外の電位は、電位生成部２０１で生成される。電位生成部２０１で生成した電位は記憶装置２１０が有する各回路に入力される。電位ＶＤＤは、例えばトランジスタＭＷの駆動電位に用いることができる。なお、トランジスタＭＷの駆動電位を電位生成部２０１で生成してもよい。
電位生成部２０１に設けられている半導体装置１０は、電位ＶＢＧを生成する機能を有する。電位ＶＢＧは、配線ＢＧＬに入力される。
図１２（Ａ）の例では、折り返しビット線方式のランダムアクセスメモリ（ＲＡＭ）の例であるが開放ビット線方式のＲＡＭとすることもできる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に用いることができるトランジスタについて説明する。
本実施の形態では、本発明の一態様の半導体装置に用いることができるトランジスタについて説明する。
＜トランジスタの構造例１＞
図１３（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５１０Ａの構造例を説明する。図１３（Ａ）はトランジスタ５１０Ａの上面図である。図１３（Ｂ）は、図１３（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１３（Ｃ）は、図１３（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１３（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５１０Ａの構造例を説明する。図１３（Ａ）はトランジスタ５１０Ａの上面図である。図１３（Ｂ）は、図１３（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１３（Ｃ）は、図１３（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１３（Ａ）、（Ｂ）及び（Ｃ）では、トランジスタ５１０Ａと、層間膜としての機能を有する絶縁体５１１、絶縁体５１２、絶縁体５１４、絶縁体５１６、絶縁体５８０、絶縁体５８２、及び絶縁体５８４を示している。また、トランジスタ５１０Ａと電気的に接続し、コンタクトプラグとしての機能を有する導電体５４６（導電体５４６ａ、及び導電体５４６ｂ）と、配線としての機能を有する導電体５０３と、を示している。
トランジスタ５１０Ａは、第１のゲート電極としての機能を有する導電体５６０（導電体５６０ａ、及び導電体５６０ｂ）と、第２のゲート電極としての機能を有する導電体５０５（導電体５０５ａ、及び導電体５０５ｂ）と、第１のゲート絶縁膜としての機能を有する絶縁体５５０と、第２のゲート絶縁膜としての機能を有する絶縁体５２１、絶縁体５２２、及び絶縁体５２４と、チャネル形成領域を有する金属酸化物５３０（金属酸化物５３０ａ、金属酸化物５３０ｂ、及び金属酸化物５３０ｃ）と、ソース又はドレインの一方としての機能を有する導電体５４２ａと、ソース又はドレインの他方としての機能を有する導電体５４２ｂと、絶縁体５７４とを有する。
また、図１３に示すトランジスタ５１０Ａでは、金属酸化物５３０ｃ、絶縁体５５０、及び導電体５６０が、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して配置される。また、金属酸化物５３０ｃ、絶縁体５５０、及び導電体５６０は、導電体５４２ａ、及び導電体５４２ｂとの間に配置される。
絶縁体５１１、及び絶縁体５１２は、層間膜としての機能を有する。
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等の絶縁体を単層又は積層で用いることができる。又はこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
例えば、絶縁体５１１は、水又は水素等の不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜としての機能を有することが好ましい。したがって、絶縁体５１１は、水素原子、水素分子、水分子、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。また、例えば、絶縁体５１１として酸化アルミニウムや窒化シリコン等を用いてもよい。当該構成により、水素、水等の不純物が絶縁体５１１よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。
例えば、絶縁体５１２は、絶縁体５１１よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
導電体５０３は、絶縁体５１２に埋め込まれるように形成される。ここで、導電体５０３の上面の高さと、絶縁体５１２の上面の高さは同程度にできる。なお導電体５０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３を２層以上の多層膜構造としてもよい。なお、導電体５０３は、タングステン、銅、又はアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
トランジスタ５１０Ａにおいて、導電体５６０は、第１のゲート電極としての機能を有する場合がある。また、導電体５０５は、第２のゲート電極としての機能を有する場合がある。その場合、導電体５０５に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５１０Ａの閾値電圧を制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５１０Ａの閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、例えば、導電体５０５と、導電体５６０とを重畳して設けることで、導電体５６０、及び導電体５０５に電位を印加した場合、導電体５６０から生じる電界と、導電体５０５から生じる電界と、がつながり、金属酸化物５３０に形成されるチャネル形成領域を覆うことができる。つまり、ｓ−ｃｈａｎｎｅｌ構造をとることができる。
絶縁体５１４、及び絶縁体５１６は、絶縁体５１１又は絶縁体５１２と同様に、層間膜としての機能を有する。例えば、絶縁体５１４は、水又は水素等の不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜としての機能を有することが好ましい。当該構成により、水素、水等の不純物が絶縁体５１４よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。また、例えば、絶縁体５１６は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
第２のゲートとしての機能を有する導電体５０５は、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０５ａが形成され、さらに内側に導電体５０５ｂが形成されている。ここで、導電体５０５ａ及び導電体５０５ｂの上面の高さと、絶縁体５１６の上面の高さは同程度にできる。なお、トランジスタ５１０Ａでは、導電体５０５ａ及び導電体５０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０５は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体５０５ａは、水素原子、水素分子、水分子、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
例えば、導電体５０５ａが酸素の拡散を抑制する機能を持つことにより、導電体５０５ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０５が配線の機能を兼ねる場合、導電体５０５ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３は、必ずしも設けなくともよい。なお、導電体５０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２１、絶縁体５２２、及び絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
また、絶縁体５２２は、バリア性を有することが好ましい。絶縁体５２２がバリア性を有することで、トランジスタ５１０Ａの周辺部からトランジスタ５１０Ａへの水素等の不純物の混入を抑制する層としての機能を有する。
例えば、絶縁体５２１は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、又は酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２２を得ることができる。
なお、図１３には、第２のゲート絶縁膜として、３層の積層構造を示したが、単層、又は２層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
チャネル形成領域としての機能を有する領域を有する金属酸化物５３０は、金属酸化物５３０ａと、金属酸化物５３０ａ上の金属酸化物５３０ｂと、金属酸化物５３０ｂ上の金属酸化物５３０ｃと、を有する。金属酸化物５３０ｂ下に金属酸化物５３０ａを有することで、金属酸化物５３０ａよりも下方に形成された構造物から、金属酸化物５３０ｂへの不純物の拡散を抑制することができる。また、金属酸化物５３０ｂ上に金属酸化物５３０ｃを有することで、金属酸化物５３０ｃよりも上方に形成された構造物から、金属酸化物５３０ｂへの不純物の拡散を抑制することができる。金属酸化物５３０として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
なお、金属酸化物５３０ｃは、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して設けられることが好ましい。絶縁体５７４がバリア性を有する場合、絶縁体５８０からの不純物が金属酸化物５３０へと拡散することを抑制することができる。
導電体５４２は、一方がソース電極として機能し、他方がドレイン電極としての機能を有する。
絶縁体５５０は、第１のゲート絶縁膜としての機能を有する。絶縁体５５０は、絶縁体５８０に設けられた開口部内に、金属酸化物５３０ｃ、及び絶縁体５７４を介して設けられることが好ましい。
トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流等の問題が生じる場合がある。その場合、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。ゲート絶縁膜としての機能を有する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
絶縁体５８０と、トランジスタ５１０Ａとの間に絶縁体５７４を配置する。絶縁体５７４は、水又は水素等の不純物、及び酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。絶縁体５７４を有することで、絶縁体５８０が有する水、及び水素等の不純物が金属酸化物５３０ｃ、絶縁体５５０を介して、金属酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５８０、絶縁体５８２、及び絶縁体５８４は、層間膜としての機能を有する。
絶縁体５８２は、絶縁体５１４と同様に、水又は水素等の不純物が、外部からトランジスタ５１０Ａに混入するのを抑制するバリア絶縁膜としての機能を有することが好ましい。
また、絶縁体５８０、及び絶縁体５８４は、絶縁体５１６と同様に、絶縁体５８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、トランジスタ５１０Ａは、絶縁体５８０、絶縁体５８２、及び絶縁体５８４に埋め込まれた導電体５４６等のプラグや配線を介して、他の構造と電気的に接続してもよい。
また、導電体５４６の材料としては、導電体５０５と同様に、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料等の導電性材料を、単層又は積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデン等の高融点材料を用いることが好ましい。又は、アルミニウムや銅等の低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
例えば、導電体５４６としては、例えば、水素、及び酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。又は、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。又は、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
＜トランジスタの構造例２＞
図１４（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５１０Ｂの構造例を説明する。図１４（Ａ）はトランジスタ５１０Ｂの上面図である。図１４（Ｂ）は、図１４（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１４（Ｃ）は、図１４（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１４（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５１０Ｂの構造例を説明する。図１４（Ａ）はトランジスタ５１０Ｂの上面図である。図１４（Ｂ）は、図１４（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１４（Ｃ）は、図１４（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｂはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
トランジスタ５１０Ｂは、導電体５４２（導電体５４２ａ、及び導電体５４２ｂ）と、金属酸化物５３０ｃ、絶縁体５５０、及び導電体５６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
第１のゲート電極としての機能を有する導電体５６０は、導電体５６０ａ、及び導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体５６０の上面及び側面、絶縁体５５０の側面、及び金属酸化物５３０ｃの側面を覆うように、絶縁体５７４を設けることが好ましい。なお、絶縁体５７４は、水又は水素等の不純物、及び酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。絶縁体５７４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５７４を有することで、絶縁体５８０が有する水、及び水素等の不純物がトランジスタ５１０Ｂへ拡散することを抑制することができる。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、及び絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
また、バリア性を有する絶縁体５７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体５４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウム等の耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、又は加工がしやすい導電体を用いることができる。
＜トランジスタの構造例３＞
図１５（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５１０Ｃの構造例を説明する。図１５（Ａ）はトランジスタ５１０Ｃの上面図である。図１５（Ｂ）は、図１５（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１５（Ｃ）は、図１５（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１５（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５１０Ｃの構造例を説明する。図１５（Ａ）はトランジスタ５１０Ｃの上面図である。図１５（Ｂ）は、図１５（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１５（Ｃ）は、図１５（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｃはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
図１５に示すトランジスタ５１０Ｃは、導電体５４２ａと金属酸化物５３０ｂの間に導電体５４７ａが配置され、導電体５４２ｂと金属酸化物５３０ｂの間に導電体５４７ｂが配置されている。ここで、導電体５４２ａ（導電体５４２ｂ）は、導電体５４７ａ（導電体５４７ｂ）の上面及び導電体５６０側の側面を越えて延在し、金属酸化物５３０ｂの上面に接する領域を有する。ここで、導電体５４７は、導電体５４２に用いることができる導電体を用いればよい。さらに、導電体５４７の膜厚は、少なくとも導電体５４２より厚いことが好ましい。
図１５に示すトランジスタ５１０Ｃは、上記のような構成を有することにより、トランジスタ５１０Ａよりも、導電体５４２を導電体５６０に近づけることができる。又は、導電体５４２ａの端部及び導電体５４２ｂの端部と、導電体５６０を重ねることができる。これにより、トランジスタ５１０Ｃの実質的なチャネル長を短くし、オン電流及び周波数特性の向上を図ることができる。
また、導電体５４７ａ（導電体５４７ｂ）は、導電体５４２ａ（導電体５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電体５４６ａ（導電体５４６ｂ）を埋め込む開口を形成するエッチングにおいて、導電体５４７ａ（導電体５４７ｂ）がストッパとして機能し、金属酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
また、図１５に示すトランジスタ５１０Ｃは、絶縁体５４４の上に接して絶縁体５４５を配置する構成にしてもよい。絶縁体５４４としては、水又は水素等の不純物や、過剰な酸素が、絶縁体５８０側からトランジスタ５１０Ｃに混入するのを抑制するバリア絶縁膜としての機能を有することが好ましい。絶縁体５４５としては、絶縁体５４４に用いることができる絶縁体を用いることができる。また、絶縁体５４４としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコン又は窒化酸化シリコン等の、窒化物絶縁体を用いてもよい。
また、図１５に示すトランジスタ５１０Ｃは、図１３に示すトランジスタ５１０Ａと異なり、導電体５０５を単層構造で設けてもよい。この場合、パターン形成された導電体５０５の上に絶縁体５１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電体５０５の上面が露出するまでＣＭＰ法等を用いて除去すればよい。ここで、導電体５０５の上面の平坦性を良好にすることが好ましい。例えば、導電体５０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体５０５の上に形成される、絶縁体の平坦性を良好にし、金属酸化物５３０ｂ及び金属酸化物５３０ｃの結晶性の向上を図ることができる。
＜トランジスタの構造例４＞
図１６（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５１０Ｄの構造例を説明する。図１６（Ａ）はトランジスタ５１０Ｄの上面図である。図１６（Ｂ）は、図１６（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１６（Ｃ）は、図１６（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１６（Ａ）、（Ｂ）及び（Ｃ）を用いてトランジスタ５１０Ｄの構造例を説明する。図１６（Ａ）はトランジスタ５１０Ｄの上面図である。図１６（Ｂ）は、図１６（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１６（Ｃ）は、図１６（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｄは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１６（Ａ）乃至（Ｃ）では、導電体５０３を設けずに、第２のゲートとしての機能を有する導電体５０５を配線としても機能させている。また、金属酸化物５３０ｃ上に絶縁体５５０を有し、絶縁体５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電体５６０を有し、導電体５６０上に絶縁体５７０を有する。また、絶縁体５７０上に絶縁体５７１を有する。
金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体５５０と、導電体５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電体５６０への酸素の拡散が抑制される。つまり、金属酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体５６０の酸化を抑制することができる。
なお、金属酸化物５５２は、第１のゲートの一部としての機能を有してもよい。例えば、金属酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電体５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、金属酸化物５５２は、ゲート絶縁膜の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンや酸化窒化シリコン等を用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁膜としての機能を有する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ５１０Ｄにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部としての機能を有する金属酸化物と、ゲート絶縁膜の一部としての機能を有する金属酸化物とを積層して設けてもよい。
金属酸化物５５２を有することで、ゲート電極としての機能を有する場合は、導電体５６０からの電界の影響を弱めることなく、トランジスタ５１０Ｄのオン電流の向上を図ることができる。又は、ゲート絶縁膜としての機能を有する場合は、絶縁体５５０と、金属酸化物５５２との物理的な厚みにより、導電体５６０と、金属酸化物５３０との間の距離を保つことで、導電体５６０と金属酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁体５５０、及び金属酸化物５５２との積層構造を設けることで、導電体５６０と金属酸化物５３０との間の物理的な距離、及び導電体５６０から金属酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、金属酸化物５５２として、金属酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。又は、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又は、マグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５７０は、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム又は酸化ハフニウム等を用いることが好ましい。これにより、絶縁体５７０よりも上方からの酸素で導電体５６０が酸化するのを抑制することができる。また、絶縁体５７０よりも上方からの水又は水素等の不純物が、導電体５６０及び絶縁体５５０を介して、酸化物２３０に混入することを抑制することができる。
絶縁体５７１はハードマスクとしての機能を有する。絶縁体５７１を設けることで、導電体５６０の加工の際、導電体５６０の側面が概略垂直、具体的には、導電体５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
なお、絶縁体５７１に、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体５７０は設けなくともよい。
絶縁体５７１をハードマスクとして用いて、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、及び金属酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、金属酸化物５３０ｂ表面の一部を露出させることができる。
また、トランジスタ５１０Ｄは、露出した金属酸化物５３０ｂ表面の一部に領域５３１ａ及び領域５３１ｂを有する。領域５３１ａ又は領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域としての機能を有する。
領域５３１ａ及び領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理等を用いて、露出した金属酸化物５３０ｂ表面にリン又はボロン等の不純物元素を導入することで実現できる。なお、本実施の形態等において「不純物元素」とは、主成分元素以外の元素のことをいう。
また、金属酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を金属酸化物５３０ｂに拡散させて領域５３１ａ及び領域５３１ｂを形成することもできる。
金属酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａ及び領域５３１ｂを「不純物領域」又は「低抵抗領域」という場合がある。
絶縁体５７１及び／又は導電体５６０をマスクとして用いることで、領域５３１ａ及び領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａ及び／又は領域５３１ｂと、導電体５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａ又は領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａ及び領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上等を実現できる。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体５７５も絶縁体５７１等と同様にマスクとしての機能を有する。よって、金属酸化物５３０ｂの絶縁体５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ５１０Ｄは、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、及び金属酸化物５３０ｃの側面に絶縁体５７５を有する。絶縁体５７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等であることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体５７５に用いると、後の工程で絶縁体５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体５７５は、酸素を拡散する機能を有することが好ましい。
また、トランジスタ５１０Ｄは、絶縁体５７５、金属酸化物５３０上に絶縁体５７４を有する。絶縁体５７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水又は水素等の不純物の少ない絶縁体を成膜することができる。例えば、絶縁体５７４として、酸化アルミニウムを用いるとよい。
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体５７４が酸化物２３０及び絶縁体５７５から水素及び水を吸収することで、酸化物２３０及び絶縁体５７５の水素濃度を低減することができる。
＜トランジスタの構造例５＞
図１７（Ａ）乃至図１７（Ｃ）を用いてトランジスタ５１０Ｅの構造例を説明する。図１７（Ａ）はトランジスタ５１０Ｅの上面図である。図１７（Ｂ）は、図１７（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１７（Ｃ）は、図１７（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１７（Ａ）乃至図１７（Ｃ）を用いてトランジスタ５１０Ｅの構造例を説明する。図１７（Ａ）はトランジスタ５１０Ｅの上面図である。図１７（Ｂ）は、図１７（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１７（Ｃ）は、図１７（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｅは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１７（Ａ）乃至図１７（Ｃ）では、導電体５４２を設けずに、露出した金属酸化物５３０ｂ表面の一部に領域５３１ａ及び領域５３１ｂを有する。領域５３１ａ又は領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域としての機能を有する。また、金属酸化物５３０ｂと、絶縁体５７４の間に、絶縁体５７３を有する。
図１７に示す、領域５３１（領域５３１ａ、及び領域５３１ｂ）は、金属酸化物５３０ｂに下記の元素が添加された領域である。領域５３１は、例えば、ダミーゲートを用いることで形成することができる。
具体的には、金属酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記金属酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、金属酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法等を用いることができる。
なお、金属酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、又はリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定すればよい。
特に、ホウ素、及びリンは、アモルファスシリコン、又は低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
続いて、金属酸化物５３０ｂ、及びダミーゲート上に、絶縁体５７３となる絶縁膜、及び絶縁体５７４となる絶縁膜を成膜してもよい。絶縁体５７３となる絶縁膜、及び絶縁体５７４となる絶縁膜を積層して設けることで、領域５３１と、金属酸化物５３０ｃ及び絶縁体５５０とが重畳する領域を設けることができる。
具体的には、絶縁体５７４となる絶縁膜上に絶縁体５８０となる絶縁膜を設けた後、絶縁体５８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体５７３の一部も除去するとよい。従って、絶縁体５８０に設けられた開口部の側面には、絶縁体５７４、及び絶縁体５７３が露出し、当該開口部の底面には、金属酸化物５３０ｂに設けられた領域５３１の一部が露出する。次に、当該開口部に金属酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、及び導電体５６０となる導電膜を順に成膜した後、絶縁体５８０が露出するまでＣＭＰ処理等により、金属酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、及び導電体５６０となる導電膜の一部を除去することで、図１７に示すトランジスタを形成することができる。
なお、絶縁体５７３、及び絶縁体５７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
図１７に示すトランジスタは、既存の装置を転用することができ、さらに、導電体５４２を設けないため、コストの低減を図ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物の構成について説明する。
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物の構成について説明する。
＜金属酸化物の構成＞
本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、又は材料の構成の一例を表す。
本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、又は材料の構成の一例を表す。
ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（又はホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体等がある。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体等がある。
トランジスタの半導体に用いる酸化物半導体として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性又は信頼性を向上させることができる。該薄膜として、例えば、単結晶酸化物半導体の薄膜又は多結晶酸化物半導体の薄膜が挙げられる。しかしながら、単結晶酸化物半導体の薄膜又は多結晶酸化物半導体の薄膜を基板上に形成するには、高温又はレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
２００９年に、ＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ＣＡＡＣ−ＩＧＺＯと呼ぶ）が発見されたことが、非特許文献２及び非特許文献３で報告されている。ここでは、ＣＡＡＣ−ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ−ＩＧＺＯを用いたトランジスタは、優れた電気特性及び信頼性を有することが報告されている。
また、２０１３年には、ｎｃ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ｎｃ−ＩＧＺＯと呼ぶ）が発見された（非特許文献４参照）。ここでは、ｎｃ−ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
非特許文献５及び非特許文献６では、上記のＣＡＡＣ−ＩＧＺＯ、ｎｃ−ＩＧＺＯ、及び結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ−ＩＧＺＯの薄膜及びｎｃ−ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ−ＩＧＺＯの薄膜又はｎｃ−ＩＧＺＯの薄膜を用いることが好ましい。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化すること等によって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ−ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成等によって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一形態の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、上記酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０−２４Ａ／μｍ）オーダである、ことが非特許文献７に示されている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵ等が開示されている（非特許文献８参照）。
また、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献９参照）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
ＣＡＡＣ構造及びｎｃ構造の発見は、ＣＡＡＣ構造又はｎｃ構造を有する酸化物半導体を用いたトランジスタの電気特性及び信頼性の向上、ならびに、製造工程のコスト低下及びスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置及びＬＳＩへの応用研究が進められている。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を適用することができる電子機器について説明する。
本実施の形態では、本発明の一態様の半導体装置を適用することができる電子機器について説明する。
＜電子機器・システム＞
本発明の一態様の半導体装置は、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルチップ、チップ用等のモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機等の大型ゲーム機等の比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、等が挙げられる。
本発明の一態様の半導体装置は、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルチップ、チップ用等のモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機等の大型ゲーム機等の比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、等が挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻等を表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。図１８に、電子機器の例を示す。
［携帯電話］
図１８（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
情報端末５５００に本発明の一態様の半導体装置を適用することで、室温環境下では高速に動作し、高温環境下でも正常に動作することができる。
［情報端末１］
図１８（Ｂ）には、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。
図１８（Ｂ）には、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。
デスクトップ型情報端末５３００に本発明の一態様の半導体装置を適用することで、室温環境下では高速に動作し、高温環境下でも正常に動作することができる。
なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図１８（Ａ）、（Ｂ）に図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーション等が挙げられる。
［情報端末２］
図１８（Ｃ）には、タブレット型情報端末５０００が図示されている。タブレット型情報端末５０００は、筐体５００２と、表示部５００１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５００１に備えられ、ボタンが筐体５００２に備えられている。
図１８（Ｃ）には、タブレット型情報端末５０００が図示されている。タブレット型情報端末５０００は、筐体５００２と、表示部５００１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５００１に備えられ、ボタンが筐体５００２に備えられている。
タブレット型情報端末５０００に本発明の一態様の半導体装置を適用することで、室温環境下では高速に動作し、高温環境下でも正常に動作することができる。
タブレット型情報端末５０００は、コントローラ５０１０の中央部に保持することができる。コントローラ５０１０を用いることで、タブレット型情報端末５０００は、タッチパネルより精密且つ高速な操作を受け付けることができる。これにより、タブレット型情報端末５０００を携帯型ゲーム機として使用することができる。
また、コントローラ５０１０は、上述のセンサの一以上を有していてもよい。また、コントローラ５０１０は、タブレット型情報端末５０００を保持していない状態においても、有線又は無線で接続することができる。
また、タブレット型情報端末５０００は、クレードル５０２０に保持することができる。クレードル５０２０は、タブレット型情報端末５０００及びその付属品を充電する機能、タブレット型情報端末５０００の出力データ（例えば、映像データ、音声データ、又はテキストデータ等）を出力する機能、入力装置（例えば、マウス、キーボード、記録メディアドライブ又はコントローラ５０１０等）と接続し、入力データをタブレット型情報端末５０００に伝達する機能、又はタブレット型情報端末５０００を有線又は無線で通信回線と電気的に接続する機能の少なくとも一を有する。
このようなクレードル５０２０を用いることで、タブレット型情報端末５０００は、パーソナルコンピュータ、ワークステーション、又は据え置き型ゲーム機として使用することができる。
また、クレードル５０２０は、ＧＰＵチップ、メインメモリ、又はストレージ等を有していてもよい。これらを有することで、例えば、タブレット型情報端末５０００から出力される映像データをアップコンバートすることができる。
［据え置き型ゲーム機］
図１８（Ｄ）は、ゲーム機の一例である据え置き型ゲーム機５１００を示している。据え置き型ゲーム機５１００は、ゲーム機本体５１０１、無線又は有線で接続することができるコントローラ５１０２等を有する。
図１８（Ｄ）は、ゲーム機の一例である据え置き型ゲーム機５１００を示している。据え置き型ゲーム機５１００は、ゲーム機本体５１０１、無線又は有線で接続することができるコントローラ５１０２等を有する。
据え置き型ゲーム機５１００に本発明の一態様の半導体装置を適用することで、室温環境下では高速に動作し、高温環境下でも正常に動作することができる。
［携帯型ゲーム機］
図１８（Ｅ）は、ゲーム機の一例である携帯型ゲーム機５２００を示している。携帯型ゲーム機は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
図１８（Ｅ）は、ゲーム機の一例である携帯型ゲーム機５２００を示している。携帯型ゲーム機は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
携帯型ゲーム機５２００に本発明の一態様の半導体装置を適用することで、室温環境下では高速に動作し、高温環境下でも正常に動作することができる。
上記において、ゲーム機の一例として据え置き型ゲーム機、携帯型ゲーム機を図示しているが、本発明の一態様の半導体装置を適用するゲーム機はこれに限定されない。本発明の一態様の半導体装置を適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地等）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシン等が挙げられる。
［電化製品］
図１９（Ａ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
図１９（Ａ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
電気冷凍冷蔵庫５８００に本発明の一態様の半導体装置を適用することで、室温環境下では高速に動作し、高温環境下でも正常に動作することができる。
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器等が挙げられる。
［移動体］
本発明の一態様の半導体装置は、移動体である自動車、及び自動車の運転席周辺に適用することができる。
本発明の一態様の半導体装置は、移動体である自動車、及び自動車の運転席周辺に適用することができる。
図１９（Ｂ１）は移動体の一例である自動車５７００を示し、図１９（Ｂ２）は、自動車の室内におけるフロントガラス周辺を示す図である。図１９（Ｂ１）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定等、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウト等は、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
表示パネル５７０４には、自動車５７００に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
自動車５７００に本発明の一態様の半導体装置を適用することで、室温環境下では高速に動作し、高温環境下でも正常に動作することができる。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）等も挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
＜並列計算機＞
本発明の一態様の半導体装置を有する計算機を複数用いてクラスターを組むことで、並列計算機を構成することができる。当該並列計算機は、室温環境下では高速に動作し、高温環境下でも正常に動作することができる。
本発明の一態様の半導体装置を有する計算機を複数用いてクラスターを組むことで、並列計算機を構成することができる。当該並列計算機は、室温環境下では高速に動作し、高温環境下でも正常に動作することができる。
図２０（Ａ）には、大型の並列計算機５４００が図示されている。並列計算機５４００には、ラック５４１０にラックマウント型の計算機５４２０が複数格納されている。
計算機５４２０は、例えば、図２０（Ｂ）に示す斜視図の構成とすることができる。図２０（Ｂ）において、計算機５４２０は、マザーボード５４３０を有し、マザーボードは、複数のスロット５４３１、複数の接続端子５４３２、複数の接続端子５４３３を有する。スロット５４３１には、ＰＣカード５４２１が挿されている。加えて、ＰＣカード５４２１は、接続端子５４２３、接続端子５４２４、接続端子５４２５を有し、それぞれ、マザーボード５４３０に接続されている。
ＰＣカード５４２１は、本発明の一態様に係る半導体装置等を備えた処理ボードである。例えば、図２０（Ｃ）では、ＰＣカード５４２１が、ボード５４２２を有し、ボード５４２２が、接続端子５４２３、接続端子５４２４、接続端子５４２５と、チップ５４２６と、チップ５４２７と、接続端子５４２８と、を有する構成を示している。なお、図２０（Ｃ）には、チップ５４２６、及びチップ５４２７以外のチップを図示しているが、それらのチップについては、以下に記載するチップ５４２６、及びチップ５４２７の説明を参酌する。
接続端子５４２８は、マザーボード５４３０のスロット５４３１に挿すことができる形状を有しており、接続端子５４２８は、ＰＣカード５４２１とマザーボード５４３０とを接続するためのインターフェースとして機能する。接続端子５４２８の規格としては、例えば、ＰＣＩｅ等が挙げられる。
接続端子５４２３、接続端子５４２４、接続端子５４２５は、例えば、ＰＣカード５４２１に対して電力供給、信号入力等を行うためのインターフェースとすることができる。また、例えば、ＰＣカード５４２１によって計算された信号の出力等を行うためのインターフェースとすることができる。接続端子５４２３、接続端子５４２４、接続端子５４２５のそれぞれの規格としては、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）等が挙げられる。また、接続端子５４２３、接続端子５４２４、接続端子５４２５から映像信号を出力する場合、それぞれの規格としては、ＨＤＭＩ（登録商標）等が挙げられる。
チップ５４２６は、信号の入出力を行う端子（図示しない。）を有しており、当該端子をＰＣカード５４２１が備えるソケット（図示しない。）に対して差し込むことで、チップ５４２６とＰＣカード５４２１とを電気的に接続することができる。チップ５４２６としては、例えば、本発明の一態様のＧＰＵとすることができる。
チップ５４２７は、複数の端子を有しており、当該端子をＰＣカード５４２１が備える配線に対して、例えば、リフロー方式のはんだ付けを行うことで、チップ５４２７とＰＣカード５４２１とを電気的に接続することができる。チップ５４２７としては、例えば、記憶装置、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＣＰＵ等が挙げられる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様の半導体装置について、シミュレーションを行った結果を説明する。
図２１（Ａ）、（Ｂ）は、シミュレーションを行った半導体装置の構成を示す回路図である。図２１（Ａ）に示す構成の半導体装置は、入力端子ＩＮと、出力端子ＯＵＴａと、出力端子ＯＵＴｂと、電荷転送スイッチ２０と、電荷転送スイッチ３０と、容量素子群５０と、容量素子群６０と、クロック信号生成回路１１と、容量素子１２ａと、容量素子１２ｂと、を有する。電荷転送スイッチ２０は、トランジスタ２１［１］乃至トランジスタ２１［５］を有する。電荷転送スイッチ３０は、トランジスタ３１［１］乃至トランジスタ３１［５］を有する。容量素子群５０は、容量素子５１［１］乃至容量素子５１［４］を有する。容量素子群６０は、容量素子６１［１］乃至容量素子６１［４］を有する。
図２１（Ａ）に示す構成の半導体装置において、トランジスタ２１［１］のソース、及びトランジスタ３１のソースは、入力端子ＩＮと電気的に接続されている。
容量素子５１［１］の一方の電極は、トランジスタ２１［１］のゲート及びドレイン、トランジスタ２１［２］のソースと電気的に接続されている。容量素子５１［２］の一方の電極は、トランジスタ２１［２］のゲート及びドレイン、トランジスタ２１［３］のソースと電気的に接続されている。容量素子５１［３］の一方の電極は、トランジスタ２１［３］のゲート及びドレイン、トランジスタ２１［４］のソースと電気的に接続されている。容量素子５１［４］の一方の電極は、トランジスタ２１［４］のゲート及びドレイン、トランジスタ２１［５］のソースと電気的に接続されている。
容量素子６１［１］の一方の電極は、トランジスタ３１［１］のゲート及びドレイン、トランジスタ３１［２］のソースと電気的に接続されている。容量素子６１［２］の一方の電極は、トランジスタ３１［２］のゲート及びドレイン、トランジスタ３１［３］のソースと電気的に接続されている。容量素子６１［３］の一方の電極は、トランジスタ３１［３］のゲート及びドレイン、トランジスタ３１［４］のソースと電気的に接続されている。容量素子６１［４］の一方の電極は、トランジスタ３１［４］のゲート及びドレイン、トランジスタ３１［５］のソースと電気的に接続されている。
トランジスタ２１［５］のゲート及びドレインは、出力端子ＯＵＴａと電気的に接続されている。出力端子ＯＵＴａは、容量素子１２ａの一方の電極と電気的に接続されている。トランジスタ３１［５］のゲート及びドレインは、出力端子ＯＵＴｂと電気的に接続されている。出力端子ＯＵＴｂは、容量素子１２ｂの一方の電極と電気的に接続されている。
つまり、図２１に示す構成の半導体装置は、図５（Ａ）に示す構成の半導体装置１０から、電荷転送スイッチ２０の出力端子と電荷転送スイッチ３０の出力端子を、電気的に接続せずに分離した構成であるということができる。また、図２１（Ｂ）に示す半導体装置の構成は、図５（Ａ）に示す半導体装置１０の構成と同様である。
図２１（Ａ）、（Ｂ）に示す構成の半導体装置において、トランジスタ２１［１］乃至トランジスタ２１［５］をＳｉトランジスタ、トランジスタ３１［１］乃至トランジスタ３１［５］をＯＳトランジスタとした。トランジスタ２１［１］乃至トランジスタ２１［５］のチャネル長は０．４８μｍ、チャネル幅は０．３６μｍとし、トランジスタ３１［１］乃至トランジスタ３１［５］のチャネル長は０．３６μｍ、チャネル幅は０．３６μｍとした。また、容量素子５１［１］乃至容量素子５１［４］、及び容量素子６１［１］乃至容量素子６１［４］の容量を１ｐＦとし、容量素子１２ａ及び容量素子１２ｂ、並びに容量素子１２の容量を２ｐＦとした。
本実施例では、入力端子ＩＮに電位ＶＳＳとして接地電位を供給した際の、出力端子ＯＵＴａ及び出力端子ＯＵＴｂ、並びに出力端子ＯＵＴの電位の経時変化をシミュレーションにより算出した。ここで、半導体装置の温度は２７℃とした。図２２（Ａ）は、出力端子ＯＵＴａ及び出力端子ＯＵＴｂの電位の経時変化のシミュレーション結果を示す図である。図２２（Ｂ）は、出力端子ＯＵＴの電位の経時変化のシミュレーション結果を示す図である。
図２２（Ａ）に示すように、出力端子ＯＵＴａの電位は出力端子ＯＵＴｂの電位より低くなることが確認された。また、図２２（Ｂ）に示すように、出力端子ＯＵＴの電位は、出力端子ＯＵＴａの電位と出力端子ＯＵＴｂの電位のうちの低いほうの電位である、出力端子ＯＵＴａの電位となることが確認された。
１０ 半導体装置
１１ クロック信号生成回路
１２ 容量素子
１２ａ 容量素子
１２ｂ 容量素子
２０ 電荷転送スイッチ
２１ トランジスタ
２２ トランジスタ
３０ 電荷転送スイッチ
３１ トランジスタ
３２ トランジスタ
４０ 容量素子群
４１ 容量素子
５０ 容量素子群
５１ 容量素子
６０ 容量素子群
６１ 容量素子
７０ 基板
７１ ｐ＋領域
７２ａ ｎ型ウェル
７２ｂ ｎ型ウェル
７２ｃ ｎ型ウェル
７３ａ ｎ型ウェル
７３ｂ ｎ型ウェル
７４ ｐ型ウェル
７５ａ ｎ＋領域
７５ｂ ｎ＋領域
７５ｃ ｎ＋領域
７６ ｐ＋領域
７７ ｎ＋領域
７８ ｎ＋領域
８０ 絶縁体
８１ 導電体
９０ ｎ型ウェル
９１ ｎ＋領域
９２ ｐ＋領域
９３ ｐ＋領域
２００ セルアレイ
２０１ 電位生成部
２０２ 制御部
２０４ センスアンプ回路
２０５ ドライバ
２０６ メインアンプ
２０７ 入出力回路
２０８ 周辺回路
２０９ メモリセル
２１０ 記憶装置
２３０ 酸化物
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３６０ 絶縁体
３６２ 絶縁体
３６４ 絶縁体
３６６ 導電体
３７０ 絶縁体
３７２ 絶縁体
３７４ 絶縁体
３７６ 導電体
３８０ 絶縁体
３８２ 絶縁体
３８４ 絶縁体
３８６ 導電体
５０３ 導電体
５０３ａ 導電体
５０３ｂ 導電体
５０５ 導電体
５０５ａ 導電体
５０５ｂ 導電体
５１０ 絶縁体
５１０Ａ トランジスタ
５１０Ｂ トランジスタ
５１０Ｃ トランジスタ
５１０Ｄ トランジスタ
５１０Ｅ トランジスタ
５１１ 絶縁体
５１２ 絶縁体
５１４ 絶縁体
５１６ 絶縁体
５１８ 導電体
５２０ 絶縁体
５２１ 絶縁体
５２２ 絶縁体
５２４ 絶縁体
５３０ 金属酸化物
５３０ａ 金属酸化物
５３０ｂ 金属酸化物
５３０ｃ 金属酸化物
５３１ 領域
５３１ａ 領域
５３１ｂ 領域
５４１ 導電体
５４２ 導電体
５４２ａ 導電体
５４２ｂ 導電体
５４３ 領域
５４３ａ 領域
５４３ｂ 領域
５４４ 絶縁体
５４５ 絶縁体
５４６ 導電体
５４６ａ 導電体
５４６ｂ 導電体
５４７ 導電体
５４７ａ 導電体
５４７ｂ 導電体
５４８ 導電体
５５０ 絶縁体
５５２ 金属酸化物
５６０ 導電体
５６０ａ 導電体
５６０ｂ 導電体
５７０ 絶縁体
５７１ 絶縁体
５７３ 絶縁体
５７４ 絶縁体
５７５ 絶縁体
５７６ 絶縁体
５７６ａ 絶縁体
５７６ｂ 絶縁体
５８０ 絶縁体
５８１ 絶縁体
５８２ 絶縁体
５８４ 絶縁体
５８６ 絶縁体
６１０ 導電体
６１２ 導電体
６１４ 導電体
６２０ 導電体
６２２ 導電体
６２４ 導電体
６２６ 導電体
６２８ 導電体
６５０ 絶縁体
５０００ タブレット型情報端末
５００１ 表示部
５００２ 筐体
５０１０ コントローラ
５０２０ クレードル
５１００ 型ゲーム機
５１０１ ゲーム機本体
５１０２ コントローラ
５２００ 携帯型ゲーム機
５２０１ 筐体
５２０２ 表示部
５２０３ ボタン
５３００ デスクトップ型情報端末
５３０１ 本体
５３０２ ディスプレイ
５３０３ キーボード
５４００ 並列計算機
５４１０ ラック
５４２０ 計算機
５４２１ ＰＣカード
５４２２ ボード
５４２３ 接続端子
５４２４ 接続端子
５４２５ 接続端子
５４２６ チップ
５４２７ チップ
５４２８ 接続端子
５４３０ マザーボード
５４３１ スロット
５４３２ 接続端子
５４３３ 接続端子
５５００ 情報端末
５５１０ 筐体
５５１１ 表示部
５７００ 自動車
５７０１ 表示パネル
５７０２ 表示パネル
５７０３ 表示パネル
５７０４ 表示パネル
５８００ 電気冷凍冷蔵庫
５８０１ 筐体
５８０２ 冷蔵室用扉
５８０３ 冷凍室用扉
１１ クロック信号生成回路
１２ 容量素子
１２ａ 容量素子
１２ｂ 容量素子
２０ 電荷転送スイッチ
２１ トランジスタ
２２ トランジスタ
３０ 電荷転送スイッチ
３１ トランジスタ
３２ トランジスタ
４０ 容量素子群
４１ 容量素子
５０ 容量素子群
５１ 容量素子
６０ 容量素子群
６１ 容量素子
７０ 基板
７１ ｐ＋領域
７２ａ ｎ型ウェル
７２ｂ ｎ型ウェル
７２ｃ ｎ型ウェル
７３ａ ｎ型ウェル
７３ｂ ｎ型ウェル
７４ ｐ型ウェル
７５ａ ｎ＋領域
７５ｂ ｎ＋領域
７５ｃ ｎ＋領域
７６ ｐ＋領域
７７ ｎ＋領域
７８ ｎ＋領域
８０ 絶縁体
８１ 導電体
９０ ｎ型ウェル
９１ ｎ＋領域
９２ ｐ＋領域
９３ ｐ＋領域
２００ セルアレイ
２０１ 電位生成部
２０２ 制御部
２０４ センスアンプ回路
２０５ ドライバ
２０６ メインアンプ
２０７ 入出力回路
２０８ 周辺回路
２０９ メモリセル
２１０ 記憶装置
２３０ 酸化物
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３６０ 絶縁体
３６２ 絶縁体
３６４ 絶縁体
３６６ 導電体
３７０ 絶縁体
３７２ 絶縁体
３７４ 絶縁体
３７６ 導電体
３８０ 絶縁体
３８２ 絶縁体
３８４ 絶縁体
３８６ 導電体
５０３ 導電体
５０３ａ 導電体
５０３ｂ 導電体
５０５ 導電体
５０５ａ 導電体
５０５ｂ 導電体
５１０ 絶縁体
５１０Ａ トランジスタ
５１０Ｂ トランジスタ
５１０Ｃ トランジスタ
５１０Ｄ トランジスタ
５１０Ｅ トランジスタ
５１１ 絶縁体
５１２ 絶縁体
５１４ 絶縁体
５１６ 絶縁体
５１８ 導電体
５２０ 絶縁体
５２１ 絶縁体
５２２ 絶縁体
５２４ 絶縁体
５３０ 金属酸化物
５３０ａ 金属酸化物
５３０ｂ 金属酸化物
５３０ｃ 金属酸化物
５３１ 領域
５３１ａ 領域
５３１ｂ 領域
５４１ 導電体
５４２ 導電体
５４２ａ 導電体
５４２ｂ 導電体
５４３ 領域
５４３ａ 領域
５４３ｂ 領域
５４４ 絶縁体
５４５ 絶縁体
５４６ 導電体
５４６ａ 導電体
５４６ｂ 導電体
５４７ 導電体
５４７ａ 導電体
５４７ｂ 導電体
５４８ 導電体
５５０ 絶縁体
５５２ 金属酸化物
５６０ 導電体
５６０ａ 導電体
５６０ｂ 導電体
５７０ 絶縁体
５７１ 絶縁体
５７３ 絶縁体
５７４ 絶縁体
５７５ 絶縁体
５７６ 絶縁体
５７６ａ 絶縁体
５７６ｂ 絶縁体
５８０ 絶縁体
５８１ 絶縁体
５８２ 絶縁体
５８４ 絶縁体
５８６ 絶縁体
６１０ 導電体
６１２ 導電体
６１４ 導電体
６２０ 導電体
６２２ 導電体
６２４ 導電体
６２６ 導電体
６２８ 導電体
６５０ 絶縁体
５０００ タブレット型情報端末
５００１ 表示部
５００２ 筐体
５０１０ コントローラ
５０２０ クレードル
５１００ 型ゲーム機
５１０１ ゲーム機本体
５１０２ コントローラ
５２００ 携帯型ゲーム機
５２０１ 筐体
５２０２ 表示部
５２０３ ボタン
５３００ デスクトップ型情報端末
５３０１ 本体
５３０２ ディスプレイ
５３０３ キーボード
５４００ 並列計算機
５４１０ ラック
５４２０ 計算機
５４２１ ＰＣカード
５４２２ ボード
５４２３ 接続端子
５４２４ 接続端子
５４２５ 接続端子
５４２６ チップ
５４２７ チップ
５４２８ 接続端子
５４３０ マザーボード
５４３１ スロット
５４３２ 接続端子
５４３３ 接続端子
５５００ 情報端末
５５１０ 筐体
５５１１ 表示部
５７００ 自動車
５７０１ 表示パネル
５７０２ 表示パネル
５７０３ 表示パネル
５７０４ 表示パネル
５８００ 電気冷凍冷蔵庫
５８０１ 筐体
５８０２ 冷蔵室用扉
５８０３ 冷凍室用扉
Claims (4)
- 入力端子と、出力端子を有し、前記入力端子に入力された電位より低い電位を、前記出力端子から出力する機能を有する半導体装置であって、
前記半導体装置は、第１の電荷転送スイッチと、第２の電荷転送スイッチと、ポンピングキャパシタと、を有し、
前記第１の電荷転送スイッチは、チャネル形成領域にシリコンを有するトランジスタであるＳｉトランジスタを複数有し、
前記第２の電荷転送スイッチは、チャネル形成領域に金属酸化物を有するトランジスタであるＯＳトランジスタを複数有し、
前記入力端子は、前記第１及び第２の電荷転送スイッチと電気的に接続され、
前記出力端子は、前記第１及び第２の電荷転送スイッチと電気的に接続され、
前記ポンピングキャパシタの一方の電極は、前記第１及び第２の電荷転送スイッチと電気的に接続されていることを特徴とする半導体装置。 - 請求項１において、
前記第２の電荷転送スイッチが有するトランジスタは、全てＯＳトランジスタであることを特徴とする半導体装置。 - 入力端子と、出力端子を有し、前記入力端子に入力された電位より低い電位を、前記出力端子から出力する機能を有する半導体装置であって、
前記半導体装置は、第１の電荷転送スイッチと、第２の電荷転送スイッチと、ポンピングキャパシタと、を有し、
前記第１の電荷転送スイッチは、チャネル形成領域にシリコンを有するトランジスタであるＳｉトランジスタを複数有し、
前記第１の電荷転送スイッチは、チャネル形成領域に酸化物半導体を有するトランジスタであるＯＳトランジスタを１個有し、
前記第２の電荷転送スイッチは、ＯＳトランジスタを複数有し、
前記第２の電荷転送スイッチが有するトランジスタは、全てＯＳトランジスタであり、
前記入力端子は、前記第１及び第２の電荷転送スイッチと電気的に接続され、
前記出力端子は、前記第１の電荷転送スイッチが有するＯＳトランジスタの、ソース又はドレインの一方と電気的に接続され、
前記出力端子は、前記第２の電荷転送スイッチと電気的に接続され、
前記ポンピングキャパシタの一方の電極は、前記第１及び第２の電荷転送スイッチと電気的に接続されていることを特徴とする半導体装置。 - 請求項１乃至３のいずれか一項において、
前記第１の電荷転送スイッチが有するＳｉトランジスタは、ｐチャネル型トランジスタであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018156453A JP7083727B2 (ja) | 2018-08-23 | 2018-08-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018156453A JP7083727B2 (ja) | 2018-08-23 | 2018-08-23 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020031503A true JP2020031503A (ja) | 2020-02-27 |
| JP2020031503A5 JP2020031503A5 (ja) | 2021-09-24 |
| JP7083727B2 JP7083727B2 (ja) | 2022-06-13 |
Family
ID=69624400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018156453A Active JP7083727B2 (ja) | 2018-08-23 | 2018-08-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7083727B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022153917A1 (ja) * | 2021-01-14 | 2022-07-21 | 光馳科技（上海）有限公司 | 遺伝子検出用具及び遺伝子検出用キット |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217970A (ja) * | 1987-03-03 | 1988-09-12 | Nec Corp | 半導体集積回路 |
| JPH09163721A (ja) * | 1995-12-08 | 1997-06-20 | Mitsubishi Electric Corp | 負電圧発生回路 |
| JP2011171700A (ja) * | 2009-10-21 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | 電圧調整回路 |
| JP2013192438A (ja) * | 2012-02-14 | 2013-09-26 | Asahi Kasei Electronics Co Ltd | チャージポンプ回路 |
| US20140078795A1 (en) * | 2012-09-14 | 2014-03-20 | Analog Devices, Inc. | Charge pump supply with clock phase interpolation |
-
2018
- 2018-08-23 JP JP2018156453A patent/JP7083727B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217970A (ja) * | 1987-03-03 | 1988-09-12 | Nec Corp | 半導体集積回路 |
| JPH09163721A (ja) * | 1995-12-08 | 1997-06-20 | Mitsubishi Electric Corp | 負電圧発生回路 |
| JP2011171700A (ja) * | 2009-10-21 | 2011-09-01 | Semiconductor Energy Lab Co Ltd | 電圧調整回路 |
| JP2013192438A (ja) * | 2012-02-14 | 2013-09-26 | Asahi Kasei Electronics Co Ltd | チャージポンプ回路 |
| US20140078795A1 (en) * | 2012-09-14 | 2014-03-20 | Analog Devices, Inc. | Charge pump supply with clock phase interpolation |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022153917A1 (ja) * | 2021-01-14 | 2022-07-21 | 光馳科技（上海）有限公司 | 遺伝子検出用具及び遺伝子検出用キット |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7083727B2 (ja) | 2022-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7264894B2 (ja) | 半導体装置 | |
| US20230246109A1 (en) | Memory device, semiconductor device, and electronic device | |
| JP7221215B2 (ja) | 記憶装置 | |
| JP2024052817A (ja) | 半導体装置 | |
| TW202345410A (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| JP2020017327A (ja) | 記憶装置、半導体装置、および電子機器 | |
| JP2024052754A (ja) | 半導体装置 | |
| JP7235418B2 (ja) | 半導体装置の作製方法 | |
| WO2020074999A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| TW202029445A (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| WO2019186323A1 (ja) | 記憶装置、および電子機器 | |
| WO2020084415A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| WO2020115595A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| WO2020053697A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| JP7083727B2 (ja) | 半導体装置 | |
| TW202025447A (zh) | 半導體裝置 | |
| JP2022183244A (ja) | 半導体装置 | |
| JP7322008B2 (ja) | 半導体装置 | |
| JP7297683B2 (ja) | 半導体装置 | |
| WO2020109923A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| WO2019145807A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| TWI835759B (zh) | 記憶體裝置及電子裝置 | |
| WO2023166374A1 (ja) | 半導体装置、及び半導体装置の作製方法 | |
| TWI833794B (zh) | 半導體裝置及半導體裝置的製造方法 | |
| JP7184480B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210812 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210812 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220601 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7083727 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |