TWI833794B

TWI833794B - 半導體裝置及半導體裝置的製造方法

Info

Publication number: TWI833794B
Application number: TW108131739A
Authority: TW
Inventors: 山崎舜平; 徳丸亮; 笹川慎也; 中山智則
Original assignee: 日商半導體能源研究所股份有限公司
Priority date: 2018-09-13
Filing date: 2019-09-03
Publication date: 2024-03-01

Abstract

提供一種可靠性高的半導體裝置。一種半導體裝置，其包括第一氧化物、第一氧化物上的第二氧化物、第二氧化物上的第一絕緣體、第一絕緣體上的第一導電體、第二氧化物上的第二導電體及第三導電體，其中，第二導電體包括第一區域及第二區域，第三導電體包括第三區域及第四區域，第二區域位於第一區域的上方，第四區域位於第三區域的上方，第二導電體及第三導電體都包含鉭及氮，第一區域的相對於鉭的氮的原子數比高於第二區域的相對於鉭的氮的原子數比，並且，第三區域的相對於鉭的氮的原子數比高於第四區域的相對於鉭的氮的原子數比。

Description

半導體裝置及半導體裝置的製造方法

本發明的一個實施方式係關於一種半導體裝置及半導體裝置的製造方法。此外，本發明的一個實施方式係關於一種半導體晶圓、模組以及電子裝置。

注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、運算裝置或記憶體裝置也是半導體裝置的一個實施方式。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、攝像裝置、電子裝置等有時包括半導體裝置。

注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。

藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(也簡單地記載為顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。另外，作為其他材料，氧化物半導體受到關注。

在氧化物半導體中，發現了既不是單晶也不是非晶的CAAC(c-axis aligned crystalline：c軸配向結晶)結構及nc(nanocrystalline：奈米晶)結構(參照非專利文獻1及非專利文獻2)。

非專利文獻1及非專利文獻2中公開了一種使用具有CAAC結構的氧化物半導體製造電晶體的技術。

[非專利文獻1]S. Yamazaki et al.，“SID Symposium Digest of Technical Papers”，2012，volume 43，issue 1，p.183-186

[非專利文獻2]S. Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10

本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種通態電流大的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種可以實現微型化或高積體化的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種功耗低的半導體裝置。

注意，這些目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。上述目的以外的目的可以顯而易見地從說明書、圖式、申請專利範圍等的描述中看出，並且可以從該描述中抽取上述目的以外的目的。

本發明的一個實施方式是一種半導體裝置，該半導體裝置包括第一氧化物、第一氧化物上的第二氧化物、第二氧化物上的第一絕緣體、第一絕緣體上的第一導電體、第二氧化物上的第二導電體及第三導電體，其中，第二導電體包括第一區域及第二區域，第三導電體包括第三區域及第四區域，第二區域位於第一區域的上方，第四區域位於第三區域的上方，第二導電體及第三導電體都包含鉭及氮，第一區域的相對於鉭的氮的原子數比高於第二區域的相對於鉭的氮的原子數比，並且，第三區域的相對於鉭的氮的原子數比高於第四區域的相對於鉭的氮的原子數比。

在上述半導體裝置中，較佳的是，第二導電體除了第一區域及第二區域之外還包括第五區域，第三導電體除了第三區域及第四區域之外還包括第六區域，第五區域位於第二區域的上方，第六區域位於第四區域的上方，第五區域的相對於鉭的氮的原子數比高於第二區域的相對於鉭的氮的原子數比，並且，第六區域的相對於鉭的氮的原子數比高於第四區域的相對於鉭的氮的原子數比。

在上述半導體裝置中，較佳為在第二導電體及第三導電體上設置有第二絕緣體。

另外，本發明的另一個實施方式是一種半導體裝置，該半導體裝置包括第一氧化物、第一氧化物上的第二氧化物、第二氧化物上的第一絕緣體、第一絕緣體上的第一導電體、第二氧化物上的第二導電體及第三導電體、第二導電體上的第四導電體、第三導電體上的第五導電體，其中，第二導電體及第三導電體由具有取出氫且不容氧化的特性的導電材料構成，並且，第四導電體及第五導電體的導電率高於第二導電體及第三導電體的導電率。

在上述半導體裝置中，較佳為第二導電體及第三導電體都包含鉭及氮。

在上述半導體裝置中，較佳為在第四導電體及第五導電體上設置有第二絕緣體。

在上述半導體裝置中，較佳的是，在第四導電體上設置有第六導電體，在第五導電體上設置有第七導電體，第六導電體及第七導電體由具有取出氫且不容氧化的特性的導電材料構成。

在上述半導體裝置中，較佳為第二導電體、第三導電體、第六導電體及第七導電體都包含鉭及氮。

在上述半導體裝置中，較佳為在第六導電體及第七導電體上設置有第二絕緣體。

在上述半導體裝置中，較佳為第一氧化物包含銦、元素M(M為鋁、鎵、釔或錫)和鋅。

另外，本發明的另一個實施方式是一種形成氧化物、絕緣體、導電體的半導體裝置的製造方法，氧化物包括第一氧化物，絕緣體包括與第一氧化物接觸的第一絕緣體，導電體包括與絕緣體接觸的第一導電體、與第一氧化物接觸的第二導電體及與第一氧化物接觸的第三導電體，該製造方法包括：形成第一氧化物的第一步驟；在第一氧化物上形成導電膜的第二步驟；對導電膜進行加工來形成第二導電體及第三導電體的第三步驟；在第一氧化物、第二導電體及第三導電體上形成第一絕緣體及第一導電體的第四步驟，其中，在第二步驟中，作為導電膜在氮氛圍下依次形成第一導電膜及第二導電膜，並且，形成第一導電膜時的氣體總流量中的氮流量的比率高於形成第二導電膜時的氣體總流量中的氮流量的比率。

在上述半導體裝置的製造方法中，較佳為使用濺射法形成導電膜。

在上述半導體裝置的製造方法中，較佳為使用離子化濺射法形成導電膜。

在上述半導體裝置的製造方法中，較佳為使用鉭靶材形成導電膜。

藉由本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。此外，藉由本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。此外，藉由本發明的一個實施方式，可以提供一種通態電流大的半導體裝置。此外，藉由本發明的一個實施方式，可以提供一種可以實現微型化或高積體化的半導體裝置。此外，藉由本發明的一個實施方式，可以提供一種功耗低的半導體裝置。

注意，這些效果的記載不妨礙其他效果的存在。本發明的一個實施方式並不需要實現所有上述效果。上述效果以外的效果可以顯而易見地從說明書、圖式、申請專利範圍等的描述中看出，並且可以從該描述中抽取上述效果以外的效果。

100‧‧‧電容器

110‧‧‧導電體

112‧‧‧導電體

114‧‧‧絕緣體

120‧‧‧導電體

130‧‧‧絕緣體

140‧‧‧絕緣體

150‧‧‧絕緣體

152‧‧‧導電體

153‧‧‧導電體

154‧‧‧絕緣體

156‧‧‧絕緣體

160‧‧‧絕緣體

200‧‧‧電晶體

205‧‧‧導電體

210‧‧‧絕緣體

212‧‧‧絕緣體

214‧‧‧絕緣體

216‧‧‧絕緣體

218‧‧‧導電體

222‧‧‧絕緣體

224‧‧‧絕緣體

230‧‧‧氧化物

230a‧‧‧氧化物

230A‧‧‧氧化膜

230b‧‧‧氧化物

230B‧‧‧氧化膜

230c‧‧‧氧化物

230C‧‧‧氧化膜

231‧‧‧區域

231a‧‧‧區域

231b‧‧‧區域

234‧‧‧區域

240‧‧‧導電體

240a‧‧‧導電體

240b‧‧‧導電體

241‧‧‧絕緣體

241a‧‧‧絕緣體

241b‧‧‧絕緣體

242‧‧‧導電體

242a‧‧‧導電體

242a1‧‧‧導電體

242a2‧‧‧導電體

242a3‧‧‧導電體

242A‧‧‧導電膜

242A1‧‧‧導電膜

242A2‧‧‧導電膜

242b‧‧‧導電體

242b1‧‧‧導電體

242b2‧‧‧導電體

242b3‧‧‧導電體

242B‧‧‧導電層

242B1‧‧‧導電層

242B2‧‧‧導電層

250‧‧‧絕緣體

250A‧‧‧絕緣膜

254‧‧‧絕緣體

254A‧‧‧絕緣膜

260‧‧‧導電體

260a‧‧‧導電體

260A‧‧‧導電膜

260b‧‧‧導電體

260B‧‧‧導電膜

274‧‧‧絕緣體

280‧‧‧絕緣體

281‧‧‧絕緣體

300‧‧‧電晶體

311‧‧‧基板

312‧‧‧絕緣體

313‧‧‧半導體區域

314a‧‧‧低電阻區域

314b‧‧‧低電阻區域

315‧‧‧絕緣體

316‧‧‧導電體

320‧‧‧絕緣體

322‧‧‧絕緣體

324‧‧‧絕緣體

326‧‧‧絕緣體

328‧‧‧導電體

330‧‧‧導電體

350‧‧‧絕緣體

352‧‧‧絕緣體

354‧‧‧絕緣體

356‧‧‧導電體

400‧‧‧電晶體

405‧‧‧導電體

430c‧‧‧氧化物

431a‧‧‧氧化物

431b‧‧‧氧化物

432a‧‧‧氧化物

432b‧‧‧氧化物

440‧‧‧導電體

440a‧‧‧導電體

440b‧‧‧導電體

442a‧‧‧導電體

442b‧‧‧導電體

450‧‧‧絕緣體

460‧‧‧導電體

460a‧‧‧導電體

460b‧‧‧導電體

1001‧‧‧佈線

1002‧‧‧佈線

1003‧‧‧佈線

1004‧‧‧佈線

1005‧‧‧佈線

1006‧‧‧佈線

1007‧‧‧佈線

1008‧‧‧佈線

1009‧‧‧佈線

1010‧‧‧佈線

在圖式中：

圖1A是根據本發明的一個實施方式的半導體裝置的俯視圖，圖1B至圖1D是根據本發明的一個實施方式的半導體裝置的剖面圖；

圖2A和圖2B是根據本發明的一個實施方式的半導體裝置的剖面圖；

圖3A和圖3B是說明進行結構最佳化之後的計算模型的圖；

圖4A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖4B和圖4C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；

圖5A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖5B和圖5C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；

圖6A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖6B和圖6C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；

圖7A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖7B和圖7C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；

圖8A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖8B和圖8C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；

圖9A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖9B和圖9C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；

圖10A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖10B和圖10C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；

圖11A是示出根據本發明的一個實施方式的半導體裝置的製造方法的俯視圖，圖11B和圖11C是示出根據本發明的一個實施方式的半導體裝置的製造方法的剖面圖；

圖12是示出根據本發明的一個實施方式的記憶體裝置的結構的剖面圖；

圖13是示出根據本發明的一個實施方式的記憶體裝置的結構的剖面圖；

圖14A和圖14B是示出根據本發明的一個實施方式的記憶體裝置的結構例子的方塊圖；

圖15A至圖15H是示出根據本發明的一個實施方式的記憶體裝置的結構例子的電路圖；

圖16A和圖16B是根據本發明的一個實施方式的半導體裝置的示意圖；

圖17A至圖17E是根據本發明的一個實施方式的記憶體裝置的示意圖；

圖18A至圖18H是示出根據本發明的一個實施方式的電子裝置的圖；

圖19A至圖19E是說明根據實施例的樣本的XRD譜的結果的圖；

圖20A至圖20E是說明根據實施例的樣本的剖面STEM影像的圖；

圖21是說明根據實施例的樣本的氧化膜及層的厚度以及電阻率的算出結果的圖。

下面，參照圖式對實施方式進行說明。注意，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。

在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不侷限於圖式中的尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等非意圖性地被減薄，但是為了便於理解有時不反映到圖式。另外，在圖式中，有時在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。

另外，尤其在俯視圖(也稱為平面圖)或透視圖等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。

此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。

在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於說明書中所說明的詞句，根據情況可以適當地換詞句。

例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，圖式或文中所示的連接關係以外的連接關係也在圖式或文中公開了。在此，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。

在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有形成通道的區域(以下也稱為通道形成區域)，並且藉由通道形成區域電流能夠流過源極和汲極之間。注意，在本說明書等中，通道形成區域是指電流主要流過的區域。

另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時互相調換。因此，在本說明書等中，有時源極和汲極可以相互調換。

注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者通道形成區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限定於一個值。因此，在本說明書中，通道長度是通道形成區域中的任一個值、最大值、最小值或平均值。

通道寬度例如是指在電晶體的俯視圖中半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者通道形成區域中的垂直於通道長度方向的方向的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限定於一個值。因此，在本說明書中，通道寬度是通道形成區域中的任一個值、最大值、最小值或平均值。

在本說明書等中，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(以下，也稱為“實效通道寬度”)和電晶體的俯視圖所示的通道寬度(以下，也稱為“外觀上的通道寬度”)不同。例如，在閘極電極覆蓋半導體的側面時，有時因為實效的通道寬度大於外觀上的通道寬度，所以不能忽略其影響。例如，在微型且閘極電極覆蓋半導體的側面的電晶體中，有時形成在半導體的側面上的通道形成區域的比例增高。在此情況下，實效的通道寬度大於外觀上的通道寬度。

在上述情況下，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要一個假設，亦即，已知半導體的形狀。因此，當半導體的形狀不確定時，難以準確地測定實效通道寬度。

在本說明書中，在簡單地描述為“通道寬度”時，有時是指外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度等的值。

注意，半導體的雜質例如是指半導體的主要成分之外的元素。例如，濃度小於0.1原子%的元素可以說是雜質。在包含雜質時，例如有時發生半導體的缺陷態密度的提高或者結晶性的降低等。當半導體是氧化物半導體時，作為改變半導體的特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半導體的主要成分外的過渡金屬等。例如，有氫、鋰、鈉、矽、硼、磷、碳、氮等。此外，有時水也作為雜質起作用。另外，有時例如由於雜質的混入導致氧空位形成在氧化物半導體中。

注意，在本說明書等中，氧氮化矽是指氧含量大於氮含量的物質。此外，氮氧化矽是指氮含量大於氧含量的物質。

注意，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。

在本說明書等中，“平行”是指兩條直線形成的角度為-10度以上且10度以下的狀態。因此，也包括該角度為-5度以上且5度以下的狀態。另外，“大致平行”是指兩條直線形成的角度為-30度以上且30度以下的狀態。另外，“垂直”是指兩條直線之間的角度為80度以上且100度以下的狀態。因此，也包括該角度為85度以上且95度以下的狀態。“大致垂直”是指兩條直線形成的角度為60度以上且120度以下的狀態。

在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的半導體層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，可以將OS電晶體換稱為包含金屬氧化物或氧化物半導體的電晶體。

注意，在本說明書等中，常關閉是指：在不對閘極施加電位或者對閘極施加接地電位時流過電晶體的每通道寬度1μm的汲極電流在室溫下為1×10^-20A以下，在85℃下為1×10^-18A以下，或在125℃下為1×10^-16A以下。

實施方式1

在本實施方式中，說明包括根據本發明的一個實施方式的電晶體200的半導體裝置的一個例子。

〈半導體裝置的結構例子〉

圖1A至圖1D是包括根據本發明的一個實施方式的電晶體200的半導體裝置的俯視圖及剖面圖。圖1A是該半導體裝置的俯視圖。圖1B至圖1D是該半導體裝置的剖面圖。在此，圖1B是沿著圖1A中的點劃線A1-A2的部分的剖面圖，也是電晶體200的通道長度方向的剖面圖。另外，圖1C是沿著圖1A中的點劃線A3-A4的部分的剖面圖，也是電晶體200的通道寬度方向的剖面圖。另外，圖1D是沿著圖1A中的點劃線A5-A6的部分的剖面圖。在圖1A的俯視圖中，為了明確起見，省略一部分組件。

本發明的一個實施方式的半導體裝置包括電晶體200、被用作層間膜的絕緣體214、絕緣體216、絕緣體280、絕緣體274及絕緣體281。另外，該半導體裝置還包括與電晶體200電連接且被用作插頭的導電體240(導電體240a及導電體240b)。另外，與被用作插頭的導電體240的側面接觸地設置有絕緣體241(絕緣體241a及絕緣體241b)。

[電晶體200]

如圖1A至圖1D所示，電晶體200配置在基板(未圖示)上，並包括填埋於絕緣體216中的導電體205、配置在絕緣體216及導電體205上的絕緣體222、配置在絕緣體222上的絕緣體224、配置在絕緣體224上的氧化物230(氧化物230a、氧化物230b及氧化物230c)、配置在氧化物230c上的絕緣體250、配置在絕緣體250上的導電體260(導電體260a及導電體260b)、與氧化物230b的頂面的一部分接觸的導電體242a(導電體242a1及導電體242a2)及導電體242b(導電體242b1及導電體242b2)、與絕緣體224的頂面的一部分、氧化物230a的側面、氧化物230b的側面、導電體242a的側面及頂面以及導電體242b的側面及頂面接觸的絕緣體254。

氧化物230較佳為包括配置在絕緣體224上的氧化物230a、配置在氧化物230a上的氧化物230b以及配置在氧化物230b上且其至少一部分與氧化物230b的頂面接觸的氧化物230c。當在氧化物230b下設置有氧化物230a時，可以抑制雜質從形成在氧化物230a下的結構物擴散到氧化物230b。當在氧化物230b上設置有氧化物230c時，可以抑制雜質從形成在氧化物230c 的上方的結構物擴散到氧化物230b。

在電晶體200中，氧化物230層疊有氧化物230a、氧化物230b及氧化物230c的三層，但是本發明不侷限於此。例如，氧化物230也可以具有氧化物230b的單層結構、氧化物230a和氧化物230b的兩層結構、氧化物230b和氧化物230c的兩層結構、或者四層以上的疊層結構。此外，氧化物230a、氧化物230b及氧化物230c的每一個也可以具有疊層結構。

在氧化物230b上設置有導電體242a(導電體242a1及導電體242a2)以及導電體242b(導電體242b1及導電體242b2)。

導電體260被用作電晶體200的第一閘極(也稱為頂閘極)電極，導電體242a及導電體242b分別被用作電晶體200的源極電極或汲極電極。

圖2A示出圖1B中的由點劃線圍繞的區域的放大圖。如圖2A所示，氧化物230包括被用作電晶體200的通道形成區域的區域234、被用作源極區或汲極區的區域231(區域231a及區域231b)。

雖然圖2A示出區域231及區域234形成在氧化物230b中的結構，但不侷限於此。例如，區域231或區域234可以形成在氧化物230a及氧化物230b中，或者可以形成在氧化物230b及氧化物230c中，或者也可以形成在氧化物230a、氧化物230b及氧化物230c中。

另外，在圖2A中，區域231與區域234的邊界大致垂直於氧化物230b的頂面，但是本實施方式不侷限於此。例如，區域234有時具有如下形狀：在氧化物230b的表面附近向導電體240一側突出，在氧化物230b的底面附近變窄。

較佳為在電晶體200中將被用作半導體的金屬氧化物(以下，也稱為氧化物半導體)用於包括通道形成區域的氧化物230。藉由將氧化物半導體用於電晶體的通道形成區域，可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。

作為上述金屬氧化物，較佳為使用其能帶間隙為2.0eV以上的金屬氧化物，更佳為使用其能帶間隙為2.5eV以上的金屬氧化物。如此，藉由將能帶間隙較寬的金屬氧化物用於氧化物230，可以減小電晶體的關態電流。藉由採用這種電晶體，可以提供低功耗的半導體裝置。

由於將氧化物半導體用於通道形成區域的電晶體200在非導通狀態下的洩漏電流極小，所以可以提供低功耗的半導體裝置。此外，由於氧化物半導體可以利用濺射法等形成，所以可以用於構成高集成型半導體裝置的電晶體200。

例如，作為氧化物230較佳為使用包含銦(In)、元素M及鋅(Zn)的In-M-Zn氧化物(元素M為選自鋁、鎵、釔、錫、銅、釩、鈹、硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)等金屬氧化物。尤其是，作為元素M較佳為使用鋁、鎵、釔或錫。此外，作為氧化物230也可以使用In-M氧化物、In-Zn氧化物、M-Zn氧化物。

較佳為將載子濃度低的金屬氧化物用於電晶體。為了降低金屬氧化物的載子濃度，降低金屬氧化物中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。作為金屬氧化物中的雜質，例如有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。

特別是，包含在金屬氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時在金屬氧化物中形成氧空位。在金屬氧化物中的通道形成區域包含氧空位的情況下，電晶體有時具有常開啟特性。此外，有時進入有氫的氧空位被用作施體，而產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含多量氫的金屬氧化物的電晶體容易具有常開啟特性。

由此，在將金屬氧化物用於氧化物230的情況下，較佳為儘可能減少金屬氧化物中的氫。明確而言，在金屬氧化物中，將利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的氫濃度設定為低於1×10²⁰atoms/cm³，較佳為低於1×10¹⁹atoms/cm³，更佳為低於5×10¹⁸atoms/cm³，進一步較佳為低於1×10¹⁸atoms/cm³。藉由將氫等雜質被充分降低的金屬氧化物用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。

另外，在將金屬氧化物用於氧化物230的情況下，當導電體242(導電體242a及導電體242b)與氧化物230接觸時，有時氧化物230中的氧擴散到導電體242，由此導電體242氧化。當導電體242氧化時，導電體242的導電率下降的可能性高。可以將氧化物230中的氧擴散到導電體242的現象換稱為導電體242吸收氧化物230中的氧。

另外，當氧化物230中的氧擴散到導電體242(導電體242a及導電體242b)時，有時在導電體242a與氧化物230b之間以及導電體242b與氧化物230b之間形成另一層。該另一層包含比導電體242多的氧，因此可認為該另一層具有絕緣性。在此，可以將導電體242、該另一層和氧化物230b的三層結構視為由金屬-絕緣體-半導體構成的三層結構，有時將該結構稱為MIS(Metal-Insulator-Semiconductor)結構。

注意，上述另一層不侷限於形成在導電體242與氧化物230b之間，例如，有時上述另一層形成在導電體242與氧化物230c之間，或者形成在導電體242與氧化物230b之間以及導電體242與氧化物230c之間。

另外，當氧化物230中的氧擴散到導電體242時，有時在另一層與氧化物230b之間或者另一層附近的氧化物230b中形成氧缺乏狀態的區域。該區域是包含多個氧空位的區域。此時，在該區域中，進入氧空位的雜質(氫等)被用作施體，增加載子濃度，而有時部分地形成低電阻區域。

注意，區域231a及區域231b都包括上述區域的至少一部分。因此，區域231是載子濃度高的低電阻化區域。區域234是載子濃度比區域231低的區域。

上述另一層的厚度越大，導電體242與氧化物230之間的載子移動受到抑制的可能性越高。此外，上述另一層的厚度越大，氧缺乏狀態的區域越擴大。因此，發生電晶體電特性的不均勻或電晶體可靠性的下降等的可能性高。

因此，導電體242(導電體242a及導電體242b)較佳為具有兩層以上的疊層結構。例如，如圖1B及圖2A所示，導電體242較佳為具有如下兩層的疊層結構：在與氧化物230b接觸的一側配置有導電體242a1及導電體242b1，並在導電體242a1及導電體242b1上分別配置有導電體242a2及導電體242b2。

導電體242的下層(導電體242a1及導電體242b1)例如較佳為由具有容易吸取(提取)氫且不容易氧化的特性的導電材料構成。此外，導電體242的下層更佳為由具有氧化物230中的氫容易擴散到該層並且氧化物230中的氧不容易擴散到該層的特性的導電材料構成。由此，氧化物230的氫擴散到該層，氧化物230的氫濃度得到降低，而可以使電晶體200具有穩定的電特性。此外，可以抑制導電體242氧化而導致導電體242的導電率下降。

導電體242的上層(導電體242a2及導電體242b2)較佳為由導電性比導電體242的下層(導電體242a1及導電體242b1)更高的導電材料構成。或者，導電體242的上層較佳為由電阻率比導電體242的下層更低的導電材料構成。由此，可以製造佈線延遲得到抑制的半導體裝置。

另外，導電體242的上層可以具有容易吸取氫的特性。由此，被導電體242的下層吸取的氫還擴散到導電體242的上層，而可以進一步降低氧化物230中的氫濃度。因此，可以使電晶體200具有穩定的電特性。

在此，作為導電體242的下層(導電體242a1及導電體242b1)和導電體242的上層(導電體242a2及導電體242b2)，較佳為使用構成元素相同且化學組成不同的導電材料。此時，可以在不暴露於大氣環境的情況下連續形成導電體242的下層和導電體242的上層。藉由以不暴露於大氣環境的方式形成膜，可以防止來自大氣環境的雜質或水分附著於導電體242的下層表面，由此可以保持導電體242的下層與導電體242的上層的介面附近的清潔。

作為上述導電材料，例如較佳為使用導電性金屬氮化物。作為該金屬氮化物，例如可以舉出包含鉭的氮化物、包含鈦的氮化物、包含鉬的氮化物、包含鎢的氮化物、包含鉭及鋁的氮化物、包含鈦及鋁的氮化物等。在本發明的一個實施方式中，尤其較佳為採用包含鉭的氮化物。包含鉭的氮化物較佳為滿足TaNx(x是大於0且1.67以下的實數)的組成式。此外，包含鉭的氮化物也可以包含氧。由此，包含鉭的氮化物包括金屬鉭、氮化鉭、氮氧化鉭、氧氮化鉭等。

藉由在包含鉭的氮化物中降低相對於鉭的氮的原子數比，可以降低該氮化物的電阻率。因此，較佳為將該氮化物用於導電體242的上層。由此，可以製造佈線延遲得到抑制的半導體裝置。

另外，藉由在包含鉭的氮化物中提高相對於鉭的氮的原子數比，可以抑制該氮化物的氧化。此外，可以提高該氮化物的耐氧化性。此外，可以抑制氧擴散到該氮化物中。因此，較佳為將該氮化物用於導電體242的下層。由此，可以防止另一層形成在導電體242的下層與氧化物230之間，或者可以減小另一層的厚度。將在後面說明該氮化物的耐氧化性。

由於包含鉭的氮化物是容易吸取氫(氫容易擴散)的導電材料，所以適合於導電體242。藉由將包含鉭的氮化物用於導電體242，可以在將成為導電體242的導電膜的形成之後的製程的熱處理中，氧化物230中的氫擴散到導電體242，而可以降低氧化物230中的氫濃度。此外，可以防止另一層形成在導電體242與氧化物230之間，或者可以抑制另一層的厚度增大。此外，即使進行熱處理也可以抑制氧從氧化物230b被提取，由此電晶體200對製程中的高溫度(所謂熱積存：thermal budget)具有穩定性。

另外，藉由將包含鉭的氮化物用於導電體242，氧化物230中的氫從氧化物230的區域231擴散到導電體242，由此區域231的氫濃度得到降低。當區域231的氫濃度降低時，區域234中的氫擴散到區域231。此外，有時區域234的氫藉由氧化物230c擴散到導電體242。由此，可以降低區域234 的氫濃度。

另外，上述氧缺乏狀態的區域是包含多個氧空位的區域。在包含金屬氧化物的氧化物230中，與鍵合於氧原子的氫或者存在於晶格之間的氫相比，氧空位中的氫有不容易擴散的傾向。因此，與區域234相比，包括氧缺乏狀態的區域的區域231包含更多的不容易擴散的氫。也就是說，與區域231的氫相比，區域234的氫容易擴散到導電體242。因此，有時區域234的氫濃度低於區域231的氫濃度。

注意，有時擴散到導電體242的氫留在導電體242中。換言之，有時氧化物230中的氫被導電體242吸收。尤其是，當氫擴散到相對於鉭的氮的原子數比高的包含鉭的氮化物時，該氫與氮鍵合，而有時容易留在該氮化物中。此外，有時氧化物230中的氫透過導電體242放出到設置在導電體242周邊的結構體或電晶體200的外部。

如此，可以降低氧化物230的氫濃度。因此，可以使電晶體200具有良好的電特性及可靠性。

注意，在導電體242中，有時難以明確地觀察到上層與下層的邊界。在將包含鉭的氮化物用於導電體242的情況下，在各層中檢測出的鉭和氮的濃度不需要必須按每層分階段地變化，也可以在上層與下層之間的區域逐漸地變化(也稱為漸變(gradation))。也就是說，在導電體242中，越近於區域231的區域，其相對於鉭的氮的原子數比越高，即可。因此，位於導電體242的下方的區域的相對於鉭的氮的原子數比較佳為高於位於導電體242的上方的區域的相對於鉭的氮的原子數比。

另外，在此示出了作為導電體242的下層(導電體242a1及導電體242b1)和導電體242的上層(導電體242a2及導電體242b2)使用構成元素相同且化學組成不同的導電材料的例子，但不侷限於此，導電體242的下層和導電體242的上層也可以使用不同的導電材料形成。

另外，如圖2B所示，導電體242也可以具有如下三層的疊層結構：在與氧化物230b接觸的一側設置有導電體242a1及導電體242b1，在導電體242a1及導電體242b1上分別設置有導電體242a2及導電體242b2，並且，在導電體242a2及導電體242b2上分別設置有導電體242a3及導電體242b3。

與導電體242a1及導電體242b1同樣，導電體242a3及導電體242b3較佳為由具有容易吸取(提取)氫且不容易氧化的特性的導電材料構成。此外，較佳為使用與導電體242a2及導電體242b2相比相對於鉭的氮的原子數比更高的包含鉭的氮化物。由此，可以抑制因位於導電體242上方的氧化物中的氧導致導電體242氧化。

另外，導電體242可以由具有氧化物230中的氫容易擴散到導電體242中的特性的導電材料構成，並且另一層可以形成在導電體242與氧化物230 之間。

藉由將包含鉭的氮化物用於導電體242，可以形成厚度薄的另一層。明確而言，另一層的厚度較佳為0.1nm以上且4nm以下，更佳為0.5nm以上且3nm以下。由此，氧化物230中的氫藉由另一層擴散到導電體242，而可以降低區域234的氫濃度。

例如，將上述另一層的厚度定義為上述另一層和氧化物230b的介面的位置與導電體242a(導電體242b)的底面和上述另一層的介面的位置之間的差。此時，上述另一層的厚度有時可以藉由利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)等對上述另一層及其周邊的剖面形狀進行觀察來測定出。

另外，上述另一層的厚度有時可以藉由利用能量色散型X射線分析法(EDX)對上述另一層及其周邊的組成進行線性分析來算出。作為上述另一層的厚度的計算方法，首先，以導電體242、另一層、氧化物230b的疊層方向(例如，與基板表面垂直的方向)為深度方向對另一層及其周邊進行EDX的線性分析。接著，在藉由上述分析得到的對於深度方向的各元素的定量值的分佈中，另一層與氧化物230b的介面的深度(位置)為氧化物230b的主要成分且導電體242a(導電體242b)的非主要成分的金屬的定量值成為一半的深度。並且，導電體242a(導電體242b)的底面與另一層的介面的深度(位置)為氧化物230b的氧的定量值成為一半的深度。如此，可以算出上述另一層的厚度。

另外，由於另一層包含鉭及氧，所以有時具有絕緣性。此時，導電體242、另一層、氧化物230形成MIS結構。藉由採用該結構，導電體242與氧化物230不接觸，由此可以抑制導電體242與氧化物230的介面因熱處理而劣化。此外，由於另一層的厚度薄，所以電流容易流過導電體242與氧化物230之間，由此可以提高電晶體的可靠性。

另外，在另一層的氫透過性低的情況下，例如，區域234的氫有時藉由氧化物230c及絕緣體254或者藉由氧化物230c、絕緣體280及絕緣體254擴散到導電體242。也就是說，構成導電體242的上述導電材料除了具有提取氧化物230的氫的特性之外較佳為還具有從設置在導電體242的周邊的結構體中的至少一個提取氫的特性。由此，有時可以降低區域234的氫濃度。

另外，為了降低氧化物230的氫濃度並抑制另一層形成在導電體242與氧化物230之間，較佳的是，導電體242由具有氧化物230中的氫容易擴散到導電體242的特性的導電材料構成，並且在導電體242與氧化物230之間設置具有抑制導電體242的氧化的功能的層。藉由設置該層，導電體242與氧化物230不接觸，由此可以抑制導電體242吸收氧化物230的氧。

例如，較佳為在導電體242(導電體242a及導電體242b)與氧化物230b 之間配置具有抑制氧透過的功能的氧化物。藉由在被用作源極電極或汲極電極的導電體242與氧化物230b之間配置具有抑制氧透過的功能的氧化物，可以降低導電體242與氧化物230b之間的電阻，所以是較佳的。藉由採用該結構，可以提高電晶體200的電特性及電晶體200的可靠性。

作為上述氧化物，也可以使用包含元素M的金屬氧化物。尤其是，作為元素M較佳為使用鋁、鎵、釔或錫。上述氧化物的元素M的濃度較佳為比氧化物230b高。此外，作為上述氧化物，也可以使用氧化鎵。此外，作為上述氧化物，也可以使用In-M-Zn氧化物等金屬氧化物。明確而言，用於上述氧化物的金屬氧化物中的相對於In的元素M的原子數比較佳為大於用於氧化物230b的金屬氧化物中的相對於In的元素M的原子數比。此外，上述氧化物的厚度較佳為0.5nm以上且5nm以下，更佳為1nm以上且3nm以下，進一步較佳為1nm以上且2nm以下。此外，上述氧化物較佳為具有結晶性。當上述氧化物具有結晶性時，可以有效地抑制氧化物230中的氧的釋放。例如，在上述氧化物具有六方晶等結晶結構的情況下，有時可以抑制氧化物230中的氧的釋放。

在設置上述氧化物的情況下，較佳的是，導電體242的上層(導電體242a2及導電體242b2)由具有容易吸取氫且不容易氧化的特性的導電材料構成，並且，導電體242的下層(導電體242a1及導電體242b1)由導電性比導電體242的上層更高的導電材料構成。

藉由採用上述結構，可以降低氧化物230的氫濃度。因此，可以使電晶體200具有良好的電特性及可靠性。

由此，可以提供一種可靠性高的半導體裝置。此外，可以提供一種具有良好的電特性的半導體裝置。此外，可以提供一種可以實現微型化或高積體化的半導體裝置。此外，可以提供一種功耗低的半導體裝置。

<包含鉭的氮化物的耐氧化性>

以下，對根據包含鉭的氮化物(TaN_x)的組成(x)的不同的該氮化物的耐氧化性進行說明。在此，根據該氮化物中的氧原子的存在容易性對該氮化物的耐氧化性進行評價。明確而言，藉由計算算出形成能量，對該氮化物中的氧原子的存在容易性進行評價。

在本計算中，準備表1所示的六個計算模型(氮化鉭的結晶模型及金屬鉭(Ta)的結晶模型)。在此，將鉭和氮的化學組成為A：B的氮化鉭記為Ta_AN_B。或者，將相對於鉭的氮的原子數比為x的氮化鉭記為TaN_x。注意，x的值等於B/A的值。

表1所示的原子數是包含在各計算模型中的各元素的數量。此外，表1所示的k點網格是在進行利用各模型的計算時設定的k點網格。

接著，對表1所示的各計算模型的晶格間位元點附加一個氧原子，藉由第一原理計算進行各模型的結構最佳化。然後，導出進行結構最佳化後的各模型的總能量E(TaN_x：O_int)。表2示出計算條件。作為軟體，使用VASP(Vienna Ab initio Simulation Package)。作為交換相關泛函使用PBE(Perdew-Burke-Ernzerhof)型的廣義梯度近似(GGA：Generallized Gradient Approximation)，作為離子準位能使用PAW(Projector Augmented Wave：投影綴加波)法。另外，將截止能量設定為800eV。

各計算模型中的形成能量(E_form(O_int))可以藉由以下公式(1)算出。可認為：E_form(O_int)的值越大，氧原子越不容易存在於該計算模型的晶格間位元點。也就是說，可認為：E_form(O_int)的值越大，耐氧化性越高。

[公式1]E _form(O_int)=E(TaN_x：O_int)-E(TaN_x)-μ(O) (1)

在上述公式中，E(TaN_x)是指未對晶格間位點附加氧原子的計算模型的總能量，μ(O)是指氧原子的化學勢。在此，μ(O)的值為氧分子的總能量的值的一半。

表3示出藉由公式(1)算出的各計算模型的形成能量(E_form(O_int))。

根據表3可知氮化鉭的結晶模型中的E_form(O_int)的值大於金屬鉭的結晶模型中的E_form(O_int)的值。因此，可認為包含鉭的氮化物具有耐氧化性。

圖3A和圖3B示出進行結構最佳化之後的計算模型。圖3A示出對附加有一個氧原子的氮化鉭(TaN)的結晶模型進行結構最佳化之後的該氧原子及其附近的原子配置。圖3B示出對附加有一個氧原子的氮化鉭(Ta₃N₅)的結晶模型進行結構最佳化之後的該氧原子及其附近的原子配置。

根據圖3A，在氮化鉭(TaN)的結晶模型中，觀察到氧原子與鉭原子的距離短，並且氧原子與氮原子的距離長的狀態。也就是說，可認為形成氧原子與鉭原子的鍵合。此外，根據圖3B可認為，與氮化鉭(TaN)的結晶模型同樣地，在氮化鉭(Ta₃N₅)的結晶模型中也形成氧原子與鉭原子的鍵合。

由此，可認為包含鉭的氮化物中的氧原子與鉭原子形成鍵合。

<半導體裝置的詳細結構>

下面，說明包括根據本發明的一個實施方式的電晶體200的半導體裝置的詳細結構。

絕緣體214較佳為被用作抑制水、氫等雜質從基板一側擴散到電晶體200的絕緣障壁膜。因此，作為絕緣體214較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N₂O、NO、NO₂等)、銅原子等雜質的擴散的功能的絕緣材料。另外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的絕緣材料。

在本說明書中，“抑制雜質或氧的擴散的功能”是指抑制上述雜質或上述氧中的至少一個或全部的擴散的功能。此外，有時將具有抑制氫或氧的擴散的功能的膜稱為氫或氧不容易透過的膜、氫或氧的透過性低的膜、對氫或氧具有阻擋性的膜、對於氫或氧的障壁膜等。此外，當障壁膜具有導電性時，有時將該障壁膜稱為導電障壁膜。

例如，較佳的是，作為絕緣體214使用氧化鋁、氮化矽等。由此，可以抑制水、氫等雜質從與絕緣體214相比更靠近基板一側擴散到電晶體200一側。此外，可以抑制包含在絕緣體224等中的氧擴散到與絕緣體214相比更靠近基板一側。此外，絕緣體214也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料形成的疊層結構。例如，可以採用氧化鋁與氮化矽的疊層。

例如，作為絕緣體214，較佳為使用藉由濺射法形成的氮化矽。由此，可以降低絕緣體214中的氫濃度，並可以抑制水、氫等雜質從與絕緣體214相比更靠近基板一側擴散到電晶體200一側。

被用作層間膜的絕緣體216的介電常數較佳為比絕緣體214低。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。例如，作為絕緣體216，適當地使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽等。

另外，絕緣體216較佳為包括氫濃度低且與化學計量組成相比氧過剩存在的區域(以下也稱為“過量氧區域”)或者包含藉由加熱脫離的氧(以下也稱為“過量氧”)。例如，作為絕緣體216，較佳為使用藉由濺射法形成的氧化矽。由此，可以抑制氫混入氧化物230中，或者可以對氧化物230供應氧而減少氧化物230中的氧空位。因此，可以提供在抑制電特性的變動以具有穩定的電特性的同時可靠性得到提高的電晶體。

此外，絕緣體216也可以具有疊層結構。例如，也可以採用在絕緣體216中的至少與導電體205的側面接觸的部分設置與絕緣體214相同的絕緣體的結構。藉由採用這種結構，可以抑制導電體205被包含在絕緣體216中的氧氧化。或者，可以抑制包含在絕緣體216中的氧量因導電體205減小。

導電體205有時被用作第二閘極(也稱為底閘極)電極。在此情況下，藉由獨立地改變供應到導電體205的電位而不使其與供應到導電體260的電位聯動，可以控制電晶體200的臨界電壓(Vth)。尤其是，藉由對導電體205供應負電位，可以使電晶體200的Vth更大且可以減小關態電流。因此，與不對導電體205施加負電位時相比，在對導電體205施加負電位的情況下，可以減小對導電體260供應的電位為0V時的汲極電流。

導電體205以與氧化物230及導電體260重疊的方式配置。另外，導電體205較佳為以填埋於絕緣體214或絕緣體216中的方式設置。

另外，如圖1B所示，導電體205較佳為比氧化物230的通道形成區域大。尤其是，如圖1C所示，導電體205較佳為延伸到與通道寬度方向交叉的氧化物230的端部的外側的區域。就是說，較佳為在氧化物230的通道寬度方向的側面的外側，導電體205和導電體260隔著絕緣體重疊。或者，藉由設置較大的導電體205，在形成導電體205以後的製程中的使用電漿的處理中，有時可以緩和局部帶電(也稱為電荷積聚(charge up))。注意，本發明的一個實施方式不侷限於此。導電體205至少與位於導電體242a和導電體242b之間的氧化物230重疊。

藉由具有上述結構，可以由被用作第一閘極的導電體260的電場和被用作第二閘極的導電體205的電場電圍繞氧化物230的通道形成區域。

另外，如圖1D所示，與被用作源極電極及汲極電極的導電體242a及導電體242b接觸的氧化物230b的側面及其周邊接觸於絕緣體254。在作為絕緣體254使用氧化物的情況下，有時絕緣體254中的氧供應給上述側面及其周邊。或者，有時上述側面及其周邊的氧被防止擴散到絕緣體254。由此，上述側面及其周邊有可能成為與通道形成區域同樣的I型。在本說明書等中，可以視為I型與上述高純度本質相同。

在本說明書等中，將具有由第一閘極及第二閘極的電場電圍繞通道形成區域並且與被用作源極電極及汲極電極的導電體242a及導電體242b接觸的氧化物230的側面及其周邊為與通道形成區域同樣的I型的特徵的電晶體結構稱為surrounded channel(S-channel：圍繞通道)結構。注意，本說明書等所公開的S-channel結構不同於Fin型結構及平面型結構。藉由採用S-channel結構，可以實現對短通道效應的耐性得到提高的電晶體，換言之，可以實現不容易發生短通道效應的電晶體。

此外，如圖1C所示，將導電體205延伸來用作佈線。但是，本發明不侷限於此，也可以在導電體205下設置被用作佈線的導電體。此外，不一定需要在每一個電晶體中設置一個導電體205。例如，在多個電晶體之間可以共同使用導電體205。

雖然在電晶體200中層疊有導電體205的第一導電體與導電體205的第二導電體，但是本發明不侷限於此。例如，導電體205也可以具有單層結構或者三層以上的疊層結構。另外，在結構體具有疊層結構的情況下，有時按形成順序賦予序數以進行區別。

在此，作為導電體205的第一導電體，較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N₂O、NO、NO₂等)、銅原子等雜質的擴散的功能的導電材料。另外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。

當作為導電體205的第一導電體使用具有抑制氧的擴散的功能的導電材料時，可以抑制導電體205的第二導電體氧化而導致導電率的下降。作為具有抑制氧的擴散的功能的導電材料，例如，較佳為使用鉭、氮化鉭、釕、氧化釕等。因此，作為導電體205的第一導電體，可以使用上述導電材料的單層或疊層。例如，導電體205的第一導電體可以為鉭、氮化鉭、釕或氧化釕與鈦或氮化鈦的疊層。

此外，作為導電體205的第二導電體，較佳為使用以鎢、銅或鋁為主要成分的導電材料。在圖式中，以單層圖示導電體205的第二導電體，但是導電體205的第二導電體也可以具有疊層結構，例如，可以為鈦或氮化鈦與上述導電材料的疊層。

絕緣體222及絕緣體224被用作閘極絕緣體。

絕緣體222較佳為具有抑制氫(例如，氫原子、氫分子等中的至少一個)的擴散的功能。此外，絕緣體222較佳為具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能。例如，與絕緣體224相比，絕緣體222較佳為具有抑制氫和氧中的一個或兩個的擴散的功能。

絕緣體222較佳為使用作為絕緣材料的包含鋁和鉿中的一個或兩個的氧化物的絕緣體。作為該絕緣體，較佳為使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物(鋁酸鉿)等。當使用這種材料形成絕緣體222時，絕緣體222被用作抑制氧從氧化物230釋放到基板一側或氫等雜質從電晶體200的周圍部擴散到氧化物230的層。因此，藉由設置絕緣體222，可以抑制氫等雜質擴散到電晶體200的內側，而可以抑制在氧化物230中生成氧空位。另外，可以抑制導電體205與絕緣體224或氧化物230所包含的氧起反應。

或者，例如也可以對上述絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對上述絕緣體進行氮化處理。此外，絕緣體222還可以在上述絕緣體上層疊有氧化矽、氧氮化矽或氮化矽。

此外，作為絕緣體222，例如也可以以單層或疊層使用包含氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO₃)、(Ba，Sr)TiO₃(BST)等所謂的high-k材料的絕緣體。當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時降低電晶體工作時的閘極電位。

與氧化物230接觸的絕緣體224較佳為藉由加熱使氧脫離。例如，作為絕緣體224適當地使用氧化矽、氧氮化矽等，即可。藉由以與氧化物230接觸的方式設置包含氧的絕緣體，可以減少氧化物230中的氧空位，從而可以提高電晶體200的可靠性。

明確而言，作為絕緣體224，較佳為使用藉由加熱使一部分的氧脫離的氧化物材料。藉由加熱使氧脫離的氧化膜是指在TDS(Thermal Desorption Spectroscopy：熱脫附譜)分析中氧分子的脫離量為1.0×10¹⁸molecules/cm³以上，較佳為1.0×10¹⁹molecules/cm³以上，進一步較佳為2.0×10¹⁹molecules/cm³以上，或者3.0×10²⁰molecules/cm³以上的氧化膜。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且400℃以下的範圍內。

另外，較佳的是，絕緣體224的氫濃度低，並且絕緣體224包括氧過量區域或者包含過量氧，例如，可以使用與絕緣體216相同的材料形成。

另外，絕緣體222及絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料構成的疊層結構。

氧化物230較佳為具有化學組成互不相同的氧化物的疊層結構。明確而言，用於氧化物230a的金屬氧化物中的相對於主要成分的金屬元素的元素M的原子數比較佳為大於用於氧化物230b的金屬氧化物中的相對於主要成分的金屬元素的元素M的原子數比。另外，用於氧化物230a的金屬氧化物中的相對於In的元素M的原子數比較佳為大於用於氧化物230b的金屬氧化物中的相對於In的元素M的原子數比。另外，用於氧化物230b的金屬氧化物中的相對於元素M的In的原子數比較佳為大於用於氧化物230a的金屬氧化物中的相對於元素M的In的原子數比。另外，氧化物230c可以使用可用於氧化物230a或氧化物230b的金屬氧化物。

另外，氧化物230b及氧化物230c較佳為具有結晶性。例如，較佳為使用下述CAAC-OS(c-axis aligned crystalline oxide semiconductor)。CAAC-OS等的具有結晶性的氧化物具有雜質及缺陷(氧空位等)少的結晶性高且緻密的結構。因此，可以抑制由源極電極或汲極電極氧從氧化物230b被抽出。因此，即使進行加熱處理也可以減少從氧化物230b被抽出的氧，所以電晶體200對製程中的高溫度(所謂熱積存；thermal budget)具有穩定性。

另外，較佳為作為氧化物230c使用CAAC-OS，並且氧化物230c所包含的結晶的c軸較佳為沿大致垂直於氧化物230c的被形成面或頂面的方向配向。CAAC-OS具有容易在垂直於c軸的方向上移動氧的特性。因此，可以將氧化物230c所包含的氧高效率地供應到氧化物230b。

較佳的是，氧化物230a及氧化物230c的導帶底比氧化物230b的導帶底更接近於真空能階。換言之，氧化物230a及氧化物230c的電子親和力較佳為小於氧化物230b的電子親和力。在此情況下，氧化物230c較佳為使用可以用於氧化物230a的金屬氧化物。此時，載子的主要路徑為氧化物 230b。

在此，在氧化物230a、氧化物230b及氧化物230c的接合部中，導帶底平緩地變化。換言之，也可以將上述情況表達為氧化物230a、氧化物230b及氧化物230c的接合部的導帶底連續地變化或者連續地接合。為此，較佳為降低形成在氧化物230a與氧化物230b的介面以及氧化物230b與氧化物230c的介面的混合層的缺陷態密度。

明確而言，藉由使氧化物230a與氧化物230b以及氧化物230b與氧化物230c包含氧之外的共同元素作為主要成分，可以形成缺陷態密度低的混合層。例如，在氧化物230b為In-Ga-Zn氧化物的情況下，作為氧化物230a及氧化物230c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化鎵等。

明確而言，作為氧化物230a使用In：Ga：Zn=1：3：4[原子數比]或1：1：0.5[原子數比]的金屬氧化物，即可。此外，作為氧化物230b使用In：Ga：Zn=1：1：1[原子數比]或In：Ga：Zn=4：2：3[原子數比]的金屬氧化物，即可。此外，作為氧化物230c使用In：Ga：Zn=1：3：4[原子數比]、In：Ga：Zn=4：2：3[原子數比]、Ga：Zn=2：1[原子數比]或Ga：Zn=2：5[原子數比]的金屬氧化物，即可。

注意，在藉由濺射法形成金屬氧化物的情況下，上述原子數比不侷限於是指所形成的金屬氧化物的原子數比，也可以是指在金屬氧化物的形成時使用的濺射靶材的原子數比。

藉由使氧化物230a及氧化物230c具有上述結構，可以降低氧化物230a與氧化物230b的介面及氧化物230b與氧化物230c的介面的缺陷態密度。因此，介面散射對載子傳導的影響減少，從而電晶體200可以得到高通態電流及高頻率特性。

另外，氧化物230c也可以具有兩層以上的疊層結構。例如，可以包括氧化物230c的第一氧化物以及配置在氧化物230c的第一氧化物上的氧化物230c的第二氧化物。

氧化物230c的第一氧化物較佳為包含構成用於氧化物230b的金屬氧化物的金屬元素中的至少一個，更佳為包含全部上述金屬元素。例如，較佳為作為氧化物230c的第一氧化物使用In-Ga-Zn氧化物，作為氧化物230c的第二氧化物使用In-Ga-Zn氧化物、Ga-Zn氧化物或氧化鎵。由此，可以降低氧化物230b與氧化物230c的第一氧化物的介面的缺陷態密度。與氧化物230c的第一氧化物相比，氧化物230c的第二氧化物較佳為可以抑制氧的擴散或透過的金屬氧化物。藉由在絕緣體250與氧化物230c的第一氧化物之間設置氧化物230c的第二氧化物，可以防止絕緣體280所包含的氧擴散到絕緣體250。因此，該氧容易藉由氧化物230c的第一氧化物供應到氧化物230b。

較佳的是，氧化物230a及氧化物230c的第二氧化物的導帶底比氧化物230b及氧化物230c的第一氧化物的導帶底更接近於真空能階。換言之，氧化物230a及氧化物230c的第二氧化物的電子親和力較佳為小於氧化物 230b及氧化物230c的第一氧化物的電子親和力。在此情況下，氧化物230c的第二氧化物較佳為使用可以用於氧化物230a的金屬氧化物，氧化物230c的第一氧化物較佳為使用可以用於氧化物230b的金屬氧化物。此時，載子的主要路徑有時為氧化物230b及氧化物230c的第一氧化物。

明確而言，作為氧化物230c的第一氧化物使用In：Ga：Zn=4：2：3[原子數比]的金屬氧化物，作為氧化物230c的第二氧化物使用In：Ga：Zn=1：3：4[原子數比]、Ga：Zn=2：1[原子數比]、Ga：Zn=2：5[原子數比]的金屬氧化物或氧化鎵，即可。由此，可以降低氧化物230c的第一氧化物與氧化物230c的第二氧化物的介面的缺陷態密度。

另外，當用於氧化物230c的第二氧化物的金屬氧化物中的相對於主要成分的金屬元素的In的原子數比小於用於氧化物230c的第一氧化物的金屬氧化物中的相對於主要成分的金屬元素的In的原子數比時，可以抑制In擴散到絕緣體250一側。絕緣體250被用作閘極絕緣體，所以當In混入絕緣體250等時導致電晶體的特性不良。因此，藉由採用疊層結構的氧化物230c，可以提供可靠性高的半導體裝置。

作為導電體242，較佳為使用上述導電性的金屬氮化物。作為金屬氮化物，例如可以舉出包含鉭的氮化物、包含鈦的氮化物、包含鉬的氮化物、包含鎢的氮化物、包含鉭及鋁的氮化物、包含鈦及鋁的氮化物等。尤其較佳為使用包含鉭的氮化物。此外，例如也可以使用氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。這些材料是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。

如圖1B所示，絕緣體254較佳為接觸於導電體242a的頂面及側面、導電體242b的頂面及側面、氧化物230a的側面、氧化物230b的側面以及絕緣體224的頂面的一部分。藉由採用該結構，絕緣體280由絕緣體254從絕緣體224、氧化物230a及氧化物230b隔開。

與絕緣體222同樣，絕緣體254較佳為具有抑制氫和氧中的一個或兩個的擴散的功能。例如，與絕緣體224及絕緣體280相比，絕緣體254較佳為具有抑制氫和氧中的一個或兩個的擴散的功能。由此，可以抑制包含在絕緣體280中的氫擴散到氧化物230a及氧化物230b。此外，藉由由絕緣體222及絕緣體254包圍絕緣體224、氧化物230等，可以抑制水、氫等雜質從外部擴散到絕緣體224及氧化物230。由此，可以使電晶體200具有良好的電特性及可靠性。

絕緣體254較佳為藉由濺射法形成。藉由在包含氧的氛圍下使用濺射法形成絕緣體254，可以對絕緣體224與絕緣體254接觸的區域附近添加氧。由此，可以將氧從該區域藉由絕緣體224供應到氧化物230中。在此，藉由使絕緣體254具有抑制擴散到上方的氧的功能，可以防止氧從氧化物230擴散到絕緣體280。此外，藉由使絕緣體222具有抑制擴散到下方的氧的功能，可以防止氧從氧化物230擴散到基板一側。如此，氧供應到氧化物230的通道形成區域。由此，可以減少氧化物230的氧空位並抑制電晶體的常開啟化。

作為絕緣體254，例如可以形成包含鋁及鉿中的一個或兩個的氧化物的絕緣體。此時，較佳為利用原子層沉積(ALD：Atomic Layer Deposition)法形成絕緣體254。因為ALD法是覆蓋性良好的成膜方法，所以可以防止由絕緣體254的凹凸導致的斷開等。

另外，作為絕緣體254，例如可以使用包含氮化鋁的絕緣體。因此，可以形成具有高絕緣性及高熱傳導率的膜，由此可以提高在驅動電晶體200時產生的熱的散熱性。此外，也可以使用氮化矽或氮氧化矽等。

另外，作為絕緣體254，例如可以使用包含鎵的氧化物。包含鎵的氧化物有時具有抑制氫和氧中的一個或兩個的擴散的功能，所以是較佳的。作為包含鎵的氧化物，可以使用氧化鎵、鎵鋅氧化物、銦鎵鋅氧化物等。當作為絕緣體254使用銦鎵鋅氧化物時，較佳為相對於銦的鎵的原子數比大。藉由增大該原子數比，可以提高該氧化物的絕緣性。

此外，絕緣體254可以具有兩層以上的多層結構。當絕緣體254具有兩層的疊層結構時，作為絕緣體254的下層及上層的形成方法可以利用上述方法，並且，作為絕緣體254的下層及上層的形成方法既可以使用相同的方法，又可以使用不同的方法。例如，作為絕緣體254，可以在包含氧的氛圍下使用濺射法形成絕緣體254的下層，然後使用ALD法形成絕緣體254的上層。因為ALD法是覆蓋性良好的成膜方法，所以可以防止因第一層的凹凸而產生斷開等。

另外，作為絕緣體254的下層及上層可以使用上述材料，並且絕緣體254的下層及上層的材料既可以相同，又可以不同。例如，可以採用氧化矽、氧氮化矽、氮氧化矽或氮化矽與具有抑制氫等雜質及氧透過的功能的絕緣體的疊層結構。作為具有抑制氫等雜質及氧透過的功能的絕緣體，例如，可以使用包含鋁和鉿中的一個或兩個的氧化物的絕緣體。

絕緣體250被用作閘極絕緣體。絕緣體250較佳為與氧化物230c的至少一部分接觸地配置。絕緣體250可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽等。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。

與絕緣體224同樣，絕緣體250較佳為使用藉由加熱釋放氧的絕緣體形成。藉由作為絕緣體250以與氧化物230c的至少一部分接觸的方式設置藉由加熱釋放氧的絕緣體，可以高效地對氧化物230b的通道形成區域供應氧，而減少氧化物230b的通道形成區域的氧空位。因此，可以提供在抑制電特性的變動以具有穩定的電特性的同時可靠性得到提高的電晶體。此外，與絕緣體224同樣，較佳為降低絕緣體250中的水、氫等雜質的濃度。絕緣體250的厚度較佳為1nm以上且20nm以下。

另外，也可以在絕緣體250與導電體260之間設置金屬氧化物。該金屬氧化物較佳為抑制氧從絕緣體250擴散到導電體260。藉由設置抑制氧的擴散的金屬氧化物，可以抑制氧從絕緣體250擴散到導電體260。換言之，可以抑制供應到氧化物230的氧量的減少。另外，可以抑制因絕緣體250中的氧所導致的導電體260的氧化。

另外，上述金屬氧化物有時被用作閘極絕緣體的一部分。因此，在將氧化矽或氧氮化矽等用於絕緣體250的情況下，作為上述金屬氧化物較佳為使用作為相對介電常數高的high-k材料的金屬氧化物。藉由使閘極絕緣體具有絕緣體250與上述金屬氧化物的疊層結構，可以形成具有熱穩定性且相對介電常數高的疊層結構。因此，可以在保持閘極絕緣體的物理厚度的同時降低在電晶體工作時施加的閘極電位。另外，可以減少被用作閘極絕緣體的絕緣體的等效氧化物厚度(EOT)。

明確而言，可以使用包含選自鉿、鋁、鎵、釔、鋯、鎢、鈦、鉭、鎳、鍺和鎂等中的一種或兩種以上的金屬氧化物。特別是，較佳為使用包含鋁和鉿中的一個或兩個的氧化物的絕緣體。

另外，上述金屬氧化物也可以被用作第一閘極電極的一部分。例如，可以將可用作氧化物230的氧化物半導體用作上述金屬氧化物。在此情況下，藉由利用濺射法形成導電體260，可以降低上述金屬氧化物的電阻值使其變為導電體。

藉由設置上述金屬氧化物，可以提高電晶體200的通態電流，而無需減少來自導電體260的電場的影響。另外，藉由利用絕緣體250及上述金屬氧化物的物理厚度保持導電體260與氧化物230之間的距離，可以抑制導電體260與氧化物230之間的洩漏電流。另外，藉由設置絕緣體250及上述金屬氧化物的疊層結構，可以容易調節導電體260與氧化物230之間的物理距離及從導電體260施加到氧化物230的電場強度。

導電體260較佳為包括導電體260a以及配置在導電體260a上的導電體260b。例如，較佳為以包圍導電體260b的底面及側面的方式配置導電體260a。

作為導電體260a較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子、銅原子等雜質的擴散的功能的導電材料。另外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。

此外，當導電體260a具有抑制氧的擴散的功能時，可以抑制絕緣體250所包含的氧使導電體260b氧化而導致導電率的下降。作為具有抑制氧的擴散的功能的導電材料，例如，較佳為使用鉭、氮化鉭、釕、氧化釕等。

另外，導電體260因為也被用作佈線，所以較佳為使用導電性高的導電體。例如，導電體260b可以使用以鎢、銅或鋁為主要成分的導電材料。另外，導電體260b也可以採用疊層結構，例如，鈦、氮化鈦與上述導電材料的疊層結構。

雖然在圖1B及圖1C中導電體260具有導電體260a和導電體260b的兩層結構，但是也可以具有單層結構或三層以上的疊層結構。

另外，在電晶體200中，以填埋形成於絕緣體280等的開口的方式自對準地形成導電體260。藉由如此形成導電體260，可以在導電體242a和導電體242b之間的區域中無需對準並確實地配置導電體260。

另外，如圖1B所示，導電體260的頂面與絕緣體250的頂面及氧化物230c的頂面大致一致。

另外，如圖1C所示，在電晶體200的通道寬度方向上，導電體260與氧化物230b不重疊的區域中的導電體260的底面較佳為低於氧化物230b的底面。藉由採用被用作閘極電極的導電體260隔著絕緣體250等覆蓋氧化物230b的通道形成區域的側面及頂面的結構，容易使導電體260的電場作用於氧化物230b的通道形成區域整體。從而，可以增大電晶體200的通態電流而提高頻率特性。在以絕緣體222的底面為基準時，當將氧化物230a及氧化物230b不與導電體260重疊的區域中的導電體260的底面的高度和氧化物230b的底面的高度之差記為T1時，該T1為0nm以上且100nm以下，較佳為3nm以上且50nm以下，更佳為5nm以上且20nm以下。

絕緣體280較佳為隔著絕緣體254設置在絕緣體224、氧化物230a、氧化物230b及導電體242上。此外，絕緣體280的頂面也可以被平坦化。

較佳的是，被用作層間膜的絕緣體280的介電常數低。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。絕緣體280例如較佳為使用與絕緣體216相同的材料形成。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。特別是，因為氧化矽、氧氮化矽、具有空孔的氧化矽等的材料容易形成包含藉由加熱脫離的氧的區域，所以是較佳的。

絕緣體280中的水、氫等的雜質濃度較佳為得到降低。此外，較佳的是，絕緣體280的氫濃度低，並且絕緣體280包括氧過量區域或者包含過量氧，例如，可以使用與絕緣體216相同的材料形成。此外，絕緣體280也可以具有兩層以上的疊層結構。

與絕緣體214等同樣，絕緣體274較佳為被用作抑制水、氫等雜質從上方擴散到絕緣體280的絕緣障壁膜。此外，與絕緣體214等同樣，較佳的是，絕緣體274的氫濃度低，並且絕緣體274具有抑制氫的擴散的功能。

另外，如圖1B所示，絕緣體274較佳為接觸於導電體260、絕緣體250及氧化物230c的頂面。由此，可以抑制包含在絕緣體281等中的氫等雜質混入絕緣體250。由此，可以抑制給電晶體的電特性及電晶體的可靠性帶來的負面影響。

較佳為在絕緣體274上設置被用作層間膜的絕緣體281。與絕緣體216等同樣，較佳為絕緣體281的介電常數低。與絕緣體224等同樣，較佳為絕緣體281中的水、氫等雜質的濃度得到降低。

另外，在形成於絕緣體281、絕緣體274、絕緣體280及絕緣體254中的開口中配置導電體240a及導電體240b。導電體240a及導電體240b以中間夾著導電體260的方式相對地設置。另外，導電體240a及導電體240b的頂面與絕緣體281的頂面可以位於同一平面。

另外，以與絕緣體281、絕緣體274、絕緣體280及絕緣體254的開口的側壁接觸的方式設置有絕緣體241a，以與絕緣體241a的側面接觸的方式形成有導電體240a。導電體242a位於該開口的底部的至少一部分，導電體240a與導電體242a接觸。與此同樣，以與絕緣體281、絕緣體274、絕緣體280及絕緣體254的開口的側壁接觸的方式設置有絕緣體241b，以與絕緣體241b的側面接觸的方式形成有導電體240b。導電體242b位於該開口的底部的至少一部分，導電體240b與導電體242b接觸。

導電體240a及導電體240b較佳為使用以鎢、銅或鋁為主要成分的導電材料。

此外，導電體240a及導電體240b也可以具有疊層結構。此外，雖然在電晶體200中導電體240a及導電體240b具有兩層的疊層結構，但是本發明不侷限於此。例如，導電體240也可以具有單層結構或者三層以上的疊層結構。

當導電體240a及導電體240b具有疊層結構時，作為與導電體242接觸且隔著絕緣體241與絕緣體254、絕緣體280、絕緣體274及絕緣體281接觸的導電體較佳為使用具有抑制水、氫等雜質的透過的功能的導電材料。例如，較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕、氧化釕等。可以以單層或疊層使用具有抑制水、氫等雜質的透過的功能的導電材料。藉由使用該導電材料，可以防止添加到絕緣體280的氧被吸收到導電體240a及導電體240b。此外，可以防止包含在絕緣體281的上方的層的水、氫等雜質藉由導電體240a及導電體240b擴散到氧化物230。

作為絕緣體241a及絕緣體241b，例如使用能夠用於絕緣體214、絕緣體254等的絕緣體，即可。因為絕緣體241a及絕緣體241b與絕緣體254接觸地設置，所以可以抑制包含在絕緣體280等中的水、氫等雜質經過導電體240a及導電體240b擴散到氧化物230。此外，可以防止絕緣體280所包含的氧被導電體240a及導電體240b吸收。

雖然未圖示，但是可以以與導電體240a的頂面及導電體240b的頂面接觸的方式配置被用作佈線的導電體。被用作佈線的導電體較佳為使用以鎢、銅或鋁為主要成分的導電材料。另外，該導電體可以具有疊層結構，例如，可以具有鈦、氮化鈦與上述導電材料的疊層結構。另外，該導電體可以填埋於設置在絕緣體中的開口。

此外，雖然未圖示，較佳為以覆蓋上述導電體的方式設置其電阻率為1.0×10¹³Ωcm以上且1.0×10¹⁵Ωcm以下，較佳為5.0×10¹³Ωcm以上且5.0×10¹⁴Ωcm以下的絕緣體。藉由在上述導電體上設置具有如上電阻率的絕緣體，該絕緣體不僅可以維持絕緣性，而且可以使累積在電晶體200及上述導電體等的佈線間的電荷分散，而能夠抑制由於該電荷導致的電晶體或具有該電晶體的電子裝置的特性不良或靜電破壞，所以是較佳的。

〈半導體裝置的構成材料〉

以下，說明可用於半導體裝置的構成材料。

〈〈基板〉〉

作為形成電晶體200的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。另外，作為半導體基板，例如可以舉出由矽或鍺等構成的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。再者，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻器、切換元件、發光元件、記憶元件等。

〈〈絕緣體〉〉

作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物以及金屬氮氧化物等。

例如，當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。另一方面，藉由將相對介電常數較低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。

此外，作為相對介電常數較高的絕緣體，可以舉出氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。

另外，作為相對介電常數較低的絕緣體，可以舉出氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。

此外，藉由由具有抑制氫等雜質及氧的透過的功能的絕緣體(絕緣體214、絕緣體222、絕緣體254及絕緣體274等)圍繞使用氧化物半導體的電晶體，可以使電晶體的電特性穩定。作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以以單層或疊層使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體。明確而言，作為具有抑制氫等雜質及氧的透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等金屬氧化物、氮化鋁、氮氧化矽、氮化矽等金屬氮化物。

此外，被用作閘極絕緣體的絕緣體較佳為具有包含藉由加熱脫離的氧的區域的絕緣體。例如，藉由採用將具有包含藉由加熱脫離的氧的區域的氧化矽或者氧氮化矽接觸於氧化物230的結構，可以填補氧化物230所包含的氧空位。

〈〈導電體〉〉

作為導電體，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。另外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。

另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。

此外，在將氧化物用於電晶體的通道形成區域的情況下，作為被用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。

尤其是，作為被用作閘極電極的導電體，較佳為使用含有包含在形成通道的金屬氧化物中的金屬元素及氧的導電材料。此外，也可以使用含有上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。此外，可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。此外，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲形成通道的金屬氧化物所包含的氫。或者，有時可以俘獲從外方的絕緣體等進入的氫。

〈〈金屬氧化物〉〉

作為氧化物230，較佳為使用被用作氧化物半導體的金屬氧化物。以下，將說明可用於根據本發明的氧化物230的金屬氧化物。

金屬氧化物較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，除此之外，較佳為還包含鎵、釔、錫等。或者，也可以包含硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等中的一種或多種。

在此，考慮金屬氧化物是包含銦、元素M及鋅的In-M-Zn氧化物的情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。

注意，在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。

[金屬氧化物的結構]

氧化物半導體(金屬氧化物)被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。

CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。

雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形、七角形等晶格排列。另外，在CAAC-OS中，即使在畸變附近也觀察不到明確的晶界(也稱為grain boundary)。亦即，可知由於晶格排列畸變，可抑制晶界的形成。這是由於CAAC-OS因為a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。

此外，CAAC-OS趨向於具有層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)的層狀結晶結構(也稱為層狀結構)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。

CAAC-OS是結晶性高的金屬氧化物。另一方面，在CAAC-OS中不容易觀察明確的晶界，因此可以說不容易發生起因於晶界的電子移動率的下降。此外，金屬氧化物的結晶性有時因雜質的進入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧空位等)少的金屬氧化物。因此，包含CAAC-OS的金屬氧化物的物理性質穩定。因此，包含CAAC-OS的金屬氧化物具有高耐熱性及高可靠性。

在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。

另外，在包含銦、鎵和鋅的金屬氧化物的一種的In-Ga-Zn氧化物(以下，IGZO)是上述奈米晶時可能具有穩定的結構。尤其是，IGZO有在大氣中不容易進行晶體生長的傾向，所以與在IGZO是大結晶(在此，幾mm的結晶或者幾cm的結晶)時相比在IGZO是小結晶(例如，上述奈米結晶)時可能在結構上穩定。

a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的金屬氧化物。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。

氧化物半導體(金屬氧化物)具有各種結構及各種特性。本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。

[雜質]

在此，說明金屬氧化物中的各雜質的影響。

當雜質混入氧化物半導體時，有時形成缺陷能階或氧空位。因此，當雜質混入氧化物半導體的通道形成區域時，使用氧化物半導體的電晶體的電特性容易變動，有時其可靠性降低。另外，在通道形成區域包含氧空位的情況下，電晶體趨於具有常開啟特性。

另外，有時上述缺陷能階包括陷阱能階。被金屬氧化物的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，在通道形成區域中包含陷阱態密度高的金屬氧化物的電晶體的電特性有時不穩定。

另外，當在氧化物半導體的通道形成區域中存在雜質時，有時通道形成區域的結晶性降低。此外，有時與通道形成區域接觸的氧化物的結晶性降低。當通道形成區域的結晶性低時，有電晶體的穩定性或可靠性下降的傾向。此外，當與通道形成區域接觸的氧化物的結晶性低時，有時會形成介面能階，而導致電晶體的穩定性或可靠性下降。

因此，為了提高電晶體的穩定性或可靠性，降低氧化物半導體的通道形成區域及其附近的雜質濃度是有效的。作為雜質，有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。

明確而言，在該氧化物半導體的通道形成區域及其附近，藉由SIMS測得的上述雜質的濃度為1×10¹⁸atoms/cm³以下，較佳為2×10¹⁶atoms/cm³以下。或者，在該氧化物半導體的通道形成區域及其附近，藉由利用EDX的元素分析測得的上述雜質的濃度為1.0atomic%以下。此外，在作為該氧化物半導體使用包含元素M的氧化物的情況下，在該氧化物半導體的通道形成區域及其附近，相對於元素M的上述雜質的濃度比小於0.10，較佳為小於0.05。在此，在算出上述濃度比時使用的元素M的濃度既可以為與算出上述雜質濃度的區域相同的區域的濃度，又可以為該氧化物半導體中的濃度。

另外，雜質濃度得到降低的金屬氧化物的缺陷態密度低，所以陷阱態密度有時也變低。

<半導體裝置的製造方法>

接著，參照圖4A至圖11C說明包括圖1A至圖1D所示的根據本發明的一個實施方式的電晶體200的半導體裝置的製造方法。

圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A示出俯視圖。圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B分別示出沿著圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A中的點劃線A1-A2的部分的剖面圖，該剖面圖相當於電晶體200的通道長度方向上的剖面圖。圖4C、圖5C、圖6C、圖7C、圖8C、圖9C、圖10C、圖11C分別示出沿著圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A中的點劃線A3-A4的部分的剖面圖，該剖面圖相當於電晶體200的通道寬度方向上的剖面圖。為了明確起見，在圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A的俯視圖中省略部分組件。

首先，準備基板(未圖示)，在該基板上形成絕緣體214。絕緣體214 可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法或ALD法等形成。

注意，CVD法可以分為利用電漿的電漿CVD(PECVD：Plasma Enhanced CVD)法、利用熱的熱CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根據使用的源氣體分為金屬CVD(MCVD：Metal CVD)法及有機金屬CVD(MOCVD：Metal Organic CVD)法。

藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。另外，因為不使用電漿，熱CVD法是能夠減少對被處理物造成的電漿損傷的成膜方法。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生上述電漿損傷，所以能夠提高半導體裝置的良率。另外，在熱CVD法中，不產生成膜時的電漿損傷，因此能夠得到缺陷較少的膜。

另外，ALD法可以利用作為原子的性質的自調節性來沉積每一層的原子，從而發揮能夠形成極薄的膜、能夠對縱橫比高的結構形成膜、能夠以針孔等的缺陷少的方式形成膜、能夠形成覆蓋性優良的膜及能夠在低溫下形成膜等的效果。此外，ALD法還包括利用電漿的PEALD(Plasma Enhanced ALD)法。藉由利用電漿，可以在更低溫下進行成膜，所以有時是較佳的。注意，ALD法中使用的前驅物有時包含碳等雜質。因此，利用ALD法形成的膜有時與利用其他的成膜方法形成的膜相比包含更多的碳等雜質。另外，雜質的定量可以利用X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)進行。

不同於使從靶材等中被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的成膜方法。因此，藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響而具有良好的步階覆蓋性。尤其是，利用ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於要覆蓋縱橫比高的開口部的表面的情況等。注意，ALD法的沉積速度比較慢，所以有時較佳為與CVD法等沉積速度快的其他成膜方法組合而使用。

CVD法及ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法或ALD法時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法及ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為不需要傳送及調整壓力所需的時間，所以與使用多個成膜室進行成膜的情況相比可以縮短成膜時間。因此，有時可以提高半導體裝置的生產率。

在本實施方式中，作為絕緣體214，利用濺射法形成氧化鋁。絕緣體214也可以具有多層結構。

接著，在絕緣體214上形成絕緣體216。絕緣體216可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。在本實施方式中，作為絕緣體216利用CVD法形成氧氮化矽。

接著，在絕緣體216中形成到達絕緣體214的開口。開口例如包括槽或狹縫等。此外，有時將形成有開口的區域稱為開口部。在形成該開口時，可以使用濕蝕刻法，但是對微型加工來說乾蝕刻法是較佳的。作為絕緣體214，較佳為選擇在對絕緣體216進行蝕刻以形成槽時用作蝕刻停止膜的絕緣體。例如，當作為形成槽的絕緣體216使用氧氮化矽時，絕緣體214較佳為使用氮化矽、氧化鋁、氧化鉿。

作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合型電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以採用對平行平板型電極中的一方施加高頻電壓的結構。或者，也可以採用對平行平板型電極中的一方施加不同的多個高頻電壓的結構。或者，也可以採用對平行平板型電極的各個施加頻率相同的高頻電壓的結構。或者，也可以採用對平行平板型電極的各個施加頻率不同的高頻電壓的結構。或者，也可以利用具有高密度電漿源的乾蝕刻裝置。例如，作為具有高密度電漿源的乾蝕刻裝置，可以使用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。

在形成開口後，形成將成為導電體205的第一導電體的導電膜。該導電膜較佳為包含具有抑制氧的透過的功能的導電體。例如，可以使用氮化鉭、氮化鎢、氮化鈦等。或者，可以使用具有抑制氧透過的功能的導電體與鉭、鎢、鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。該導電膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。

在本實施方式中，作為將成為導電體205的第一導電體的導電膜，藉由濺射法形成氮化鉭膜或者在氮化鉭上層疊氮化鈦而成的膜。藉由將這種金屬氮化物用於導電體205的第一導電體，即使作為後面說明的導電體205的第二導電體使用銅等容易擴散的金屬，也可以抑制該金屬從導電體205的第一導電體擴散到外部。

接著，在將成為導電體205的第一導電體的導電膜上形成將成為導電體205的第二導電體的導電膜。該導電膜可以使用電鍍法、濺射法、CVD法、MBE法、PLD法、ALD法等形成。在本實施方式中，作為該導電膜，形成鎢。

接著，藉由進行CMP(Chemical Mechanical Polishing：化學機械拋光)處理，去除將成為導電體205的第一導電體的導電膜以及將成為導電體205的第二導電體的導電膜的一部分，使絕緣體216露出。其結果是，只在開口殘留將成為導電體205的第一導電體的導電膜及將成為導電體205 的第二導電體的導電膜。由此，可以形成其頂面平坦的包括導電體205的第一導電體及導電體205的第二導電體的導電體205(參照圖4A至圖4C)。

另外，也可以在形成導電體205之後進行如下製程：去除導電體205的第二導電體的一部分，在導電體205的第二導電體中形成槽，以填埋該槽的方式在導電體205及絕緣體216上形成導電膜，進行CMP處理。藉由該CMP處理去除上述導電膜的一部分，使絕緣體216露出。較佳為利用乾蝕刻法等去除導電體205的第二導電體的一部分。

藉由上述製程，可以形成其頂面平坦的包括上述導電膜的導電體205。藉由提高絕緣體216和導電體205的頂面的平坦性，可以提高氧化物230a、氧化物230b、氧化物230c的結晶性。作為該導電膜，可以使用與導電體205的第一導電體或導電體205的第二導電體相同的材料。

以下，將說明與上述內容不同的導電體205的形成方法。

在絕緣體214上形成將成為導電體205的導電膜。該導電膜的成膜可以使用濺射法、CVD法、MBE法、PLD法、ALD法等進行。此外，該導電膜可以為多層膜。例如，作為該導電膜形成鎢。

接著，使用光微影法對將成為導電體205的導電膜進行加工來形成導電體205。

另外，在光微影法中，首先藉由遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，隔著該光阻遮罩進行蝕刻處理來將導電體、半導體、絕緣體等加工為所希望的形狀。例如，使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩，即可。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。另外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時不需要遮罩。另外，在去除光阻遮罩時，可以進行灰化處理等乾蝕刻處理或濕蝕刻處理，也可以在進行乾蝕刻處理之後進行濕蝕刻處理，又可以在進行濕蝕刻處理之後進行乾蝕刻處理。

或者，可以使用由絕緣體或導電體構成的硬遮罩代替光阻遮罩。當使用硬遮罩時，可以在將成為導電體205的導電膜上形成成為硬遮罩材料的絕緣膜或導電膜且在其上形成光阻遮罩，然後對硬遮罩材料進行蝕刻來形成所希望的形狀的硬遮罩。對將成為導電體205的導電膜進行的蝕刻既可以在去除光阻遮罩後進行，又可以不去除光阻遮罩進行。在採用後者的情況下，進行蝕刻時有時光阻遮罩消失。也可以在將成為導電體205的導電膜的蝕刻之後，藉由蝕刻去除硬遮罩。另一方面，在硬遮罩材料沒有影響到後製程或者可以在後製程中使用的情況下，不一定要去除硬遮罩。

接著，在絕緣體214及導電體205上形成將成為絕緣體216的絕緣膜。該絕緣膜以與導電體205的頂面及側面接觸的方式形成。可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成該絕緣膜。

在此，將成為絕緣體216的絕緣膜的厚度較佳為導電體205的厚度以上。例如，當導電體205厚度為1時，該絕緣膜的厚度為1以上且3以下。

接著，藉由對將成為絕緣體216的絕緣膜進行CMP處理去除該絕緣膜的一部分，使導電體205的表面露出。由此，可以形成其頂面平坦的導電體205及絕緣體216。以上是導電體205的另一個形成方法。

接著，在絕緣體216、導電體205上形成絕緣體222。絕緣體222可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。在本實施方式中，作為絕緣體222利用ALD法形成氧化鉿或氧化鋁。

接著，較佳為進行加熱處理。加熱處理以250℃以上且650℃以下，較佳為以300℃以上且500℃以下，更佳為以320℃以上且450℃以下進行即可。加熱處理在氮氣體或惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。加熱處理也可以在減壓狀態下進行。或者，在加熱處理中，也可以在氮氣體或惰性氣體氛圍下進行加熱處理，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行加熱處理。

在本實施方式中，作為加熱處理，在形成絕緣體222之後在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。藉由進行該加熱處理，可以去除絕緣體222所包含的水、氫等雜質。此外，也可以在形成絕緣體224之後等進行加熱處理。

接著，在絕緣體222上形成絕緣體224。絕緣體224可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。在本實施方式中，作為絕緣體224利用CVD法形成氧氮化矽膜。

在此，為了在絕緣體224中形成過量氧區域，也可以在減壓狀態下進行包含氧的電漿處理。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者，也可以包括對基板一側施加RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基，且藉由對基板一側施加RF可以將由高密度電漿生成的氧自由基高效地導入絕緣體224中。或者，也可以在使用這種裝置進行包含惰性氣體的電漿處理之後，為填補脫離的氧而進行包含氧的電漿處理。另外，藉由適當地選擇該電漿處理的條件，可以去除絕緣體224所包含的水、氫等雜質。此時，也可以不進行加熱處理。

在此，也可以在絕緣體224上例如藉由濺射法進行氧化鋁的成膜，直到該氧化鋁到達絕緣體224為止進行CMP處理。藉由進行該CMP處理，可以進行絕緣體224表面的平坦化及絕緣體224表面的平滑化。藉由將該氧化鋁配置於絕緣體224上進行CMP處理，容易檢測出CMP處理的終點。此外，有時由於絕緣體224的一部分藉由CMP處理被拋光而絕緣體224的厚度變薄，但是在絕緣體224的成膜時調整厚度，即可。藉由進行絕緣體224表面的平坦化及平滑化，有時可以防止下面進行成膜的氧化物的覆蓋率的降低並防止半導體裝置的良率的降低。此外，藉由在絕緣體224上利用濺射法進行氧化鋁的成膜，可以對絕緣體224添加氧，所以是較佳的。

接著，在絕緣體224上依次形成氧化膜230A及氧化膜230B(參照圖4B及圖4C)。較佳為在不暴露於大氣環境的情況下連續地形成氧化膜230A及氧化膜230B。藉由以不暴露於大氣的方式形成氧化膜，可以防止來自大氣環境的雜質或水分附著於氧化膜230A，所以可以保持氧化膜230A與氧化膜230B的介面附近的清潔。

氧化膜230A及氧化膜230B可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。

例如，在利用濺射法形成氧化膜230A以及氧化膜230B的情況下，作為濺射氣體使用氧或者氧和稀有氣體的混合氣體。藉由增高濺射氣體所包含的氧的比率，可以增加在形成的氧化膜中的過量氧。另外，在利用濺射法形成上述氧化膜的情況下，例如可以使用上述In-M-Zn氧化物靶材等。

尤其是，在形成氧化膜230A時，有時濺射氣體所包含的氧的一部分供應給絕緣體224。因此，該濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。

在使用濺射法形成氧化膜230B的情況下，藉由在包含在濺射氣體中的氧的比率為超過30%且100%以下，較佳為70%以上且100%以下的條件下形成膜，可以形成氧過剩型氧化物半導體。氧過剩型氧化物半導體被用於通道形成區域的電晶體可以具有較高的可靠性。但是，本發明的一個實施方式不侷限於此。在利用濺射法形成氧化膜230B的情況下，當在濺射氣體所包含的氧的比率設定為1%以上且30%以下，較佳為5%以上且20%以下的條件下進行成膜時，形成氧缺乏型氧化物半導體。將氧缺乏型氧化物半導體用於通道形成區域的電晶體可以具有較高的場效移動率。此外，藉由邊加熱基板邊形成膜，可以提高該氧化膜的結晶性。

在本實施方式中，利用濺射法使用In：Ga：Zn=1：3：4[原子數比]的In-Ga-Zn氧化物靶材形成氧化膜230A。另外，利用濺射法使用In：Ga：Zn=4：2：4.1[原子數比]的In-Ga-Zn氧化物靶材形成氧化膜230B。各氧化膜可以根據氧化物230所需的特性適當地選擇成膜條件及原子數比來形成。

在此，較佳為以不暴露於大氣的方式形成絕緣體222、絕緣體224、氧化膜230A及氧化膜230B。例如，較佳為使用多室方式的成膜裝置。

接著，也可以進行加熱處理。作為該加熱處理的條件，可以利用上述加熱處理條件。藉由進行該加熱處理，可以去除氧化膜230A以及氧化膜230B中的水、氫等雜質。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理，接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。

接著，在氧化膜230B上依次形成導電膜242A1及導電膜242A2。可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成導電膜242A1及導電膜242A2(參照圖4B至圖4C)。

更佳的是，利用離子化濺射法形成導電膜242A1及導電膜242A2。在離子化濺射法中，在靶材與基板之間形成高密度電漿，將從靶材濺出來的濺射粒子在該高密度電漿區域中碰撞到電子，由此可以使其正離子化。此外，藉由對上述基板一側施加負偏壓，可以將上述正離子化的粒子引入基板一側，由此可以實現氧化膜230B與導電膜242A1的介面的良好狀態。例如，藉由利用離子化濺射法形成導電膜242A1及導電膜242A2，可以降低與氧化膜230B之間的接觸電阻。此外，藉由利用離子化濺射法形成導電膜242A1及導電膜242A2，即使在氧化膜230B的表面形成有凹凸，也可以填埋該凹凸，換言之，可以提高覆蓋性。

另外，也可以在形成導電膜242A1之前進行加熱處理。該加熱處理可以在減壓下進行，並以不暴露於大氣的方式連續地形成導電膜242A1及導電膜242A2。藉由進行這種處理，可以去除附著於氧化膜230B的表面等的水分及氫，而且減少氧化膜230A及氧化膜230B中的水分濃度及氫濃度。加熱處理的溫度較佳為100℃以上且400℃以下。在本實施方式中，加熱處理的溫度為200℃。

另外，在本實施方式中，利用濺射裝置以形成導電膜242A1時的氣體總流量中的氮流量的比率多於形成導電膜242A2時的氣體總流量中的氮流量的比率的方式在氮氛圍下形成導電膜242A1及導電膜242A2。作為可以用於形成導電膜242A1及導電膜242A2的氣體，例如可以舉出氮、氦、氬、氙、氪等。尤其較佳為使用氮和氬的沉積氣體形成導電膜242A1及導電膜242A2。

另外，形成導電膜242A1及導電膜242A2時的基板溫度可以為室溫，或者該基板也可以被加熱。例如，形成導電膜242A1及導電膜242A2時的基板溫度可以為室溫以上且350℃以下。

另外，在作為導電膜242A1及導電膜242A2形成組成不同的氮化鉭膜的情況下，藉由將沉積氣體以外的成膜條件設定為共同的條件，可以以不暴露於大氣環境的方式連續形成導電膜242A1及導電膜242A2。藉由以不暴露於大氣的方式形成膜，可以防止來自大氣環境的雜質或水分附著於導電膜242A1，所以可以保持導電膜242A1與導電膜242A2的介面附近的清潔。此外，在作為導電膜242A1及導電膜242A2形成組成不同的氮化鉭膜的情況下，實施者可以任意改變沉積氣體以外的成膜條件(例如，壓力、電力、時間、基板溫度等)。但是，為了保持導電膜242A1與導電膜242A2的介面的清潔，較佳為在真空中連續形成它們。

接著，將氧化膜230A、氧化膜230B、導電膜242A1及導電膜242A2加工為島狀，來形成氧化物230a、氧化物230b、導電層242B1及導電層242B2。注意，在該製程中，有時絕緣體224中的不與氧化物230a重疊的區域的厚度變薄(參照圖5A至圖5C)。

在此，氧化物230a、氧化物230b及導電層242B(導電層242B1及導電層242B2)以其至少一部分與導電體205重疊的方式形成。此外，氧化物230a、氧化物230b及導電層242B的側面較佳為大致垂直於絕緣體224的頂面。在氧化物230a、氧化物230b及導電層242B的側面大致垂直於絕緣體224的頂面時，當設置多個電晶體200時能夠實現小面積化、高密度化。或者，也可以採用氧化物230a、氧化物230b及導電層242B的側面與絕緣體224的頂面所形成的角度較低的結構。在此情況下，氧化物230a、氧化物230b及導電層242B的側面與絕緣體224的頂面所形成的角度較佳為60度以上且低於70度。藉由採用這種形狀，在下面的製程中可以提高絕緣體254等的覆蓋性，並可以減少空洞等缺陷。

此外，在導電層242B(導電層242B1及導電層242B2)的側面與導電層242B的頂面之間具有彎曲面。就是說，該側面的端部和該頂面的端部較佳為彎曲。例如，在導電層242B的端部，該彎曲面具有3nm以上且10nm以下，更佳為5nm以上且6nm以下的曲率半徑。當端部不具有角部時，可以提高後面的成膜製程中的膜的覆蓋性。

另外，氧化膜230A、氧化膜230B及導電膜242A(導電膜242A1及導電膜242A2)的加工可以利用光微影法進行。另外，作為該加工可以利用乾蝕刻法或濕蝕刻法。利用乾蝕刻法的加工適合用於微型加工。此外，氧化膜230A、氧化膜230B及導電膜242A的加工條件也可以彼此不同。

接著，在絕緣體224、氧化物230a、氧化物230b及導電層242B(導電層242B1及導電層242B2)上形成絕緣膜254A(參照圖6B及圖6C)。

絕緣膜254A可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。作為絕緣膜254A，較佳為使用具有抑制氧的透過的功能的絕緣膜。例如，藉由濺射法形成氮化矽、氧化矽或氧化鋁。

接著，在絕緣膜254A上形成將成為絕緣體280的絕緣膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成該絕緣膜。在本實施方式中，作為該絕緣膜，利用CVD法或濺射法形成氧化矽膜。此外，也可以在形成該絕緣膜之前進行加熱處理。該加熱處理也可以在減壓下進行，以不暴露於大氣的方式連續地形成該絕緣膜。藉由進行這種處理，可以去除附著於絕緣膜254A的表面等的水分及氫，而且減少氧化物230a、氧化物230b及絕緣膜254A中的水分濃度及氫濃度。在加熱處理中，可以利用上述加熱處理條件。

另外，將成為絕緣體280的絕緣膜可以具有多層結構。例如，可以利用濺射法形成氧化矽膜，並利用CVD法在該氧化矽膜上形成氧化矽膜。

接著，對將成為絕緣體280的絕緣膜進行CMP處理來形成其頂面平坦的絕緣體280(參照圖6B及圖6C)。

接著，對絕緣體280的一部分、絕緣膜254A的一部分及導電層242B(導電層242B1及導電層242B2)的一部分進行加工來形成到達氧化物230b的開口。該開口較佳為以與導電體205重疊的方式形成。藉由形成該開口，形成導電體242a(導電體242a1及導電體242a2)、導電體242b(導電體242b1及導電體242b2)及絕緣體254。此時，有時氧化物230b的與該開口重疊的區域的厚度變薄(參照圖7A至圖7C)。

此外，也可以以不同的條件對絕緣體280的一部分、絕緣膜254A的一部分及導電層242B的一部分進行加工。例如，也可以藉由乾蝕刻法對絕緣體280的一部分進行加工，藉由濕蝕刻法對絕緣膜254A的一部分進行加工，並藉由乾蝕刻法對導電層242B的一部分進行加工。

在此，較佳為去除附著於氧化物230a、氧化物230b等的表面或者擴散到其內部的雜質。作為該雜質，可以舉出起因於如下成分的雜質：絕緣體280、絕緣膜254A及導電層242B所包含的成分；包含於形成上述開口時使用的裝置所使用的構件中的成分；用於蝕刻的氣體或液體所包含的成分；等。作為該雜質，例如有鋁、矽、鉭、氟、氯等。

為了去除上述雜質等，也可以進行洗滌處理。作為洗滌方法，有使用洗滌液等的濕式洗滌、使用電漿的電漿處理、使用加熱處理的洗滌等，也可以適當地組合上述洗滌。

作為濕式洗滌，可以使用用碳酸水或純水稀釋氨水、草酸、磷酸或氫氟酸等而成的水溶液、純水或碳酸水等進行洗滌處理。或者，可以進行使用這些水溶液、純水或碳酸水的超音波洗滌。此外，也可以適當地組合上述洗滌。

接著，也可以進行加熱處理。該加熱處理較佳為在包含氧的氛圍下進行。此外，該加熱處理也可以在減壓下進行，並其中以不暴露於大氣的方式連續地形成氧化膜230C(參照圖8A至圖8C)。藉由進行這種處理，可以去除附著於氧化物230b的表面等的水分及氫，而且減少氧化物230a及氧化物230b中的水分濃度及氫濃度。加熱處理的溫度較佳為100℃以上且400℃以下。在本實施方式中，加熱處理的溫度為200℃。

氧化膜230C可以使用濺射法、CVD法、MBE法、PLD法、ALD法等形成。氧化膜230C可以根據氧化膜230C所需的特性利用與氧化膜230A或氧化膜230B相同的成膜方法形成。在本實施方式中，利用濺射法使用In：Ga：Zn=1：3：4[原子數比]或4：2：4.1[原子數比]的In-Ga-Zn氧化物靶材形成氧化膜230C。或者，作為氧化膜230C，利用濺射法使用In：Ga：Zn=4：2：4.1[原子數比]的In-Ga-Zn氧化物靶材形成膜，並在其上使用In：Ga：Zn=1：3：4[原子數比]的In-Ga-Zn氧化物靶材形成膜。

尤其是，在形成氧化膜230C時，有時濺射氣體所包含的氧的一部分供應給氧化物230a及氧化物230b。因此，氧化膜230C的濺射氣體所包含的氧的比率可以為70%以上，較佳為80%以上，更佳為100%。

接著，也可以進行加熱處理。加熱處理也可以在減壓下進行，並其中以不暴露於大氣的方式連續地形成絕緣膜250A(參照圖9A至圖9C)。藉由進行這種處理，可以去除附著於氧化膜230C的表面等的水分及氫，而且減少氧化物230a、氧化物230b及氧化膜230C中的水分濃度及氫濃度。加熱處理的溫度較佳為100℃以上且400℃以下。

絕緣膜250A可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。在本實施方式中，作為絕緣膜250A，利用CVD法形成氧氮化矽。形成絕緣膜250A時的成膜溫度較佳為350℃以上且低於450℃，尤其較佳為400℃左右。藉由以400℃的溫度形成絕緣膜250A，可以形成雜質少的絕緣膜。

接著，依次形成導電膜260A、導電膜260B。可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成導電膜260A及導電膜260B。在本實施方式中，利用ALD法形成導電膜260A，利用CVD法形成導電膜260B(參照圖10A至圖10C)。

接著，藉由利用CMP處理直到絕緣體280露出為止對氧化膜230C、絕緣膜250A、導電膜260A及導電膜260B進行拋光，形成氧化物230c、絕緣體250及導電體260(導電體260a及導電體260b)(參照圖11A至圖11C)。由此，氧化物230c以覆蓋到達氧化物230b的開口的內壁(側壁及底面)的方式配置。絕緣體250隔著氧化物230c以覆蓋上述開口的內壁的方式配置。另外，導電體260隔著氧化物230c及絕緣體250以填充上述開口的方式配置。

接著，也可以進行加熱處理。在本實施方式中，在氮氛圍下以400℃的溫度進行1小時的處理。藉由該加熱處理，可以減少絕緣體250及絕緣體280中的水分濃度及氫濃度。

接著，在氧化物230c、絕緣體250、導電體260及絕緣體280上形成絕緣體274。可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成絕緣體274。作為絕緣體274，例如，較佳為藉由濺射法形成氧化鋁膜或氮化矽膜。藉由利用濺射法形成氧化鋁膜或氮化矽膜，可以抑制絕緣體281所包含的氫擴散到氧化物230。此外，藉由以與導電體260接觸的方式形成絕緣體274，可以抑制導電體260的氧化，所以是較佳的。

另外，藉由作為絕緣體274利用濺射法形成氧化鋁膜，可以對絕緣體 280供應氧。供應到絕緣體280的氧有時藉由氧化物230c供應到氧化物230b所具有的通道形成區域。此外，當氧供應到絕緣體280時，在形成絕緣體274之前絕緣體280所包含的氧有時藉由氧化物230c供應到氧化物230b所具有的通道形成區域。

絕緣體274也可以具有多層結構。例如，可以採用利用濺射法形成氧化鋁膜，並利用濺射法在該氧化鋁膜上形成氮化矽膜的結構。

接著，也可以進行加熱處理。作為該加熱處理的條件，可以利用上述加熱處理條件。藉由該加熱處理，可以減少絕緣體280中的水分濃度及氫濃度。此外，可以將絕緣體274所包含的氧注入絕緣體280。

另外，也可以在形成絕緣體274之前可以進行如下製程：首先，在絕緣體280等上利用濺射法形成氧化鋁膜，接著，使用上述加熱處理條件進行加熱處理，接著，藉由CMP處理去除該氧化鋁膜。藉由該製程，可以在絕緣體280中形成更多的過量氧區域。注意，在該製程中，有時絕緣體280的一部分，導電體260的一部分、絕緣體250的一部分及氧化物230c的一部分被去除。

另外，也可以在絕緣體280與絕緣體274之間設置絕緣體。作為該絕緣體，例如可以使用利用濺射法形成的氧化矽。藉由設置該絕緣體，可以在絕緣體280中形成過量氧區域。

接著，也可以在絕緣體274上形成絕緣體281。可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成絕緣體281(參照圖11B及圖11C)。

接著，在絕緣體254、絕緣體280、絕緣體274及絕緣體281中形成到達導電體242a(導電體242a1及導電體242a2)及導電體242b(導電體242b1及導電體242b2)的開口。使用光微影法形成該開口，即可。

接著，形成將成為絕緣體241的絕緣膜，並對該絕緣膜進行各向異性蝕刻來形成絕緣體241。可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成該絕緣膜。作為該絕緣膜，較佳為使用具有抑制氧的透過的功能的絕緣膜。例如，較佳為藉由ALD法形成氧化鋁膜。另外，可以藉由ALD法或CVD法形成氮化矽膜。此外，作為各向異性蝕刻，例如進行乾蝕刻法等，即可。藉由使開口的側壁部具有這種結構，可以抑制來自外部的氧的透過，並防止接下來要形成的導電體240a及導電體240b的氧化。此外，可以防止水、氫等雜質從導電體240a及導電體240b擴散到外部。

接著，形成將成為導電體240a及導電體240b的導電膜。該導電膜較佳為採用包含具有抑制水、氫等雜質的擴散的功能的導電體的疊層結構。例如，可以是氮化鉭、氮化鈦等和鎢、鉬、銅等的疊層。該導電膜可以利用濺射法、CVD法、MBE法、PLD法、ALD法等形成。

接著，藉由進行CMP處理，去除將成為導電體240a及導電體240b的導電膜的一部分，使絕緣體281露出。其結果是，只在上述開口殘留該導電膜，由此可以形成其頂面平坦的導電體240a及導電體240b(參照圖1A及圖1B)。注意，有時由於該CMP處理而絕緣體281的一部分被去除。

藉由上述製程，可以製造包括圖1A至圖1D所示的電晶體200的半導體裝置。

以上，本實施方式所示的結構、方法等可以與其他實施方式、實施例所示的結構、方法等適當地組合而使用。

實施方式2

在本實施方式中，參照圖12及圖13對半導體裝置的一個實施方式進行說明。

[記憶體裝置1]

圖12示出使用作為本發明的一個實施方式的半導體裝置的半導體裝置(記憶體裝置)的一個例子。在本發明的一個實施方式的半導體裝置中，電晶體200設置在電晶體300的上方，電容器100設置在電晶體200的上方。電容器100或電晶體300的至少一部分較佳為重疊於電晶體200。由此，可以減少電容器100、電晶體200及電晶體300的俯視時的佔有面積，可以實現根據本實施方式的半導體裝置的微型化或高積體化。根據本實施方式的半導體裝置例如可以應用於以CPU(Central Processing Unit：中央處理器)或GPU(Graphics Processing Unit：圖形處理器)為代表的邏輯電路、或者以DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)或NVM(Non-Volatile Memory：非揮發性記憶體)為代表的記憶體電路。

注意，作為電晶體200，可以使用上述實施方式所說明的電晶體200。因此，關於電晶體200及包括電晶體200的層，可以參考上面的實施方式的記載。

電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體200的關態電流小，所以藉由將該電晶體用於記憶體裝置，可以長期保持存儲內容。換言之，因為不需要更新工作或更新工作的頻率極低，所以可以充分降低記憶體裝置的功耗。此外，與作為半導體層使用矽的電晶體相比，電晶體200的高溫下的電特性良好。例如，即使在125℃至150℃的溫度範圍內，電晶體200也具有良好的電特性。此外，在125℃至150℃的溫度範圍內，電晶體200具有10位數以上的導通截止比。換言之，與作為半導體層使用矽的電晶體相比，電晶體200具有電晶體特性之一例的通態電流、頻率特性等在越高溫環境下越提高的特性。

在圖12所示的半導體裝置中，佈線1001與電晶體300的源極電連接，佈線1002與電晶體300的汲極電連接，佈線1007與電晶體300的閘極電連接。此外，佈線1003與電晶體200的源極和汲極中的一個電連接，佈線1004與電晶體200的第一閘極電連接，佈線1006與電晶體200的第二閘極電連接。再者，電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線1005與電容器100的另一個電極電連接。

圖12所示的半導體裝置具有藉由電晶體200的開關能夠保持充電於電容器100的一個電極中的電荷的特性，因此可以進行資料的寫入、保持及讀出。此外，電晶體200是除了源極、閘極(頂閘極)、汲極之外還設置有背閘極的元件。也就是說，與以利用MTJ(Magnetic Tunnel Junction：磁穿隧結)特性的MRAM(Magnetoresistive Random Access Memory：磁阻式隨機存取記憶體)、ReRAM(Resistive Random Access Memory：電阻隨機存取記憶體)、相變化記憶體(Phase-change memory)等為代表的2端子元件相比，4端子元件的電晶體200具有能夠容易地進行輸入輸出的獨立控制的特徵。此外，有時MRAM、ReRAM、相變化記憶體在改寫資訊時產生原子級的結構變化。另一方面，圖12所示的半導體裝置在改寫資訊時藉由利用電晶體及電容器的電子的充電或放電而動作，所以具有良好的反復改寫耐久性，且其結構變化少。

此外，藉由將圖12所示的半導體裝置配置為矩陣狀，可以構成記憶單元陣列。此時，可以將電晶體300用作連接於該記憶單元陣列的讀出電路或驅動電路等。此外，圖12所示的半導體裝置如上述那樣構成記憶單元陣列。在將圖12所示的半導體裝置用作記憶元件的情況下，例如，在驅動電壓為2.5V，評價環境溫度為-40℃至85℃的範圍內的條件下能夠實現200MHz以上的工作頻率。

〈電晶體300〉

電晶體300設置在基板311上，並包括：被用作閘極電極的導電體316、被用作閘極絕緣體的絕緣體315、由基板311的一部分構成的半導體區域313；以及用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。

在此，在半導體區域313上配置絕緣體315，在絕緣體315上配置導電體316。另外，在同一層中形成的電晶體300由被用作元件隔離絕緣層的絕緣體312電分離。作為絕緣體312可以使用與後面說明的絕緣體326等相同的絕緣體。電晶體300可以是p通道型或n通道型。

在基板311中，半導體區域313的形成通道的區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。

在低電阻區域314a及低電阻區域314b中，除了應用於半導體區域313的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。

作為被用作閘極電極的導電體316，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。

另外，由於根據導電體的材料決定功函數，所以藉由改變導電體的材料，可以調整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和埋入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。

在此，在圖12所示的電晶體300中，形成通道的半導體區域313(基板311的一部分)具有凸形狀。另外，以隔著絕緣體315覆蓋半導體區域313的側面及頂面的方式設置導電體316。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。另外，也可以以與凸部的上表面接觸的方式具有用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。

注意，圖12所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。

另外，如圖12所示，該半導體裝置設置有電晶體300和電晶體200的疊層。例如，電晶體300可以利用矽類半導體材料形成，電晶體200可以利用氧化物半導體形成。如此，圖12所示的半導體裝置可以在不同的層中分別形成有矽類半導體材料和氧化物半導體。此外，圖12所示的半導體裝置可以藉由與在採用矽類半導體材料時使用的製造裝置相同的製程而製造，並能夠實現高積體化。

〈電容器〉

電容器100包括絕緣體160上的絕緣體114、絕緣體114上的絕緣體140、在形成於絕緣體114及絕緣體140中的開口中配置的導電體110、導電體110及絕緣體140上的絕緣體130、絕緣體130上的導電體120、以及導電體120及絕緣體130上的絕緣體150。在此，在形成於絕緣體114及絕緣體140中的開口中配置導電體110、絕緣體130、及導電體120的至少一部分。

導電體110被用作電容器100的下電極，導電體120被用作電容器100的上電極，絕緣體130被用作電容器100的介電質。電容器100具有在絕緣體114及絕緣體140的開口中不僅在底面上而且在側面上上電極與下電極隔著介電質對置的結構，因此可以增加每單位面積的靜電電容。開口的深度越深，電容器100的靜電電容越大。如此，藉由增加電容器100的每單位面積的靜電電容，可以推進半導體裝置的微型化或高積體化。

作為絕緣體114及絕緣體150，可以使用能夠用作絕緣體280的絕緣體。另外，絕緣體140較佳為被用作形成絕緣體114的開口時的蝕刻停止層，可以使用可用於絕緣體214的絕緣體。

另外，形成在絕緣體114及絕緣體140中的開口的俯視時的形狀可以為四角形、四角形以外的多角形狀、其角部呈弧形的多角形狀或橢圓等圓形形狀。在此，在俯視時較佳為該開口與電晶體200重疊的面積大。藉由採用這種結構，可以縮減包括電容器100及電晶體200的半導體裝置的佔有面積。

導電體110以與形成在絕緣體140及絕緣體114中的開口接觸的方式配置。導電體110的頂面較佳為與絕緣體140的頂面大致一致。另外，導電體110的底面與設置在絕緣體160上的導電體152接觸。導電體110較佳為藉由ALD法或CVD法等形成，例如使用可用於導電體205的導電體即可。

絕緣體130以覆蓋導電體110及絕緣體140的方式配置。例如，較佳為藉由ALD法或CVD法等形成絕緣體130。作為絕緣體130，例如使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋯、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等，並且可以採用疊層結構或單層結構。例如，作為絕緣體130，可以使用依次層疊有氧化鋯、氧化鋁及氧化鋯的絕緣膜。

例如，絕緣體130較佳為使用氧氮化矽等介電強度高的材料或高介電常數(high-k)材料。另外，也可以使用介電強度高的材料或高介電常數(high-k)材料的疊層結構。

注意，作為高介電常數(high-k)材料(相對介電常數高的材料)的絕緣體，有氧化鎵、氧化鉿、氧化鋯、具有鋁及鉿的氧化物、具有鋁及鉿的氧氮化物、具有矽及鉿的氧化物、具有矽及鉿的氧氮化物、具有矽及鉿的氮化物等。藉由使用這種high-k材料，即使增厚絕緣體130，也可以充分確保電容器100的靜電電容。藉由增厚絕緣體130，可以抑制在導電體110與導電體120之間產生的洩漏電流。

另一方面，作為介電強度高的材料，有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。例如，可以使用依次層疊有藉由ALD法形成的氮化矽、藉由PEALD法形成的氧化矽、藉由ALD法形成的氮化矽的絕緣膜。藉由採用這種介電強度高的絕緣體，可以提高介電強度而能夠抑制電容器100的靜電破壞。

導電體120以填埋形成在絕緣體140及絕緣體114中的開口的方式配置。另外，導電體120藉由導電體112及導電體153與佈線1005電連接。導電體120較佳為藉由ALD法或CVD法等形成，例如使用可用於導電體205的導電體即可。

另外，電晶體200具有使用氧化物半導體的結構，因此與電容器100的匹配性良好。明確而言，使用氧化物半導體的電晶體200的關態電流小，由此藉由組合該電晶體200與電容器100，可以長期間保持存儲內容。

〈佈線層〉

在各個結構體之間也可以設置包括層間膜、佈線及插頭等的佈線層。另外，佈線層可以根據設計而設置為多個層。在此，在被用作插頭或佈線的導電體中，有時使用同一元件符號表示多個結構。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，導電體的一部分有時被用作插頭。

例如，在電晶體300上，作為層間膜依次層疊有絕緣體320、絕緣體322、絕緣體324及絕緣體326。另外，與被用作端子的導電體153電連接的導電體328、導電體330等填埋於絕緣體320、絕緣體322、絕緣體324及絕緣體326中。另外，導電體328及導電體330被用作插頭或佈線。

此外，用作層間膜的絕緣體可以被用作覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用化學機械拋光(CMP)法等的平坦化處理被平坦化。

此外，也可以在絕緣體326及導電體330上形成佈線層。例如，在圖12中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。

在絕緣體354及導電體356上依次層疊有絕緣體210、絕緣體212、絕緣體214、絕緣體216。此外，導電體218及構成電晶體200的導電體(導電體205)等填埋於絕緣體210、絕緣體212、絕緣體214及絕緣體216中。導電體218被用作與電晶體300電連接的插頭或佈線。

另外，導電體112及構成電容器100的導電體(導電體120、導電體110)等填埋於絕緣體114、絕緣體140、絕緣體130、絕緣體150及絕緣體154中。導電體112被用作使電容器100、電晶體200或電晶體300與被用作端子的導電體153電連接的插頭或佈線。

另外，在絕緣體154上設置有導電體153，導電體153被絕緣體156覆蓋。在此，導電體153與導電體112的頂面接觸並被用作電容器100、電晶體200或電晶體300的端子。

注意，作為可用作層間膜的絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物及金屬氮氧化物等。例如，藉由將相對介電常數低的材料用於用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。

例如，作為絕緣體320、絕緣體322、絕緣體326、絕緣體352、絕緣體354、絕緣體212、絕緣體114、絕緣體150及絕緣體156等，較佳為具有相對介電常數低的絕緣體。例如，該絕緣體較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。或者，該絕緣體較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽和樹脂的疊層結構。因為氧化矽及氧氮化矽對熱穩定，所以藉由與樹脂組合，可以實現熱穩定且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳香族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸樹脂等。

另外，設置在導電體152或導電體153上或下的絕緣體的電阻率為1.0×10¹²Ωcm以上且1.0×10¹⁵Ωcm以下，較佳為5.0×10¹²Ωcm以上且1.0×10¹⁴Ωcm以下，更佳為1.0×10¹³Ωcm以上且5.0×10¹³Ωcm以下。藉由將設置在導電體152或導電體153上或下的絕緣體的電阻率設定為上述範圍內，該絕緣體可以維持絕緣性並使積累在電晶體200、電晶體300、電容器100及導電體152等的佈線之間的電荷分散，而能夠抑制該電荷給電晶體及包括該電晶體的半導體裝置帶來的特性不良或靜電破壞，所以是較佳的。作為這種絕緣體，可以使用氮化矽或氮氧化矽。例如，將絕緣體160或絕緣體154的電阻率設定為上述範圍內即可。

藉由使用具有抑制氫等雜質及氧透過的功能的絕緣體圍繞使用氧化物半導體的電晶體，能夠使電晶體的電特性穩定。因此，作為絕緣體324、絕緣體350、絕緣體210等，使用具有抑制氫等雜質及氧的透過的功能的絕緣體，即可。

作為具有抑制氫等雜質及氧透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。明確而言，作為具有抑制氫等雜質及氧透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等。

作為能夠用於佈線、插頭的導電體較佳為使用包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦以及釕等的金屬元素中的一種以上的材料。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。

例如，作為導電體328、導電體330、導電體356、導電體218、導電體112、導電體152及導電體153等，可以以單層或疊層使用由上述材料形成的金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等的導電材料。明確而言，較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。

〈設置有氧化物半導體的層的佈線或插頭〉

注意，在將氧化物半導體用於電晶體200時，有時在氧化物半導體附近設置具有過量氧區域的絕緣體。在此情況下，較佳為在該具有過量氧區域的絕緣體和設置於該具有過量氧區域的絕緣體的導電體之間設置具有阻擋性的絕緣體。

例如，在圖12中，較佳為在包含過量氧的絕緣體280和導電體240之間設置絕緣體241。因為以絕緣體241與絕緣體274接觸的方式設置，所以可以實現導電體240及電晶體200由具有阻擋性的絕緣體密封的結構。

也就是說，藉由設置絕緣體241，可以抑制絕緣體280所包含的過量氧被導電體240吸收。此外，藉由具有絕緣體241，可以抑制作為雜質的氫經過導電體240擴散到電晶體200。

在此，導電體240具有與電晶體200或電晶體300電連接的插頭或佈線的功能。

以上是結構例子的說明。藉由採用本結構，可以實現使用包含氧化物半導體的電晶體的半導體裝置的微型化或高積體化。另外，在使用包含氧化物半導體的電晶體的半導體裝置中可以抑制電特性變動且提高可靠性。另外，可以提供一種包含氧化物半導體的通態電流大的電晶體。另外，可以提供一種包含氧化物半導體的關態電流小的電晶體。另外，可以提供一種功耗低的半導體裝置。

[記憶體裝置2]

圖13示出使用作為本發明的一個實施方式的半導體裝置的記憶體裝置的一個例子。圖13所示的記憶體裝置除了包括圖12所示的電晶體200、電晶體300及電容器100的半導體裝置以外還包括電晶體400。圖13所示的記憶體裝置的與圖12所示的記憶體裝置不同之點是如下：電容器100為平面型；以及電晶體200與電晶體300電連接。

在本發明的一個實施方式的記憶體裝置中，電晶體200設置在電晶體300的上方，電容器100設置在電晶體300及電晶體200的上方。電容器100或電晶體300的至少一部分較佳為重疊於電晶體200。由此，可以減少電容器100、電晶體200及電晶體300的俯視時的佔有面積，可以實現本實施方式的記憶體裝置的微型化或高積體化。

電晶體400可以控制電晶體200的第二閘極電壓。例如，採用電晶體400的第一閘極及第二閘極與源極二極體連接並且電晶體400的源極與電晶體200的第二閘極連接的結構。當在該結構中保持電晶體200的第二閘極的負電位時，電晶體400的第一閘極與源極間的電壓及第二閘極與源極間的電壓成為0V。在電晶體400中，由於第二閘極電壓及第一閘極電壓為0V時的汲極電流非常小，所以即使沒有向電晶體200及電晶體400供應電源，也可以長時間保持電晶體200的第二閘極的負電位。由此，包括電晶體200及電晶體400的記憶體裝置可以長期間保持存儲內容。

因此，在圖13中，佈線1001與電晶體300的源極電連接，佈線1002與電晶體300的汲極電連接。另外，佈線1003與電晶體200的源極和汲極中的一方電連接，佈線1004與電晶體200的第一閘極電連接，佈線1006與電晶體200的第二閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線1005與電容器100的另一個電極電連接。佈線1007與電晶體400的源極電連接，佈線1008與電晶體400的第一閘極電連接，佈線1009與電晶體400的第二閘極電連接，佈線1010與電晶體400的汲極電連接。在此，佈線1006、佈線1007、佈線1008及佈線1009電連接。

有時將電晶體300的閘極、電晶體200的源極及汲極中的另一個與電容器100的電極的一個連接的節點稱為節點FG。圖13所示的半導體裝置具有藉由電晶體200的開關能夠保持電晶體300的閘極(節點FG)的電位的特性，因此可以進行資料的寫入、保持及讀出。

此外，藉由將圖13所示的記憶體裝置與圖12所示的記憶體裝置同樣地配置為矩陣狀，可以構成記憶單元陣列。注意，一個電晶體400可以控制多個電晶體200的第二閘極電壓。因此，較佳為使電晶體400的個數少於電晶體200。

作為電晶體200及電晶體300，可以使用上述記憶體裝置1所說明的電晶體200及電晶體300。因此，關於電晶體200、電晶體300及包括它們的層可以參考上面的記憶體裝置1的記載。

導電體218填埋於絕緣體210、絕緣體212、絕緣體214及絕緣體216中。導電體218被用作與電容器100、電晶體200、電晶體300或電晶體400電連接的插頭或佈線。例如，導電體218與被用作電晶體300的閘極電極的導電體316電連接。

導電體240被用作與電容器100、電晶體200、電晶體300或電晶體400電連接的插頭或佈線。例如，導電體240使被用作電晶體200的源極及汲極中的另一個的導電體242b和被用作電容器100的電極的一個的導電體110電連接。

另外，平面型的電容器100可以設置在電晶體200的上方。電容器100包括用作第一電極的導電體110、用作第二電極的導電體120及用作介電質的絕緣體130。注意，關於導電體110、導電體120及絕緣體130可以使用在上述的記憶體裝置1中記載的組件。

另外，雖然在圖13中示出作為電容器100使用平面型電容器的例子，但是本實施方式所示的半導體裝置不侷限於此。例如，作為電容器100可以使用圖12所示的缸型的電容器100。

〈電晶體400〉

電晶體400形成在與電晶體200相同的層，由此可以同時製造它們。電晶體400包括：用作第一閘極的導電體460(導電體460a及導電體460b)；用作第二閘極的導電體405；用作閘極絕緣體的絕緣體222及絕緣體450；包括通道形成區域的氧化物430c；用作源極的導電體442a、氧化物431b及氧化物431a；用作汲極的導電體442b、氧化物432b及氧化物432a；以及被用作插頭的導電體440(導電體440a及導電體440b)。

導電體405與導電體205形成在相同的層。氧化物431a及氧化物432a與氧化物230a形成在相同的層，氧化物431b及氧化物432b與氧化物230b形成在相同的層。導電體442a、導電體442b與導電體242形成在相同的層。氧化物430c與氧化物230c形成在相同的層。絕緣體450與絕緣體250形成在相同的層。導電體460與導電體260形成在相同的層。

注意，形成在相同的層中的結構體可以同時形成。例如，氧化物430c可以藉由對將成為氧化物230c的氧化膜進行加工來形成。

與氧化物230等同樣，在用作電晶體400的活性層的氧化物430c中，減少了氧空位和氫、水等雜質。因此，可以使電晶體400的臨界電壓更大，減少關態電流，並使第二閘極電壓及第一閘極電壓為0V時的汲極電流非常小。

〈切割線〉

下面，對當將大面積基板按每個半導體元件分割而得到晶片形狀的多個半導體裝置時設置的切割線(也稱為分割線、分離線或截斷線)進行說明。作為分割方法，例如，有時，首先在基板中形成用來分離半導體元件的槽(切割線)之後，在切割線處截斷，得到被分離(被分割)的多個半導體裝置。

在此，例如，如圖13所示，較佳為以與絕緣體254和絕緣體222接觸的區域成為切割線的方式進行設計。也就是說，在與設置在包括多個電晶體200的記憶單元及電晶體400的邊緣的成為切割線的區域附近，在絕緣體224中設置開口。此外，以覆蓋絕緣體224的側面的方式設置絕緣體254。

也就是說，在設置在上述絕緣體224的開口中，絕緣體222與絕緣體 254接觸。例如，此時，也可以使用相同的材料及相同的方法形成絕緣體222和絕緣體254。藉由使用相同的材料及相同的方法形成絕緣體222和絕緣體254，可以提高緊密性。例如，較佳為使用氧化鋁。

藉由採用該結構，可以使絕緣體222及絕緣體254包圍絕緣體224、電晶體200及電晶體400。絕緣體222及絕緣體254由於具有抑制氧、氫及水的擴散的功能，所以即使形成有如本實施方式所示的半導體元件的電路區域將基板分割加工為多個晶片，也可以防止氫、水等雜質從截斷的基板的側面方向混入並擴散到電晶體200或電晶體400。

藉由採用該結構，可以防止絕緣體224中的過量氧藉由絕緣體254及絕緣體222擴散到外部。因此，絕緣體224中的過量氧高效地被供應到電晶體200或電晶體400中形成通道的氧化物中。該氧可以減少電晶體200或電晶體400中的形成通道的氧化物的氧空位。由此，可以使電晶體200或電晶體400中的形成通道的氧化物成為缺陷態密度低且具有穩定的特性的氧化物半導體。也就是說，可以在抑制電晶體200或電晶體400的電特性變動的同時提高可靠性。

本實施方式可以與其他實施方式及實施例等所記載的結構適當地組合而實施。

實施方式3

在本實施方式中，參照圖14A、圖14B以及圖15A至圖15H，對根據本發明的一個實施方式的使用將氧化物用於半導體的電晶體(以下有時稱為OS電晶體)及電容器的記憶體裝置(以下有時稱為OS記憶體裝置)進行說明。OS記憶體裝置是至少包括電容器和控制該電容器的充放電的OS電晶體的記憶體裝置。因OS電晶體的關態電流極小所以OS記憶體裝置具有優良的保持特性，從而可以被用作非揮發性記憶體。

<記憶體裝置的結構例子>

圖14A示出OS記憶體裝置的結構的一個例子。記憶體裝置1400包括週邊電路1411及記憶單元陣列1470。週邊電路1411包括行電路1420、列電路1430、輸出電路1440、控制邏輯電路1460。

列電路1430例如包括列解碼器、預充電電路、感測放大器、寫入電路等。預充電電路具有對佈線進行預充電的功能。感測放大器具有放大從記憶單元讀出的資料信號的功能。注意，上述佈線是連接到記憶單元陣列1470所包括的記憶單元的佈線，下面描述其詳細內容。被放大的資料信號作為資料信號RDATA藉由輸出電路1440輸出到記憶體裝置1400的外部。此外，行電路1420例如包括行解碼器、字線驅動器電路等，並可以選擇要存取的行。

對記憶體裝置1400從外部供應作為電源電壓的低電源電壓(VSS)、週邊電路1411用高電源電壓(VDD)及記憶單元陣列1470用高電源電壓(VIL)。此外，對記憶體裝置1400從外部輸入控制信號(CE、WE、RE)、位址信號ADDR及資料信號WDATA。位址信號ADDR被輸入到行解碼器及列解碼器，資料信號WDATA被輸入到寫入電路。

控制邏輯電路1460對來自外部的控制信號(CE、WE、RE)進行處理來生成行解碼器及列解碼器的控制信號。控制信號CE是晶片賦能信號，控制信號WE是寫入賦能信號，並且控制信號RE是讀出賦能信號。控制邏輯電路1460所處理的信號不侷限於此，根據需要而輸入其他控制信號即可。

記憶單元陣列1470包括配置為行列狀的多個記憶單元MC及多個佈線。注意，連接記憶單元陣列1470和行電路1420的佈線的數量取決於記憶單元MC的結構、包括在一個列中的記憶單元MC的數量等。此外，連接記憶單元陣列1470和列電路1430的佈線的數量取決於記憶單元MC的結構、包括在一個行中的記憶單元MC的數量等。

此外，雖然在圖14A中示出在同一平面上形成週邊電路1411和記憶單元陣列1470的例子，但是本實施方式不侷限於此。例如，如圖14B所示，也可以以重疊於週邊電路1411的一部分上的方式設置記憶單元陣列1470。例如，也可以採用以重疊於記憶單元陣列1470下的方式設置感測放大器的結構。

在圖15A至圖15H中說明能夠適合用於上述記憶單元MC的記憶單元的結構例子。

[DOSRAM]

圖15A至圖15C示出DRAM的記憶單元的電路結構例子。在本說明書等中，有時將使用1OS電晶體1電容器型記憶單元的DRAM稱為DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)。圖15A所示的記憶單元1471包括電晶體M1及電容器CA。此外，電晶體M1包括閘極(有時稱為頂閘極)及背閘極。

電晶體M1的第一端子與電容器CA的第一端子連接，電晶體M1的第二端子與佈線BIL連接，電晶體M1的閘極與佈線WOL連接，電晶體M1的背閘極與佈線BGL連接。電容器CA的第二端子與佈線CAL連接。

佈線BIL被用作位元線，佈線WOL被用作字線。佈線CAL被用作用來對電容器CA的第二端子施加指定的電位的佈線。在資料的寫入及讀出時，較佳為對佈線CAL施加低位準電位。佈線BGL被用作用來對電晶體M1的背閘極施加電位的佈線。藉由對佈線BGL施加任意電位，可以增加或減少電晶體M1的臨界電壓。

在此，圖15A所示的記憶單元1471對應於圖12所示的記憶體裝置。就是說，電晶體M1對應於電晶體200，電容器CA對應於電容器100，佈線BIL對應於佈線1003，佈線WOL對應於佈線1004，佈線BGL對應於佈線1006，佈線CAL對應於佈線1005。注意，圖12所記載的電晶體300對應於設置在圖14B所示的記憶體裝置1400的週邊電路1411的電晶體。

此外，記憶單元MC不侷限於記憶單元1471，而可以改變其電路結構。例如，記憶單元MC也可以採用如圖15B所示的記憶單元1472那樣的電晶體M1的背閘極不與佈線BGL連接，而與佈線WOL連接的結構。此外，例如，記憶單元MC也可以是如圖15C所示的記憶單元1473那樣的由單閘極結構的電晶體，亦即，不包括背閘極的電晶體M1構成的記憶單元。

在將上述實施方式所示的半導體裝置用於記憶單元1471等的情況下，作為電晶體M1可以使用電晶體200，作為電容器CA可以使用電容器100。藉由作為電晶體M1使用OS電晶體，可以使電晶體M1的洩漏電流為極小。換言之，因為可以由電晶體M1長時間保持寫入的資料，所以可以降低記憶單元的更新頻率。此外，還可以不進行記憶單元的更新工作。此外，由於洩漏電流極小，因此可以將多值資料或類比資料保持在記憶單元1471、記憶單元1472、記憶單元1473中。

此外，在DOSRAM中，在如上所述那樣地採用以重疊於記憶單元陣列1470下的方式設置感測放大器的結構時，可以縮短位元線。由此，位元線電容減小，從而可以減少記憶單元的存儲電容。

[NOSRAM]

圖15D至圖15G示出2電晶體1電容器的增益單元型記憶單元的電路結構例子。圖15D所示的記憶單元1474包括電晶體M2、電晶體M3、電容器CB。此外，電晶體M2包括頂閘極(有時簡稱為閘極)及背閘極。在本說明書等中，有時將包括將OS電晶體用於電晶體M2的增益單元型記憶單元的記憶體裝置稱為NOSRAM(Nonvolatile Oxide Semiconductor RAM)。

電晶體M2的第一端子與電容器CB的第一端子連接，電晶體M2的第二端子與佈線WBL連接，電晶體M2的閘極與佈線WOL連接，電晶體M2的背閘極與佈線BGL連接。電容器CB的第二端子與佈線CAL連接。電晶體M3的第一端子與佈線RBL連接，電晶體M3的第二端子與佈線SL連接，電晶體M3的閘極與電容器CB的第一端子連接。

佈線WBL被用作寫入位元線，佈線RBL被用作讀出位元線，佈線WOL被用作字線。佈線CAL被用作用來對電容器CB的第二端子施加指定的電位的佈線。在資料的寫入、保持及讀出時，較佳為對佈線CAL施加低位準電位。佈線BGL被用作用來對電晶體M2的背閘極施加電位的佈線。藉由對佈線BGL施加任意電位，可以增加或減少電晶體M2的臨界電壓。

在此，圖15D所示的記憶單元1474對應於圖13所示的記憶體裝置。就是說，電晶體M2對應於電晶體200，電容器CB對應於電容器100，電晶體M3對應於電晶體300，佈線WBL對應於佈線1003，佈線WOL對應於佈線1004，佈線BGL對應於佈線1006，佈線CAL對應於佈線1005，佈線RBL對應於佈線1002，佈線SL對應於佈線1001。

此外，記憶單元MC不侷限於記憶單元1474，而可以適當地改變其電路結構。例如，記憶單元MC也可以採用如圖15E所示的記憶單元1475那樣的電晶體M2的背閘極不與佈線BGL連接，而與佈線WOL連接的結構。此外，例如，記憶單元MC也可以是如圖15F所示的記憶單元1476那樣的由單閘極結構的電晶體，亦即，不包括背閘極的電晶體M2構成的記憶單元。此外，例如，記憶單元MC也可以具有如圖15G所示的記憶單元1477那樣的將佈線WBL和佈線RBL組合為一個佈線BIL的結構。

在將上述實施方式所示的半導體裝置用於記憶單元1474等的情況下，作為電晶體M2可以使用電晶體200，作為電晶體M3可以使用電晶體300，作為電容器CB可以使用電容器100。藉由作為電晶體M2使用OS電晶體，可以使電晶體M2的洩漏電流為極小。由此，因為可以由電晶體M2長時間保持寫入的資料，所以可以降低記憶單元的更新頻率。此外，還可以不進行記憶單元的更新工作。此外，由於洩漏電流極小，因此可以將多值資料或類比資料保持在記憶單元1474中。記憶單元1475至記憶單元1477也是同樣的。

此外，電晶體M3也可以是在通道形成區域中包含矽的電晶體(以下有時稱為Si電晶體)。Si電晶體的導電型可以是n通道型或p通道型。Si電晶體的場效移動率有時比OS電晶體高。因此，作為用作讀出電晶體的電晶體M3，也可以使用Si電晶體。此外，藉由將Si電晶體用於電晶體M3，可以層疊於電晶體M3上地設置電晶體M2，從而可以減少記憶單元的佔有面積，並可以實現記憶體裝置的高積體化。

此外，電晶體M3也可以是OS電晶體。在將OS電晶體用於電晶體M2、電晶體M3時，在記憶單元陣列1470中可以只使用n型電晶體構成電路。

此外，圖15H示出3電晶體1電容器的增益單元型記憶單元的一個例子。圖15H所示的記憶單元1478包括電晶體M4至電晶體M6及電容器CC。電容器CC可以適當地設置。記憶單元1478與佈線BIL、佈線RWL、佈線WWL、佈線BGL及佈線GNDL電連接。佈線GNDL是供應低位準電位的佈線。此外，也可以將記憶單元1478電連接到佈線RBL、佈線WBL，而不與佈線BIL電連接。

電晶體M4是包括背閘極的OS電晶體，該背閘極與佈線BGL電連接。此外，也可以使電晶體M4的背閘極和閘極互相電連接。或者，電晶體M4也可以不包括背閘極。

此外，電晶體M5、電晶體M6各自可以是n通道型Si電晶體或p通道型Si電晶體。或者，電晶體M4至電晶體M6都是OS電晶體。在此情況下，可以在記憶單元陣列1470中只使用n型電晶體構成電路。

在將上述實施方式所示的半導體裝置用於記憶單元1478時，作為電晶體M4可以使用電晶體200，作為電晶體M5、電晶體M6可以使用電晶體300，作為電容器CC可以使用電容器100。藉由作為電晶體M4使用OS電晶體，可以使電晶體M4的洩漏電流為極小。

注意，本實施方式所示的週邊電路1411、記憶單元陣列1470等的結構不侷限於上述結構。另外，也可以根據需要改變，去除或追加這些電路及連接到該電路的佈線、電路元件等的配置或功能。

本實施方式所示的結構可以與其他實施方式、實施例等所記載的結構適當地組合而使用。

實施方式4

在本實施方式中，參照圖16A和圖16B說明安裝有本發明的半導體裝置的晶片1200的一個例子。在晶片1200上安裝有多個電路(系統)。如此，在一個晶片上集成有多個電路(系統)的技術有時被稱為系統晶片(System on Chip：SoC)。

如圖16A所示，晶片1200包括CPU1211、GPU1212、一個或多個運算部1213、一個或多個記憶體控制器1214、一個或多個介面1215、一個或多個網路電路1216等。

在晶片1200上設置有凸塊(未圖示)，該凸塊如圖16B所示那樣與印刷線路板(PCB(Printed Circuit Board))1201的第一面連接。此外，在PCB1201的第一面的背面設置有多個凸塊1202，該凸塊1202與主機板1203連接。

此外，也可以在主機板1203上設置有DRAM1221、快閃記憶體1222等的記憶體裝置。例如，可以將上述實施方式所示的DOSRAM應用於DRAM1221。此外，例如，可以將上述實施方式所示的NOSRAM應用於快閃記憶體1222。

CPU1211較佳為具有多個CPU核。此外，GPU1212較佳為具有多個GPU核。此外，CPU1211和GPU1212可以分別具有暫時儲存資料的記憶體。或者，也可以在晶片1200上設置有CPU1211和GPU1212共同使用的記憶體。可以將上述NOSRAM或DOSRAM應用於該記憶體。此外，GPU1212適合用於多個資料的平行計算，其可以用於影像處理或積和運算。藉由作為GPU1212設置使用本發明的氧化物半導體的影像處理電路或積和運算電路，可以以低功耗執行影像處理及積和運算。

此外，因為在同一晶片上設置有CPU1211和GPU1212，所以可以縮短CPU1211和GPU1212之間的佈線，並可以以高速進行從CPU1211到GPU1212的資料傳送、CPU1211及GPU1212所具有記憶體之間的資料傳送以及GPU1212中的運算結束之後的從GPU1212到CPU1211的運算結果傳送。

類比運算部1213具有類比/數位(A/D)轉換電路和數位/類比(D/A)轉換電路中的一個或兩個。此外，也可以在類比運算部1213中設置上述積和運算電路。

記憶體控制器1214具有用作DRAM1221的控制器的電路及用作快閃記憶體1222的介面的電路。

介面1215具有與如顯示裝置、揚聲器、麥克風、影像拍攝裝置、控制器等外部連接設備之間的介面電路。控制器包括滑鼠、鍵盤、遊戲機用控制器等。作為上述介面，可以使用通用序列匯流排(USB(Universal Serial Bus))、高清晰度多媒體介面(HDMI(High-Definition Multimedia Interface))(註冊商標)等。

網路電路1216具有區域網路(LAN(Local Area Network))等網路用電路。此外，還可以具有網路安全用電路。

上述電路(系統)可以經同一製程形成在晶片1200上。由此，即使晶片1200所需的電路個數增多，也不需要增加製程，可以以低成本製造晶片1200。

可以將包括設置有具有GPU1212的晶片1200的PCB1201、DRAM1221以及快閃記憶體1222的主機板1203稱為GPU模組1204。

GPU模組1204因具有使用SoC技術的晶片1200而可以減少其尺寸。此外，GPU模組1204因具有高影像處理能力而適合用於智慧手機、平板終端、膝上型個人電腦、可攜式(可攜帶)遊戲機等可攜式電子裝置。此外，藉由利用使用GPU1212的積和運算電路，可以執行深度神經網路(DNN)、卷積神經網路(CNN)、遞迴神經網路(RNN)、自編碼器、深度波茲曼機(DBM)、深度置信網路(DBN)等方式，由此可以將晶片1200用作AI晶片，或者，可以將GPU模組用作AI系統模組。

本實施方式所示的結構可以與其他實施方式、實施例等所示的結構適當地組合而使用。

實施方式5

在本實施方式中，說明使用上述實施方式所示的半導體裝置的記憶體裝置的應用例子。上述實施方式所示的半導體裝置例如可以應用於各種電子裝置(例如，資訊終端、電腦、智慧手機、電子書閱讀器終端、數位相機(也包括攝影機)、錄影再現裝置、導航系統等)的記憶體裝置。注意，在此，電腦包括平板電腦、筆記型電腦、桌上型電腦以及大型電腦諸如伺服器系統。或者，上述實施方式所示的半導體裝置應用於記憶體卡(例如，SD卡)、USB記憶體、SSD(固態硬碟)等各種卸除式存放裝置。圖17A至圖17E示意性地示出卸除式存放裝置的幾個結構例子。例如，上述實施方式所示的半導體裝置加工為被封裝的記憶體晶片並用於各種記憶體裝置或卸除式記憶體。

圖17A是USB記憶體的示意圖。USB記憶體1100包括外殼1101、蓋子1102、USB連接器1103及基板1104。基板1104被容納在外殼1101中。例如，基板1104上安裝有記憶體晶片1105及控制器晶片1106。可以將上述實施方式所示的半導體裝置組裝於記憶體晶片1105等。

圖17B是SD卡的外觀示意圖，圖17C是SD卡的內部結構的示意圖。SD卡1110包括外殼1111、連接器1112及基板1113。基板1113被容納在外殼1111中。例如，基板1113上安裝有記憶體晶片1114及控制器晶片1115。藉由在基板1113的背面一側也設置記憶體晶片1114，可以增大SD卡1110的容量。此外，也可以將具有無線通訊功能的無線晶片設置於基板1113。由此，藉由主機裝置與SD卡1110之間的無線通訊，可以進行記憶體晶片1114的資料的讀出及寫入。可以將上述實施方式所示的半導體裝置組裝於記憶體晶片1114等。

圖17D是SSD的外觀示意圖，圖17E是SSD的內部結構的示意圖。SSD1150包括外殼1151、連接器1152及基板1153。基板1153被容納在外殼1151中。例如，基板1153上安裝有記憶體晶片1154、記憶體晶片1155及控制器晶片1156。記憶體晶片1155為控制器晶片1156的工作記憶體，例如，可以使用DOSRAM晶片。藉由在基板1153的背面一側也設置記憶體晶片1154，可以增大SSD1150的容量。可以將上述實施方式所示的半導體裝置組裝於記憶體晶片1154等。

本實施方式可以與其他的實施方式、實施例等所記載的結構適當地組合而實施。

實施方式6

根據本發明的一個實施方式的半導體裝置可以應用於如CPU、GPU等處理器或晶片。圖18A至圖18H示出具有根據本發明的一個實施方式的如CPU、GPU等處理器或晶片的電子裝置的具體例子。

〈電子裝置及系統〉

根據本發明的一個實施方式的GPU或晶片可以安裝在各種各樣的電子裝置。作為電子裝置的例子，例如除了電視機、用於筆記本式資訊終端等的顯示器、數位看板(Digital Signage)、彈珠機等大型遊戲機等具有較大的螢幕的電子裝置以外，還可以舉出數位相機、數位攝影機、數位相框、電子書閱讀器、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。此外，藉由將根據本發明的一個實施方式的GPU或晶片設置在電子裝置中，可以使電子裝置具備人工智慧。

本發明的一個實施方式的電子裝置也可以包括天線。藉由由天線接收信號，可以在顯示部上顯示影像或資訊等。此外，在電子裝置包括天線及二次電池時，可以將天線用於非接觸電力傳送。

本發明的一個實施方式的電子裝置也可以包括感測器(該感測器具有測定如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)。

本發明的一個實施方式的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態圖片、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；執行各種軟體(程式)的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料的功能；等。圖18A至圖18H示出電子裝置的例子。

[資訊終端]

圖18A示出資訊終端之一的行動電話機(智慧手機)。資訊終端5100包括外殼5101及顯示部5102，作為輸入介面在顯示部5102中具備觸控面板，並且在外殼5101上設置有按鈕。

藉由將本發明的一個實施方式的晶片應用於資訊終端5100，可以執行利用人工智慧的應用程式。作為利用人工智慧的應用程式，例如，可以舉出識別會話來將該會話的內容顯示在顯示部5102上的應用程式、識別由使用者輸入到顯示部5102所具備的觸控面板的文字或圖形等來將該文字或該圖形顯示在顯示部5102上的應用程式、執行指紋或聲紋等的生物識別的應用程式等。

圖18B示出筆記本式資訊終端5200。筆記本式資訊終端5200包括資訊終端主體5201、顯示部5202及鍵盤5203。

與上述資訊終端5100同樣，藉由將本發明的一個實施方式的晶片應用於筆記本式資訊終端5200，可以執行利用人工智慧的應用程式。作為利用人工智慧的應用程式，例如，可以舉出設計支援軟體、文章校對軟體、功能表自動生成軟體等。此外，藉由使用筆記本式資訊終端5200，可以研發新穎的人工智慧。

注意，在上述例子中，圖18A及圖18B分別示出智慧手機及筆記本式資訊終端作為電子裝置的例子，但是也可以應用智慧手機及筆記本式資訊終端以外的資訊終端。作為智慧手機及筆記本式資訊終端以外的資訊終端，例如可以舉出PDA(Personal Digital Assistant：個人數位助理)、桌上型資訊終端、工作站等。

[遊戲機]

圖18C示出作為遊戲機的一個例子的可攜式遊戲機5300。可攜式遊戲機5300包括外殼5301、外殼5302、外殼5303、顯示部5304、連接部5305及操作鍵5306等。可以將外殼5302及外殼5303從外殼5301拆卸。藉由將設在外殼5301中的連接部5305安裝到其他外殼(未圖示)，可以將輸出到顯示部5304的影像輸出到其他視頻顯示裝置(未圖示)。此時，外殼5302及外殼5303分別可以被用作控制器。由此，多個遊戲玩者可以同時玩遊戲。可以將上述實施方式所示的晶片嵌入到設置在外殼5301、外殼5302及外殼5303的基板的晶片等。

另外，圖18D示出遊戲機之一的固定式遊戲機5400。固定式遊戲機5400以無線或有線連接有控制器5402。

藉由將本發明的一個實施方式的GPU或晶片應用於可攜式遊戲機5300及固定式遊戲機5400等遊戲機，可以實現低功耗的遊戲機。此外，借助於低功耗，可以降低來自電路的發熱，由此可以減少因發熱而給電路本身、週邊電路以及模組帶來的負面影響。

再者，藉由將本發明的一個實施方式的GPU或晶片應用於可攜式遊戲機5300，可以實現具備人工智慧的可攜式遊戲機5300。

遊戲的進展、遊戲中出現的生物的言行、遊戲上發生的現象等的表現本來是由該遊戲所具有的程式規定的，但是藉由將人工智慧應用於可攜式遊戲機5300，可以實現不侷限於遊戲的程式的表現。例如，可以實現遊戲玩者提問的內容、遊戲的進展情況、時間、遊戲上出現的人物的言行變化等的表現。

此外，當使用可攜式遊戲機5300玩需要多個遊戲玩者的遊戲時，可以利用人工智慧構成擬人的遊戲玩者，由此可以將人工智慧的遊戲玩者當作對手，一個人也可以玩多個人玩的遊戲。

雖然圖18C及圖18D示出可攜式遊戲機及固定式遊戲機作為遊戲機的一個例子，但是應用本發明的一個實施方式的GPU或晶片的遊戲機不侷限於此。作為應用本發明的一個實施方式的GPU或晶片的遊戲機，例如可以舉出設置在娛樂設施(遊戲中心，遊樂園等)的街機遊戲機、設置在體育設施的擊球練習用投球機等。

[大型電腦]

將本發明的一個實施方式的GPU或晶片可以應用於大型電腦。

圖18E示出作為大型電腦的一個例子的超級電腦5500。圖18F示出超級電腦5500所包括的機架(rack mount)式電腦5502。

超級電腦5500包括機架5501及多個機架式電腦5502。注意，多個電腦5502容納在機架5501中。另外，電腦5502設有多個基板5504，在該基板上可以安裝上述實施方式所說明的GPU或晶片。

超級電腦5500主要是適合於科學計算的大型電腦。科學計算需要以高速進行龐大的運算，因此功耗大且晶片的發熱高。藉由將本發明的一個實施方式的GPU或晶片應用於超級電腦5500，可以實現低功耗的超級電腦。此外，借助於低功耗，可以降低來自電路的發熱，由此可以減少因發熱而給電路本身、週邊電路及模組帶來的負面影響。

在圖18E及圖18F中，作為大型電腦的一個例子示出超級電腦，然而應用本發明的一個實施方式的GPU或晶片的大型電腦不侷限於此。作為應用本發明的一個實施方式的GPU或晶片的大型電腦，例如可以舉出提供服務的電腦(伺服器)、大型通用電腦(主機)等。

[移動體]

本發明的一個實施方式的GPU或晶片可以應用於作為移動體的汽車及汽車的駕駛席周邊。

圖18G是示出移動體的一個例子的汽車室內的前擋風玻璃周邊的圖。圖18G示出安裝在儀表板的顯示面板5701、顯示面板5702、顯示面板5703以及安裝在支柱的顯示面板5704。

藉由顯示速度表、轉速計、行駛距離、燃料表、排檔狀態、空調的設定，顯示面板5701至顯示面板5703可以提供各種資訊。此外，使用者可以根據喜好適當地改變顯示面板所顯示的顯示內容及佈局等，可以提高設計性。顯示面板5701至顯示面板5703還可以用作照明設備。

藉由將由設置在汽車的攝像裝置(未圖示)拍攝的影像顯示在顯示面板5704上，可以補充被支柱遮擋的視野(死角)。也就是說，藉由顯示由設置在汽車外側的攝像裝置拍攝的影像，可以補充死角，從而可以提高安全性。此外，藉由顯示補充看不到的部分的影像，可以更自然、更舒適地確認安全。顯示面板5704還可以用作照明設備。

因為可以將本發明的一個實施方式的GPU或晶片用作人工智慧的組件，例如可以將該晶片用於汽車的自動駕駛系統。該晶片也可以用於進行導航、危險預測等的系統。此外，可以在顯示面板5701至顯示面板5704上顯示導航、危險預測等資訊。

雖然在上述例子中作為移動體的一個例子說明了汽車，但是移動體不侷限於汽車。例如，作為移動體，也可以舉出電車、單軌鐵路、船舶、飛行物(直升機、無人駕駛飛機(無人機)、飛機、火箭)等，可以對這些移動體應用本發明的一個實施方式的晶片，以提供利用人工智慧的系統。

[電器產品]

圖18H示出電器產品的一個例子的電冷藏冷凍箱5800。電冷藏冷凍箱5800包括外殼5801、冷藏室門5802及冷凍室門5803等。

藉由將本發明的一個實施方式的晶片應用於電冷藏冷凍箱5800，可以實現具備人工智慧的電冷藏冷凍箱5800。藉由利用人工智慧，可以使電冷藏冷凍箱5800具有基於儲存在電冷藏冷凍箱5800中的食品或該食品的消費期限等自動生成功能表的功能、根據所儲存的食品自動調整電冷藏冷凍箱5800的溫度的功能。

作為電器產品的一個例子說明了電冷藏冷凍箱，但是作為其他電器產品，例如可以舉出吸塵器、微波爐、電烤箱、電鍋、熱水器、IH炊具、飲水機、包括空氣調節器的冷暖空調機、洗衣機、乾衣機、視聽設備等。

在本實施方式中說明的電子裝置、該電子裝置的功能、人工智慧的應用例子以及其效果等可以與其他的電子裝置的記載適當地組合而實施。

實施例

在本實施例中，對金屬氧化物與氮化鉭的疊層結構中的金屬氧化物與氮化鉭的介面處的另一層的形成容易性、氮化鉭的耐氧化性、氮化鉭的導電性等進行評價。明確而言，對在金屬氧化膜上形成氮化鉭膜的樣本(樣本1A至樣本5A)以及在金屬氧化膜上形成氮化鉭膜且進行加熱處理的樣本(樣本1B至樣本5B)進行各種分析，算出形成在氮化鉭膜的表面的氧化膜的厚度、形成在金屬氧化膜與氮化鉭膜的介面的層的厚度、氮化鉭膜的電阻率等。

以下，說明樣本1A至樣本5A的製造方法。

在氯化氫(HCl)氛圍下對包含矽的基板的表面進行熱處理，在該基板上形成100nm的氧化矽膜。接著，利用濺射法在該氧化矽膜上形成厚度為15nm的金屬氧化物膜。在形成該金屬氧化膜時，採用如下條件：使用In：Ga：Zn=4：2：4.1[原子數比]的氧化物靶材；作為沉積氣體使用氧氣體45sccm；成膜壓力為0.7Pa；成膜電力為0.5kW；基板溫度為200℃；氧化物靶材與基板的間隔為60mm。

接著，利用濺射法在上述金屬氧化膜上形成厚度為100nm的氮化鉭膜。在形成該氮化鉭膜時，採用如下條件：使用金屬鉭靶材；成膜壓力為0.6Pa；成膜電力為1kW；基板溫度為室溫(R.T.)；靶材與基板的間隔為60mm。

樣本1A至樣本5A之間的不同之處在於在上述氮化鉭膜的成膜時使用的沉積氣體的流量。明確而言，在樣本1A中，使用氬氣體55sccm、氮氣體5sccm。在樣本2A中，使用氬氣體50sccm、氮氣體10sccm。在樣本3A中，使用氬氣體40sccm、氮氣體20sccm。在樣本4A中，使用氬氣體30sccm、氮氣體30sccm。在樣本5A中，使用氬氣體10sccm、氮氣體50sccm。

如此，製造樣本1A至樣本5A。

在此，相對於上述沉積氣體的流量的氮氣體的流量的比率越高，氮化鉭膜中的相對於鉭的氮的原子數比越高。因此，氮化鉭膜中的相對於鉭的氮的原子數比按樣本5A、樣本4A、樣本3A、樣本2A、樣本1A的順序高。

以下，說明樣本1B至樣本5B的製造方法。在樣本1B至樣本5B的製造方法中，直到形成氮化鉭膜的步驟與樣本1A至樣本5A的製造方法相同。

接著，進行加熱處理。作為該加熱處理，在氧氛圍下以400℃的溫度進行1小時的處理。樣本1B是對與樣本1A相同的結構的樣本進行該加熱處理的樣本。樣本2B是對與樣本2A相同的結構的樣本進行該加熱處理的樣本。樣本3B是對與樣本3A相同的結構的樣本進行該加熱處理的樣本。樣本4B是對與樣本4A相同的結構的樣本進行該加熱處理的樣本。樣本5B是對與樣本5A相同的結構的樣本進行該加熱處理的樣本。

如此，製造樣本1B至樣本5B。

與樣本1A至樣本5A同樣，氮化鉭膜中的相對於鉭的氮的原子數比按樣本5B、樣本4B、樣本3B、樣本2B、樣本1B的順序高。

<X射線繞射分析>

下面說明對樣本1A至樣本5A進行X射線繞射(XRD：X-Ray Diffraction)測定的結果。

在本實施例中，作為XRD裝置使用Bruker公司製造的D8 DISCOVER Hybrid。測定條件為如下：利用Out-of-plane法進行θ/2θ掃描，掃描範圍為15deg.至80deg.，步進寬度為0.02deg.，每一點的累計時間為0.1秒。

圖19A至圖19E示出藉由Out-of-plane測定而得到的XRD譜的結果。圖19A是樣本1A的XRD譜，圖19B是樣本2A的XRD譜，圖19C是樣本3A的XRD譜，圖19D是樣本4A的XRD譜，圖19E是樣本5A的XRD譜。在圖19A至圖19E中，橫軸表示2θ[deg.]，縱軸表示強度(Intensity)[a.u.]。此外，在2θ=35deg.附近及2θ=40deg.附近示出的虛線表示顯示氮化鉭的結晶性的峰值位置。

根據圖19A至圖19E，可知樣本1A至樣本5A的氮化鉭膜都具有結晶性。

<剖面STEM影像及EDX分析>

接著，說明對樣本1B至樣本5B利用掃描穿透式電子顯微鏡(STEM：Scanning Transmission Electron Microscope)進行觀察的結果以及利用能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)的分析結果。

在本實施例中，使用日立高新技術公司製造的“HD-2700”，以200kV的加速電壓進行剖面STEM影像的拍攝，並進行利用EDX的組成線性分析。

進行該利用EDX的組成線性分析，以算出在金屬氧化膜與氮化鉭膜的介面形成的層的厚度。在此，將該層的厚度定義為該層和金屬氧化膜的介面的位置與氮化鉭膜的底面和該層的介面的位置之間的差。具體來說，以垂直於基板面的方向為深度方向，對該層及其周邊進行EDX的線性分析。接著，在藉由上述分析得到的相對於深度方向的各元素的定量值的分佈中，將該層與金屬氧化膜的介面的深度(位置)定義為金屬氧化膜的主要成分且氮化鉭膜的非主要成分的金屬(在本實施例中為鎵)的定量值成為一半的深度。此外，將氮化鉭膜的底面與該層的介面的深度(位置)定義為金屬氧化膜的氧的定量值成為一半的深度。如此，可以算出該層的厚度。

圖20A至圖20E示出拍攝的剖面STEM影像。圖20A是樣本1B的剖面STEM影像，圖20B是樣本2B的剖面STEM影像，圖20C是樣本3B的剖面STEM影像，圖20D是樣本4B的剖面STEM影像，圖20E是樣本5B的剖面STEM影像。注意，圖20A至圖20E所示的剖面STEM影像是相襯影像(TE影像)。使用圖20A至圖20E所示的剖面STEM影像測量形成在氮化鉭膜表面的氧化膜的厚度。

圖21示出形成在氮化鉭膜表面的氧化膜的厚度的算出結果。在圖21中，各樣本的左側的橫條圖表示該氧化膜的厚度[nm]。樣本1B中的該氧化膜的厚度為11.9nm，樣本2B中的該氧化膜的厚度為4.6nm，樣本3B中的該氧化膜的厚度為4.0nm，樣本4B中的該氧化膜的厚度為3.6nm，樣本5B中的該氧化膜的厚度為5.3nm。

如此，確認到如下傾向：在氮化鉭膜中，相對於鉭的氮的原子數比越大，上述氧化膜的厚度越小。因此，可認為：在氮化鉭膜中，相對於鉭的氮的原子數比越大，越不容易在氮化鉭膜表面形成氧化膜，換言之，氮化鉭膜中的相對於鉭的氮的原子數比越大，氮化鉭膜越不容易氧化。

另外，圖21示出形成在金屬氧化膜與氮化鉭膜的介面的層的厚度的算出結果。在圖21中，各樣本的右側的橫條圖表示該層的厚度[nm]。樣本1B中的該層的厚度為7.4nm，樣本2B中的該層的厚度為3.4nm，樣本3B中的該層的厚度為2.0nm，樣本4B中的該層的厚度為1.4nm，樣本5B中的該層的厚度為0.8nm。

如此，確認到如下傾向：在氮化鉭膜中，相對於鉭的氮的原子數比越大，上述層的厚度越小。因此，可認為：在氮化鉭膜中，相對於鉭的氮的原子數比越大，越不容易在該氮化鉭膜與金屬氧化物之間形成層。

<電阻率>

接著，算出樣本1B至樣本5B的氮化鉭膜的電阻率。具體來說，對樣本1B至樣本5B的每一個的面內的5個點的片電阻進行測定，算出在5個點測得的片電阻的平均值，以目標厚度的100nm對該算出的平均值進行換算，來算出氮化鉭膜的電阻率。在測定中，使用NPS股份有限公司製造的電阻率測定器(商品名：Σ-10)。

圖21示出氮化鉭膜的電阻率的算出結果。在圖21中，各樣本的圓形表示氮化鉭膜的電阻率[Ω．cm]。樣本1B中的氮化鉭膜的電阻率為2.9×10^-4Ω．cm，樣本2B中的氮化鉭膜的電阻率為4.6×10^-4Ω．cm，樣本3B中的氮化鉭膜的電阻率為1.5×10^-3Ω．cm，樣本4B中的氮化鉭膜的電阻率為6.5×10^-3Ω．cm，樣本5B中的氮化鉭膜的電阻率為1.1×10^-2Ω．cm。

如此，確認到如下傾向：在氮化鉭膜中，相對於鉭的氮的原子數比越小，氮化鉭膜的電阻率越小。因此，可認為：在氮化鉭膜中，相對於鉭的氮的原子數比越小，氮化鉭膜的導電性越高。

本實施例所示的結構、方法等的至少其一部分可以與本說明書中記載的實施方式適當地組合而實施。