JP2020027865A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020027865A
JP2020027865A JP2018151706A JP2018151706A JP2020027865A JP 2020027865 A JP2020027865 A JP 2020027865A JP 2018151706 A JP2018151706 A JP 2018151706A JP 2018151706 A JP2018151706 A JP 2018151706A JP 2020027865 A JP2020027865 A JP 2020027865A
Authority
JP
Japan
Prior art keywords
source
extending direction
semiconductor device
diffusion layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018151706A
Other languages
English (en)
Inventor
松浦　修武
Osatake Matsuura
修武 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018151706A priority Critical patent/JP2020027865A/ja
Priority to US16/243,146 priority patent/US11069617B2/en
Publication of JP2020027865A publication Critical patent/JP2020027865A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions

Abstract

【課題】トランジスタの閾値電圧のばらつきを抑制すること。【解決手段】実施形態の半導体装置２は、基板の表面に延びる拡散層および拡散層上に配置されるゲート電極ＧＥを有するトランジスタＴｒと、ゲート電極ＧＥの両側で拡散層にそれぞれ接続される底面が長尺形状のコンタクトと、を備え、底面の延在方向が拡散層の延在方向に対して互いに一直線に並ばないようそれぞれのコンタクトが配置されている。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体装置は、基板に形成された拡散層上にゲート電極を備えるトランジスタを含む。ゲート電極の両側には、拡散層に接続するソースドレインコンタクトが形成される。トランジスタにおいては、閾値電圧のばらつきが少ないことが望ましい。
米国特許出願公開第２０１７／００４７３４８号明細書
一つの実施形態は、トランジスタの閾値電圧のばらつきを抑制することができる半導体装置を提供することを目的とする。
実施形態の半導体装置は、基板の表面に延びる拡散層および前記拡散層上に配置されるゲート電極を有するトランジスタと、前記ゲート電極の両側で前記拡散層にそれぞれ接続される底面が長尺形状のコンタクトと、を備え、前記底面の延在方向が前記拡散層の延在方向に対して互いに一直線に並ばないようそれぞれの前記コンタクトが配置されている。
図１は、実施形態にかかる不揮発性メモリの構成の一例を模式的に示す図である。 図２は、実施形態にかかる不揮発性メモリの製造処理の手順の一例を示すフロー図である。 図３は、実施形態にかかる不揮発性メモリの製造処理の手順の一例を示すフロー図である。 図４は、実施形態にかかる不揮発性メモリの製造処理の手順の一例を示すフロー図である。 図５は、ある種のトランジスタにおける閾値を示す正規確率プロットである。 図６は、実施形態の変形例１にかかる不揮発性メモリが備える半導体装置の構成の一例を模式的に示す平面図である。 図７は、実施形態の変形例２にかかる不揮発性メモリが備える半導体装置の構成の一例を模式的に示す平面図である。
以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
（不揮発性メモリの構成例）
図１（ａ）は、実施形態にかかる不揮発性メモリ１の構成の一例を模式的に示す断面図である。図１（ａ）に示す断面は、後述のアクティブ領域ＡＡの延在方向に沿っている。図１（ａ）に示すように、不揮発性メモリ１は、例えば、メモリセルアレイＡｒｒと、メモリセルアレイＡｒｒの下方に配置される周辺回路Ｐｅｒとを備える３次元不揮発性メモリとして構成される。メモリセルアレイＡｒｒには複数のメモリセルＭＣがマトリクス状に配置される。周辺回路ＰｅｒはメモリセルＭＣの動作に寄与する。
メモリセルアレイＡｒｒ内には、ワード線ＷＬと層間絶縁層ＩＤとが複数積層され、これらを貫通するピラーＰが設けられている。ピラーＰはチャネル層とメモリ層とを備え、ソース線ＳＬに接続されている。これにより、ピラーＰの高さ方向に沿ってメモリセルＭＣが３次元に配列されることとなる。
周辺回路ＰｅｒはトランジスタＴｒを含む。トランジスタＴｒは、ウェハＳｕｂに設けられた拡散層であるアクティブ領域ＡＡ、及びアクティブ領域ＡＡ上にゲート電極ＧＥを備える。ゲート電極ＧＥにはゲートコンタクトＣＧが接続される。ゲート電極ＧＥの両側のアクティブ領域ＡＡ、つまり、ソース領域およびドレイン領域には、ソースドレインコンタクトＣＳが接続される。ソースドレインコンタクトＣＳは配線層Ｄ０に接続され、さらに複数のコンタクトを介して配線層Ｄ０の上層の配線層Ｄ１，Ｄ２等に接続される。主に、トランジスタＴｒ、ゲートコンタクトＣＧ、ソースドレインコンタクトＣＳ、及び配線層Ｄ０〜Ｄ２により、半導体装置２が構成される。
図１（ｂ）は、実施形態にかかる不揮発性メモリ１が備える半導体装置２の構成の一例を模式的に示す平面図である。図１（ｂ）に示すように、ウェハＳｕｂには、複数の長尺状のアクティブ領域ＡＡが、それぞれ短手方向に並ぶように設けられている。アクティブ領域ＡＡ上には、アクティブ領域ＡＡの延在方向と交わる方向、例えば直交する方向に延びる複数のゲート電極ＧＥが、それぞれ短手方向に並ぶように設けられている。ゲート電極ＧＥ直下のアクティブ領域ＡＡにはチャネルが形成される。個々のゲート電極ＧＥ上には、ゲートコンタクトＣＧがそれぞれ設けられている。個々のゲート電極ＧＥの両側には、ソースドレインコンタクトＣＳがそれぞれ設けられている。
ソースドレインコンタクトＣＳの底面は、コンタクト抵抗低減の観点から、例えば楕円形等の長尺形状を有している。アクティブ領域ＡＡの延在方向に配列される複数のソースドレインコンタクトＣＳにおいて、これらの長尺形状の底面の延在方向Ｄｃｓがアクティブ領域ＡＡの延在方向Ｄａａに対して一直線に並ばないように、それぞれのソースドレインコンタクトＣＳが配置されている。より具体的には、底面の延在方向Ｄｃｓがアクティブ領域ＡＡの延在方向Ｄａａに対して交わる向きに、それぞれのソースドレインコンタクトＣＳが配置されている。換言すれば、ソースドレインコンタクトＣＳの底面は、長尺状に延びるアクティブ領域ＡＡに対して斜めに配置されている。底面の延在方向Ｄｃｓとアクティブ領域ＡＡの延在方向Ｄａａとがなす角度は、例えば１０°以上である。
ところで、アクティブ領域ＡＡの延在方向Ｄａａ、及び例えばこれに直交するゲート電極ＧＥの延在方向は、ウェハＳｕｂの結晶が劈開する方向である。アクティブ領域ＡＡの延在方向Ｄａａに対して斜めに配置されるソースドレインコンタクトＣＳの底面の延在方向Ｄｃｓは、ウェハＳｕｂの劈開方向に対しても斜めに配置される。
以上のように、複数のトランジスタＴｒが２次元にマトリクス状に配置されるトランジスタアレイＴＡが構成される。図１（ｂ）の例では、トランジスタアレイＴＡ内の各トランジスタＴｒは、並列方向に隣接するトランジスタＴｒと、互いにソース領域およびドレイン領域を共有している。また、それぞれのゲート電極ＧＥのゲート幅Ｗは例えば１μｍ以下である。このようにトランジスタアレイＴＡを構成することで、小さな領域内に密集してトランジスタＴｒを複数配置することができる。
（不揮発性メモリの製造処理の例）
次に、図２〜図４を用いて、不揮発性メモリ１の製造処理例について説明する。図２〜図４は、実施形態にかかる不揮発性メモリ１の製造処理の手順の一例を示すフロー図である。図２の左側ならびに図３および図４に示す図は、製造処理における不揮発性メモリ１の断面図である。図２の右側に示す図は、製造処理における不揮発性メモリ１の平面図である。
図２（ａ）に示すように、ウェハＳｕｂにイオン注入等がされてアクティブ領域ＡＡが形成される。また、アクティブ領域ＡＡ上に、例えばアクティブ領域ＡＡと直交するようゲート電極ＧＥが形成される。以上により、トランジスタＴｒが形成される。
図２（ｂ）に示すように、アクティブ領域ＡＡおよびゲート電極ＧＥ等を覆うように層間絶縁層ＩＤを形成する。そして、層間絶縁層ＩＤを貫通し、ゲート電極ＧＥ、アクティブ領域ＡＡにそれぞれ接続するゲートコンタクトＣＧ及びソースドレインコンタクトＣＳを形成する。このとき、例えば楕円形等の長尺形状のソースドレインコンタクトＣＳの底面は、アクティブ領域ＡＡに対して斜めに配置される。
図２（ｃ）に示すように、さらに層間絶縁層ＩＤを積層していきながら、コンタクトにより接続される配線層Ｄ０〜Ｄ２を形成する。以上により、半導体装置２および周辺回路Ｐｅｒが形成される。
図３（ａ）に示すように、周辺回路Ｐｅｒの上方にソース線ＳＬを形成する。また、ソース線ＳＬ上に、犠牲層ＳＣと層間絶縁層ＩＤとを複数積層する。
図３（ｂ）に示すように、犠牲層ＳＣと層間絶縁層ＩＤとを貫通し、ソース線ＳＬに到達するピラーＰを形成する。ピラーＰは、柱状のチャネルと、チャネルの側面を覆うメモリ層とを備える。
図４（ａ）に示すように、外縁部の犠牲層ＳＣと層間絶縁層ＩＤとを貫通する図示しないスリットＳＴを介して犠牲層ＳＣを除去する。
図４（ｂ）に示すように、図示しないスリットＳＴを介して、犠牲層ＳＣが除去されて生じた空間に導電体を充填してワード線ＷＬを形成する。以上により、メモリセルアレイＡｒｒ及び不揮発性メモリ１が形成される。
上記のように、犠牲層ＳＣを除去し、そこへワード線ＷＬを形成する手法をリプレースと呼ぶ。リプレース時、形成途中の不揮発性メモリ１の全体の構成が熱履歴を受けることがある。
（トランジスタの閾値）
図５は、ある種のトランジスタにおける閾値を示す正規確率プロットである。図５の横軸は、トランジスタの示す閾値であり、縦軸は、ばらつきを示す。図５に示すように、本発明者は、ある種のトランジスタにおいて閾値のばらつきや低下が起こることを発見した。このような閾値のばらつきや低下は、ゲート幅Ｗが１μｍ以下のトランジスタにおいて顕著であった。
本発明者が様々な解析を行った結果、上記トランジスタにおいて、ゲート電極下のアクティブ領域に結晶欠陥が生じており、この結晶欠陥がトランジスタの閾値のばらつきや低下の一因となっていることを突き止めた。これは、ソースドレインコンタクトがアクティブ領域の延在方向に配列されることでアクティブ領域に応力が発生し、トランジスタ上方のメモリセルアレイ形成時の熱履歴等で結晶欠陥が生じるものと推察される。
本発明者は、鋭意研究の結果、実施形態の半導体装置２のように、ソースドレインコンタクトＣＳによるアクティブ領域ＡＡへの応力を緩和する構成を見出した。
実施形態の半導体装置１においては、同一のアクティブ領域ＡＡ内に配置されるソースドレインコンタクトＣＳにおいて、ソースドレインコンタクトＣＳの底面の延在方向Ｄｃｓが、アクティブ領域ＡＡの延在方向Ｄａａに対して互いに一直線上に並ばない。ソースドレインコンタクトＣＳの底面は長尺形状であるところ、それらの応力は主に底面の延在方向Ｄｃｓに生じると推察される。上記構成では、ソースドレインコンタクトＣＳの底面の応力が、アクティブ領域Ａａの延在方向Ｄａａに対してそれぞれ異なる方向に加わることとなる。これにより、アクティブ領域ＡＡにおける結晶欠陥が抑制され、トランジスタＴｒの閾値のばらつきや低下を抑制することができる。
（変形例１）
上述の実施形態においては、ソースドレインコンタクトＣＳの底面のアクティブ領域ＡＡに対する傾斜は全て同じ方向としていたが、これに限られない。
図６は、実施形態の変形例１にかかる不揮発性メモリが備える半導体装置の構成の一例を模式的に示す平面図である。図６に示すように、同一のアクティブ領域ＡＡに配列されるソースドレインコンタクトＣＳａにおいて、ソースドレインコンタクトＣＳａの底面のアクティブ領域ＡＡに対する傾斜の向きが１つおきに逆転していてもよい。
このようにソースドレインコンタクトＣＳａを配置することで、同一のアクティブ領域ＡＡに配列されるソースドレインコンタクトＣＳａの底面の延在方向Ｄｃｓａは、アクティブ領域ＡＡの延在方向Ｄａａに対して一直線上に並ばない。同様に、同一のアクティブ領域ＡＡに配列されるソースドレインコンタクトＣＳａの底面の延在方向Ｄｃｓａは、ウェハの結晶が劈開する方向に対しても一直線上に並ばない。
（変形例２）
上述の実施形態においては、ソースドレインコンタクトＣＳの底面がアクティブ領域ＡＡに対して傾斜しているもとのとしたが、これに限られない。
図７は、実施形態の変形例２にかかる不揮発性メモリが備える半導体装置の構成の一例を模式的に示す平面図である。図７に示すように、同一のアクティブ領域ＡＡに配列されるソースドレインコンタクトＣＳｂにおいて、ソースドレインコンタクトＣＳｂのアクティブ領域ＡＡ内における位置が１つおきに異なっていてもよい。
具体的には、実施形態の変形例２の半導体装置においては、アクティブ領域ＡＡの１列目のソースドレインコンタクトＣＳｂが、アクティブ領域ＡＡの短手方向における一方の端部寄りに配置される。また、アクティブ領域ＡＡの２列目のソースドレインコンタクトＣＳｂは、アクティブ領域ＡＡの短手方向における他方の端部寄りに配置される。このときの寄せ幅は任意であるが、ソースドレインコンタクトＣＳｂの底面の短手方向の端部の延長線Ｅｘ同士がそれぞれ重ならない程度の寄せ幅とすることが好ましい。このように、実施形態の変形例２の半導体装置では、ソースドレインコンタクトＣＳｂがアクティブ領域ＡＡの延在方向Ｄａａに対してジグザグに配置されている。
このようにソースドレインコンタクトＣＳｂを配置することで、同一のアクティブ領域ＡＡに配列されるソースドレインコンタクトＣＳｂの底面の延在方向Ｄｃｓｂは、アクティブ領域ＡＡの延在方向Ｄａａに対して一直線上に並ばない。同様に、同一のアクティブ領域ＡＡに配列されるソースドレインコンタクトＣＳｂの底面の延在方向Ｄｃｓｂは、ウェハの結晶が劈開する方向に対してもそれぞれ一直線上に並ばない。
以上の変形例１，２のみならず、ソースドレインコンタクトの底面の延在方向がアクティブ領域の延在方向に対してそれぞれ一直線に並ばないような配置であれば、ソースドレインコンタクトを如何なる配置とすることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…不揮発性メモリ、２…半導体装置、ＡＡ…アクティブ領域、ＣＧ…ゲートコンタクト、ＣＳ，ＣＳａ，ＣＳｂ…ソースドレインコンタクト、Ｄａａ，Ｄｃｓ，Ｄｃｓａ，Ｄｃｓｂ…延在方向、ＧＥ…ゲート電極、Ｓｕｂ…ウェハ、ＴＡ…トランジスタアレイ、Ｗ…ゲート幅。

Claims (5)

  1. 基板の表面に延びる拡散層および前記拡散層上に配置されるゲート電極を有するトランジスタと、
    前記ゲート電極の両側で前記拡散層にそれぞれ接続される底面が長尺形状のコンタクトと、を備え、
    前記底面の延在方向が前記拡散層の延在方向に対して互いに一直線に並ばないようそれぞれの前記コンタクトが配置されている、
    半導体装置。
  2. 前記底面の延在方向が前記基板の結晶の劈開方向に対して互いに一直線に並ばないようそれぞれの前記コンタクトが配置されている、
    請求項１に記載の半導体装置。
  3. 前記底面の延在方向が前記拡散層の延在方向に対して交わる向きにそれぞれの前記コンタクトが配置されている、
    請求項１または請求項２に記載の半導体装置。
  4. それぞれの前記コンタクトが前記拡散層の延在方向に対してジグザグに配置されている、
    請求項１または請求項２に記載の半導体装置。
  5. 前記トランジスタと前記コンタクトとが前記拡散層の延在方向に複数配列される、
    請求項１乃至請求項４のいずれか１項に記載の半導体装置。
JP2018151706A 2018-08-10 2018-08-10 半導体装置 Pending JP2020027865A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018151706A JP2020027865A (ja) 2018-08-10 2018-08-10 半導体装置
US16/243,146 US11069617B2 (en) 2018-08-10 2019-01-09 Semiconductor device and nonvolatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018151706A JP2020027865A (ja) 2018-08-10 2018-08-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2020027865A true JP2020027865A (ja) 2020-02-20

Family

ID=69406304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018151706A Pending JP2020027865A (ja) 2018-08-10 2018-08-10 半導体装置

Country Status (2)

Country Link
US (1) US11069617B2 (ja)
JP (1) JP2020027865A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022191093A (ja) * 2021-06-15 2022-12-27 キオクシア株式会社 トランジスタ、半導体記憶装置、及びトランジスタの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109677A (ja) 1990-08-29 1992-04-10 Seiko Instr Inc Ｍｏｓトランジスター
JPH11195787A (ja) 1998-01-06 1999-07-21 Sony Corp 半導体装置
JP3524908B2 (ja) 2002-01-21 2004-05-10 株式会社半導体理工学研究センター 半導体装置
JP2006093259A (ja) 2004-09-22 2006-04-06 Sanyo Electric Co Ltd 半導体装置
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP2011003833A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101718981B1 (ko) * 2010-06-30 2017-03-23 삼성전자주식회사 콘택 플러그를 포함하는 반도체 소자
KR101936846B1 (ko) * 2012-10-24 2019-01-11 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
JP2017038000A (ja) 2015-08-11 2017-02-16 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US11069617B2 (en) 2021-07-20
US20200051908A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
US20230363167A1 (en) Semiconductor memory device and method for manufacturing the same
JP5112201B2 (ja) 不揮発性半導体記憶装置
US9691784B2 (en) Semiconductor memory device
JP2010219409A (ja) 不揮発性半導体記憶装置
US9659957B2 (en) Semiconductor memory device and method for manufacturing same
JP2019160922A (ja) 半導体装置
US20160079069A1 (en) Semiconductor memory device and method for manufacturing the same
JP6226788B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US10242993B2 (en) Semiconductor device and method for manufacturing same
US9991276B2 (en) Semiconductor device
TWI538171B (zh) 3d nand記憶體的陣列配置
JP2022136608A (ja) 半導体記憶装置
JP2019057669A (ja) 半導体記憶装置
JP2020027865A (ja) 半導体装置
US11437394B2 (en) Semiconductor memory device
JP2022050233A (ja) 半導体記憶装置
US9917138B1 (en) Semiconductor device and semiconductor memory device
US20230072833A1 (en) Semiconductor memory device
US20220310647A1 (en) Semiconductor memory device
US20220302023A1 (en) Semiconductor device and manufacturing method thereof
JP2011204296A (ja) 半導体記憶装置
JP2016062622A (ja) 半導体記憶装置及びその駆動方法
US9583506B2 (en) Semiconductor memory device and method of manufacturing the same
TW202312452A (zh) 半導體儲存裝置及其製造方法
US20170077123A1 (en) Semiconductor memory device