JP2020022315A - 制御電源プログラム及び電源装置 - Google Patents

Abstract

【課題】故障前に電源回路の劣化を知らせることができる、制御電源プログラム及び電源装置を提供すること。【解決手段】電源回路の出力電圧と目標電圧との誤差の積分値を演算し、前記出力電圧が前記目標電圧となるように前記電源回路を制御するデューティ比を前記積分値を用いて演算し、前記電源回路の出力電流に対する前記積分値の傾きを計算し、前記傾きの計算値が初期値と異なると判定した場合において前記傾きの計算値が第１の警告閾値を越えているとき、第１の警告信号を出力させる、処理をコンピュータに実行させる制御電源プログラム。【選択図】図１８

Description

本発明は、制御電源プログラム及び電源装置に関する。

従来、デジタル制御のスイッチング電源において、出力コンデンサの等価直列インピーダンスを検出することによって、電源の故障を検知する技術が知られている（例えば、特許文献１を参照）。

特開２０００−１４１４３号公報

しかしながら、従来の技術では、ユーザは電源回路が故障する前に電源回路の劣化を知ることが難しい。

そこで、本開示は、故障前に電源回路の劣化を知らせることができる、制御電源プログラム及び電源装置を提供する。

本開示は、
電源回路の出力電圧と目標電圧との誤差の積分値を演算し、
前記出力電圧が前記目標電圧となるように前記電源回路を制御するデューティ比を前記積分値を用いて演算し、
前記電源回路の出力電流に対する前記積分値の傾きを計算し、
前記傾きの計算値が初期値と異なると判定した場合において前記傾きの計算値が第１の警告閾値を越えているとき、第１の警告信号を出力させる、
処理をコンピュータに実行させる制御電源プログラムを提供する。

また、本開示は、
電源回路と、
前記電源回路の出力電圧と目標電圧との誤差の積分値を演算し、前記出力電圧が前記目標電圧となるように前記電源回路を制御するデューティ比を前記積分値を用いて演算する補償器と、
前記電源回路の出力電流に対する前記積分値の傾きを計算する計算部と、
前記傾きの計算値が初期値と異なると判定した場合において前記傾きの計算値が第１の警告閾値を越えているとき、第１の警告信号を出力する出力部とを備える、電源装置を提供する。

本開示によれば、故障前に電源回路の劣化を知らせることができる。

電源装置の構成例を示す図である。 補償器の構成例を示す図である。 データテーブルの一例を示す図である。 ワークメモリの一例を示す図である。 制御装置のハードウェア構成例を示す図である。 損失がない場合の電源回路の等価回路の構成例を示す図である。 損失がある場合の電源回路の等価回路の構成例を示す図である。 抵抗成分の変化による、出力電圧と出力電流との関係例を示す図である。 電源装置の詳細な構成例を示す図である。 積分値と出力電流との関係例を示す図である。 積分値の例を示す図である。 積分値の傾きの例を示す図である。 スイッチング素子の速度低下を示す図である。 スイッチング素子の速度低下による、出力電圧と出力電流との関係例を示す図である。 積分値と出力電流との関係例を示す図である。 積分値とその傾きの例を示す図である。 劣化診断前処理のフローチャートの一例を示す図である。 劣化診断処理のフローチャートの一例を示す図である。

図１は、本実施形態による電源装置１００の構成例を示す図である。電源装置１００は、電源回路１０１と、制御装置１０２と、負荷１０３と、発報装置１０４とを有する。電源回路１０１は、直流電源１１１と、電圧検出回路１１２と、電流検出回路１１３と、電解コンデンサ１１４と、ｎチャネル電界効果トランジスタ１１５と、トランス１１６と、ダイオード１１９，１２０と、インダクタ１２１と、電解コンデンサ１２２と、電流検出回路１２３と、電圧検出回路１２４とを有する。トランス１１６は、一次巻線１１７及び二次巻線１１８を有する。電界効果トランジスタ１１５は、窒化ガリウム（ＧａＮ）の高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が好ましいが、ＭＯＳ電界効果トランジスタでもよい。ＨＥＭＴは、高耐圧及び高速スイッチングの利点がある。電源回路１０１は、直流電源１１１から例えば３８０Ｖの直流の入力電圧Ｖｉｎを入力し、入力電圧Ｖｉｎを降圧し、例えば１２Ｖの直流の出力電圧Ｖｏｕｔを負荷１０３に出力する。負荷１０３は、サーバ装置又は電子機器等である。一次巻線１１７及び二次巻線１１８の巻数比は、α：１である。高圧電源では、通常、αは１よりも大きな値を取る。

直流電源１１１は、例えば３８０Ｖの直流の入力電圧Ｖｉｎを入力ノードＮ１とＮ２の間に供給する。電解コンデンサ１１４は、入力ノードＮ１とＮ２の間に接続され、入力電圧Ｖｉｎに充電され、充電された電圧を出力する。トランス１１６の一次巻線１１７は、入力ノードＮ１と電界効果トランジスタ１１５のドレインとの間に接続される。電界効果トランジスタ１１５は、スイッチング素子であり、ゲートがパルス幅変調（ＰＷＭ）制御器１４４に接続され、ソースが入力ノードＮ２に接続される。なお、電界効果トランジスタ１１５は、複数の電界効果トランジスタを並列に接続したものでもよい。二次巻線１１８は、ダイオード１１９のアノードと出力ノードＮ４の間に接続される。ダイオード１２０は、アノードが出力ノードＮ４に接続され、カソードがダイオード１１９のカソードに接続される。インダクタ１２１は、ダイオード１１９のカソードと出力ノードＮ３の間に接続される。電解コンデンサ１２２は、出力ノードＮ３とＮ４の間に接続される。

トランス１１６は、一次巻線１１７の電圧を変圧し、変圧した電圧を二次巻線１１８に出力する。具体的には、一次巻線１１７に電圧が印加されると、二次巻線１１８には一次巻線１１７の電圧より低い電圧が発生する。ダイオード１１９及び１２０は、整流回路であり、二次巻線１１８の電圧を整流する。インダクタ１２１及び電解コンデンサ１２２は、平滑化回路であり、整流回路の電圧を平滑化し、平滑化した電圧を出力ノードＮ３とＮ４の間に出力する。出力ノードＮ３とＮ４の間の出力電圧Ｖｏｕｔは、例えば１２Ｖの直流電圧であり、負荷１０３に電源電圧として供給される。

電界効果トランジスタ１１５のゲートには、高周波数パルスの制御信号Ｓ１が入力される。制御信号Ｓ１は、電界効果トランジスタ１１５のゲート電圧である。ＰＷＭ制御器１４４は、電界効果トランジスタ１１５の制御信号Ｓ１のパルス幅を制御する。後述するが、ＰＷＭ制御器１４４は、出力電圧Ｖｏｕｔが目標電圧Ｖｔ（例えば１２Ｖ）より低ければ電界効果トランジスタ１１５の制御信号Ｓ１のパルス幅を広くし、出力電圧Ｖｏｕｔが目標電圧Ｖｔ（例えば１２Ｖ）より高ければ電界効果トランジスタ１１５の制御信号Ｓ１のパルス幅を狭くする。これにより、負荷１０３の変動により、出力電圧Ｖｏｕｔが変化した場合でも、ＰＷＭ制御器１４４は、出力ノードＮ３とＮ４の間の出力電圧Ｖｏｕｔが目標電圧Ｖｔ（例えば１２Ｖ）に近づくように制御することができる。

電圧検出回路１１２は、入力ノードＮ１とＮ２の間の電圧を、電源回路１０１の入力電圧Ｖｉｎとして検出する。電流検出回路１１３は、入力ノードＮ１に流れる電流を、電源回路１０１の入力電流Ｉｉｎとして検出する。電圧検出回路１２４は、出力ノードＮ３とＮ４の間の電圧を、電源回路１０１の出力電圧Ｖｏｕｔとして検出する。電流検出回路１２３は、出力ノードＮ３に流れる電流を、電源回路１０１の出力電流Ｉｏｕｔとして検出する。

電圧検出回路１２４とアナログ／デジタル（Ａ／Ｄ）変換器１３３とを電気的に絶縁するため、電圧検出回路１２４は、フォトカプラにより、光学的にＡ／Ｄ変換器１３３に接続されている。また、電流検出回路１２３とＡ／Ｄ変換器１３４とを電気的に絶縁するため、電流検出回路１２３は、フォトカプラにより、光学的にＡ／Ｄ変換器１３４に接続されている。

制御装置１０２は、電源回路１０１の劣化を検出し、電源回路１０１を停止させたり、電源回路１０１の劣化をユーザに知らせたりする。以下、制御装置１０２の詳細を説明する。

制御装置１０２は、Ａ／Ｄ変換器１３１〜１３４と、メモリ１３５と、損失抵抗演算部１３９と、目標電圧発生部１４０と、減算器１４１と、補償器１４２と、スイッチ部１４３と、ＰＷＭ制御器１４４と、初期値演算部１４５と、劣化検出部１４６を有する。なお、損失抵抗演算部１３９と、目標電圧発生部１４０と、減算器１４１と、補償器１４２と、スイッチ部１４３と、ＰＷＭ制御器１４４と、初期値演算部１４５と、劣化検出部１４６は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。

Ａ／Ｄ変換器１３１は、電圧検出回路１１２により検出されたアナログの入力電圧Ｖｉｎをデジタルの入力電圧Ｖｉｎに変換する。Ａ／Ｄ変換器１３２は、電流検出回路１１３により検出されたアナログの入力電流Ｉｉｎをデジタルの入力電流Ｉｉｎに変換する。Ａ／Ｄ変換器１３３は、電圧検出回路１２４により検出されたアナログの出力電圧Ｖｏｕｔをデジタルの出力電圧Ｖｏｕｔに変換する。Ａ／Ｄ変換器１３４は、電流検出回路１２３により検出されたアナログの出力電流Ｉｏｕｔをデジタルの出力電流Ｉｏｕｔに変換する。

目標電圧発生部１４０は、目標電圧Ｖｔを記憶し、目標電圧Ｖｔを出力する。目標電圧Ｖｔは、例えば１２Ｖである。減算器１４１は、目標電圧Ｖｔからデジタルの出力電圧Ｖｏｕｔを減算し、減算結果を補償器１４２に出力する。補償器１４２は、減算器１４１の減算結果に応じて、デューティ比Ｄａを演算する。デューティ比Ｄａは、制御信号Ｓ１のデューティ比であり、Ｖｏｕｔ／Ｖｉｎで表される。補償器１４２は、出力電圧Ｖｏｕｔが目標電圧Ｖｔに近づくようにデューティ比Ｄａを演算する。例えば、補償器１４２は、出力電圧Ｖｏｕｔが目標電圧Ｖｔより低ければ、デューティ比Ｄａを大きくし、出力電圧Ｖｏｕｔが目標電圧Ｖｔより高ければ、デューティ比Ｄａを小さくする。デューティ比Ｄａが大きくなると、制御信号Ｓ１のパルス幅が広くなり、出力電圧Ｖｏｕｔが上昇する。また、デューティ比Ｄａが小さくなると、制御信号Ｓ１のパルス幅が狭くなり、出力電圧Ｖｏｕｔが下降する。このフィードバック制御により、出力電圧Ｖｏｕｔを目標電圧Ｖｔの一定値に維持することができる。以上のように、減算器１４１及び補償器１４２は、デューティ比演算部であり、出力電圧Ｖｏｕｔが目標電圧Ｖｔに近づくように、電源回路１０１の電界効果トランジスタ１１５の制御信号Ｓ１のデューティ比Ｄａを演算する。

図２は、補償器１４２の構成例を示すブロック線図である。補償器１４２は、目標電圧Ｖｔと実際の出力電圧Ｖｏｕｔとの誤差ΔＶが零になるようにデューティ比Ｄａを制御する制御器である。補償器１４２は、例えば、ＰＩ（Ｐ：Proportional Ｉ：Integral）制御を行うＰＩ制御器、又はＰＩＤ（Ｐ：Proportional Ｉ：Integral Ｄ：Differential）制御を行うＰＩＤ制御器である。

ＰＩ制御器として動作する場合、補償器１４２は、比例演算部４１と、積分演算部４２，４４と、加算器４６とを備える。ＰＩＤ制御器の場合、ＰＩ制御器の構成に加えて、微分演算部４３，４５を備える。

ＰＩ制御器として動作する場合、補償器１４２は、ある瞬間のデューティ比Ｄａを、その瞬間のΔＶに比例する項（比例項：Ｐ項）とΔＶの積分値Ｎ_Ｉに比例する項（積分項：Ｉ項）との和として決定する。Ｐ項の比例定数をＰゲイン（比例ゲイン、式（１）でのＫ_Ｐ）と呼び、Ｉ項の比例定数をＩゲイン（積分ゲイン、式（１）でのＫ_Ｉ）と呼ぶ。Ｐ項は、負荷変動に対する追随速度、Ｉ項は変動収束後のオフセット量に関係する。ＰＩ制御の場合、式（１）における微分項は無い。

より追随速度を上げるため、ＰＩＤ制御を行う場合には、補償器１４２は、ある瞬間のデューティ比Ｄａを、その瞬間のＰ項とＩ項との和に、その瞬間のΔＶの微分値に比例する項（微分項：Ｄ項）を更に加えることで決定する。Ｄ項の比例定数をＤゲイン（微分ゲイン、式（１）でのＫ_Ｄ）と呼ぶ。

図１において、メモリ１３５は、ワークメモリ１３７を有し、プログラム１３６及びデータテーブル１３８を記憶する。プログラム１３６は、制御電源プログラムである。制御装置１０２がマイクロコンピュータである場合、メモリ１３５に読み出し可能に記憶されるプログラム１３６によってマイクロコンピュータ内の中央処理ユニット（ＣＰＵ）が動作することにより、制御装置１０２の各機能は実現される。

図３は、データテーブル１３８の例を示す図である。例えば、電源回路１０１は、出力電圧が１２Ｖであり、定格出力電力が５００Ｗである。データテーブル１３８は、出力電流Ｉｏｕｔと損失抵抗Ｒｌｏｓｓの対応関係を示す。損失抵抗Ｒｌｏｓｓの詳細は、後述する。

図４は、ワークメモリ１３７の例を示す図である。例えば、電源回路１０１は、入力電圧Ｖｉｎが３８０Ｖ、出力電圧Ｖｏｕｔの目標値が１２Ｖであり、定格出力電力が５００Ｗである。ワークメモリ１３７は、例えば、出力電流Ｉｏｕｔ、積分値Ｎ_Ｉ、出力電圧Ｖｏｕｔ、入力電圧Ｖｉｎ、及び入力電流Ｉｉｎの対応関係を記憶する。これら以外の要素が記憶されてもよい。Ｎ_Ｉ２、Ｎ_Ｉ１０、Ｎ_Ｉ３０は、補償器１４２で算出された積分値である。積分値Ｎ_Ｉの詳細は、後述する。

図１において、損失抵抗演算部１３９は、デジタルの入力電圧Ｖｉｎ、デジタルの入力電流Ｉｉｎ、デジタルの出力電圧Ｖｏｕｔ、及びデジタルの出力電流Ｉｏｕｔを基に、損失抵抗Ｒｌｏｓｓを演算する。そして、損失抵抗演算部１３９は、図３に示すように、出力電流Ｉｏｕｔと損失抵抗Ｒｌｏｓｓの対応関係を示すデータテーブル１３８をメモリ１３５に書き込む。損失抵抗演算部１３９の詳細は、後述する。

初期値演算部１４５は、データテーブル１３８の損失抵抗Ｒｌｏｓｓ、デジタルの入力電圧Ｖｉｎ、デジタルの出力電圧Ｖｏｕｔ、及びデジタルの出力電流Ｉｏｕｔを基に、デューティ比Ｄｔを演算する。デューティ比Ｄｔは、制御信号Ｓ１の理論デューティ比（デューティ比Ｄａの初期値に相当する値）である。デューティ比Ｄａは、制御信号Ｓ１の実効デューティ比である。初期値演算部１４５の詳細は、後述する。

劣化検出部１４６は、図４に示すように、出力電流Ｉｏｕｔ、積分値Ｎ_Ｉ、出力電圧Ｖｏｕｔ、入力電圧Ｖｉｎ、及び入力電流Ｉｉｎの対応関係をワークメモリ１３７に書き込む。劣化検出部１４６は、積分値Ｎ_Ｉ及び出力電流Ｉｏｕｔを基に、電源回路１０１の劣化を検出する。劣化検出部１４６は、電源回路１０１の劣化を検出した場合には、警告信号Ｓ３を発報装置１０４に出力し、「１」の停止信号Ｓ２をスイッチ部１４３に出力する。また、劣化検出部１４６は、電源回路１０１の劣化を検出しない場合には、警告信号Ｓ３を発報装置１０４に出力せず、「０」の停止信号Ｓ２をスイッチ部１４３に出力する。劣化検出部１４６の詳細は、後述する。

制御装置１０２は、パワーマネージメントバス（ＰＭＢＵＳ）を介して、発報装置１０４に接続される。発報装置１０４は、電源回路１０１の劣化の警告情報を、ディスプレイ又はＬＥＤ等により表示する。ユーザは、警告情報を認識することにより、電源回路１０１が故障する前に、電源回路１０１を交換することができる。その結果、電源回路１０１の保守費用を抑制できる。

スイッチ部１４３は、停止信号Ｓ２が「０」である場合には、補償器１４２が出力するデューティ比ＤａをＰＷＭ制御器１４４に出力する。その場合、ＰＷＭ制御器１４４は、デューティ比Ｄａのパルス幅を持つパルスの制御信号Ｓ１を電界効果トランジスタ１１５のゲートに出力する。制御信号Ｓ１のデューティ比はＤａである。電界効果トランジスタ１１５は制御信号Ｓ１に応じてオン／オフ動作を行い、出力電圧Ｖｏｕｔはデューティ比Ｄａに応じた電圧に制御される。

また、スイッチ部１４３は、停止信号Ｓ２が「１」である場合には、オフ状態になり、補償器１４２が出力するデューティ比ＤａをＰＷＭ制御器１４４に出力しない。その場合、ＰＷＭ制御器１４４は、デューティ比が０であるローレベル固定の制御信号Ｓ１を電界効果トランジスタ１１５のゲートに出力する。その場合、電界効果トランジスタ１１５はオフ状態を維持し、出力電圧Ｖｏｕｔは０Ｖを維持する。電源回路１０１は、停止する。

以上のように、劣化検出部１４６及びスイッチ部１４３は、出力部であり、電源回路１０１が劣化していない場合には、デューティ比ＤａをＰＷＭ制御器１４４に出力し、電源回路１０１が劣化している場合には、電源回路１０１を停止させる。

図５は、制御装置１０２のハードウェア構成例を示す図である。制御装置１０２は、例えば、マイクロコンピュータであり、上記のＡ／Ｄ変換器１３１〜１３４、メモリ１３５及びＰＷＭ制御器１４４の他に、ＣＰＵ３０１、タイマ３０２及び通信インターフェース３０３を有する。ＣＰＵ３０１は、制御装置２０１の制御を行う。タイマ３０２は、タイマ値のカウントを行う。メモリ１３５は、プログラム１３６等を記憶する。メモリ１３５内のプログラム１３６によって、ＣＰＵ３０１が動作する。ＣＰＵ３０１の動作により、図１の損失抵抗演算部１３９と、目標電圧発生部１４０と、減算器１４１と、補償器１４２と、スイッチ部１４３と、初期値演算部１４５と、劣化検出部１４６の機能が実現される。また、ＣＰＵ３０１は、通信インターフェース３０３を介して、警告信号Ｓ３を出力する。

本実施形態における各機能は、コンピュータに各機能を実現させるプログラムによって提供可能である。また、本実施形態における各機能は、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体、又は、上記のプログラム等のコンピュータプログラムプロダクトによって提供可能である。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。

図６は、損失がない場合の電源回路１０１の等価回路を示す図である。図１の電界効果トランジスタ１１５がオン状態の場合、スイッチＳＷ１がオンし、スイッチＳＷ２がオフし、直流電源１１１は、回路部４０１にエネルギーを供給する。図１の電界効果トランジスタ１１５がオフ状態の場合、スイッチＳＷ１がオフし、スイッチＳＷ２がオンし、回路部４０１は、エネルギーを放出する。回路部４０１は、トランス１１６、インダクタ１２１及び電解コンデンサ１２２等を有する。トランス１１６の一次巻線１１７及び二次巻線１１８の巻数比は、α：１である。負荷抵抗Ｒｌｏａｄは、図１の負荷１０３の抵抗に対応する。出力電圧Ｖｏｕｔは、負荷抵抗Ｒｌｏａｄの両端の電圧である。この場合、デューティ比Ｄｔは、式（３）で表される。

なお、損失がない場合、デューティ比Ｄａは、デューティ比Ｄｔと同じである。

図７は、損失がある場合の電源回路１０１の等価回路を示す図である。図７の等価回路は、図６の等価回路に対して、損失抵抗Ｒｌｏｓｓを追加したものである。損失抵抗Ｒｌｏｓｓは、電源回路１０１の損失電力に対応する等価抵抗を示し、負荷抵抗Ｒｌｏａｄに直列に接続される。損失抵抗演算部１３９は、式（４）により、損失抵抗Ｒｌｏｓｓを求める。入力電力Ｐｉｎは、入力電圧Ｖｉｎと入力電流Ｉｉｎの積である。出力電力Ｐｏｕｔは、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔの積である。損失抵抗演算部１３９は、入力電力Ｐｉｎから出力電力Ｐｏｕｔを減算することにより損失電力を求め、その損失電力を出力電流Ｉｏｕｔの２乗で除算することにより、損失電力に対応する損失抵抗Ｒｌｏｓｓを求める。

電圧Ｖｃｏｎｖは、損失抵抗Ｒｌｏｓｓと負荷抵抗Ｒｌｏａｄの直列接続の両端の電圧である。初期値演算部１４５は、式（５）により、デューティ比Ｄｔを演算する。

具体的には、初期値演算部１４５は、損失抵抗Ｒｌｏｓｓと出力電流Ｉｏｕｔとの積に出力電圧Ｖｏｕｔを加算し、その加算の結果を入力電圧Ｖｉｎで除算し、その除算の結果と巻数比αの積をデューティ比Ｄｔとする。

また、負荷変動から十分時間が経過した後の電源回路１０１の損失電力Ｅｌｏｓｓとすると、Ｅｌｏｓｓは、
Ｅｌｏｓｓ≒Ａ＋Ｂ×Ｉｏｕｔ＋Ｃ×Ｉｏｕｔ^２ ・・・（５ａ）
と近似できる。

定数項Ａは、出力電流Ｉｏｕｔに依存しない損失である。例えば、定数項Ａは、制御装置１０２の消費電力、リーク電流による損失、及びインダクタの鉄損などである。

比例項Ｂは、出力電流Ｉｏｕｔに比例する損失である。例えば、比例項Ｂは、電界効果トランジスタ１１５のスイッチング損失などである。

２次項Ｃは、出力電流Ｉｏｕｔの２乗に比例する損失である。例えば、２次項Ｃは、基板の抵抗損失などである。

ここで、電源回路１０１が劣化して、Ｅｌｏｓｓ，Ｒｌｏｓｓ，Ａ，Ｂ，Ｃが、それぞれ、Ｅ’ｌｏｓｓ，Ｒ’ｌｏｓｓ，Ａ’，Ｂ’，Ｃ’に変わった場合を考える。この場合、特定の出力電流Ｉｏｕｔに対するデューティ比Ｄｔと劣化後のデューティ比Ｄａとの比は、効率が十分に高い場合、Ｅｌｏｓｓ＜ＩｏｕｔＶｏｕｔ、Ｅ’ｌｏｓｓ＜ＩｏｕｔＶｏｕｔであるので、式（５）の関係式を利用して、

と表すことができる。

次に、電源回路１０１において、電源回路１０１の抵抗成分の増加によって抵抗損失が増加する場合を説明する。

電源回路１０１の抵抗成分が増加する原因には、例えば、電界効果トランジスタ１１５の劣化によるオン抵抗の増加、電解コンデンサ１２２の劣化による等価直列抵抗の増加、電源回路１０１が実装される基板の腐食による配線パターンの狭隘化などがある。

電源回路１０１の劣化により電源回路１０１の抵抗成分のみが増加したとすると、式（６）において、Ａ’−Ａ＝Ｂ’−Ｂ＝０であるので、デューティ比ＤａとＤｔの比（Ｄａ／Ｄｔ）は、

と表すことができる。式（７）によれば、電源回路１０１の劣化により電源回路１０１の抵抗成分のみが増加した場合、Ｄａ／Ｄｔは、出力電流Ｉｏｕｔを含む項が支配的になるので、出力電流Ｉｏｕｔに比例する。

一方、負荷変動から十分時間が経過した後の安定状態（例えば、目標電圧Ｖｔと実際の出力電圧Ｖｏｕｔとの誤差ΔＶが所定範囲内に収束した状態）では、式（１）の右辺の項のうち積分項Ｋ_ＩＮ_Ｉが支配的となる。積分項の比例定数Ｋ_Ｉは一定であるため、劣化後のＮ_ＩをＮ_Ｉ’とすると、負荷変動から十分時間が経過した後の安定状態では、Ｄａ／Ｄｔは、Ｎ_Ｉ’／Ｎ_Ｉと近似できる。

Ｎ_Ｉ’／Ｎ_Ｉは、出力電流Ｉｏｕｔに比例する。したがって、特定の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの劣化前後の違いを評価することで、電源回路１０１の抵抗成分の増加を検出することが可能となる。あるいは、出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの傾きの劣化前後の違いを評価することで、電源回路１０１の抵抗成分の増加を検出することが可能となる。

図８は、電源回路１０１の抵抗成分の違いによる、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係例を示す図である。補償器１４２は、電源回路１０１の抵抗成分がＲ_１，Ｒ_２，Ｒ_３とそれぞれ異なる劣化状態であっても、出力電圧Ｖｏｕｔが目標電圧Ｖｔとなるようにデューティ比Ｄａを演算するＰＩ制御又はＰＩＤ制御を行う。本実施形態では、ＰＩ制御又はＰＩＤ制御における積分値Ｎ_Ｉの電流依存性を利用するので、負荷急変時の影響を排除して、より高感度に、電源回路１０１の抵抗成分Ｒの変化を検出することが可能である。

図９は、電源装置１００の詳細な構成例を示す図である。

ローパスフィルタ（ＬＰＦ）１４７は、出力電流Ｉｏｕｔの変動による損失抵抗Ｒｌｏｓｓの演算結果の誤差増大を抑制するため、Ａ／Ｄ変換器１３４により生成されるデジタルの出力電流Ｉｏｕｔを平滑化して損失抵抗演算部１３９に出力する。

初期値演算部１４５は、理論値計算部４７を有する。理論値計算部４７は、式（５）に基づいて算出したデューティ比Ｄｔと上述の積分ゲインＫ_Ｉとに基づいて、積分値Ｎｔ_Ｉを演算する。積分値Ｎｔ_Ｉは、積分値Ｎ_Ｉの理論値（積分値Ｎ_Ｉの初期値に相当する値）である。負荷変動から十分時間が経過した後の安定状態（例えば、目標電圧Ｖｔと実際の出力電圧Ｖｏｕｔとの誤差ΔＶが所定範囲内に収束した状態）では、式（１）の右辺の項のうち積分項Ｋ_ＩＮ_Ｉが支配的となる。積分項の比例定数Ｋ_Ｉは一定であるため、
Ｄｔ＝Ｋ_ＩＮｔ_Ｉ ・・・（８ａ）
Ｎｔ_Ｉ＝Ｄｔ／Ｋ_Ｉ ・・・（８ｂ）
という関係式が成立する。つまり、理論値計算部４７は、式（８ｂ）より、特定の出力電流Ｉｏｕｔに対する積分値Ｎｔ_Ｉ（積分値Ｎ_Ｉの初期値）を計算できる。また、理論値計算部４７は、複数の出力電流Ｉｏｕｔのそれぞれに対して式（８ｂ）を用いて算出された複数の積分値Ｎｔ_Ｉから、出力電流Ｉｏｕｔに対する積分値Ｎｔ_Ｉの傾きを計算できる。

図１０は、電源回路１０１の抵抗成分Ｒの違いによる、積分値Ｎ_Ｉと出力電流Ｉｏｕｔとの関係例を示す図である。

図１０に示されるように、出力電流Ｉｏｕｔが所定の電流閾値よりも大きい範囲で、積分値Ｎ_Ｉの絶対値は、出力電流Ｉｏｕｔに比例し、電源回路１０１の抵抗成分Ｒが増加するほど、特定の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの絶対値は大きくなる。したがって、劣化検出部１４６は、特定の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの変化を検出することによって、電源回路１０１の抵抗成分Ｒの増加を検出できる。例えば、劣化検出部１４６は、特定の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉが、同じ特定の出力電流Ｉｏｕｔに対する積分値Ｎｔ_Ｉに対して所定の変化量以上変化している場合、電源回路１０１の劣化により電源回路１０１の抵抗成分Ｒが増加していると判定できる。

図１１は、定格最大出力時（特定の出力電流Ｉｏｕｔが１アンペアの時）の電源回路１０１の抵抗成分Ｒと積分値Ｎ_Ｉの閾値（警告閾値又は停止閾値）との関係例を示す図である。電源回路１０１の作成時に、定格最大出力時の積分値Ｎ_Ｉの閾値が、抵抗損失増加時の閾値として、各抵抗成分Ｒに対応させてメモリ１３５に予め格納される。劣化検出部１４６は、補償器１４２から取得した定格最大出力時の積分値Ｎ_Ｉが、メモリ１３５に格納される各閾値を越えていることが検出された場合、各閾値に応じた警告信号Ｓ３と停止信号Ｓ２との少なくとも一方を出力する。これにより、電源回路１０１の劣化度合いに応じた警告をユーザに与えたり、電源回路１０１の劣化度合いに応じて、電源回路１０１を停止させたりすることができる。

通常電源を冷却する場合、その冷却能力は、＋２０％程度のマージンをもって設計される。そのため、例えば、定格最大出力１アンペアの電源の場合には、抵抗成分Ｒが１０％増加した時点で一次発報の警告信号を出力し、１５％増加した時点で二次発報の警告信号を出力することが好ましい。これにより、電源からの発熱が冷却マージンを越える前に、抵抗成分Ｒが増加する劣化を検出し、ユーザにその劣化を知らせることができる。

また、図１０に示されるように、出力電流Ｉｏｕｔが所定の電流閾値よりも大きい範囲で、電源回路１０１の抵抗成分Ｒが増加するほど、出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの傾きは大きくなる。したがって、劣化検出部１４６は、出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの傾きの変化を検出することによって、電源回路１０１の抵抗成分Ｒの増加を検出できる。例えば、特定の範囲の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの傾きが、同じ範囲の出力電流Ｉｏｕｔに対する積分値Ｎｔ_Ｉの傾きに対して所定の変化量以上変化している場合を考える。この場合、劣化検出部１４６は、電源回路１０１の劣化により電源回路１０１の抵抗成分Ｒが増加していると判定できる。

図１２は、電源回路１０１の抵抗成分Ｒと少なくとも２点の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの傾きの閾値（警告閾値又は停止閾値）との関係例を示す図である。電源回路１０１の作成時に、出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの傾きの閾値が、抵抗損失増加時の閾値として、各抵抗成分Ｒに対応させてメモリ１３５に予め格納される。劣化検出部１４６は、補償器１４２から取得した複数の積分値Ｎ_Ｉ（少なくとも２点の出力電流Ｉｏｕｔに対する積分値）を用いて、積分値Ｎ_Ｉの傾きを計算する。劣化検出部１４６は、その傾きを計算して得られる値（傾きの計算値）がメモリ１３５に格納される各閾値を越えていることが検出された場合、各閾値に応じた警告信号Ｓ３と停止信号Ｓ２との少なくとも一方を出力する。これにより、電源回路１０１の劣化度合いに応じた警告をユーザに与えたり、電源回路１０１の劣化度合いに応じて、電源回路１０１を停止させたりすることができる。

上記同様、通常電源を冷却する場合、その冷却能力は、＋２０％程度のマージンをもって設計される。そのため、例えば、定格最大出力１アンペアの電源の場合には、抵抗成分Ｒが１０％増加した時点で一次発報の警告信号を出力し、１５％増加した時点で二次発報の警告信号を出力することが好ましい。これにより、電源からの発熱が冷却マージンを越える前に、抵抗成分Ｒが増加する劣化を検出し、ユーザにその劣化を知らせることができる。

次に、電源回路１０１において、電源回路１０１のスイッチング素子（具体的には、電界効果トランジスタ１１５）の速度低下によってスイッチング損失が増加する場合を説明する。

電源回路１０１の劣化によりスイッチング損失のみが増加したとすると、式（６）において、Ａ’−Ａ＝Ｃ’−Ｃ＝０であるので、デューティ比ＤａとＤｔの比（Ｄａ／Ｄｔ）は、

と表すことができる。式（９）によれば、電源回路１０１の劣化によりスイッチング損失のみが増加した場合、Ｄａ／Ｄｔは、出力電流Ｉｏｕｔに依存せず略一定である。

一方、負荷変動から十分時間が経過した後の安定状態（例えば、目標電圧Ｖｔと実際の出力電圧Ｖｏｕｔとの誤差ΔＶが所定範囲内に収束した状態）では、式（１）の右辺の項のうち積分項Ｋ_ＩＮ_Ｉが支配的となる。積分項の比例定数Ｋ_Ｉは一定であるため、劣化後のＮ_ＩをＮ_Ｉ’とすると、負荷変動から十分時間が経過した後の安定状態では、Ｄａ／Ｄｔは、Ｎ_Ｉ’／Ｎ_Ｉと近似できる。

Ｎ_Ｉ’／Ｎ_Ｉは、出力電流Ｉｏｕｔに比例する。したがって、特定の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの劣化前後の違いを評価することで、スイッチング速度の低下、すなわちスイッチング損失の増加を検出することが可能となる。

図１３は、スイッチング素子の速度低下を示す図である。Ｖ_ＤＳは、ＭＯＳ電界効果トランジスタのドレイン−ソース間の電圧を表す。スイッチング素子の経年劣化により、スイッチング速度が低下すると、オン時間が変化する。電源全体から見ると、スイッチング速度の低下は、オン時間が増加していることと等価となる。劣化によるオン時間の変化は、数ナノ秒と短く、オン時間を直接検出することは難しい。

図１４は、スイッチング素子の速度低下の違いによる、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係例を示す図である。補償器１４２は、スイッチング素子の速度低下が異なる劣化状態であっても、出力電圧Ｖｏｕｔが目標電圧Ｖｔとなるようにデューティ比Ｄａを演算するＰＩ制御又はＰＩＤ制御を行う。図示のように、スイッチング素子の速度低下の違いは、軽負荷時でも現れる。本実施形態では、ＰＩ制御又はＰＩＤ制御における積分値Ｎ_Ｉを利用するので、直接検出できない小さな変化も増幅されて捉えることができ、より高感度に、スイッチング素子の速度低下を検出することが可能である。

図１５は、スイッチング素子の速度低下の違いによる、積分値Ｎ_Ｉと出力電流Ｉｏｕｔとの関係例を示す図である。

図１５に示されるように、積分値Ｎ_Ｉの絶対値は、出力電流Ｉｏｕｔに比例し、スイッチング素子の速度低下量（減速量）が増加するほど、特定の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの絶対値は大きくなる。したがって、劣化検出部１４６は、特定の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの変化を検出することによって、スイッチング素子の速度低下を検出できる。例えば、劣化検出部１４６は、特定の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉが、同じ出力電流Ｉｏｕｔに対する積分値Ｎｔ_Ｉに対して所定の変化量以上変化している場合、電源回路１０１の劣化によりスイッチング素子が速度低下していると判定できる。また、スイッチング素子の速度低下によるスイッチング損失の増加の場合、積分値Ｎ_Ｉの傾きに電流依存性が無いため（つまり、出力電流Ｉｏｕｔに対して積分値Ｎ_Ｉの傾きはほぼ変わらないため）、抵抗成分Ｒの増加による抵抗損失の増加の場合と区別可能である。

図１６は、スイッチング素子の減速量と積分値Ｎ_Ｉの閾値（警告閾値又は停止閾値）との関係例を示す図である。電源回路１０１の作成時に、特定の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの閾値が、スイッチング損失増加時の閾値として、各抵抗成分Ｒに対応させてメモリ１３５に予め格納される。劣化検出部１４６は、補償器１４２から取得した同じ特定の出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉが、メモリ１３５に格納される各閾値を越えていることが検出された場合、各閾値に応じた警告信号Ｓ３と停止信号Ｓ２との少なくとも一方を出力する。これにより、電源回路１０１の劣化度合いに応じた警告をユーザに与えたり、電源回路１０１の劣化度合いに応じて、電源回路１０１を停止させたりすることができる。

通常電源を冷却する場合、その冷却能力は、＋２０％程度のマージンをもって設計される。そのため、例えば、スイッチング素子の減速量が１０％増加した時点で一次発報の警告信号を出力し、１５％増加した時点で二次発報の警告信号を出力することが好ましい。これにより、電源からの発熱が冷却マージンを越える前に、スイッチング素子の速度が低下する劣化を検出し、ユーザにその劣化を知らせることができる。

図１７は、制御装置１０２が実行する劣化診断前処理のフローチャートである。

ステップＳ１１にて、制御装置１０２は、入力電流Ｉｉｎ、出力電流Ｉｏｕｔ、入力電圧Ｖｉｎ、及び出力電圧ＶｏｕｔをＡ／Ｄ変換器１３１〜１３４により取得する。

ステップＳ１３にて、補償器１４２は、式（１）により、ＰＩ制御の場合、比例項と積分項を演算して、デューティ比Ｄａを算出し、ＰＩＤ制御の場合、比例項と積分項と微分項を演算して、デューティ比Ｄａを算出する。補償器１４２は、積分項を演算する過程で、積分値Ｎ_Ｉを計算する。

ステップＳ１５にて、劣化検出部１４６は、複数の出力電流Ｉｏｕｔのそれぞれに対する複数の積分値Ｎ_Ｉをワークメモリ１３７（図４参照）に書き込む。

ステップＳ１６にて、出力電流Ｉｏｕｔと積分値Ｎ_Ｉとのデータセットがワークメモリ１３７に２個以上保存されたか否かを判断する。そのデータセットが２個以上保存されている場合、出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの傾きを算出することが可能となる。出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの傾きの計算値は、ステップＳ１８の劣化診断処理で使用される。したがって、劣化検出部１４６は、出力電流Ｉｏｕｔと積分値Ｎ_Ｉとのデータセットが２個以上保存されてから、ステップＳ１８にて劣化診断処理（図１８参照）を実行する。

図１８は、制御装置１０２が実行する劣化診断処理のフローチャートである。

ステップＳ２１にて、劣化検出部１４６は、ワークメモリ１３７にステップＳ１５にて保存された複数のデータセットを用いて、出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの傾きを最小自乗法に利用して計算する。ステップＳ２３にて、劣化検出部１４６は、出力電流Ｉｏｕｔに対する積分値Ｎ_Ｉの傾きの計算値を、理論値計算部４７により計算された初期値（出力電流Ｉｏｕｔに対する積分値Ｎｔ_Ｉの傾き）と比較して、傾きの計算値が当該初期値と同じか否かを判定する。

ステップＳ２５にて、劣化検出部１４６は、傾きの計算値が初期値とは異なると判定した場合、ステップＳ２７の処理を実行する。傾きの計算値が初期値とは異なる場合、電源回路１０１の抵抗成分Ｒが増加していると推定できるため、抵抗損失増加時の閾値が選択される。ステップＳ２７にて、劣化検出部１４６は、傾きの計算値が抵抗損失増加時の閾値（第１の警告閾値。例えば、図１２に例示の“−２４０４１”）を越えているか否かを判定する。劣化検出部１４６は、傾きの計算値が第１の警告閾値を越えているとき、第１の警告信号Ｓ３を発報装置１０４に出力する（ステップＳ２９）。これにより、ユーザは、電源回路１０１が抵抗成分Ｒの増加による軽度の劣化状態と認識できる。

また、ステップＳ２７にて、劣化検出部１４６は、傾きの計算値が第１の警告閾値よりも大きな第１の停止閾値（例えば、図１２に例示の“−２０９７４”）を越えているとき、「１」の停止信号Ｓ２をスイッチ部１４３に出力する（ステップＳ２９）。これにより、電源回路１０１を停止させることができる。ステップＳ２７にて、劣化検出部１４６は、傾きの計算値が第１の警告閾値よりも大きな第１の停止閾値（例えば、図１２に例示の“−２０９７４”）を越えているとき、第１の警告信号とは異なる警告信号Ｓ３を発報装置１０４に出力してもよい（ステップＳ２９）。これにより、ユーザは、電源回路１０１が抵抗成分Ｒの増加による重度の劣化状態と認識できる。

一方、ステップＳ２７にて、劣化検出部１４６は、傾きの計算値が第１の警告閾値を越えていないとき、警告信号Ｓ３を発報装置１０４に出力せず、「０」の停止信号Ｓ２をスイッチ部１４３に出力する。これにより、ユーザに対する警告は行われないとともに、デューティ比Ｄａの制御信号Ｓ１が電源回路１０１に対して出力されるので、出力電圧Ｖｏｕｔは目標電圧に維持されるように電源回路１０１は継続動作する。

一方、ステップＳ２５にて、劣化検出部１４６は、傾きの計算値が初期値と同じと判定した場合、ステップＳ３１の処理を実行する。傾きの計算値が初期値と同じ場合、スイッチング損失増加時の閾値が選択される。ステップＳ３１にて、劣化検出部１４６は、傾きの計算値がスイッチング損失増加時の閾値（第２の警告閾値。例えば、図１６に例示の“１４９３”）を越えているか否かを判定する。劣化検出部１４６は、傾きの計算値が第２の警告閾値を越えているとき、第２の警告信号Ｓ３を発報装置１０４に出力する（ステップＳ３３）。これにより、ユーザは、電源回路１０１がスイッチング素子の速度低下による軽度の劣化状態と認識できる。

また、ステップＳ３１にて、劣化検出部１４６は、傾きの計算値が第２の警告閾値よりも大きな第２の停止閾値（例えば、図１６に例示の“３３２８”）を越えているとき、「１」の停止信号Ｓ２をスイッチ部１４３に出力する（ステップＳ３３）。これにより、電源回路１０１を停止させることができる。ステップＳ３１にて、劣化検出部１４６は、傾きの計算値が第２の警告閾値よりも大きな第２の停止閾値（例えば、図１６に例示の“３３２８”）を越えているとき、第２の警告信号とは異なる警告信号Ｓ３を発報装置１０４に出力してもよい（ステップＳ３３）。これにより、ユーザは、電源回路１０１がスイッチング素子の速度低下による重度の劣化状態と認識できる。

一方、ステップＳ３１にて、劣化検出部１４６は、傾きの計算値が第２の警告閾値を越えていないとき、警告信号Ｓ３を発報装置１０４に出力せず、「０」の停止信号Ｓ２をスイッチ部１４３に出力する。これにより、ユーザに対する警告は行われないとともに、デューティ比Ｄａの制御信号Ｓ１が電源回路１０１に対して出力されるので、出力電圧Ｖｏｕｔは目標電圧に維持されるように電源回路１０１は継続動作する。

以上、制御電源プログラム及び電源回路を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、上述の実施形態では、積分値は、式（２）で表されるＮ_Ｉとしているが、Ｋ_ＩＮ_Ｉ（つまり、式（１）の積分項）を積分値として扱ってもよい。

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
電源回路の出力電圧と目標電圧との誤差の積分値を演算し、
前記出力電圧が前記目標電圧となるように前記電源回路を制御するデューティ比を前記積分値を用いて演算し、
前記電源回路の出力電流に対する前記積分値の傾きを計算し、
前記傾きの計算値が初期値と異なると判定した場合において前記傾きの計算値が第１の警告閾値を越えているとき、第１の警告信号を出力させる、
処理をコンピュータに実行させる制御電源プログラム。
（付記２）
前記傾きの計算値が前記初期値と異なると判定した場合において前記傾きの計算値が前記第１の警告閾値を越えていないとき、前記電源回路を前記デューティ比で制御する信号を前記電源回路に対して出力させる、
処理をコンピュータに実行させる付記１に記載の制御電源プログラム。
（付記３）
前記傾きの計算値が前記初期値と異なると判定した場合において前記傾きの計算値が前記第１の警告閾値よりも大きな第１の停止閾値を越えているとき、前記電源回路を停止させる、
処理をコンピュータに実行させる付記１又は２に記載の制御電源プログラム。
（付記４）
前記傾きの計算値が前記初期値と同じと判定した場合において前記傾きの計算値が第２の警告閾値を越えているとき、第２の警告信号を出力させる、
処理をコンピュータに実行させる付記１から３のいずれか一項に記載の制御電源プログラム。
（付記５）
前記傾きの計算値が前記初期値と同じと判定した場合において前記傾きの計算値が前記第２の警告閾値を越えていないとき、前記電源回路を前記デューティ比で制御する信号を前記電源回路に対して出力させる、
処理をコンピュータに実行させる付記４に記載の制御電源プログラム。
（付記６）
前記傾きの計算値が前記初期値と同じと判定した場合において前記傾きの計算値が前記第２の警告閾値よりも大きな第２の停止閾値を越えているとき、前記電源回路を停止させる、
処理をコンピュータに実行させる付記４又は５に記載の制御電源プログラム。
（付記７）
電源回路と、
前記電源回路の出力電圧と目標電圧との誤差の積分値を演算し、前記出力電圧が前記目標電圧となるように前記電源回路を制御するデューティ比を前記積分値を用いて演算する補償器と、
前記電源回路の出力電流に対する前記積分値の傾きを計算する計算部と、
前記傾きの計算値が初期値と異なると判定した場合において前記傾きの計算値が第１の警告閾値を越えているとき、第１の警告信号を出力する出力部とを備える、電源装置。
（付記８）
前記出力部は、
前記傾きの計算値が前記初期値と異なると判定した場合において前記傾きの計算値が前記第１の警告閾値を越えていないとき、前記電源回路を前記デューティ比で制御する信号を前記電源回路に対して出力する、付記７に記載の電源装置。
（付記９）
前記出力部は、
前記傾きの計算値が前記初期値と異なると判定した場合において前記傾きの計算値が前記第１の警告閾値よりも大きな第１の停止閾値を越えているとき、前記電源回路を停止させる、
付記７又は８に記載の電源装置。
（付記１０）
前記出力部は、
前記傾きの計算値が前記初期値と同じと判定した場合において前記傾きの計算値が第２の警告閾値を越えているとき、第２の警告信号を出力する、付記７から９のいずれか一項に記載の電源装置。
（付記１１）
前記出力部は、
前記傾きの計算値が前記初期値と同じと判定した場合において前記傾きの計算値が前記第２の警告閾値を越えていないとき、前記電源回路を前記デューティ比で制御する信号を前記電源回路に対して出力させる、付記１０に記載の電源装置。
（付記１２）
前記出力部は、
前記傾きの計算値が前記初期値と同じと判定した場合において前記傾きの計算値が前記第２の警告閾値よりも大きな第２の停止閾値を越えているとき、前記電源回路を停止させる、付記１０又は１１に記載の電源装置。

４７ 理論値計算部
４８ 傾き判定部
１００ 電源装置
１０１ 電源回路
１０２ 制御装置
１０３ 負荷
１０４ 発報装置
１３１〜１３４ Ａ／Ｄ変換器
１３５ メモリ
１３９ 損失抵抗演算部
１４０ 目標電圧発生部
１４１ 減算器
１４２ 補償器
１４３ スイッチ部
１４４ ＰＷＭ制御器
１４５ 初期値演算部
１４６ 劣化検出部

Claims (7)

1. 電源回路の出力電圧と目標電圧との誤差の積分値を演算し、
   前記出力電圧が前記目標電圧となるように前記電源回路を制御するデューティ比を前記積分値を用いて演算し、
   前記電源回路の出力電流に対する前記積分値の傾きを計算し、
   前記傾きの計算値が初期値と異なると判定した場合において前記傾きの計算値が第１の警告閾値を越えているとき、第１の警告信号を出力させる、
   処理をコンピュータに実行させる制御電源プログラム。
2. 前記傾きの計算値が前記初期値と異なると判定した場合において前記傾きの計算値が前記第１の警告閾値を越えていないとき、前記電源回路を前記デューティ比で制御する信号を前記電源回路に対して出力させる、
   処理をコンピュータに実行させる請求項１に記載の制御電源プログラム。
3. 前記傾きの計算値が前記初期値と異なると判定した場合において前記傾きの計算値が前記第１の警告閾値よりも大きな第１の停止閾値を越えているとき、前記電源回路を停止させる、
   処理をコンピュータに実行させる請求項１又は２に記載の制御電源プログラム。
4. 前記傾きの計算値が前記初期値と同じと判定した場合において前記傾きの計算値が第２の警告閾値を越えているとき、第２の警告信号を出力させる、
   処理をコンピュータに実行させる請求項１から３のいずれか一項に記載の制御電源プログラム。
5. 前記傾きの計算値が前記初期値と同じと判定した場合において前記傾きの計算値が前記第２の警告閾値を越えていないとき、前記電源回路を前記デューティ比で制御する信号を前記電源回路に対して出力させる、
   処理をコンピュータに実行させる請求項４に記載の制御電源プログラム。
6. 前記傾きの計算値が前記初期値と同じと判定した場合において前記傾きの計算値が前記第２の警告閾値よりも大きな第２の停止閾値を越えているとき、前記電源回路を停止させる、
   処理をコンピュータに実行させる請求項４又は５に記載の制御電源プログラム。
7. 電源回路と、
   前記電源回路の出力電圧と目標電圧との誤差の積分値を演算し、前記出力電圧が前記目標電圧となるように前記電源回路を制御するデューティ比を前記積分値を用いて演算する補償器と、
   前記電源回路の出力電流に対する前記積分値の傾きを計算する計算部と、
   前記傾きの計算値が初期値と異なると判定した場合において前記傾きの計算値が第１の警告閾値を越えているとき、第１の警告信号を出力する出力部とを備える、電源装置。

Images