JP2020013990A - 高歩留まりの印刷された電子デバイス用の保護層 - Google Patents

高歩留まりの印刷された電子デバイス用の保護層 Download PDF

Info

Publication number
JP2020013990A
JP2020013990A JP2019115179A JP2019115179A JP2020013990A JP 2020013990 A JP2020013990 A JP 2020013990A JP 2019115179 A JP2019115179 A JP 2019115179A JP 2019115179 A JP2019115179 A JP 2019115179A JP 2020013990 A JP2020013990 A JP 2020013990A
Authority
JP
Japan
Prior art keywords
meth
electrode traces
acrylate monomer
acrylate
traces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019115179A
Other languages
English (en)
Other versions
JP2020013990A5 (ja
JP7218252B2 (ja
Inventor
カイル・ビー・トールマン
B Tallman Kyle
ジョナサン・エイチ・ヘルコ
Helko Jonathan
マイケル・エス・レトカー
Michael S Roetker
エイミー・キャサリン・ポーター
Catherine Porter Amy
リン・マー
Marr Lynn
デイビッド・エム・スキナー
M Skinner David
エリック・ロバート・ドゥデク
Robert Dudek Eric
スコット・ジェイ・グリフィン
J Griffin Scott
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2020013990A publication Critical patent/JP2020013990A/ja
Publication of JP2020013990A5 publication Critical patent/JP2020013990A5/ja
Application granted granted Critical
Publication of JP7218252B2 publication Critical patent/JP7218252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Paints Or Removers (AREA)

Abstract

【課題】メモリセルを保護するため、印刷された電子デバイスの表面を保護材料で被覆するが、製造工程における要因は、デバイスの歩留まり低下に寄与し得る。【解決手段】印刷された電子デバイス１００は、各メモリセルが、複数の電極トレースのうちの一対の電極トレース１０６ａ〜１０６ｊの交差部１０８に位置し、下部電極トレース１０６ｆ〜１０６ｊのうちの１つの領域から形成される下部電極層、上部電極トレース１０６ａ〜１０６ｅのうちの１つの領域から形成される上部電極層及び下部電極層と上部電極層との間の強誘電体層を含む、複数のメモリセルと、複数の電極トレースを覆う、アミン変性ポリエステル（メタ）アクリレート、（メタ）アクリル化アミンオリゴマー、（メタ）アクリレートモノマー、粘土鉱物及び光開始剤を含む硬化性組成物から形成された保護層１１６と、を備える。【選択図】図１Ａ

Description

メモリセルをベースとしたプリンテッドエレクトロニクスは、ラベル、タグおよびセンサーを含む多種多様な用途に使用されている。メモリセルは、キャパシタ様構造であり、各構造は、一対の電極層の間に挟まれたメモリ材料の層を含む。メモリセルは、電極を、メモリセルの周囲にまたは別のモジュール内に、例えば読み取り／書き込みユニット内に位置し得る電子ドライバおよび検出回路に接続する導電トレースを介してアクセスされることがある。用途に応じて、印刷された電子デバイスは、数個または最大で数百万個のメモリセルを含み得る。セルを損傷する可能性がある外力からメモリセルを保護するために、印刷された電子デバイスの表面を保護材料で被覆することがある。印刷された電子デバイスの特定の構成に関係なく、デバイスの歩留まりは、デバイスが意図したとおりに動作するために（例えば、個々のメモリセルの正確で効率的な読み取りおよび書き込みを可能にするために）一般に最大化される。残念なことに、保護コーティングの形成を含む製造工程における要因は、デバイスの歩留まり低下に寄与し得る。
印刷された電子デバイス用の保護層、ならびにそのようなデバイスを製造および使用する方法が提供される。
一態様では、印刷された電子デバイスを提供する。実施形態では、このような印刷された電子デバイスは、あるパターンで配置された複数のコンタクトパッドと、別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、複数のメモリセルであって、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置し、下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および下部電極層と上部電極層との間の強誘電体層を含む、複数のメモリセルと、複数の電極トレースを覆う保護層であって、アミン変性ポリエステル（メタ）アクリレート、（メタ）アクリル化アミンオリゴマー、（メタ）アクリレートモノマー、粘土鉱物、および光開始剤を含む硬化性組成物から形成された保護層と、を備える。
別の態様では、印刷された電子デバイスを製造する方法を提供する。実施形態では、このような方法は、基板上に複数の下部電極トレースを印刷することと、複数の下部電極トレース上に強誘電体材料の層を印刷することと、強誘電体材料の層上に複数の上部電極トレースを印刷することであって、複数の下部電極トレースおよび複数の上部電極トレースは、あるパターンで配置された複数の電極トレースを形成し、かつ複数のメモリセルを画定し、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置する、印刷することと、複数の電極トレース上に複数のコンタクトパッドを印刷することであって、複数のコンタクトパッドは、別のパターンで配置され、複数の電極トレースの各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡している、印刷することと、複数の電極トレース覆うように硬化性組成物を印刷することであって、硬化性組成物は、アミン変性ポリエステル（メタ）アクリレート、（メタ）アクリル化アミンオリゴマー、（メタ）アクリレートモノマー、粘土鉱物、および光開始剤を含む、印刷することと、硬化性組成物を硬化させて保護層を形成することと、を含む。
別の態様では、印刷された電子デバイスを使用する方法を提供する。実施形態では、このような方法は、被覆された印刷された電子デバイスの複数のコンタクトパッドを読み取り／書き込みユニットの複数のピンと接触させることを含み、デバイスは、あるパターンで配置された複数のコンタクトパッドと、別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、複数のメモリセルであって、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置し、下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および下部電極層と上部電極層との間の強誘電体層を含む、複数のメモリセルと、複数の電極トレースを覆う保護層であって、アミン変性ポリエステル（メタ）アクリレート、（メタ）アクリル化アミンオリゴマー、（メタ）アクリレートモノマー、粘土鉱物、および光開始剤を含む硬化性組成物から形成された保護層と、を備える。
例示的な実施形態に係る印刷された電子デバイスの上面図を示す。 図１Ａの印刷された電子デバイスのメモリセルの断面図を示す。
印刷された電子デバイス用の保護層、ならびにそのようなデバイスを製造および使用する方法が提供される。
印刷された電子デバイスは、パッシブアレイまたはパッシブマトリックスとして知られるメモリセルのアレイまたはマトリックスに基づいている。デバイスは、積層された層を含む多層構造であり、各層が、層の機能に応じて、異なる材料からなるおよび／または異なるパターンで構成されている。デバイスは、あるパターンで配置された複数のコンタクトパッドと、別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、複数のメモリセルであって、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置する、複数のメモリセルと、複数の電極トレースを覆う保護層と、を備える。各メモリセルは、下部電極層、上部電極層、および上部電極層と下部電極層との間の強誘電体層を含む。メモリセルの上部電極層および下部電極層は、それぞれ上部電極トレースおよび下部電極トレースの領域に対応する。デバイスの下部から上部へ移動すると、下部電極トレースの組は、多層構造の層の１つであり、強誘電体層は、下部電極トレースの組の上に重なる層であり、上部電極トレースの組は、強誘電体層の上に重なる層であり、複数のコンタクトパッドは、上部電極トレースの組の上に重なる層であり、保護層は、複数のコンタクトパッドの上に重なる層である。保護層は、デバイス内の最上層であってもよい。
保護層は、印刷された電子デバイスの下層を、デバイスを損傷する可能性がある様々な外力、例えば引っ掻き傷、摩耗、化学物質などから保護する。そのような保護は利点があるが、従来の保護層の形成は、被覆された印刷された電子デバイスの歩留まりの低下を伴っている。本開示は、部分的には、特定の硬化性組成物から形成された保護層を使用すると、印刷された電子デバイスの歩留まりが改善される（すなわち、増加する）という発見に基づいている。歩留まりの改善については、印刷された電子デバイスの例示的な実施形態に関して以下でさらに説明される。
本保護層は、ポリマー成分、オリゴマー成分、モノマー成分、粘土鉱物、および光開始剤を含む硬化性組成物から形成される。ここで、および本開示を通して、「ａ」は、硬化性組成物中に使用され得る１種以上の、例えば異なる種類のモノマーの組み合わせを意味する。ポリマーに関して、実施形態では、硬化性組成物は、アミン変性ポリエステル（メタ）アクリレートを含む。ここで、および本開示を通して、「（メタ）アクリレート」は、メタクリレート化合物およびアクリレート化合物の両方を包含する。アミン変性ポリエステル（メタ）アクリレートは、２５℃における動粘度によって特徴付けられてもよい。実施形態では、２５℃での動粘度は、１００ｃＰ〜１０，０００ｃＰ、１，０００ｃＰ〜１０，０００ｃＰ、または５００ｃＰ〜５，０００ｃＰの範囲にある。動粘度は、市販のレオメーター（例えば、ＴＡ Ｉｎｓｔｒｕｍｅｎｔｓ製のＡｒｅｓ−Ｇ２）を用いて測定し得る。ポリマーは、少なくとも２５％、少なくとも３０％、少なくとも３５％、少なくとも４０％、少なくとも４５％の量、または２５％〜４５％もしくは３０％〜４０％の範囲の量を含む様々な量で硬化性組成物中に含まれてもよい。ここで、および本開示を通して、量百分率は、硬化性組成物の総重量に基づく重量パーセントを指す。硬化性組成物中に２種以上のポリマーが存在する実施形態では、これらの量は、硬化性組成物中のポリマーの総量を指す。
オリゴマーに関して、実施形態では、硬化性組成物は、（メタ）アクリル化アミンオリゴマーを含む。オリゴマーは、少なくとも０．５％、少なくとも１％、少なくとも３％、少なくとも５％、少なくとも７％の量、または０．５％〜７％もしくは１％〜５％の範囲の量を含む様々な量で硬化性組成物中に含まれてもよい。硬化性組成物中に２種以上のオリゴマーが存在する実施形態では、これらの量は、硬化性組成物中のオリゴマーの総量を指す。
モノマーに関して、実施形態では、硬化性組成物は、（メタ）アクリレートモノマーを含む。単官能（メタ）アクリレートモノマー、二官能（メタ）アクリレートモノマー、および三官能（メタ）アクリレートモノマーを含む、様々な種類の（メタ）アクリレートモノマーを使用してもよい。実施形態では、組成物は、単官能、二官能、および三官能（メタ）アクリレートモノマーを含む。
１つ以上の環式基を含む（メタ）アクリレートモノマーを使用してもよい。環式基は、炭素数が例えば２〜１０個、２〜８個、２〜６個等の範囲であり得る環式アルキル基であってもよい。環式アルキル基は、非置換式であり得、それは、環式アルキル基がヘテロ原子を含まないことを意味する。環式アルキル基は、置換されていてもよく、それは、炭素または水素への１つ以上の結合が非水素原子および非炭素原子、例えば、酸素原子への結合で置き換えられている非置換環式アルキル基を意味する。環式基は、炭素数が例えば２〜１０個、２〜８個、２〜６個などの範囲であり得る環式アルケニル基であってもよい。環式アルケニル基は、環式アルキル基に関して上述したように、非置換式または置換式であり得る。環状アルキル基を含む例示的な単官能性（メタ）アクリレートモノマーとしては、ジシクロペンテニルオキシエチルアクリレート、ジシクロペンタジエニル（メタ）アクリレート、およびイソボルニル（メタ）アクリレートが挙げられる。
アルキルジオールジ（メタ）アクリレートなどの脂肪族ジ（メタ）アクリレートを使用してもよい。このようなアルキルジオールジ（メタ）アクリレートにおいて、アルキルジオール部分の炭素原子の数は、例えば、４〜２０個、６〜１８個、または６〜１２個の範囲で変動し得る。アルキル部分は、直鎖状、分岐状、または環状であってもよい。例示的なアルキルジオールジ（メタ）アクリレートとしては、ヘキサンジオールジ（メタ）アクリレート、デカンジオールジ（メタ）アクリレート、およびトリシクロデカンジメタノールジ（メタ）アクリレートが挙げられる。
同様に、脂肪族トリ（メタ）アクリレートを使用してもよく、炭素原子の数およびアルキル部分の種類は、脂肪族ジ（メタ）アクリレートに関して上述したように変動し得る。例示的なアルキルジオールトリ（メタ）アクリレートとしては、トリメチロールプロパントリ（メタ）アクリレート、グリセロールプロポキシレートトリ（メタ）アクリレート、トリス（２−ヒドロキシエチル）イソシアヌレートトリ（メタ）アクリレート、プロポキシ化トリメチロールプロパントリ（メタ）アクリレート、およびエトキシル化トリメチロールプロパントリ（メタ）アクリレートが挙げられる。
モノマーは、少なくとも２０％、少なくとも２５％、少なくとも３０％、少なくとも３５％、少なくとも４０％の量、または０．１％〜７％、０．１％〜５％、１％〜５％、１８％〜４０％、もしくは２５％〜３５％の範囲の量を含む様々な量で硬化性組成物中に含まれてもよい。これらの量は、硬化性組成物中に存在する個々のモノマーの量を指す。実施形態では、硬化性組成物中に存在するモノマーの総量は、少なくとも２０％、少なくとも３０％、少なくとも４５％、少なくとも５０％の量、または２０％〜５０％もしくは２５％〜４５％の範囲の量である。
粘土鉱物成分に関して、実施形態では、硬化性組成物は、含水ケイ酸マグネシウムを含む。粘土成分は、少なくとも１５％、少なくとも２０％、少なくとも２５％、少なくとも３０％、少なくとも３５％の量、または１５％〜３５％、もしくは２０％〜３０％の範囲の量を含む様々な量で硬化性組成物中に含まれてもよい。硬化性組成物中に２種以上の粘土鉱物が存在する実施形態では、これらの量は、硬化性組成物中の粘土鉱物の総量を指す。
光開始剤に関しては、選択されたポリマー（複数可）、オリゴマー（複数可）および／またはモノマー（複数可）の間でフリーラジカル重合反応を誘導するために、放射線、例えば紫外線または可視光線を吸収する任意の光開始剤を使用してもよい。例示的な光開始剤としては、モノアシルホスフィンオキシド光開始剤およびアルファヒドロキシケトン光開始剤が挙げられる。例示的な光開始剤としては、ベンゾイン、ベンゾイル、ベンゾインメチルエーテル、ベンゾインエチルエーテル、ベンゾインｎ−プロピルエーテル、ベンゾインｎ−ブチルエーテル、ベンゾインイソプロピルエーテルなどのベンゾインおよびベンゾインアルキルエーテル類；ベンゾフェノン、ｐ−メチルベンゾフェノン、ミヒラーケトン、メチルベンゾフェノン、４，４’−ジクロロベンゾフェノン、４，４−ビスジエチルアミノベンゾフェノンなどのベンゾフェノン類；アセトフェノン、２，２−ジメトキシ−２−フェニルアセトフェノン、２，２−ジエトキシ−２−フェニルアセトフェノン、１，１−ジクロロアセトフェノン、１−ヒドロキシシクロヘキシルフェニルケトン、２−メチル［４−（メチルチオ）フェニル］−２−モルホリノ−１−プロパノン、Ｎ，Ｎ−ジメチルアミノアセトフェノンなどのアセトフェノン類；２，４−ジメチルチオキサントン、２，４−ジエチルチオキサントン、２−クロロチオキサントン、２，４−ジイソプロピルチオキサントン、イソプロピルチオキサントンなどのチオキサントンおよびキサントン類；アントラキノン、クロロアントラキノン、２−メチルアントラキノン、２−エチルアントラキノン、２−ｔｅｒｔ−ブチルアントラキノン、１−クロロアントラキノン、２−アミルアントラキノン、２−アミノアントラキノンなどのアントラキノン類；アセトフェノンジメチルケタール、ベンジルジメチルケタールなどのケタール類；４−ジメチルアミノ安息香酸エチル、２−（ジメチルアミノ）安息香酸エチル、ｐ−ジメチルアミノ安息香酸エチルなどの安息香酸エステル類；フェニルジスルフィド、２−ニトロフルオレン、ブチロイン、アニソインエチルエーテル、アゾビスイソブチロニトリル、テトラメチルチウラムジスルフィドが挙げられる。例示的な光開始剤としては、２，４，６−トリメチルベンゾイルジフェニルホスフィンオキシド（ＴＰＯ）およびビス（２，６−ジメトキシベンゾイル）−２，４，４−トリメチルペンチルホスフィンオキシドが挙げられる。
光開始剤は、様々な量で硬化性組成物中に含まれてもよい。しかしながら、一般に光開始剤は保護層中の硬化度を増加させるために比較的多量に存在する。実施形態では、光開始剤は、少なくとも５％、少なくとも１０％、少なくとも１２％の量、または５％〜１５％、１０％〜１５％、もしくは１２％〜１５％の範囲の量で存在する。硬化性組成物中に２種以上の光開始剤が存在する実施形態では、これらの量は硬化性組成物中の光開始剤の総量を指す。光開始剤の一部は、選択されたポリマー（複数可）、オリゴマー（複数可）、モノマー（複数可）、および粘土鉱物（複数可）とのブレンドとして提供されてもよく、追加の量がブレンドに添加されてもよい。
実施形態では、保護層が形成される硬化性組成物は、１種以上のポリマー（例えば、１種類）、１種以上のオリゴマー（例えば、１種類）、１種以上のモノマー（例えば、３種類または４種類）、１種以上の粘土鉱物（例えば１種類）、１種以上の光開始剤（例えば、１種類または２種類）からなるか、または本質的になる。これらの実施形態では、上述のポリマー、オリゴマー、モノマー、粘土鉱物、および光開始剤のうちの任意のものを、上述の任意の量で使用してもよい。
硬化性組成物は、選択された成分を組み合わせて混合することによって形成してもよい。以下にさらに説明するように、保護層を形成するために、硬化性組成物を印刷し、次いで硬化させて硬化性組成物の成分間にフリーラジカル重合反応を誘導する。
本印刷された電子デバイスでは、保護層は、下層の複数の電極トレースを覆っている。デバイスの上面図（例えば、図１Ａの保護層１１６を参照）から、これは、保護層の横方向（すなわち、平面内）の寸法が、保護層の下にある複数の電極トレースの各電極トレースの横方向の寸法と少なくとも一致することを意味する。しかしながら、保護層はまた、複数の電極トレースの各電極トレースの縁部を越えた領域を覆う、すなわち、横方向に延在することができる。保護層はまた、複数のコンタクトパッドの各コンタクトパッドの一部を覆うこともできる。複数の電極トレースおよび複数のコンタクトパッドに対する保護層の横方向の延伸に関するこれらのガイドラインとは別に、他の領域における保護層の横方向の延伸およびその全体形状は、他の方法では変化し得る。
本印刷された電子デバイスの保護層は、平均厚さによって特徴付けられてもよい。「平均厚さ」とは、デバイスの層に対して垂直にかつ保護層の表面を横切る多数の代表的な位置において測定された保護層の厚さの平均値を意味する。実施形態では、平均厚さは、３０μｍ未満、２５μｍ未満、２０μｍ未満、１μｍ〜３０μｍ、１μｍ〜２５μｍ、または１０μｍ〜２０μｍの範囲にある。
本印刷された電子デバイスの保護層は、それらの硬化度によって特徴付けられてもよい。硬化度を、特定の官能基、例えばアクリル二重結合およびＣ＝ＣＨ２基のスペクトルフィンガープリントをモニターすることを含む、透過フーリエ変換赤外（ＦＴＩＲ）分光法を用いて測定してもよい。具体的には、特定の官能基が未硬化樹脂中に存在し、それらの存在は、特定の波長の光で測定可能な吸収を得ることによって示される。しかしながら、これらの特定の波長の光における吸収は、硬化度が増すにつれて減少する（官能基は重合プロセス中に反応するので）。完全に硬化した保護層は、これらの特定の波長で測定可能な吸収が得られないことによって示される。実施形態では、保護層は、完全に硬化しているものとして特徴付けられる。
本印刷された電子デバイスの保護層は、保護層で被覆された印刷された電子デバイスによって示される歩留まりによって特徴付けられてもよい。歩留まりは、測定可能な欠陥を示さないロール上の印刷された電子デバイスの数をロール上で試験された印刷された電子デバイスの総数で割ったものを指す。典型的には、ロールは、１２０，０００〜１，２００，０００の印刷された電子デバイスを有する。歩留まりは、百分率として報告してもよく、望ましくは可能な限り１００％に近い。歩留まりを測定するために、ロール上の印刷された電子デバイスの電気的応答を測定し、ショート、リーク、オープン、およびアウトオブバウンドを含む欠陥の存在を判定する。印刷された電子デバイスの電気的応答を測定し、これらの欠陥の有無を判定するために様々なテスターを使用してもよい。ロール内の各印刷された電子デバイスが同じテスター、試験条件および基準を使用するのであれば、欠陥の有無を判定するために特定のテスターおよび基準を使用することは重要ではない。以下にさらに説明するように、本発明の印刷された電子デバイスの保護層は、歩留まり低下によって特徴付けられてもよい。歩留まり低下は、保護層なしの印刷された電子デバイスについて上述したように歩留まりを測定し、保護層を有する印刷された電子デバイスについて上述したように歩留まりを測定することによって決定される。歩留まり低下は、２つの歩留まり値の差である。望ましくは、歩留まり低下は、可能な限り０に近い、すなわち、保護層が歩留まりに全く影響しないことである。
例示的な印刷された電子デバイス１００の上面図を図１Ａに示す。デバイス１００の各層の横方向の寸法を規定するプロセス方向およびクロスプロセス方向が、図１Ａにおいてラベル付けされている。デバイス１００の層がその上に示されている基板１０２の縁部を示す外形図。しかしながら、多くの印刷された電子デバイスをその上に印刷することができるように、基板１０２はもっと大きくてもよい。デバイス１００は、あるパターンで配置された複数のコンタクトパッド１０４ａ〜１０４ｊと、別のパターンで配置された複数の電極トレース１０６ａ〜１０６ｊとを含む。複数のコンタクトパッド１０４ａ〜１０４ｊのパターンは、互いに平行にかつクロスプロセス方向に平行に延在する２つの直線状アレイ１０５ａ、１０５ｂのパターンである。直線状アレイ１０５ａ、１０５ｂは、プロセス方向に間隔を空けてそれらの間に空間を画定する。本実施形態では、各コンタクトパッド１０４ａ〜１０４ｊは、矩形の形状を有する。本開示において、用語「矩形」は、図１Ａに示されるもののように、角が丸い矩形代だけでなく、角が鋭い矩形も含む。しかしながら、他の形状をコンタクトパッド１０４ａ〜１０４ｊに使用してもよい。さらに、各コンタクトパッドは、同じ形状を有する必要はない。
複数の電極トレース１０６ａ〜１０６ｊは、直線状アレイ１０５ａ、１０５ｂによって画定された空間内に位置付けられている。トレース１０６ａ〜１０６ｊの各電極トレースは、パッド１０４ａ〜１０４ｊの関連付けられたコンタクトパッドと電気的に連絡しており、例えば、電極トレース１０６ａとコンタクトパッド１０４ｆとは、関連付けられた対である。複数の電極トレース１０６ａ〜１０６ｊは、上部電極トレース１０６ａ〜１０６ｅと下部電極トレース１０６ｆ〜１０６ｊの両方を含む。（上部電極トレース１０６ａ〜１０６ｅおよび下部電極トレース１０６ｆ〜１０６ｊの間に形成された強誘電体層は示されていないので、両方とも可視である。）上部電極トレース１０６ａ〜１０６ｅおよび下部電極トレース１０６ｆ〜１０６ｊの両方の部分は、ストライプとして構成され、上部電極トレース１０６ａ〜１０６ｅのストライプ部分は、互いに平行に配向され、下部電極トレース１０６ｆ〜１０６ｊのストライプ部分は、互いに平行にかつ上部電極トレース１０６ａ〜１０６ｅに対して直交するように配向されており、これらによって格子パターンを形成する。上部電極トレース１０６ａ〜１０６ｅおよび下部電極トレース１０６ｆ〜１０６ｊの残りの部分は、それらに関連付けられたコンタクトパッドまで直線状に延在する。この実施形態では、格子パターンは、プロセス方向およびクロスプロセス方向に対して４５°で配向されているが、他の方向を使用してもよい。
上述のように、複数のメモリセルの各メモリセルは、複数の電極トレース１０６ａ〜１０６ｊの一対の電極トレースの交差部に形成される。このような交差部およびメモリセルの１つには、１０８がラベル付けされている。図１Ａには示されていないが、印刷された電子デバイス１００は、上部電極トレース１０６ａ〜１０６ｅと下部電極トレース１０６ｆ〜１０６ｊとの間に強誘電体層を含む。メモリセル１０８の断面図を図１Ｂに示し、図１Ｂは、上部電極層１１０、下部電極層１１２、および上部電極層１１０と下部電極層１１２との間の強誘電体層１１４を示す。上部電極層１１０は、上部電極トレース１０６ｃの領域に対応する。下部電極層１１２は、交差部における下部電極トレース１０６ｈの領域に対応する。保護層１１６の一部が上部電極層１１０を覆っている。図１Ａに戻ると、デバイス１００は、２５個のメモリセルを含む。複数の電極トレース１０６ａ〜１０６ｊの構成（すなわち、格子パターン）により、複数のメモリセルは、５×５マトリックスのメモリセルとして配置される。
図１Ａに示すように、印刷された電子デバイス１００はさらに保護層１１６を含む。本実施形態では、保護層１１６は、デバイス１００の最上部の材料層である。保護層１１６は、複数の電極トレース１０６ａ〜１０６ｊの各電極トレースを覆って各電極トレースの各縁部を越えた領域まで延在し、それによって各電極トレースを囲む緩衝帯を提供する。その結果、複数のコンタクトパッド１０４ａ〜１０４ｊの各コンタクトパッドの一部もまた、重なり領域において保護層１１６によって覆われる。明確にするために、コンタクトパッド１０４ａの外周は、黒い破線のボックスでマークされており、内側の白い破線のボックスは、保護層１１６の内周をマークしている。コンタクトパッド１０４ｂ〜１０４ｊの各コンタクトパッドは、同様に保護層１１６と重なり合ってもよい。
デバイス１００の実施形態に係る印刷された電子デバイスのロールを、以下に説明する方法に従って製造した。具体的には、（複数の電極トレース用に）銀をグラビア印刷するように構成された印刷装置と、（強誘電体層用に）強誘電体材料を押出しコーティングするように構成された印刷装置と、（複数のコンタクトパッド用に）カーボンを回転スクリーン印刷するように構成された印刷装置と、（保護層用に）硬化性組成物を回転スクリーン印刷するように構成された印刷装置と、を使用した。３０〜４０％のアミン変性ポリエステルアクリレート、１〜５％のアクリル化アミンオリゴマー、２５〜３５％のジシクロペンテニルオキシエチルアクリレート、１〜５％のイソボルニルアクリレート、１〜５％のヘキサンジオールジアクリレート、０〜１％のトリメチロールプロパントリ（メタ）アクリレート、１〜５％のベンゾフェノン、および４％のビス（２，４，６−トリメチルベンゾイル）フェニルホスフィンオキシドからなる硬化性組成物を使用した。硬化性組成物は、室温および周囲雰囲気で、２５０〜７５０ｎｍの範囲の波長を有する放射線を使用してほぼ１秒間硬化させた。保護層を完全に硬化させ、Ｎｉｃｏｌｅｔ Ｃｏｎｔｉｎｕｕｍ顕微鏡付属品を備えたＮｉｃｏｌｅｔ ６７００ ＦＴＩＲベンチを用いて測定した際に、１６３５ｃｍ−１および１６１８ｃｍ−１で測定可能な吸光度（アクリル二重結合のスペクトルフィンガープリント）が得られないこと、および８１２ｃｍ−１で測定可能な吸光度（Ｃ＝ＣＨ２モノマー基のスペクトルフィンガープリント）が得られないことが示された。歩留まりは、上述のように測定／計算され、約１００％であることがわかった。すなわち、１００％のデバイスが、測定可能な欠陥を示さなかった。歩留まり低下も、約０％であることがわかったので、上述のように測定／計算した。すなわち、保護層１１６として構成された保護層は、歩留まりに測定可能な影響を及ぼさなかった。
同じ印刷システムおよび同じ方法を使用して比較用の印刷された電子デバイスのロールを製造したが、異なる保護層を使用した（すなわち、異なる硬化性組成物を使用した）。具体的には、保護層を、Ｍａｒａｂｕ Ｃｏｍｐａｎｙから入手可能なＧｌｏｓｓ Ｖａｒｎｉｓｈ ５ ＫＧ ＵＶＬＧ ６として知られる硬化性組成物から形成した。それ以外は、保護層の構成は保護層１１６と同じとした。硬化条件は、上述のデバイス１００の実施形態に係るデバイス場合と同じであった。歩留まりは、測定／計算され、約８０％であることがわかった。すなわち、測定可能な欠陥を示さなかったのは、８０％のデバイスのみであった。デバイスの歩留まり低下もまた上述のように測定／計算して、約２０％であることがわかった。したがって、その結果は、デバイス１００の実施形態に係るデバイスの歩留まり（歩留まり低下）が、比較用の印刷された電子デバイスのものよりも著しく大きい（小さい）ことを示した。
上述のように、直線状アレイ状に配置されたコンタクトパッドと、メモリセルのマトリックスを形成するために格子状に配置された電極トレースとを使用してもよい。しかしながら、他の配置およびパターンを使用してもよい。例えば、コンタクトパッドは、円形またはマトリックスパターンで配置されてもよく、電極トレースおよびメモリセルに関して、下にある基板上の様々な横方向位置を取り得る。さらに、電極トレースの適切な構成によって、例えば単一の（１）共通下部電極および下部電極に直交して配向されたＮ個の平行上部電極（すなわち、１×Ｎ線形アレイ）を用いて、メモリセルを、直線状アレイを形成するように配置することができる。図１Ａに示すマトリックスアレイは、Ｎ個の上部電極トレースおよびＮ個の下部電極トレースを有する、例示的なＮ×Ｎマトリックスアレイである。しかしながら、Ｍ×Ｎマトリックスアレイを形成するためのＭ個の下部電極トレースとＮ個の上部電極トレースのように、等しくない数の上部電極トレースと下部電極トレースを使用してもよい。さらに、上述のように、複数のコンタクトパッドに対する複数の電極トレースのパターンの配向は異なってもよい。さらに、メモリセルからそれらに関連付けられたコンタクトパッドまで延在する電極トレースの部分は、様々な経路をとることができる。
印刷された電子デバイスの様々な層に使用される材料は、デバイスの用途および各層の特定の機能に依存する。基板のための例示的な材料として、シリコン、ガラス、ポリマー、紙などが挙げられ、電極トレース／電極層のための例示的な材料として、金属、例えば銀、または導電性ポリマー、例えばポリエチレンジオキシチオフェンが挙げられる。強誘電体層のための例示的な材料として、強誘電性ポリマー、例えば、ポリフッ化ビニリデンとトリフルオロエチレンとのコポリマーが挙げられる。他の層を印刷された電子デバイス内に含めてもよく、例えば、基板と下部電極トレースとの間に、絶縁ポリマー、例えばアクリル系ポリマーからなる絶縁層を含めてもよく、これらは平坦化を改善し、接着を促進する。含まれ得る別の層は、上述の保護層のすぐ下にある第２の保護層である。この第２の保護層は、ポリプロピレングリコール（ＰＰＧ）、シリコンゴム、天然ゴム、ポリ酢酸ビニル、または別のアクリレート系樹脂などの弾性材料から構成し得る。その横方向の寸法および全体形状は、上述の保護層と同じであってもよい。印刷された電子デバイスの様々な他の層（すなわち保護層以外の）のための他の例示的な材料としては、米国特許第９，４１２，７０５号および国際特許公開ＷＯ２００６／１３５２４６およびＷＯ２００６／１３５２４７に記載されているものが挙げられ、これらの各々は、その全体が参照により本明細書に組み入れられる。
実施形態では、印刷された電子デバイスは、コンタクトパッドに関連付けられた層（例えば、カーボン）、電極トレースに関連付けられた層（例えば、銀）、または強誘電体層以外は、金属、金属酸化物、金属窒化物、金属炭化物、金属酸窒化物、金属酸ホウ化物、またはそれらの組み合わせから形成される、保護層と接触している層を含まない。このような実施形態では、印刷された電子デバイスは、ディスプレイデバイス、例えば、有機発光デバイスと共に典型的に使用される種類のバリア層を含まない。このような実施形態では、保護層は、有機材料からなる下層の第２の保護層（上述のとおり）、コンタクトパッドに関連付けられた下層、電極トレースに関連付けられた１層以上の下層、および／または下層の強誘電体層にのみ接触する。このような実施形態では、印刷された電子デバイスは、複数のコンタクトパッド、複数の電極トレース、複数のメモリセル、保護層、任意選択で保護層の下にあり、かつ有機材料からなる第２の保護層、任意選択で基板と複数の電極トレースのうちの一組の下部電極トレースとの間の絶縁層からなってもよく、または本質的になってもよい。
上記したガイダンスとは別に、印刷された電子デバイスの特徴の他の寸法、材料層の厚さ、ならびにデバイスの全体寸法を、材料層の機能、デバイスの用途、およびメモリセルの数に応じて選択してもよい。
印刷された電子デバイスは、プリントカートリッジ、イベントチケット、クレジットカードなどの製品認証アプリケーションを含む様々なアプリケーションで使用されてもよい。
印刷された電子デバイスを製造する方法も提供する。この方法は、例えば、インクジェット印刷、スクリーン印刷、フレキソ印刷、オフセット印刷、電子写真印刷、レーザー印刷、グラビア印刷、押出しコーティングなどの薄膜印刷技術を用いて材料層を印刷するように構成された１つ以上の印刷装置を含む印刷システムで実施される。しかしながら、一般的に、スパッタリング、化学蒸着、プラズマＣＶＤ、蒸発、昇華、電子サイクロトロン共鳴−プラズマ蒸着などの方法は使用しない。異なる技術を用いて異なる材料層を印刷することができるので、印刷システムは、多数の異なる種類の印刷装置を含むことができる。この方法は、所望の印刷された電子デバイスの材料層をボトムアップ方式で層ごとに順次印刷することを含む。印刷システムは、印刷された硬化性組成物を硬化させて保護層を提供するための装置をさらに含んでもよい。あるいは、硬化装置は、印刷システムとは別の独立した独立型ユニットであってもよい。
実施形態では、印刷された電子デバイスを製造する方法は、基板上に複数の下部電極トレースを印刷することと、複数の下部電極トレース上に強誘電体材料の層を印刷することと、強誘電体材料の層上に複数の上部電極トレースを印刷することであって、複数の下部電極トレースおよび複数の上部電極トレースは、あるパターンで配置された複数の電極トレースを形成し、かつ複数のメモリセルを画定し、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置する、印刷することと、複数の電極トレース上に複数のコンタクトパッドを印刷することであって、複数のコンタクトパッドは、別のパターンで配置され、複数の電極トレースの各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡している、印刷することと、複数の電極トレースおよび複数のコンタクトパッド上に硬化性組成物を印刷することと、硬化性組成物を硬化させて保護層を形成することと、を含む。
硬化は、上述のように、硬化性組成物の成分間のフリーラジカル重合反応を誘導する条件下で硬化性組成物を放射線に露光することによって実施してもよい。硬化条件として、例えば、放射線の波長、硬化温度、硬化時間（例えば、放射線源が印刷された硬化性組成物上を走査されるときの硬化速度によって調整され得る）、および硬化雰囲気が挙げられる。様々な波長が使用し得る。実施形態では、波長は、２００ｎｍ〜８００ｎｍ、２５０ｎｍ〜約７５０ｎｍ、または３００ｎｍ〜７００ｎｍの範囲にある。これらの範囲内の波長を提供する任意の光源、例えば水銀アーク灯が使用し得る。実施形態では、硬化温度は、室温、すなわち約２０℃〜約２５℃である。実施形態では、硬化時間は、１秒〜１０分、１秒〜１分、または約１秒の範囲にある。硬化は、周囲雰囲気（すなわち、大気圧の空気）中で実施されてもよい。
印刷された電子デバイスを製造する方法では、印刷される複数の電極トレース、複数のコンタクトパッド、および複数のメモリセルは、上述の対応するパターンのうちのいずれかで配置されてもよい。この方法では、上述の硬化性組成物のいずれを使用してもよく、得られる保護層を上述のように構成してもよい。
印刷された電子デバイスを使用する方法もまた提供する。実施形態では、このような方法は、印刷された電子デバイスの複数のコンタクトパッドを読み取り／書き込みユニットの複数のピンと接触させることを含む。この接触により、電圧波形を印加して複数のメモリセルの読み取り／書き込みを制御し、読み取り中のメモリセルの状態を検知することが可能になる。本明細書に開示された任意の印刷された電子デバイスを使用してもよい。読み取り／書き込みユニットの構成は、複数のピンが印刷された電子デバイスの複数のコンタクトパッドのパターンに対応するパターンで配置されている限り、特に限定されない。市販の読み取り／書き込みユニットを使用してもよい。
上、下、右、左、前、後、上、下などの方向の用語の使用は、本明細書で参照されるデバイスの構成要素を形成する様々な表面への参照を容易にすることを単に意図しており、任意の方法に限定することを意図していない。

Claims (20)

  1. あるパターンで配置された複数のコンタクトパッドと、
    別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
    複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、前記上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層を含む、複数のメモリセルと、
    前記複数の電極トレースを覆う保護層であって、アミン変性ポリエステル（メタ）アクリレート、（メタ）アクリル化アミンオリゴマー、（メタ）アクリレートモノマー、粘土鉱物、および光開始剤を含む硬化性組成物から形成された、保護層と、を備える、印刷された電子デバイス。
  2. 前記（メタ）アクリレートモノマーは、１つ以上の環式基を含む、請求項１に記載のデバイス。
  3. 前記硬化性組成物は、単官能（メタ）アクリレートモノマー、二官能（メタ）アクリレートモノマー、および三官能（メタ）アクリレートモノマーを含む、請求項１に記載のデバイス。
  4. 前記単官能（メタ）アクリレートモノマーは、１つ以上の環式基を含む、請求項３に記載のデバイス。
  5. 前記硬化性組成物は、２５％〜４５％の前記アミン変性ポリエステル（メタ）アクリレート、０．５％〜７％の前記（メタ）アクリル化アミンオリゴマー、２０％〜５０％の前記（メタ）アクリレートモノマー、１５％〜３５％の前記粘土鉱物、および５％〜１５％の前記光開始剤を含む、請求項１に記載のデバイス。
  6. 前記（メタ）アクリレートモノマーは、単官能（メタ）アクリレートモノマー、二官能（メタ）アクリレートモノマー、および三官能（メタ）アクリレートモノマーの組み合わせである、請求項５に記載のデバイス。
  7. 前記単官能（メタ）アクリレートモノマーは、１つ以上の環式基を含む、請求項６に記載のデバイス。
  8. 前記単官能（メタ）アクリレートモノマーは、１８％〜４０％の量で存在し、前記二官能（メタ）アクリレートモノマーは、０．５％〜７％の量で存在し、前記三官能性（メタ）アクリレートモノマーは、０．１〜２％の量で存在する、請求項６に記載のデバイス。
  9. 前記硬化性組成物は、１種以上の前記アミン変性ポリエステル（メタ）アクリレート、１種以上の前記（メタ）アクリル化アミンオリゴマー、１種以上の前記（メタ）アクリレートモノマー、１種以上の前記粘土鉱物、および１種以上の前記光開始剤から本質的になる、請求項１に記載のデバイス。
  10. 前記硬化性組成物は、２５％〜４５％の前記アミン変性ポリエステル（メタ）アクリレート、０．５％〜７％の前記（メタ）アクリル化アミンオリゴマー、２０％〜５０％の前記（メタ）アクリレートモノマー、１５％〜３５％の前記粘土鉱物、および５％〜１５％の前記光開始剤を含む、請求項９に記載のデバイス。
  11. 前記（メタ）アクリレートモノマーは、単官能（メタ）アクリレートモノマー、二官能（メタ）アクリレートモノマー、および三官能（メタ）アクリレートモノマーの組み合わせである、請求項１０に記載のデバイス。
  12. 前記単官能（メタ）アクリレートモノマーは、１つ以上の環式基を含む、請求項１１に記載のデバイス。
  13. 前記単官能（メタ）アクリレートモノマーは、１８％〜４０％の量で存在し、前記二官能（メタ）アクリレートモノマーは、０．５％〜７％の量で存在し、前記三官能性（メタ）アクリレートモノマーは、０．１〜２％の量で存在する、請求項１２に記載のデバイス。
  14. 前記デバイスは、前記複数のコンタクトパッドと、前記複数の電極トレースと、前記複数のメモリセルと、前記保護層と、任意選択で前記保護層の下にあり、かつ有機材料からなる第２の保護層と、任意選択で基板と前記複数の電極トレースのうちの前記一組の下部電極トレースとの間の絶縁層とから本質的になる、請求項１に記載のデバイス。
  15. 前記保護層は、完全に硬化している、請求項１に記載のデバイス。
  16. 前記デバイスは、０の歩留まり低下を示す、請求項１に記載のデバイス。
  17. 前記複数のコンタクトパッドは、互いに平行に延在し、それらの間に空間を画定する２つのアレイに配置され、さらに、前記複数の電極トレースは、前記空間内に位置付けられた格子パターンで配置されている、請求項１に記載のデバイス。
  18. 基板と、前記基板上の複数の印刷された電子デバイスとを含む複数の印刷された電子デバイスであって、各デバイスが、請求項１に記載のデバイスに従って構成されている、複数の印刷された電子デバイス。
  19. 印刷された電子デバイスを製造する方法であって、
    基板上に複数の下部電極トレースを印刷することと、
    前記複数の下部電極トレース上に強誘電体材料の層を印刷することと、
    前記強誘電体材料の層上に複数の上部電極トレースを印刷することであって、前記複数の下部電極トレースおよび前記複数の上部電極トレースが、あるパターンで配置された複数の電極トレースを形成し、かつ複数のメモリセルを画定し、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置する、印刷することと、
    前記複数の電極トレース上に複数のコンタクトパッドを印刷することであって、前記複数のコンタクトパッドが、別のパターンで配置され、前記複数の電極トレースの各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡している、印刷することと、
    前記複数の電極トレースを覆うように硬化性組成物を印刷することであって、前記硬化性組成物が、アミン変性ポリエステル（メタ）アクリレート、（メタ）アクリル化アミンオリゴマー、（メタ）アクリレートモノマー、粘土鉱物、および光開始剤を含む、印刷することと、
    前記硬化性組成物を硬化させて保護層を提供することと、を含む、方法。
  20. 印刷された電子デバイスを使用する方法であって、被覆された印刷された電子デバイスの複数のコンタクトパッドを読み取り／書き込みユニットの複数のピンと接触させることを含み、前記デバイスは、
    あるパターンで配置された前記複数のコンタクトパッドと、
    別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
    複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層を含む、複数のメモリセルと、
    前記複数の電極トレースを覆う保護層であって、アミン変性ポリエステル（メタ）アクリレート、（メタ）アクリル化アミンオリゴマー、（メタ）アクリレートモノマー、粘土鉱物、および光開始剤を含む硬化性組成物から形成された、保護層と、を備える、方法。
JP2019115179A 2018-07-18 2019-06-21 高歩留まりの印刷された電子デバイス用の保護層 Active JP7218252B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/038,372 US10304836B1 (en) 2018-07-18 2018-07-18 Protective layers for high-yield printed electronic devices
US16/038,372 2018-07-18

Publications (3)

Publication Number Publication Date
JP2020013990A true JP2020013990A (ja) 2020-01-23
JP2020013990A5 JP2020013990A5 (ja) 2022-06-29
JP7218252B2 JP7218252B2 (ja) 2023-02-06

Family

ID=66636449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019115179A Active JP7218252B2 (ja) 2018-07-18 2019-06-21 高歩留まりの印刷された電子デバイス用の保護層

Country Status (5)

Country Link
US (1) US10304836B1 (ja)
EP (1) EP3598486A1 (ja)
JP (1) JP7218252B2 (ja)
KR (1) KR102526593B1 (ja)
CA (1) CA3049664C (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720862A (en) * 1971-01-18 1973-03-13 Owens Illinois Inc Capacitor with high k dielectric materials
US4713157A (en) * 1976-02-17 1987-12-15 Ramtron Corporation Combined integrated circuit/ferroelectric memory device, and ion beam methods of constructing same
US5214300A (en) * 1970-09-28 1993-05-25 Ramtron Corporation Monolithic semiconductor integrated circuit ferroelectric memory device
US20070138520A1 (en) * 2005-12-20 2007-06-21 Agfa-Gevaert Ferroelectric passive memory cell, device and method of manufacture thereof
US7374954B2 (en) * 2003-05-30 2008-05-20 Hynix Semiconductor Inc. Ferroelectric register, and method for manufacturing capacitor of the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3977997B2 (ja) * 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
US8247802B2 (en) * 2005-04-28 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
JP4758274B2 (ja) 2005-04-28 2011-08-24 株式会社半導体エネルギー研究所 記憶素子および半導体装置
NO20052904L (no) 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
NO324539B1 (no) * 2005-06-14 2007-11-19 Thin Film Electronics Asa Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning
US7767498B2 (en) 2005-08-25 2010-08-03 Vitex Systems, Inc. Encapsulated devices and method of making
US9412705B2 (en) 2011-06-27 2016-08-09 Thin Film Electronics Asa Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate
US9917037B2 (en) * 2015-01-22 2018-03-13 Renesas Electronics Corporation Semiconductor device including a first internal circuit, a second internal circuit and a switch circuit unit
WO2017137864A1 (en) 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214300A (en) * 1970-09-28 1993-05-25 Ramtron Corporation Monolithic semiconductor integrated circuit ferroelectric memory device
US3720862A (en) * 1971-01-18 1973-03-13 Owens Illinois Inc Capacitor with high k dielectric materials
US4713157A (en) * 1976-02-17 1987-12-15 Ramtron Corporation Combined integrated circuit/ferroelectric memory device, and ion beam methods of constructing same
US7374954B2 (en) * 2003-05-30 2008-05-20 Hynix Semiconductor Inc. Ferroelectric register, and method for manufacturing capacitor of the same
US20070138520A1 (en) * 2005-12-20 2007-06-21 Agfa-Gevaert Ferroelectric passive memory cell, device and method of manufacture thereof

Also Published As

Publication number Publication date
CA3049664C (en) 2021-07-27
CA3049664A1 (en) 2020-01-18
EP3598486A1 (en) 2020-01-22
US10304836B1 (en) 2019-05-28
JP7218252B2 (ja) 2023-02-06
KR20200010046A (ko) 2020-01-30
KR102526593B1 (ko) 2023-04-28

Similar Documents

Publication Publication Date Title
KR101748009B1 (ko) 디스플레이 필름 및 이를 포함하는 디스플레이 장치
TWI702523B (zh) 窗膜及其製備方法
US10903435B2 (en) Flexible display device
JP7191219B2 (ja) 密封材組成物
CN111278643A (zh) 柔性盖板透镜膜
US11760898B2 (en) Hard coating film and window and image display device using same
US20190337273A1 (en) Transparent stack structure
US20180107112A1 (en) Transfer-type photosensitive refractive index adjustment film, method for forming refractive index adjustment pattern, and electronic component
JP7218252B2 (ja) 高歩留まりの印刷された電子デバイス用の保護層
KR20170043302A (ko) 윈도우 필름 및 그의 제조방법
KR102522185B1 (ko) 봉지재용 조성물
CN112592506B (zh) 硬质涂膜以及包含其的窗口和图像显示装置
WO2019187851A1 (ja) 感光性転写材料、電極保護膜、積層体、静電容量型入力装置、及び、タッチパネルの製造方法
KR20190133008A (ko) 감광성 엘리먼트
KR20190133009A (ko) 감광성 엘리먼트 및 감광성 엘리먼트 롤
KR101860095B1 (ko) 플렉시블 oled용 자외선 경화형 조성물 및 이의 용도
US11613658B2 (en) Hard coating film and window and image display device using same
CN110462559A (zh) 转印型感光性膜、固化膜图案的形成方法及触摸面板
CN110462560B (zh) 转印型感光性膜
KR20230020699A (ko) 하드코팅 필름 및 이를 포함하는 디스플레이 윈도우
KR20240048355A (ko) 하드코팅 조성물, 하드코팅 필름 및 플렉시블 디스플레이 윈도우
CN115703895A (zh) 硬涂膜和包括该硬涂膜的显示窗口
KR20180043490A (ko) 하드코팅 조성물, 이를 포함하는 하드코팅 필름
KR20180047437A (ko) 필름 터치 센서

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190717

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190924

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210316

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220621

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230125

R150 Certificate of patent or registration of utility model

Ref document number: 7218252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150