JP2020004926A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2020004926A
JP2020004926A JP2018125947A JP2018125947A JP2020004926A JP 2020004926 A JP2020004926 A JP 2020004926A JP 2018125947 A JP2018125947 A JP 2018125947A JP 2018125947 A JP2018125947 A JP 2018125947A JP 2020004926 A JP2020004926 A JP 2020004926A
Authority
JP
Japan
Prior art keywords
wiring board
wiring
layer
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018125947A
Other languages
English (en)
Inventor
祥之 櫃岡
Yoshiyuki Hitsuoka
祥之 櫃岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2018125947A priority Critical patent/JP2020004926A/ja
Publication of JP2020004926A publication Critical patent/JP2020004926A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線基板の製造プロセス中の反りを抑制し、狭ピッチの端子電極と微細配線を備える、大型で低コストな配線基板と、その製造方法を提供すること。
【解決手段】ビルドアップ配線層からなる第二配線基板と、第二配線基板に接合された第一配線基板と、を備え、第二配線基板と第一配線基板とはそれぞれ表面から突出した端子(突起電極)を介して電気的に接合され、第一配線基板及び第二配線基板の隙間に絶縁樹脂が充填され、第一配線基板は、順に第一最外層、配線層、第二最外層から成り、第一最外層、第二最外層の少なくとも一方に補強材を含む配線基板とし、四角形状の支持基板上に、順に剥離層、及び第一配線基板を形成し、第一配線基板を第二配線基板に接合した後、支持基板を剥離する配線基板の製造方法とする。
【選択図】図1

Description

本発明は、配線基板及び配線基板の製造方法に関する。
近年、携帯電話や通信端末に代表される電子機器の高機能化、高性能化はめざましく、これら電子機器には、半導体チップが配線基板に実装された半導体パッケージが広く使用されている。半導体チップを配線基板に実装する形態として、従来から用いられてきたリードフレームやピン、ワイヤを用いたものから、最近では半導体チップを直接配線基板に表面実装するフリップチップ(Flip Chip−Ball Grid Array、FC−BGA)方式のパッケージの採用が進んでいる。
一般のFC−BGA配線基板は、図6にその概略を示すように、配線層51を多層化したビルドアップ配線構造となっている。FC−BGA配線基板50は、厚めのコア層57の表裏にコア層57よりは薄い配線層51(絶縁樹脂53/配線パターン52)を複数積み重ね、上下の配線パターン52間を導通ビア56で接続し、アレイ配置された半導体チップ側の第一の端子電極54と、マザーボード側の第二の端子電極間55との導通をとったものである。
近年の半導体チップの高集積化に伴いFC−BGA配線基板も半導体チップを実装する端子電極の狭ピッチ化、配線パターンの微細化が求められている。このため、シリコン上に配線を形成してチップ実装用の基板(シリコンインターポーザ)とし、FC−BGA配線基板に実装する方式が特許文献1に開示されている。
一方で、CPU、GPU、メモリといった複数の半導体チップを同じ配線基板上に実装する製品が開発され、こうした製品には従来よりも大面積の配線基板が求められている。大面積の配線基板を製造するために、特許文献1のシリコンインターポーザ方式のように半導体チップ製造プロセスを採用すると、配線基板製品形状は四角であるので、円形状であるシリコンウエハに面付けすることは効率が悪くコストが嵩む。また配線基板に複数の半導体チップを実装するためには、実装工程時の熱処理による反り挙動を抑えることが課題となる。
反り抑制の課題として特許文献2には、FC−BGA配線基板のコア層、及びその両面の絶縁樹脂として、補強材入りの絶縁樹脂を積層して配線基板の剛性を高め、かつ狭ピッチの端子電極が必要な半導体チップを実装する側(インターポーザ側)のビルドアップ配線層にのみ特に微細な配線(微細配線)を有する配線層を複数層形成する技術が提案されている。
しかしながら、特許文献2の構造には以下のような問題点がある。すなわち、インターポーザ側に複数層の絶縁樹脂層を形成するため、絶縁樹脂の硬化収縮により製造プロセス中に基板が反る。また、コア層の両面のビルドアップ配線層に用いられる補強材入り絶縁樹脂はビア穴の加工が困難であるため、ビアの狭ピッチ化が妨げられる。
特開2002−280490号公報 特開2015−122385号公報
本発明は上記の事情に鑑みてなされたものであって、配線基板の製造プロセス中の反りを抑制し、狭ピッチの端子電極と微細配線を備える、大型で低コストな配線基板と、その製造方法を提供することを目的とする。
上記の課題を解決するために、本発明の配線基板は以下の特徴を備える。
本発明の一態様に係る配線基板は、ビルドアップ配線層からなる第二配線基板と、第二配線基板に接合された第一配線基板と、を備え、第二配線基板と第一配線基板とはそれぞれ表面から突出した端子(突起電極)を介して電気的に接合され、第一配線基板及び第二配線基板の隙間に絶縁樹脂が充填され、第一配線基板は、順に第一最外層、配線層、第二最外層から成り、第一最外層、第二最外層の少なくとも一方に補強材を含む、ことを特徴とする。
本発明の別の態様に係る配線基板の製造方法は、前記本発明の一態様に係る配線基板の製造方法であって、四角形状の支持基板上に、順に剥離層、及び第一配線基板を形成し、第一配線基板を第二配線基板に接合した後、支持基板を剥離する、ことを特徴とする。
また、本発明の別の態様に係る配線基板の製造方法は、支持基板の厚みが第一配線基板の厚みの10倍以上であり、かつ0.1mm〜2.0mmであることが好ましい。
さらに、本発明の別の態様に係る配線基板の製造方法は、支持基板の材質はガラスであり、支持基板を通して剥離層にレーザーを照射することにより、第一配線基板から支持基板を剥離する工程を含むことが好ましい。
本発明の配線基板及び配線基板の製造方法によれば、配線基板の製造プロセス中の反りが抑制され、近年必要とされる狭ピッチの端子電極と微細配線を備える、大型で低コストな配線基板と、その製造方法が得られる。すなわち、充分な厚みの支持基板と、剛性の高い配線基板となり、製造プロセスに適合した水準の反り量で製造することができる。また、四角形状の支持基板を採用することにより面付け効率が高くなりコストが抑えられる。さらに別の観点では、良品と選別された第二配線基板に個片化した良品の第一配線基板を接合することにより、収率の低下を防止することができる。
本発明の一実施形態に係る、(a)第二配線基板に第一配線基板が接合された配線基板、(b)前記第一配線基板をより詳しく示す、いずれも模式断面図である。 本発明の一実施形態に係る、配線基板の製造方法のうち、第一配線基板の製造工程までの主要部を工程順に示す模式断面図である。 本発明の一実施形態に係る、配線基板の製造方法のうち、図2の製造工程に続く製造工程の主要部を工程順に示す模式断面図である。 図3の製造工程に続く製造工程の主要部を工程順に示す模式断面図である。 本発明の一実施形態に係る、配線基板の製造方法のうち、配線基板の製品面付け効率を説明するための模式平面図である。 一般のFC−BGA配線基板の構造を例示する模式断面図である。
以下、本発明の好適な一実施形態について、添付図面を参照しつつ説明する。但し、以
下に説明する各図においてそれぞれ同じものについては同一符号を付す。また各図面は発明の効果を理解しやすくするため適宜省略及び誇張してある。さらに本実施形態は本発明の技術的思想を説明するために例示するものであり、各部の材料、形状、配置、寸法等のパラメータを下記のものに限定するものではない。各パラメータは請求項の規定の範囲内で変更できる。
[本発明の配線基板]
図1(a)は、本発明の一実施形態に係り、第二配線基板20に第一配線基板10が接合された配線基板100の模式断面図である。配線基板100は、ビルドアップ配線層からなる第二配線基板20と、第二配線基板20に接合された第一配線基板10と、を備え、第二配線基板20と第一配線基板10とはそれぞれ表面から突出した端子(突起電極、本例ではんだバンプ6)を介して電気的に接合され、かつ、第一配線基板10及び第二配線基板20の隙間に絶縁樹脂(絶縁性の接着部材、具体的にはアンダーフィル9)が充填されている。第一配線基板10の上面(第二配線基板20とは逆側の面)には半導体チップ(不図示)を実装するための接続パッド7が形成されている。突起電極は、はんだバンプ以外に、Cuポスト(Cuピラー)、または金バンプ等であってもよい。
図1(b)は、本発明の一実施形態に係る、第一配線基板10のみを、より詳しく示す模式断面図である。第一配線基板10は、配線基板100のインターポーザに相当する部分であり、順に第一最外層3、配線層4、第二最外層5から成り、第一最外層3、第二最外層5の少なくとも一方に補強材を含んでいる。配線層4は、必要な層数(図では3層)からなる配線層であり、絶縁樹脂4aと配線パターン8a、8b、・・・により構成されている。第一最外層3には前記の接続パッド7が形成され、第二最外層5には、第二配線基板20とはんだバンプ6を介して接合するためのパッド表面処理層7aが形成されている。
本発明の配線基板100は、従来通りの配線ルール・材料を用いたFC−BGA配線基板である第二配線基板20に加えて、第一配線基板10を備え、第一配線基板10は第一最外層3、配線層4、第二最外層5から成るので、第一配線基板10の第一最外層3に形成される接続パッド7のピッチを、従来のように配線基板に半導体チップを直接実装する場合の配線ピッチよりも狭くすることができる。それとともに、第一配線基板10の配線層4では、半導体チップを直接実装する従来の配線基板よりも微細な配線を使用することができる。すなわち、第一配線基板10の第一最外層3に狭ピッチの端子電極を形成し、配線層4に微細な配線パターンを形成することで、端子電極の狭ピッチ化と微細配線化に対応することができる。
また、第一最外層3、第二最外層5の少なくとも一方に補強材を含むので、従来のFC−BGA配線基板よりも剛性の高い配線基板となり、製造プロセス中の反りが抑えられる。
[本発明の配線基板の製造方法]
図2は、本発明の一実施形態に係る、配線基板の製造方法のうち、第一配線基板の製造工程までの主要部を工程順に示す模式断面図である。尚、図2は、図1、図3、図4の第二配線基板と接合前後の図とは上下反転している。
まず、図2(a)に示すように、支持体1の上に剥離層2を形成する。支持基板1には、ガラス基板を用いることができる。ガラス基板は表面が平坦であり、狭ピッチな端子電極や微細配線を形成するために好適である。また、ガラス基板はCTE(熱膨張係数)が小さい、すなわち熱プロセス中の伸縮が小さいため、後述の第二配線基板との接合の際に好適である。プロセス中の反りを抑制するため、支持基板1としてのガラス基板の厚みは500μm以上であることが望ましい。実用的には0.5mm〜2.0mmの範囲内でよい。
剥離層2は、光の照射により分解可能な樹脂を含んでいる。本実施形態における光はレーザー光であるので、剥離層2に含まれる樹脂として、レーザー光が照射されることによって熱分解可能な樹脂が用いられる。剥離層2に含まれる樹脂としては、例えばエポキシ樹脂、アクリル樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂のうちの1種またはこれらの樹脂の2種類以上が混合された樹脂等が用いられる。剥離層2の厚さは、例えば0.1μm〜10μmである。
次に、図2(b)に示すように、第一最外層3、必要な層数(図では3層)の配線層4、第二最外層5を順に形成し、第一配線基板10を作製する。第一配線基板10の厚みは50〜100μmであるので、支持基板1の厚みは第一配線基板10の厚みの10倍以上であるものが望ましい。本発明の実施形態によれば、充分に厚い支持基板1上に比較的薄い第一配線基板10を形成することにより、製造プロセス中の反りが抑えられる。
第一最外層3、第二最外層5で用いる樹脂としては、感光性の熱硬化性絶縁樹脂を用いる。例えばエポキシ系、シアネート系、ポリイミド系樹脂のいずれかを用いることができる。熱硬化性絶縁樹脂は、例えばシリカフィラーが含むが、アルミナ等の無機フィラーを使用してもよい。第一最外層3、第二最外層5の少なくとも一方に含む補強材としては、ガラスクロスが好適であるが、この他に耐熱性・機械強度に優れたカーボンファイバー、液晶ポリマー繊維等であってもよい。
接続パッド7を有する第一最外層3の形成は、例えば、まず剥離層2上に銅箔(不図示)を形成し、該銅箔上に第一最外層3を構成する感光性絶縁樹脂を塗工、露光、現像し、開口部を形成した後、ベークを実施する。次に該開口部に、銅箔をシード層として電解めっきを行うことにより接続パッド7を形成する。尚、剥離層2の上には、紫外線で硬化する接着剤を塗布して接着層(不図示)を形成してもよい。
接続パッド7の構造は、第一配線基板10を第二配線基板20と接合した後、支持基板1や剥離層2を除去し、図1(a)のように、接続パッド7を露出させたときに、接続パッド7の表面が、例えばAuとなるように銅箔側からAu/Ni/Cuとめっき層を形成する。このとき、AuへのCu拡散を防止するため、銅箔とAuとの間に薄いNi層を形成してからAu/Ni/Cuのめっきを行う。
次に、配線層4中の配線パターン8a、8b、・・・の形成は、例えば以下のように行う。第一配線基板10の配線層4に用いられる絶縁樹脂4aは感光性エポキシ系樹脂を使用することが好ましいが、ポリイミド系樹脂であってもよい。まず、第一最外層3上に感光性エポキシ系樹脂等の絶縁樹脂をスピンコート法等により塗布する。感光性エポキシ系樹脂は比較的低温で硬化することができ、この後のビア穴を形成した後のキュア(硬化)による収縮が少なく好ましい。
次に、第一最外層3上に導通ビア4bの穴形状を形成する。本実施形態では絶縁樹脂4aに感光性エポキシ系樹脂を使用しており、露光、及び現像を行うことにより導通ビア4bの穴形状を形成することができる。非感光のポリイミド系樹脂を使用する場合、レーザー光照射によって導通ビア4bの穴形状を形成しても良い。
次に、アッシング等で残渣を除去した後、例えばTiとCuを連続でスパッタし、電解銅めっきのシード層を形成する。このシード層の上に導通ビア4b、及び微細配線パターンを形成するが、Tiは下層の絶縁樹脂との密着性を向上することができ、めっき後のパ
ターン剥がれ、倒れを防止する効果を有する。その他、チタン−タングステン(TiW)とCuのスパッタ連続処理等にてシード層を形成しても良い。
次に、レジストパターンを形成し、その開口部、及び上記導通ビア4bの穴形状内に電解銅めっきにて、導通ビア4bと配線パターンを形成する。さらに、レジストパターンを除去した後、配線パターンをマスクとして、シード層としたスパッタCuとスパッタTiとをエッチングする。
以上説明した導通ビアと配線パターン形成工程を、積み重ねる配線層数に合わせて繰り返し、配線層4を形成する。
続いて、第二最外層5にバンプ形成を行うために、まず、配線層4を覆うように、第二最外層5となる感光性絶縁樹脂を塗工、露光、現像し、接続端子部を開口させた後、ベークを実施する。この開口部に銅の酸化を抑制し、はんだの濡れ性を高めるためニッケル・パラジウム・金めっきやOSP(Organic Solderability Preservative)を施し、パッド表面処理層7aを形成する。
その後、前記開口部に、はんだペーストを印刷、またははんだボールを振り込み、リフローすることにより、図2(c)に示すように、第二最外層5にはんだバンプ6が形成される。また、バンプははんだだけではなく銅ピラーや銅コアボールを含んでもよい。
図3は、本発明の一実施形態に係る、配線基板の製造方法のうち、図2の製造工程に続く製造工程の主要部を工程順に示す模式断面図であり、図4は、図3の製造工程に続く製造工程の主要部を工程順に示す模式断面図である。
支持基板1と剥離層2が付いた第一配線基板10を個片化し、図3に示すように近接させ、別に製造した第二配線基板20に接合する。接合は、第一配線基板10、第二配線基板20それぞれの対応する位置にはんだバンプ6が接触するよう位置合わせを行い、仮圧着し、リフローし、アンダーフィル9により樹脂封止を行う。個片化にはダイシング、スクライビング、レーザー加工などの工法が採用できる。
アンダーフィル9は、第二配線基板20と第一配線基板10とを固定、及び封止するために用いられる絶縁性の接着剤である。アンダーフィル9としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂のうちの1種またはこれらの樹脂の2種類以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、または酸化亜鉛等を加えた材料を用いることができる。
続いて図4に示すように、支持基板1を剥離層2から除去する。除去の方法は、ガラスの支持基板1越しにレーザー光15を適宜走査しながら照射して、第一配線基板10からガラス基板1を剥離層2とともに除去する。このとき、接続パッド7の形成時にシード層として用いた銅箔(不図示)をともに除去することが望ましい。
あるいは、支持基板1と剥離層2の界面から支持基板1のみを除去した後、粘着テープ等の粘着性の部材により、剥離層2(または剥離層2と不図示の接着層)及び銅箔を剥離してもよい。すなわち、粘着テープ等を支持基板1が接着されていた領域の少なくとも一部に貼り付け、粘着テープ等を剥がすことにより、第一配線基板1上に残存する剥離層や接着層、銅箔を除去する。
銅箔をともに剥離しない場合は、銅箔と既述の薄いNi層とをエッチングし、表面にA
uが露出した、半導体チップを実装する接続パッド7を露出させる。このようにして本発明の配線基板100が完成する。
図5は、本発明の一実施形態に係る、配線基板の製造方法のうち、配線基板の製品面付け効率を説明するための模式平面図である。本発明の製造方法では、支持基板(基板サイズα)は円形状基板30ではなく、四角形状基板40を用いるので、一般に四角形状をしている配線基板(製品サイズβ)を効率良く面付けすることができる。また支持基板1にはガラス基板を用いることができるので、半導体素子製造プロセスよりも安価な配線基板製造プロセスを活用できるため、低コストで配線基板を製造することができる。
さらには、以下のような効果がある。第一配線基板にあたる配線層をビルドアップ基板上に直接形成する従来の工法では、不良品のビルドアップ基板の上にも配線層を作り込んでしまうことがあるのに対し、本発明では、第二配線基板はすでに良品と選別されたビルドアップ基板を用い、これに第一配線基板を接合することにより、高収率で配線基板を生産することができる。また、100μm以下と薄い第一配線基板を単体で第二配線基板に接合することは通常困難であるが、本発明の配線基板の製造方法では、厚みのある支持基板が付いたまま接合するので従来の半導体製品の実装と同じ技術を活用することができ、かつ、支持基板は後で取り除くためシリコンインターポーザよりも全体として薄い配線基板が実現できる。
<比較例>
第一配線基板の厚みに対して10倍を超えない厚み、すなわち第一配線基板50μm厚に対して0.3mm厚のガラス基板上で第一配線基板の製造を行ったところ、絶縁樹脂の硬化収縮や配線層形成時の応力により、ガラス基板が、第一配線基板側が内側になる形状に湾曲してしまい、配線形成のための製造プロセスに供することができなくなった。また、ガラス基板の割れによる不具合の割合も高くなった。
<その他の実施形態>
以上説明した本発明の実施形態は単なる例示に過ぎず、本発明を限定するものではない。従って本発明は、その要旨を逸脱しない範囲での改変が可能である。例えば支持基板はガラス基板でなく別のレーザー透過性に優れた材料でもよいし、剥離層にレーザー照射以外の方法で剥離できる材料を採用し、支持基板として金属のような不透明な基板を使用してもよい。
本発明は、マザーボードと半導体チップの間に、インターポーザを介在させる配線基板を備える半導体装置に利用可能である。
1・・・・支持基板
2・・・・剥離層
3・・・・第一最外層
4・・・・配線層
4a・・・絶縁樹脂
4b・・・導通ビア
5・・・・第二最外層
6・・・・はんだバンプ
7・・・・接続パッド
7a・・・パッド表面処理層
8a、8b、8c・・・・配線パターン
9・・・・アンダーフィル
15・・・レーザー光
100・・配線基板
10・・・第一配線基板
20・・・第二配線基板
30・・・円形状基板
40・・・四角形状基板
α・・・・基板サイズ
β・・・・製品サイズ
50・・・一般のFC−BGA配線基板
51・・・配線層
52・・・配線パターン
53・・・絶縁樹脂
54・・・第一の端子電極
55・・・第二の端子電極
56・・・導通ビア
57・・・コア層
58・・・スル−ホール
59・・・スルーホールめっき

Claims (4)

  1. 半導体素子を実装するための配線基板であって、
    ビルドアップ配線層からなる第二配線基板と、前記第二配線基板に接合された第一配線基板と、を備え、
    前記第二配線基板と前記第一配線基板とはそれぞれ表面から突出した端子(突起電極)を介して電気的に接合され、
    前記第一配線基板及び前記第二配線基板の隙間に絶縁樹脂が充填され、
    前記第一配線基板は、順に第一最外層、配線層、第二最外層から成り、
    前記第一最外層、前記第二最外層の少なくとも一方に補強材を含む、
    ことを特徴とする配線基板。
  2. 四角形状の支持基板上に、順に剥離層、及び前記第一配線基板を形成し、
    前記第一配線基板を前記第二配線基板に接合した後、前記支持基板を剥離する、
    ことを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記支持基板の厚みが前記第一配線基板の厚みの10倍以上であり、かつ0.1mm〜2.0mmである、
    ことを特徴とする請求項2に記載の配線基板の製造方法。
  4. 前記支持基板の材質はガラスであり、前記支持基板を通して前記剥離層にレーザーを照射することにより、前記第一配線基板から前記支持基板を剥離する工程を含む、
    ことを特徴とする請求項2、または3に記載の配線基板の製造方法。
JP2018125947A 2018-07-02 2018-07-02 配線基板及び配線基板の製造方法 Pending JP2020004926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018125947A JP2020004926A (ja) 2018-07-02 2018-07-02 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018125947A JP2020004926A (ja) 2018-07-02 2018-07-02 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2020004926A true JP2020004926A (ja) 2020-01-09

Family

ID=69100505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018125947A Pending JP2020004926A (ja) 2018-07-02 2018-07-02 配線基板及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2020004926A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021112248A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機
JP2021114534A (ja) * 2020-01-17 2021-08-05 凸版印刷株式会社 配線基板および配線基板の製造方法
JP2021125565A (ja) * 2020-02-05 2021-08-30 凸版印刷株式会社 配線基板及び配線基板の製造方法
JP2021125507A (ja) * 2020-02-03 2021-08-30 凸版印刷株式会社 配線基板及び配線基板の製造方法
JP2022012491A (ja) * 2020-07-01 2022-01-17 凸版印刷株式会社 配線基板及び配線基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102062A (ja) * 2011-11-09 2013-05-23 Ibiden Co Ltd 半導体実装部材及びその製造方法
US20150035163A1 (en) * 2013-08-02 2015-02-05 Siliconware Precision Industries Co., Ltd. Semiconductor package and method of fabricating the same
JP2015103535A (ja) * 2013-11-21 2015-06-04 イビデン株式会社 プリント配線板
JP2015170725A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 複合基板
JP2016033967A (ja) * 2014-07-31 2016-03-10 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
JP2017098306A (ja) * 2015-11-18 2017-06-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2018067688A (ja) * 2016-10-21 2018-04-26 日立化成株式会社 導体回路を有する構造体の製造方法、感光性樹脂組成物及び感光性樹脂フィルム、並びに熱硬化性樹脂組成物及び熱硬化性樹脂フィルム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102062A (ja) * 2011-11-09 2013-05-23 Ibiden Co Ltd 半導体実装部材及びその製造方法
US20150035163A1 (en) * 2013-08-02 2015-02-05 Siliconware Precision Industries Co., Ltd. Semiconductor package and method of fabricating the same
JP2015103535A (ja) * 2013-11-21 2015-06-04 イビデン株式会社 プリント配線板
JP2015170725A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 複合基板
JP2016033967A (ja) * 2014-07-31 2016-03-10 新光電気工業株式会社 支持体、配線基板及びその製造方法、半導体パッケージの製造方法
JP2017098306A (ja) * 2015-11-18 2017-06-01 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2018067688A (ja) * 2016-10-21 2018-04-26 日立化成株式会社 導体回路を有する構造体の製造方法、感光性樹脂組成物及び感光性樹脂フィルム、並びに熱硬化性樹脂組成物及び熱硬化性樹脂フィルム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021112248A (ja) * 2020-01-16 2021-08-05 株式会社三共 遊技機
JP2021114534A (ja) * 2020-01-17 2021-08-05 凸版印刷株式会社 配線基板および配線基板の製造方法
JP2021125507A (ja) * 2020-02-03 2021-08-30 凸版印刷株式会社 配線基板及び配線基板の製造方法
JP7528455B2 (ja) 2020-02-03 2024-08-06 Toppanホールディングス株式会社 配線基板及び配線基板の製造方法
JP2021125565A (ja) * 2020-02-05 2021-08-30 凸版印刷株式会社 配線基板及び配線基板の製造方法
JP7497576B2 (ja) 2020-02-05 2024-06-11 Toppanホールディングス株式会社 配線基板及び配線基板の製造方法
JP2022012491A (ja) * 2020-07-01 2022-01-17 凸版印刷株式会社 配線基板及び配線基板の製造方法
JP7552102B2 (ja) 2020-07-01 2024-09-18 Toppanホールディングス株式会社 配線基板及び配線基板の製造方法

Similar Documents

Publication Publication Date Title
TWI426587B (zh) 晶片尺寸封裝件及其製法
JP3925809B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP4803844B2 (ja) 半導体パッケージ
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
WO2018047861A1 (ja) 配線基板及び配線基板の製造方法
US8334174B2 (en) Chip scale package and fabrication method thereof
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
US20170245365A1 (en) Printed wiring board and method for manufacturing the same
CN115020243B (zh) 中介基板及其制法
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP2017050310A (ja) 電子部品装置及びその製造方法
JP6417142B2 (ja) 半導体装置及びその製造方法
CN101120445A (zh) 芯片内置基板和芯片内置基板的制造方法
JP7351107B2 (ja) 配線基板及び配線基板の製造方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP7582775B2 (ja) 半導体装置
JP2020077696A (ja) 配線基板、及びそれを用いた半導体装置
JP4321758B2 (ja) 半導体装置
JP2006173234A (ja) 半導体装置およびその製造方法
JP7087369B2 (ja) 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230411

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230427