JP2019530256A - 半導体スイッチの駆動装置 - Google Patents

Abstract

【課題】本発明は、半導体スイッチ素子の駆動技術に関し、特に、リレー回路を半導体スイッチに容易に代替できるようにし、駆動装置を単一の半導体素子（Ｏｎｅ Ｃｈｉｐ）で実現できるようにした技術に関する。【解決手段】本発明は、ゲート駆動電圧によりスイッチング動作し、第１スイッチ端子に接続されたメイン電源を第２スイッチ端子に接続された負荷に伝達する半導体スイッチと、制御信号入力電源の変化を検出し、検出された変化に基づいて制御信号を出力するにあたり、メイン電源の負極性電圧および制御信号入力電源の負極性電圧のうち低い負極性電圧を基準として制御信号を生成して出力する制御信号発生部と、制御信号を検知し、検知された制御信号に基づいて駆動制御信号を出力する制御信号検出部と、駆動制御信号によって駆動され、ゲート駆動電圧ＧＤＶを出力するゲート駆動電圧発生部と、半導体スイッチがターンオフ状態にあるとき、メイン電源が供給され、半導体スイッチ、制御信号発生部、制御信号検出部およびゲート駆動電圧発生部で必要とする電源電圧を生成する内部電源発生部とを備える。

Description

本発明は、半導体スイッチ素子の駆動技術に関し、特に、リレー回路を半導体スイッチに容易に代替できるようにし、駆動装置を単一の半導体素子（Ｏｎｅ Ｃｈｉｐ）で実現できるようにした半導体スイッチの駆動装置に関する。

近年、自動車または二輪車のような移動手段には多数の電子装置が適用されており、該電子装置の駆動を制御するために多数の機械式リレー回路が用いられている。例えば、自動車の場合、３０個から５０個の機械式リレー装置が用いられている。

しかしながら、機械式リレー回路は、スイッチ接点が早く摩耗して制御装置の誤動作を誘発する恐れがある。したがって、リレー回路を、耐摩耗性が強く電子妨害雑音（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）に何ら影響を受けない半導体スイッチに代替する必要性が浮上しているのが現状である。

図１は、自動車または二輪車のような移動手段に適用される、従来技術における半導体スイッチの駆動装置に関するブロック図である。図１に示されるように、駆動装置１０は、半導体スイッチ１１と、制御信号発生部１２と、制御信号検出部１３と、ゲート駆動電圧発生部１４と、負荷１５と、内部電源発生部１６とを備えている。

半導体スイッチ１１は、ゲートに供給されるゲート駆動電圧ＧＤＶによってスイッチング動作する。半導体スイッチ１１がターンオンされる時、メイン電源（Ｍａｉｎ Ｐｏｗｅｒ）Ｖｉｎ１がその半導体スイッチ１１を介して負荷１５に供給され、負荷１５が駆動される。しかし、半導体スイッチ１１がターンオフされる際には、負荷１５に対するメイン電源Ｖｉｎ１の経路が遮断されて、負荷１５の駆動が中止される。

制御信号発生部１２は、制御信号を発生する役割を果たす。このため、制御信号発生部１２は、制御信号入力端子Ｐ３と接地端子との間に接続されるスイッチＳＷ１を備える。スイッチＳＷ１は、モストランジスタ（ＭＯＳ ＦＥＴ）またはバイポーラトランジスタ（Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）で実現される。

制御信号発生部１２のスイッチＳＷ１は、制御信号入力端子Ｐ３からメイン電源Ｖｉｎ１の負極性（−）端子方向に電流が流れるようにしたり、その制御信号入力端子Ｐ３の電位が接地電位となるようにスイッチング動作する。
制御信号検出部１３は、スイッチＳＷ１から上記のようなスイッチング動作によって制御信号が入力されたことを検知し、これに基づいて駆動制御信号ＤＣＳを出力する。

ゲート駆動電圧発生部１４は、制御信号検出部１３から駆動制御信号ＤＣＳが供給される際に、半導体スイッチ１１にゲート駆動電圧ＧＤＶを出力する。
内部電源発生部１６は、メイン電源Ｖｉｎ１が供給され、半導体スイッチ１１、制御信号検出部１３およびゲート駆動電圧発生部１４で必要とする電源電圧ＶＤＤを供給する役割を果たす。

駆動対象のスイッチとして半導体スイッチ１１を採用した駆動装置は、制御信号発生部１２の接地電圧として負荷１５の接地電圧を使用できる構造となっているのに対し、リレー回路は、リレーコイルの端子とリレースイッチの端子とが電気的に完全に分離されている構造となっている。

ところが、従来技術による半導体スイッチの駆動装置は、リレーコイルの端子とリレースイッチの端子とが電気的に完全に分離されている構造を有するリレー回路を収容できなくなっており、リレー回路を代替して使用できない問題点がある。

本発明が解決しようとする課題は、リレーコイルの端子とリレースイッチの端子とが電気的に完全に分離されている構造を有するリレー回路を代替して使用できる構造の半導体スイッチの駆動装置を提供し、このようなスイッチの駆動装置を単一の半導体素子で実現できるようにすることである。

上記の技術的課題を解決するために、本発明の一態様に係る半導体スイッチの駆動装置は、ゲート駆動電圧によってスイッチング動作して、第１スイッチ端子に接続されたメイン電源を第２スイッチ端子に接続された負荷に伝達する半導体スイッチと、制御信号入力電源の変化を検出して、検出された該変化に基づいて制御信号を出力するにあたり、前記メイン電源の負極性電圧および前記制御信号入力電源の負極性電圧のうち低い負極性電圧を基準として前記制御信号を生成して出力する制御信号発生部と、前記制御信号を検知して、検知された該制御信号に基づいて駆動制御信号を出力する制御信号検出部と、前記駆動制御信号によって駆動されて、前記ゲート駆動電圧を出力するゲート駆動電圧発生部と、前記半導体スイッチがターンオフ状態にあるとき、前記メイン電源が供給されて、前記半導体スイッチ、前記制御信号発生部、前記制御信号検出部および前記ゲート駆動電圧発生部で必要とする電源電圧を生成する内部電源発生部とを備える。

本発明は、自動車または二輪車のような移動手段の電子装置に適用されたリレー回路を代替して使用できる構造の半導体スイッチの駆動装置を提供することで、電子装置の誤動作の発生を予防し、寿命を延長させることができる効果がある。
また、本発明は、スイッチの駆動装置を単一の半導体素子で実現できるようにすることで、コストが低減され、製品のサイズを減少させることができる効果がある。

自動車または二輪車のような移動手段に適用される、従来技術における半導体スイッチの駆動装置に関するブロック図である。 本発明の一実施形態に係る半導体スイッチの駆動装置のブロック図である。 制御信号伝達部の実現例を示す回路図である。 半導体スイッチを無極性で接続して使用できる実施例を示す図である。

以下、添付した図面を参照して、本発明の好ましい実施形態を詳細に説明する。
図２は、本発明に係る半導体スイッチの駆動装置のブロック図であって、同図に示すように、駆動装置１００は、半導体スイッチ１１０と、制御信号発生部１２０と、制御信号検出部１３０と、ゲート駆動電圧発生部１４０と、負荷１５０と、内部電源発生部１６０とを備える。

駆動装置１００は、機械式リレー回路が省略されるので、負荷を除いた各部を単一の半導体素子（Ｏｎｅ Ｃｈｉｐ）で実現することができる。
半導体スイッチ１１０は、２つのスイッチ端子Ｐ１，Ｐ２を備えるが、そのうち、スイッチ端子Ｐ１は、負荷を駆動するためのメイン電源Ｖｉｎ１の正極性（＋）端子に接続され、スイッチ端子Ｐ２は、負荷１５０を介して負極性（−）電源に接続される。

したがって、半導体スイッチ１１０は、ゲートに供給されるゲート駆動電圧ＧＤＶによってターンオンされる際に、メイン電源Ｖｉｎ１がスイッチ端子Ｐ１、半導体スイッチ１１０およびスイッチ端子Ｐ２を介して負荷１５０に接続され、接続された負荷１５０が駆動される。このとき、スイッチ端子Ｐ１，Ｐ２の間の電位差は、数ボルト（Ｖｏｌｔ）から数十ボルトになってもよい。しかし、半導体スイッチ１１０がゲート駆動電圧ＧＤＶによってターンオフされる際には、メイン電源Ｖｉｎ１の供給経路が遮断されて、負荷１５０の駆動が中止される。

半導体スイッチ１１０の種類は特に限定されるものではなく、モス電界効果トランジスタ（ＭＯＳ ＦＥＴ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｍｏｄｅ Ｔｒａｎｓｉｓｔｏｒ）またはバイポーラトランジスタ（Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）で実現されてもよい。駆動装置１００を単一の半導体素子（Ｏｎｅ Ｃｈｉｐ）で実現し、スイッチのオン（ｏｎ）抵抗を小さくしようとする場合、半導体スイッチ１１０は、Ｎ型のＭＯＳ ＦＥＴ（ＮＭＯＳ ＦＥＴ）で実現することが好ましい。

半導体スイッチ１１０がＮＭＯＳ ＦＥＴで実現する場合、半導体スイッチ１１０をターンオンさせるためには、ソース（ｓｏｕｒｃｅ）端子の電圧に比べてゲート（ｇａｔｅ）の電圧が高くなければならず、半導体スイッチ１１０がオンされると、オン抵抗の値が非常に小さくてソース電圧とドレイン電圧とはほぼ等しくなる。このとき、ＮＭＯＳ ＦＥＴのゲート端子には、ソース端子に比べて高いゲート駆動電圧ＧＤＶを供給しなければならない。このために、ゲート駆動電圧発生部１４０は、チャージポンプ（Ｃｈａｒｇｅ Ｐｕｍｐ）を備えていてもよい。

制御信号発生部１２０は、半導体スイッチ１１０のスイッチング動作を制御するための制御信号を発生する。このために、制御信号発生部１２０は、制御信号入力電源Ｖｉｎ２と、ブリッジダイオード１２１と、制御信号伝達部１２２と、接地電圧部１２３とを備える。

制御信号入力電源Ｖｉｎ２は、半導体スイッチ１１０のスイッチング動作を制御するための電圧を発生する。制御信号入力電源Ｖｉｎ２の正極性端子は制御信号入力端子Ｐ３に接続され、負極性端子は制御信号入力端子Ｐ４に接続される。このとき、制御信号入力端子Ｐ３，Ｐ４の間の電位差が数ボルトになってもよい。

ブリッジダイオード１２１は、制御信号入力端子Ｐ３，Ｐ４を介して供給される制御信号を整流して出力する。このために、ブリッジダイオード１２１の両側入力端子は制御信号入力端子Ｐ３、Ｐ４にそれぞれ接続され、両側出力端子のうち正極性出力端子は正極性信号線ＰＳＬに接続され、負極性出力端子は負極性信号線ＮＳＬに接続される。

制御信号伝達部１２２は、正極性信号線ＰＳＬおよび負極性信号線ＮＳＬを介して供給される制御信号を次の段に伝達する役割を果たす。
接地電圧部１２３は、内部接地端子ＧＮＤの電圧を、メイン電源Ｖｉｎ１の負極性電圧および制御信号入力電源Ｖｉｎ２の負極性電圧のうち低い電圧に維持する役割を果たす。このために、接地電圧部１２３は、内部接地端子ＧＮＤとスイッチ端子Ｐ２との間に接続されたダイオードＤ１と、内部接地端子ＧＮＤとブリッジダイオード１２１の負極性出力端子との間に接続されたダイオードＤ２とを備える。

制御信号検出部１３０は、制御信号発生部１２０で上記のような過程により発生する前記制御信号を検知して、それによる駆動制御信号ＤＣＳを出力する。
ゲート駆動電圧発生部１４０は、制御信号検出部１３０から供給される駆動制御信号ＤＣＳによって駆動されて、半導体スイッチ１１０にゲート駆動電圧ＧＤＶを出力する。

内部電源発生部１６０は、半導体スイッチ１１０がターンオフ状態にあるとき、メイン電源Ｖｉｎ１が供給されて、半導体スイッチ１１０、制御信号発生部１２０、制御信号検出部１３０およびゲート駆動電圧発生部１４０で必要とする電源電圧ＶＤＤを供給する役割を果たす。このために、内部電源発生部１６０の一側端子は、スイッチ端子Ｐ１を介してメイン電源Ｖｉｎ１の正極性（＋）端子に接続され、他側端子は、内部接地端子ＧＮＤに接続される。そして、内部接地端子ＧＮＤは、メイン電源Ｖｉｎ１の負極性電圧および制御信号入力電源Ｖｉｎ２の負極性電圧のうち低い電圧が供給される。

一方、図３は、制御信号伝達部１２２の実現例を示す回路図であって、同図に示されるように、定電流源ＩＳと、第１から第３のカレントミラー（ｃｕｒｒｅｎｔ ｍｉｒｒｏｒ）ＣＭ１，ＣＭ２，ＣＭ３とを備える。
定電流源ＩＳの一側端子は、正極性信号線ＰＳＬを介してブリッジダイオード１２１の正極性出力端子に接続される。

第１カレントミラーＣＭ１は、ゲートが共通に接続されたＮチャネルモス（ＭＯＳ）トランジスタ（以下、「ＮＭＯＳトランジスタ」と称する）ＮＭ１，ＮＭ２を備える。ＮＭＯＳトランジスタＮＭ１のドレインおよびゲートは、定電流源ＩＳの他側端子に共通に接続される。ＮＭＯＳトランジスタＮＭ１，ＮＭ２のソースは、共通に負極性信号線ＮＳＬを介してブリッジダイオード１２１の負極性出力端子に接続される。

制御信号入力電源Ｖｉｎ２が半導体スイッチ１１０をターンオンさせるためのレベルで出力される場合、正極性信号線ＰＳＬと負極性信号線ＮＳＬとの間の電圧差が基準値以上となり、定電流源ＩＳから第１カレントミラーＣＭ１のＮＭＯＳトランジスタＮＭ１を介して負極性信号線ＮＳＬの方向に電流ｉ１が流れる。ＮＭＯＳトランジスタＮＭ１，ＮＭ２は、カレントミラーの構造で接続されているので、ＮＭＯＳトランジスタＮＭ２を介して負極性信号線ＮＳＬの方向に電流ｉ１に相応する電流ｉ２が流れる。

第２カレントミラーＣＭ２は、ゲートが共通に接続されたＰチャネルモス（ＭＯＳ）トランジスタ（以下、「ＰＭＯＳトランジスタ」と称する）ＰＭ１，ＰＭ２を備える。ＰＭＯＳトランジスタＰＭ１，ＰＭ２のソースは、電源端子ＶＤＤに共通に接続され、ＰＭＯＳトランジスタＰＭ１のゲートおよびドレインは、共通に第１カレントミラーＣＭ１の電流ｉ２入力端子に接続される。

第２カレントミラーＣＭ２の電源端子ＶＤＤおよびＰＭＯＳトランジスタＰＭ１、第１カレントミラーＣＭ１のＮＭＯＳトランジスタＮＭ２を介して負極性信号線ＮＳＬの方向に流れる電流ｉ２に相応する電流ｉ３が、ＰＭＯＳトランジスタＰＭ１およびカレントミラーの構造で接続されたＰＭＯＳトランジスタＰＭ２を介して流れる。

第３カレントミラーＣＭ３は、ゲートが共通に接続されたＮＭＯＳトランジスタＮＭ３，ＮＭ４を備える。ＮＭＯＳトランジスタＮＭ３のドレインおよびゲートは、共通に第２カレントミラーＣＭ２の電流ｉ３出力端子に接続される。ＮＭＯＳトランジスタＮＭ３，ＮＭ４のソースは、共通に内部接地端子ＧＮＤに接続される。電流ｉ３がＮＭＯＳトランジスタＮＭ３を介して内部接地端子ＧＮＤに流れ、これに対応する電流ｉ４がＮＭＯＳトランジスタＮＭ３とカレントミラーの構造で接続されたＮＭＯＳトランジスタＮＭ４を介して内部接地端子ＧＮＤに流れる。
したがって、制御信号伝達部１２２から制御信号検出部１３０に伝達される制御信号は、電流ｉ４に相応する信号である。

一方、図４は、半導体スイッチ１１０を無極性で接続して使用できるようにするための実施例を示すものである。半導体スイッチ１１０を無極性で接続して使用できるように構成する場合、スイッチ端子Ｐ１，Ｐ２にはメイン電源Ｖｉｎ１の正極性端子および負極性端子が区別なく接続可能である。この場合、内部電源発生部１６０に常時正極性電圧が供給されるように、内部接地端子ＧＮＤとスイッチ端子Ｐ１，Ｐ２との間にダイオードＤ１，Ｄ３を並列に接続し、スイッチ端子Ｐ１，Ｐ２と内部電源発生部１６０の入力端子との間にダイオードＤ４，Ｄ５を並列に接続する。

以上、本発明の好ましい一実施形態について詳細に説明したが、本発明の権利範囲がこれに限定されるものではなく、次の請求の範囲で定義する本発明の基本概念に基づいてより多様な実施例で実現可能であり、これらの実施例も本発明の権利範囲に属する。

Claims (7)

1. ゲート駆動電圧によってスイッチング動作して、第１スイッチ端子に接続されたメイン電源を第２スイッチ端子に接続された負荷に伝達する半導体スイッチと、
   制御信号入力電源の変化を検出して、検出された該変化に基づいて制御信号を出力するにあたり、前記メイン電源の負極性電圧および前記制御信号入力電源の負極性電圧のうち低い負極性電圧を基準として前記制御信号を生成して出力する制御信号発生部と、
   前記制御信号を検知して、検知された該制御信号に基づいて駆動制御信号を出力する制御信号検出部と、
   前記駆動制御信号によって駆動されて、前記ゲート駆動電圧を出力するゲート駆動電圧発生部と、
   前記半導体スイッチがターンオフ状態にあるとき、前記メイン電源が供給されて、前記半導体スイッチ、前記制御信号発生部、前記制御信号検出部および前記ゲート駆動電圧発生部で必要とする電源電圧を生成する内部電源発生部とを備える半導体スイッチの駆動装置。
2. 前記半導体スイッチが、
   モス電界効果トランジスタ（ＭＯＳ ＦＥＴ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｍｏｄｅ Ｔｒａｎｓｉｓｔｏｒ）およびバイポーラトランジスタ（Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のうちいずれかである請求項１に記載の半導体スイッチの駆動装置。
3. 前記制御信号発生部が、
   前記半導体スイッチのスイッチング動作を制御するための電圧を発生する制御信号入力電源と、
   該制御信号入力電源を整流して出力するブリッジダイオードと、
   該ブリッジダイオードを介して供給される前記制御信号を次の段に伝達する制御信号伝達部と、
   前記メイン電源の負極性電圧および前記制御信号入力電源の負極性電圧のうち低い負極性電圧を内部接地端子の電圧に維持させて、前記制御信号伝達部から出力される前記制御信号が前記内部接地端子の電圧を基準として出力されるようにする接地電圧部とを備える請求項１に記載の半導体スイッチの駆動装置。
4. 前記ブリッジダイオードは、
   両側入力端子が前記制御信号入力電源の正極性端子および負極性端子に接続され、両側出力端子が正極性信号線および負極性信号線に接続される請求項３に記載の半導体スイッチの駆動装置。
5. 前記制御信号伝達部が、
   前記ブリッジダイオードの正極性出力端子に接続された定電流源と、
   該定電流源の出力電流に対応して従属的に電流ミラーリングを行う３つのカレントミラーとを備える請求項３に記載の半導体スイッチの駆動装置。
6. 前記接地電圧部が、
   前記内部接地端子と前記第２スイッチ端子との間に接続された第１ダイオードと、
   前記内部接地端子と前記ブリッジダイオードの負極性出力端子との間に接続された第２ダイオードとを備える請求項３に記載の半導体スイッチの駆動装置。
7. 前記駆動装置は、
   前記半導体スイッチが無極性で構成されたことに対応して、前記第１スイッチ端子および前記第２スイッチ端子と前記内部電源発生部の入力端子との間に並列接続されたダイオードと、
   前記制御信号発生部の内部接地端子と前記第１スイッチ端子および前記第２スイッチ端子との間に並列接続されたダイオードとを備える請求項１に記載の半導体スイッチの駆動装置。

Images