JP2005151767A

JP2005151767A - 駆動回路

Info

Publication number: JP2005151767A
Application number: JP2003389463A
Authority: JP
Inventors: Akiyoshi Kanazawa; 昭義金澤
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2003-11-19
Filing date: 2003-11-19
Publication date: 2005-06-09

Abstract

【課題】負荷の短絡時に駆動電流を瞬時に遮断でき、電流制御手段を安全動作領域内で動作させることができる駆動回路を提供すること。
【解決手段】ＦＥＴ２２のゲート端子にＨレベルの制御信号が入力され、ＦＥＴ２２がオンとなって、パワーＭＯＳＦＥＴ２１のゲート端子がＬレベルになると、ゲート−ソース間電圧ＶＧＳが変化し、ソース端子およびドレイン端子間の導通がオフからオンに切り替わるので、負荷１０に駆動電流が供給される。負荷１０が短絡した時、抵抗Ｒ３および抵抗Ｒ４の中点から出力されるフィードバック信号がＬレベルとなって、ＦＥＴ２２のゲート端子に入力されるので、ＦＥＴ２２がオフとなり、パワーＭＯＳＦＥＴ２１もオフとなり、負荷１０への駆動電流は遮断される。
【選択図】図１

Description

本発明は、負荷に駆動電流を供給する駆動回路に関する。

近年、機械式リレーの代替部品として、半導体リレーが用いられている。その中でも、パワーＭＯＳＦＥＴ（即ち、ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：ＭＯＳ型の電界効果トランジスタ）が機械式リレーに取って代わる勢いで採用されている。

図３（Ａ）および図３（Ｂ）は駆動回路の構成例を示す回路図であり、図３（Ａ）は機械式リレーを用いた駆動回路の構成の一例を示し、そして図３（Ｂ）はパワーＭＯＳＦＥＴを用いた駆動回路の構成の一例を示す。

図３（Ａ）に示す駆動回路は、機械式リレー１０１、スイッチングＦＥＴ１０２、およびヒューズ１０３から主に構成される。この駆動回路では、ＦＥＴ１０２のゲート端子にＨレベルの信号が入力されると、ＦＥＴ１０２がオンとなり、リレー１０１の電磁コイル１０１ａが通電される。これにより、リレー１０１の接点１０１ｂ、１０１ｃが導通し、バッテリ電源（ＶＢＡＴＴ）からヒューズ１０３を介して負荷１０４に駆動電流が流れる。

図３（Ｂ）に示す駆動回路は、パワーＭＯＳＦＥＴ１２１、ツェナーダイオードＺＤ、スイッチングＦＥＴ１２３、およびヒューズ１２４から主に構成される。この駆動回路では、ＦＥＴ１２３のゲート端子にＨレベルの信号が入力されると、ＦＥＴ１２３がオンとなり、パワーＭＯＳＦＥＴ１２１のゲート−ソース間電圧ＶＧＳは０レベルからＬレベルに変化する。これにより、パワーＭＯＳＦＥＴ１２１がオンとなり、ヒューズ１２４を介して負荷１２５に駆動電流が流れる。

ところで、ヒューズレスを目的としたＩＰＳ（即ち、ＩｎｔｅｌｌｉｇｅｎｔＰｏｗｅｒＳｗｉｔｃｈ：インテリジェントパワースイッチ）や加熱遮断ＦＥＴ等を有する駆動回路が従来から知られている（例えば、特許文献１参照）。この特許文献１に記載の駆動回路では、負荷に駆動電流を供給するＦＥＴと並列に、温度センサ内蔵ＦＥＴが設けられ、負荷の短絡時、ＦＥＴに過電流が流れ、温度センサ内蔵ＦＥＴの温度が上昇すると、ＦＥＴがオフされて過電流が遮断される。
特開２０００−２９９９２５号公報

機械式リレーの代わりにパワーＭＯＳＦＥＴを使った駆動回路では、リレーとヒューズを組み合せる場合と同じように、単純にパワーＭＯＳＦＥＴとヒューズを組み合せることはできない。これは、ＭＯＳＦＥＴの安全動作領域に比べ、ヒューズの溶断時間が長く、ヒューズが溶断する前にＭＯＳＦＥＴが破壊するおそれがあるからである。このため、ヒューズとのマッチングを考慮した場合、ＦＥＴの選択に制約が生まれる。

また、ＩＰＳや加熱遮断ＦＥＴ（温度センサ内蔵ＦＥＴ）を有する駆動回路は、いずれもショート故障発生時、加熱を検知するものであり、遮断するまでの時間、ＦＥＴチップに過電流が流れ続ける。つまり、安全動作領域を越える時間が存在するので、少なからず、ストレスがＦＥＴに蓄積されることになる。また、この過電流値は、ショート時の全回路抵抗で決まる電流値であるので、極めて大きな電流が瞬時にＦＥＴに流れる。従って、最悪の場合、保護機能があっても、ショート時にＦＥＴが破壊するおそれがある。

本発明は、前述した事情に鑑みてなされたものであり、その目的は、負荷の短絡時に駆動電流を瞬時に遮断でき、電流制御手段を安全動作領域内で動作させることができる駆動回路を提供することにある。

１）本発明に係る駆動回路は、
負荷に駆動電流を供給する駆動回路であって、
第１、第２、および第３の端子を備え、前記第１の端子に入力される制御信号の電圧の変化に応じて、前記第２および第３の端子間の動作抵抗が変化する特性を有し、前記第２の端子に接続された電源から前記第３の端子に接続された前記負荷に供給される駆動電流を制御する電流制御手段と、
前記第３の端子に接続され、前記駆動電流のフィードバック信号を検出するフィードバック信号検出手段と、
該検出されたフィードバック信号を基に、前記制御信号の前記第１の端子への入力をオン／オフ動作で切り替える入力スイッチング手段と、
を備えたことを特徴としている。

１）に記載の発明によれば、負荷の短絡時に駆動電流を瞬時に遮断でき、電流制御手段を安全動作領域内で動作させることができる。また、制御回路が介在しないため、制御回路の状態に拘わらず、迅速かつ確実に駆動電流を遮断できる。

２）本発明に係る駆動回路は、１）に記載の駆動回路において、
前記電流制御手段が電界効果トランジスタであり、前記第１の端子がゲート端子であり、前記第２の端子がソース端子であり、前記第３の端子がドレイン端子であり、
前記ゲート端子に入力される前記制御信号の電圧の変化に応じて、前記ゲート端子および前記ソース端子間の電圧が変化し、前記ソース端子および前記ドレイン端子間の導通がオン／オフ動作で切り替わることを特徴としている。

２）に記載の発明によれば、電界効果トランジスタの安全動作領域内で動作させることができる。

３）本発明に係る駆動回路は、２）に記載の駆動回路において、
前記ソース端子および前記ドレイン端子間を流れる前記駆動電流を制限するためのツェナーダイオードが前記ゲート端子および前記ソース端子間に設けられていることを特徴としている。

３）に記載の発明によれば、電界効果トランジスタに流れる駆動電流の最大値を制限でき、電界効果トランジスタを保護できる。

４）本発明に係る駆動回路は、２）または３）に記載の駆動回路において、
前記入力スイッチング手段が、前記電界効果トランジスタのゲート端子に接続され、該ゲート端子への前記制御信号の入力をオン／オフ動作で切り替える第２の電界効果トランジスタと、前記制御信号が入力される前記第２の電界効果トランジスタの第２のゲート端子に、直列に接続されたカップリングコンデンサと、を備えたことを特徴としている。

４）に記載の発明によれば、制御信号を出力する制御装置に異常が発生し、制御信号がＨレベルのまま保持されても、カップリングコンデンサにより駆動回路側への入力をカットできる。

５）本発明に係る駆動回路は、４）に記載の駆動回路において、
前記フィードバック信号検出手段が、前記負荷と並列に且つ前記電流制御手段のドレイン端子に直列に接続された複数の抵抗と、該抵抗間の中点および前記第２のゲート端子間を繋ぐ信号線と、を備えたことを特徴としている。

５）に記載の発明によれば、短絡時、抵抗間の分圧された電圧によって、第２の電界効果トランジスタを確実にオフにすることができる。

６）本発明に係る駆動回路は、５）に記載の駆動回路において、
前記複数の抵抗のうち少なくとも１つが可変抵抗器であることを特徴としている。

６）に記載の発明によれば、抵抗間の分圧された電圧を短絡状態に応じた電圧に調整できる。

本発明によれば、負荷の短絡時に駆動電流を瞬時に遮断でき、電流制御手段を安全動作領域内で動作させることができる。従って、機械式リレーの代替として電流制御手段（例えばＦＥＴ）を使用しても、それが破壊するおそれを防止できる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための最良の形態を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

以下、本発明に係る駆動回路の一実施形態について図１および図２を参照しながら説明する。

本実施形態の駆動回路は、車両に搭載され、各種電気機器を制御する機器制御装置に適用される。図１は当該機器制御装置の構成を示す回路図、そして図２は図１の駆動回路の各部の信号の変化を示すタイミングチャートである。ここで、制御される負荷（電気機器）としては、モータ、ランプ、ヒータ、等種々のものが挙げられ、特に限定されない。

図１に示される機器制御装置は、負荷１０に接続される本発明の駆動回路２０と、この駆動回路２０を制御する制御回路３０と、を備えている。駆動回路２０は、パワーＭＯＳＦＥＴ２１、ツェナーダイオードＺＤ１、抵抗Ｒ１、抵抗Ｒ２、ＦＥＴ２２、カップリングコンデンサＣ１、等から構成される主駆動回路、および抵抗Ｒ３、抵抗Ｒ４、ツェナーダイオードＺＤ２、コンデンサＣ２、信号線２３、等から構成されるフィードバック回路を含む。

主駆動回路は、制御回路３０からカップリングコンデンサＣ１を介してオン／オフ信号からなる制御信号が入力されると、この制御信号に従って、負荷１０に駆動（負荷）電流ＩＬＯＡＤを供給する。ここで、パワーＭＯＳＦＥＴ２１は、ゲート−ソース間電圧ＶＧＳがマイナス側に大きくなると、ドレイン−ソース間の動作抵抗が小さくなる特性を有するものである。ツェナーダイオードＺＤ１は、そのツェナー電圧ＶＺＤ１によってパワーＭＯＳＦＥＴ２１のゲート−ソース間電圧ＶＧＳを規定し、パワーＭＯＳＦＥＴ２１のドレイン−ソース間に流れる負荷電流の最大値を制限する。このツェナーダイオードＺＤ１によって制限される最大負荷電流値は、パワーＭＯＳＦＥＴ２１の安全動作領域内に設定されている。

また、フィードバック回路は、パワーＭＯＳＦＥＴ２１のドレイン端子に負荷１０と並列に接続された抵抗Ｒ３および抵抗Ｒ４によって分圧される電圧を、負荷電流ＩＬＯＡＤのフィードバック（Ｆ／Ｂ）信号として検出し、このフィードバック信号を信号線２３を介してＦＥＴ２２のゲート端子に出力するとともに、制御回路３０に診断信号として出力する。このフィードバック信号は、ツェナーダイオードＺＤ２およびコンデンサＣ２によって波形整形される。

一方、制御回路３０は、周知のＣＰＵ（即ち、ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、ＲＯＭ（即ち、ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、およびＲＡＭ（即ち、ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）等を有するマイクロコンピュータユニットから構成され、駆動回路２０にオン／オフ信号からなる制御信号を供給するとともに、駆動回路２０からの診断信号を基に負荷１０が短絡状態にあるか否かを検知する。

また、制御回路３０には、例えば、ランプ、液晶表示装置、プラズマディスプレイ、所謂デジトロン管、スピーカー、ブザー、等といった情報を光、音声、等で表示する表示部３１が接続されており、負荷１０の短絡が検知された場合、短絡状態にあることを表示して車両の運転者等の乗車人にその旨を報知する。尚、制御回路３０は、負荷１０の短絡が検知された場合、駆動回路２０に供給される制御信号をＬレベルに固定して遮断するようにしてもよい。

次に、上記構成を有する機器制御装置の動作を図２に基づき説明する。

まず、負荷１０に駆動（負荷）電流ＩＬＯＡＤが正常に供給されている場合（図２中、区間Ａ参照）、制御回路３０から駆動回路２０に制御信号が入力されると（図２中、符号ａ参照）、制御信号のＬレベルからＨレベルへの立ち上がりによって、ＦＥＴ２２がオンとなり、パワーＭＯＳＦＥＴ２１のゲート端子の電圧が下がる。これにより、ゲート−ソース間電圧ＶＧＳがマイナス側に大きくなり（図２中、符号ｂ参照）、パワーＭＯＳＦＥＴ２１はオンとなる。このとき、ゲート−ソース間電圧ＶＧＳは、ツェナーダイオードＺＤ１によって規定される。

パワーＭＯＳＦＥＴ２１がオンになると、そのソース−ドレイン間を通ってバッテリ電源（ＶＢＡＴＴ）端子から負荷１０に駆動（負荷）電流が供給される（図２中、符号ｃ参照）。

このとき、負荷１０の両端には正常な電圧が発生し、その電圧を抵抗Ｒ３および抵抗Ｒ４によって分圧し、フィードバック（Ｆ／Ｂ）信号として検出する（図２中、符号ｄ参照）。検出されたフィードバック信号は、ツェナーダイオードＺＤ２およびコンデンサＣ２によって波形整形され、Ｈレベルの診断信号として制御回路３０に出力される（図２中、符号ｅ参照）。

また、このフィードバック信号は、信号線２３を介してＦＥＴ２２のゲート端子に伝達され、ＦＥＴ２２のオン状態は持続する。制御回路３０は、診断信号がＨレベルであると、負荷１０が正常に駆動されていると判断し、オン／オフ信号からなる制御信号の供給を継続するとともに、表示部３１に正常である旨を表示させる。

一方、機器制御装置の電源オン時点で、負荷１０の短絡が発生した場合（図２中、区間Ｂ参照）、制御回路３０から駆動回路２０にオン／オフの制御信号が供給されると（図２中、符号ｇ参照）、ＦＥＴ２２およびパワーＭＯＳＦＥＴ２１がオンとなり、負荷１０には駆動電流が流れるが、負荷１０が短絡しているので、ツェナーダイオードＺＤ１によって最大電流値に制限された駆動電流が瞬間的にパワーＭＯＳＦＥＴ２１に流れることになる（図２中、符号ｈ参照）。

この瞬間的に負荷１０に流れる最大駆動電流によって、フィードバック（Ｆ／Ｂ）信号も瞬間的に立ち上がるものの、すぐさまＬレベルに落ち着く（図２中、符号ｉ参照）。このＬレベルのフィードバック信号が信号線２３を介してＦＥＴ２２のゲート端子に伝達されると、ＦＥＴ２２はオフとなる。これにより、パワーＭＯＳＦＥＴ２１のゲート端子の電圧が上がり、パワーＭＯＳＦＥＴ２１のゲート−ソース間電圧ＶＧＳは、瞬間的に下がったＬレベルから０Ｖに復帰する（図２中、符号ｊ参照）。

そして、パワーＭＯＳＦＥＴ２１がオフになると、ドレイン−ソース間を流れる駆動電流は遮断され、負荷１０には、駆動電流が供給されなくなる。また、制御回路３０には、制御信号の立ち上がりに同期して瞬間的にＨレベルとなった後、すぐさまＬレベルに戻る診断信号が入力される（図２中、符号ｋ参照）。制御回路３０は、この診断信号を基に、表示部３１に短絡が発生したことを表示させる。尚、このとき、制御回路３０は、制御信号の供給を停止し、その電圧レベルを一定に保持するようにしてもよい。

また一方、負荷に駆動電流を供給中、負荷に短絡が発生した場合（図２中、区間Ｃ参照）、短絡が発生した時点で、フィードバック信号はＨレベルからＬレベルに変化し（図２中、符号ｍ参照）、区間Ｂの場合と同様の動作で、パワーＭＯＳＦＥＴ２１のゲート−ソース間電圧ＶＧＳが０Ｖに変化し（図２中、符号ｌ参照）、パワーＭＯＳＦＥＴ２１はオフとなる。従って、この場合も、パワーＭＯＳＦＥＴ２１には、瞬間的に前述した最大負荷電流が流れるが（図２中、符号ｎ参照）、その後、駆動電流は遮断される。

また、制御回路３０には、ＨレベルからＬレベルに下がった診断信号が出力され（図２中、符号ｏ参照）、制御回路３０は、制御信号をＨレベルの電圧に保持し続ける（図２中、符号ｐ参照）。このＨレベルの制御信号は、ＦＥＴ２２のゲート端子に直列に接続されたカップリングコンデンサＣ１によって、カットされる。

このように、本実施形態の駆動回路によれば、負荷１０が短絡した時、フィードバック信号は、ＨレベルからＬレベルに下がり、ＦＥＴ２２のゲート端子がＬレベルとなり、パワーＭＯＳＦＥＴ２１は、強制的にオフされるので、瞬間的に負荷電流が遮断される。また、制御回路３０を介さないことで、瞬間的な負荷電流の遮断を実現できる。しかも、短絡時、パワーＭＯＳＦＥＴ２１のドレイン−ソース間を流れる負荷電流は、ツェナーダイオードＺＤ１によって安全動作領域内の最大電流値に制限される。

従って、パワーＭＯＳＦＥＴを安全動作領域内で動作させることができ、その破壊を防止できる。これにより、機械式リレーの代替部品としてパワーＭＯＳＦＥＴを安全に使用できる。また、負荷電流を瞬間的に遮断することで、車両のワイヤハーネスも保護することができる。また、カップリングコンデンサＣ１は、ＣＰＵの暴走等により、制御回路３０がＨレベルの制御信号を出力し続ける状態にあっても、その信号が駆動回路２０に入力されるのを僅かの期間とし、その入力を阻止する。さらに、ヒューズレスにより、サイズの小型・軽量化を図ることができる。

ここで、本実施形態の機器制御装置を車両に搭載する場合、以下のような事柄が考えられる。

負荷の短絡が完全である（デッドショート）場合、短絡電流（最大負荷電流）が連続するので、フィードバック信号により遮断することは容易であるが、チャタリング等によるレアショートの場合、短絡時間や短絡周期によっては、フィードバック信号が設計通りとならないことが懸念される。しかし、車両に搭載した場合のレアショートは、エンジン振動によるものが主たる原因であるので、レアショート時の短絡時間および短絡周期を、エンジン回転数６００ｒｐｍ〜８０００ｒｐｍの範囲で検証すればよく、このエンジン振動の周波数は１０ＨＺ〜１３３ＨＺである。一方、パワーＭＯＳＦＥＴの安全動作領域に関与する通電時間は、数１００μｓｅｃ以内と短いので、エンジン振動によるレアショートを全く問題なく検知することができ、設計通りのフィードバック信号を出力することができる。また、短絡が誤検出とならないように、パワーＭＯＳＦＥＴを安全動作領域内で数回短絡動作を行い、そのとき出力される診断信号を用いて、各設計値を決定するようにしてもよい。

尚、１）に記載の電流制御手段および２）に記載の電界効果トランジスタは、パワーＭＯＳＦＥＴ２１に相当し、１）に記載のフィードバック信号検出手段は、抵抗Ｒ３、抵抗Ｒ４および信号線２３を有するフィードバック回路に相当し、１）に記載の入力スイッチング手段は、ＦＥＴ２２に相当し、３）に記載のツェナーダイオードはツェナーダイオードＺＤ１に相当し、４）に記載のカップリングコンデンサはカップリングコンデンサＣ１に相当し、そして５）に記載の複数の抵抗および信号線は、それぞれ抵抗Ｒ３、抵抗Ｒ４および信号線２３に相当する。

以上が本発明の一実施形態の説明であるが、本発明は、当該実施形態の構成に限られるものではなく、特許請求の範囲で示した機能、または実施形態の構成が持つ機能が達成できる構成であればどのようなものであっても適用可能である。

例えば、上記実施形態では、パワーＭＯＳＦＥＴのドレイン端子に抵抗Ｒ３および抵抗Ｒ４が負荷１０と並列に接続され且つ、抵抗Ｒ３および抵抗Ｒ４が直列に接続されているが、抵抗の数は任意でよく、また、その１つを可変抵抗器にして、負荷１０の短絡状態に見合った値に調整できるようにしてもよい。

機器制御装置の構成を示す回路図である。駆動回路２０の各部の信号の変化を示すタイミングチャートである。（Ａ）は機械式リレーを用いた駆動回路の構成の一例を示す回路図、そして（Ｂ）はパワーＭＯＳＦＥＴを用いた駆動回路の構成の一例を示す回路図である。

符号の説明

１０負荷
２０駆動回路
２１パワーＭＯＳＦＥＴ（電流制御手段）
２２ＦＥＴ（入力スイッチング手段）
２３信号線（フィードバック信号検出手段）
３０制御回路
Ｃ１カップリングコンデンサ
Ｒ３抵抗（フィードバック信号検出手段）
Ｒ４抵抗（フィードバック信号検出手段）
ＺＤ１ツェナーダイオード

Claims

負荷に駆動電流を供給する駆動回路であって、
第１、第２、および第３の端子を備え、前記第１の端子に入力される制御信号の電圧の変化に応じて、前記第２および第３の端子間の動作抵抗が変化する特性を有し、前記第２の端子に接続された電源から前記第３の端子に接続された前記負荷に供給される駆動電流を制御する電流制御手段と、
前記第３の端子に接続され、前記駆動電流のフィードバック信号を検出するフィードバック信号検出手段と、
該検出されたフィードバック信号を基に、前記制御信号の前記第１の端子への入力をオン／オフ動作で切り替える入力スイッチング手段と、
を備えたことを特徴とする駆動回路。
前記電流制御手段が電界効果トランジスタであり、前記第１の端子がゲート端子であり、前記第２の端子がソース端子であり、前記第３の端子がドレイン端子であり、
前記ゲート端子に入力される前記制御信号の電圧の変化に応じて、前記ゲート端子および前記ソース端子間の電圧が変化し、前記ソース端子および前記ドレイン端子間の導通がオン／オフ動作で切り替わることを特徴とする請求項１に記載した駆動回路。
前記ソース端子および前記ドレイン端子間を流れる前記駆動電流を制限するためのツェナーダイオードが前記ゲート端子および前記ソース端子間に設けられていることを特徴とする請求項２に記載した駆動回路。
前記入力スイッチング手段が、前記電界効果トランジスタのゲート端子に接続され、該ゲート端子への前記制御信号の入力をオン／オフ動作で切り替える第２の電界効果トランジスタと、前記制御信号が入力される前記第２の電界効果トランジスタの第２のゲート端子に、直列に接続されたカップリングコンデンサと、を備えたことを特徴とする請求項２または請求項３に記載した駆動回路。
前記フィードバック信号検出手段が、前記負荷と並列に且つ前記電流制御手段のドレイン端子に直列に接続された複数の抵抗と、該抵抗間の中点および前記第２のゲート端子間を繋ぐ信号線と、を備えたことを特徴とする請求項４に記載した駆動回路。
前記複数の抵抗のうち少なくとも１つが可変抵抗器であることを特徴とする請求項５に記載した駆動回路。