JP2019513999A - 初期化コイルを備えてパッケージングされた磁気抵抗センサ - Google Patents

Abstract

初期化コイルを備えてパッケージングされた磁気抵抗センサは、パッケージング構造と、少なくとも一対のセンサチップ（５）と、螺旋状の初期化コイル（４）と、一組のワイヤボンディングパッド（２）と、ＡＳＩＣ特定用途向け集積回路（３）と、封止層とを備える。螺旋状の初期化コイル（４）は、封止構造のＰＣＢ基板（１）上に位置する。各組のセンサチップ（５）は、２つのセンサチップ（５）を備え、センサチップの各々 （５）は、２グループの磁気抵抗検出ユニットストリングを備える。センサチップ（５）上に位置する磁気抵抗検出ユニットストリングは、磁気抵抗センサブリッジを形成するように接続される。特定用途向け集積回路ＡＳＩＣ（３）および磁気抵抗センサブリッジは、電気的に相互接続される。センサチップ（５）は、螺旋状の初期化コイル（４）の上に位置するとともに、螺旋状の初期化コイル（４）の表面に沿って周方向に配置される。ワイヤボンディングパッド（２）およびＡＳＩＣ（３）は、電気的に相互接続される。このセンサ設計は、磁束集束器内の磁区が発生するセンサのヒステリシスおよびオフセットを減少させる。低コストで製造することが容易である。【選択図】図６

Description

本発明は、磁場センサに関し、詳細には、初期化コイルを備えてパッケージングされた磁気抵抗センサに関する。

磁気抵抗センサの場合、ヒステリシスは、強磁性体の磁化の繰り返し中、磁石の磁気誘導強度の変化が磁石の磁場強度の後に常に遅れることを意味する。ヒステリシスは、磁気誘導強度が磁場強度に関して変化するときに強磁性材料に固有の現象である。磁区は、異なる磁気モーメント方向およびサイズを有する磁性材料内部の小さい領域を指す。強磁性材料が磁気飽和状態に達するとき、磁化場が減少させられる場合、媒体の磁化強度または磁気誘導強度は、初期磁化曲線に沿って減少せず、磁化強度または磁気誘導強度は、磁化場の変化の後に遅れる。ヒステリシスは、全ての磁区が初期化磁場内で同じ方向に配列される場合に減少する。

図１に示すように、強磁性体の対象が、形が崩れているまたは強磁性体を単一磁区状態に維持するようにバイアス磁場を有さない場合、強磁性材料は、ヒステリシスを生じることになる磁区に分解され得る。ヒステリシスを減少させるために、単一の磁区構造または並べられた磁区が要求され、磁化の方向は、検出方向に直交しなければならない。

ヒステリシスは、磁壁の不可逆な動きおよび磁化の非連続的な回転によって引き起こされる。

図２および図３に示すように、印加された磁場Ｈは、Ｈ＝０のときの磁化方向に対してある角度で印加される。Ｍ（Ｈ＝０）に平行な方向にＨが印加されるとき、ヒステリシスが高いことに留意されたい。Ｍ（０）に直交する方向にＨが印加されるとき、ヒステリシスはとても小さい。Ｍ（０）と９０度の角度を形成するようにＨが印加されるとき、磁化の方向は、磁壁によって動くのではなく連続的に回転する。したがって、磁化方向がセンサの検出方向に直交することが好ましい。

図４および図５に示すように、１０はセンサ素子を示し、２０は磁束集束器を示し、３０は感度軸示し、４０は初期化磁場の計画された方向を示す。高磁場にさらされた後、集束器は、複数の磁区状態に消磁することができ、ヒステリシスを示す。したがって、低いヒステリシスを有するために、磁束集束器は、それ自体の磁化方向を検出方向に直交させる必要がある。大きい磁場が、曲線グラフに示される初期化方向に印加される場合 、磁区は並べられ、センサは、低いヒステリシスを再び示し得る。いくつかの会社は、この問題を解決するためにコイルを磁場センサに適用する。

パッケージングは、チップにとって不可欠である。パッケージング技術は、ＰＣＢがチップに接続されるといった設計および製造をするとき、チップの性能にやはり直接影響を及ぼす。現在、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、（ヒップオンボード）ＣＯＢ、フリップチップなどを含めて、半導体チップために様々なパッケージングの形式が存在する。パッケージング形式は、センサチップと適合するとともに、飛行術および自動車に使用されるハイブリッドパッケージングのように、基板を使用せず、基板を用いる他のパッケージング法が存在する。幅広いインタフェース、望ましい機械的安定性、および放熱特性のために、ＬＧＡは、次第により多くの注目を集めるようになってきており、よりしばしば使用されるようになってきている。ＣＯＢ技術を用いてパッケージされたベアチップでは、チップ本体およびＩ／Ｏ端子は、水晶の上に位置する。チップボンディング中、ベアチップは、熱伝導接着剤を用いてＰＣＢに接着されることである。接着剤が固化された後、金属ワイヤが、超音波またはホットプレスの作用によってワイヤボンディング機を用いてそれぞれチップのＩ／Ｏ端子の溶接域とＰＣＢに対応するボンディングパッドとに接続される。検査に通った後、樹脂接着剤が、シールのために使用される。ＣＯＢと比べて、フリップチップのチップ構造およびフリップチップのＩ／Ｏ端子（はんだバンプ）は、下方に向けられる。チップ全体の表面にわたってＩ／Ｏ端子は分散しているので、フリップチップは、パッケージング密度および処理速度のピークに達している。特に、フリップチップは、ＳＭＴ技術と同様の手段によって処理することができ、それによってチップパッケージング技術および高密度実装の極限方向にある。

従来技術では、公開番号を伴う米国特許第５９５２８２５（Ａ）号は、磁場検出素子を有する集積された磁場検出デバイスを開示した。第１の螺旋状コイルは、設定およびリセット機能を提供する。第２および第３のコイルは、電流を伝えて、検査、補償、較正、およびフィードバックの用途に役立つ磁場を生成するのに使用される。しかしながら、センサチップのリセットコイルの設定は、センサチップのサイズを増大させるとともにさらなる層を増し、これによりセンサチップが複雑さを増すことになる。

低コストのコイルは、シリコン基板ではなくＰＣＢまたはパッケージ基板上に配置することができる。第１に、パッケージングのサイズは、さほど増大しない。第２に、シリコンチップは、可能な限り小さく作製される。これら２つの要因は、新しい技術をもたらしており、すなわち、低コストの方法が、初期化コイルを備えてパッケージングされた高性能センサ製品を用いることで実現される。

前述の課題を解決するために、本発明は、低コストの磁場センサ用パッケージング技術を提供するものであり、これは、センサ用の初期化コイルを提供する。初期化コイルは、センサのヒステリシスおよびオフセットを減少させるために使用される。加えて、本発明のパッケージングは、他の一般的な半導体製造パッケージング技術と共存することもできる。

具体的には、本発明は、初期化コイルを備えてパッケージングされた磁気抵抗センサであって、パッケージング構造と、少なくとも一組のセンサチップと、螺旋状の初期化コイルと、一組のワイヤボンディングパッドと、封止層とを備え、パッケージング構造は導体がパターン化されている基板を備え、螺旋状の初期化コイルは基板上に位置する磁気抵抗センサを提供する。各組のセンサチップは、２つのセンサチップを備えており、センサチップの各々は、２グループの磁気抵抗検出ユニットストリングを備える。センサチップ上に位置する磁気抵抗検出ユニットストリングは、磁気抵抗センサブリッジを形成するように接続される。センサチップは、螺旋状の初期化コイルの上に位置するとともに、螺旋状の初期化コイルの表面に沿って周方向に配置される。螺旋状の初期化コイルが発生する磁場は、センサチップの誘導検出軸の方向に直交する。

パッケージング構造基板は、ＰＣＢである。

好ましくは、螺旋状の初期化コイルは長方形であり、センサチップの個数は２つのセンサチップを含む１組であり、センサチップは単一の検出軸を形成するように螺旋状の初期化コイルの２つの対称的な側部上に位置する。

好ましくは、螺旋状の初期化コイルは正方形であり、センサチップの個数は２組であって、４つのセンサチップを含み、センサチップは、ダブルの検出軸を形成するように螺旋状の初期化コイルの表面に沿って対称的かつ周方向に位置する。

螺旋状の初期化コイルは同じ幅を有し、巻き線間の間隙は同じである。

螺旋状の初期化コイルは０．１２ｍｍの幅を有し、巻き線間の間隙は０．１ｍｍである。

初期化コイルを備えてパッケージングされた磁気抵抗センサは、ＡＳＩＣ特定用途向け集積回路をさらに備え、ＡＳＩＣ特定用途向け集積回路および磁気抵抗センサブリッジは電気的に相互接続され、ワイヤボンディングパッドおよびＡＳＩＣ特定用途向け集積回路は電気的に相互接続される。

ＡＳＩＣ特定用途向け集積回路は、ＥＳＤ静電気防止保護回路を備える。

ＡＳＩＣ特定用途向け集積回路は、ＥＳＤ静電気防止保護回路と、磁気抵抗センサブリッジの出力を計算してデジタル形式で出力するように構成されている処理回路とを備える。

パッケージング構造は、ＬＧＡパッケージングである。

封止層は、非磁性材料で作製されるとともに、磁気抵抗センサブリッジは、標準的な半導体パッケージを形成するように封止層内で封止される。

非磁性材料は、プラスチックまたはセラミックである。

磁気抵抗センサチップは、センサチップ内のセンサ素子の自由層に直交するバイアス場を与えるように磁気層または永久磁石を用い、初期化コイルが発生する磁場は、センサチップ内のセンサ素子の自由層のバイアス場の方向に平行である。

螺旋状の初期化コイルは、銅またはアルミニウムで作製される。

導体は、銀、銅、またはアルミニウムで作製される。

導体は５０〜３００μｍの範囲内の幅であり、導体間の間隔は５０〜１５０μｍであり、導体は１０〜２００μｍの厚さを有する。

本発明は、以下の有益な効果を有する。すなわち、本発明の磁気抵抗センサは、初期化された磁場がセンサの検出方向に直交するように急速な電流パルスを用いることで磁場を初期化することができる。本発明における基板はＰＣＢであり、このＰＣＢは、低製造コストで製造が容易であり、磁気抵抗センサのサイズを小さくする。

本発明の実施形態の技術における技術的解決手段をより明確に説明するために、上記実施形態に関して本明細書に使用される添付図面を、以下簡単に紹介する。以下の説明における添付図面は、本発明のいくつかの実施形態に過ぎないことは明らかである。当業者は、創作的努力なしに、これらの添付図面に従って他の添付図面を得ることもできる。
複数の磁区によるヒステリシスの発生の概略図である。 印加された磁場と磁化の方向との間の挟角の概略図である。 図２の挟角とヒステリシスの大きさとの間の関係の概略図である。 大きい磁場が印加された後に発生する小さいヒステリシスに対応する磁区の概略図である。 理想的でない場合におけるヒステリシスに対応する磁区の概略図である。 本発明による磁場検出デバイスのブロック図である。 本発明による磁場検出デバイスのコイルを通過する電流により磁場を発生させる概略図である。 本発明による磁場検出デバイスの磁場分布の概略図である。 本発明によるダブルの検出軸を有する磁場検出デバイスの概略図である。 本発明による磁場検出デバイスのパッケージングの概略図である。 本発明による磁場検出デバイスの基板回路の概略図である。

本発明の好ましい実施形態を、本発明の保護範囲をより明瞭かつ明確に定めるよう、本発明の利点および特徴が当業者によってより容易に理解できるように、添付図面を参照して以下詳細に説明する。

図６を参照すると、図６は、本発明による磁場検出デバイスの平面図を示す。見ることができるように、磁場検出デバイスの集積回路のレイアウトは、パッケージング構造と、少なくとも一組のセンサチップと、螺旋状の初期化コイル４と、一組のワイヤボンディングパッド２と、封止層とを備える。パッケージング構造は、導体がパターン化されているＰＣＢ基板１を備える。螺旋状の初期化コイル４は、ＰＣＢ基板上に位置する。各組のセンサチップは、２つのセンサチップ５を備える。センサチップの各々は、２グループの磁気抵抗検出ユニットストリングを備え、２つのセンサチップ上に設けられた磁気抵抗検出ユニットストリングは、磁気抵抗センサブリッジを形成するように、接続される。センサチップ５は、螺旋状の初期化コイル４の上に位置するとともに、螺旋状の初期化コイルの表面に沿って周方向に配置される。螺旋状の初期化コイル４が発生する磁場は、センサチップ５の検出軸の方向に直交する。

導体は５０〜３００μｍの範囲内の幅を有し、導体間の間隔は５０〜１５０μｍであり、導体は１０〜２００μｍの厚さを有し、導体は銀、銅、またはアルミニウムで作製される。

螺旋状の初期化コイルは同じ幅を有し、巻き線間の間隙は同じである。螺旋状の初期化コイルは０．１２ｍｍの幅を有し、巻き線間の間隙は０．１ｍｍである。螺旋状の初期化コイルは、銅またはアルミニウムで作製される。螺旋状の初期化コイルの抵抗およびインダクタンス値は、とても小さく、このため電流パルスの幅は、遅延を引き起こさない。

磁気抵抗センサチップは、センサチップ内のセンサ素子の自由層に直交するバイアス場を与えるように磁気層または永久磁石を用いるとともに、初期化コイルが発生する磁場は、センサチップ内のセンサ素子の自由層のバイアス場の方向に平行である。

ＰＣＢは基板として用いられるので、螺旋状の初期化コイルは、センサチップ上ではなくＰＣＢボードの上に配設することもでき、センサチップは、螺旋状の初期化コイルの上に形成される。図６において、４組のワイヤボンディングパッド２がさらに備えられている。各組のワイヤボンディングパッドは、ＡＳＩＣ特定用途向け集積回路３のピンに接続されている。ＡＳＩＣ特定用途向け集積回路３のピンは、磁気抵抗素子の磁気抵抗ストリップのピンに接続され、ピンニング層の方向は、図６に印されている。

図６において、センサチップの個数は２である。螺旋状の初期化コイル４は長方形である。センサチップは、単一の検出軸を形成するように螺旋状の初期化コイル４の２つの対称的な側部上に位置する。

電流が、螺旋状の初期化コイルに印加される。図７に示すように、電流は、反時計回りに螺旋状の初期化コイルを通じて流れる。したがって、反対方向の磁場が、螺旋状の初期化コイル内に発生することになる。図８は、本発明による磁場検出デバイスの磁場分布の概略図である。磁場分布は、図７の破線の方向に沿って検出される。しかしながら、磁場分布は、螺旋状の初期化コイルの急速な電流パルスおよび間隔分布によりさらに改善される必要がある。

図９は、本発明によるダブルの検出軸を有する磁場検出デバイスの概略図である。センサチップ５の個数は４つである。螺旋状の初期化コイル４は正方形である。センサチップは、ダブルの検出軸を形成するように螺旋状の初期化コイルの表面に沿って対称的かつ周方向に位置する。

図１０は、本発明による磁場検出デバイスのパッケージングの概略図である。図６および図９の２つ異なる設計構造は、同じパッケージングを採用する。パッケージング本体のサイズは、６×６ｍｍの構造である。ボンディングパッドは、パッケージング本体上に等間隔で配置される。ボンディングパッドは、１．２５ｍｍの長さを有するとともに、０．７５ｍｍの幅を有する。ボンディングパッド間の距離は、０．５ｍｍである。

図１１は、本発明による磁場検出デバイスの基板の概略図である。基板は、２つの層に分割され、螺旋状の初期化コイルは上層に設けられ、ボンディングパッドは下層に設けられる。

ＡＳＩＣ特定用途向け集積回路および磁気抵抗センサブリッジは、電気的に相互接続される。ワイヤボンディングパッドおよびＡＳＩＣ特定用途向け集積回路は、電気的に相互接続される。

好ましくは、ＡＳＩＣ特定用途向け集積回路は、ＥＳＤ静電気防止保護回路を備える。

好ましくは、ＡＳＩＣ特定用途向け集積回路は、ＥＳＤ静電気防止保護回路と、磁気抵抗センサブリッジの出力を計算してデジタル形式で出力するように構成されている処理回路とを備える。

パッケージング構造は、ＬＧＡパッケージングである。

封止層は非磁性材料で作製され、磁気抵抗センサブリッジは標準的な半導体の封止を形成するように封止層内でシールされる。非磁性材料は、プラスチックまたはセラミックである。

本発明の具体的な実施形態は、添付図面を参照して説明される。本発明の範囲および精神から逸脱することなく多数の変更が既存の技術および方法になされ得ることが明らかである。本発明の技術分野では、一般的知識が習得される限り本発明の技術的な内容の範囲内で様々な変更がなされ得る。

Claims (16)

1. 初期化コイルを備えてパッケージングされた磁気抵抗センサであって、
   パッケージング構造と、少なくとも一組のセンサチップと、螺旋状の初期化コイルと、一組のワイヤボンディングパッドと、封止層とを備え、
   該パッケージング構造は導体がパターン化されている基板を備え、
   該螺旋状の初期化コイルは該基板上に位置し、
   各組のセンサチップは２つのセンサチップを備えており、
   該センサチップの各々は、２グループの磁気抵抗検出ユニットストリングを備え、
   該センサチップ上に位置する該磁気抵抗検出ユニットストリングは、磁気抵抗センサブリッジを形成するように接続され、
   該センサチップは、該螺旋状の初期化コイルの上に位置するとともに該螺旋状の初期化コイルの表面に沿って周方向に配置され、
   該螺旋状の初期化コイルが発生する磁場は、該センサチップの検出軸の方向に直交する、磁気抵抗センサ。
2. 前記パッケージング構造の前記基板は、ＰＣＢである、請求項１に記載の磁気抵抗センサ。
3. 前記螺旋状の初期化コイルは長方形であり、前記センサチップの個数は２つのセンサチップを含む１組であり、該センサチップは単一の検出軸を形成するように該螺旋状の初期化コイルの２つの対称的な側部上に位置する、請求項１に記載の磁気抵抗センサ。
4. 前記螺旋状の初期化コイルは正方形であり、センサチップの個数は２組であって、４つのセンサチップを含み、該センサチップは、ダブルの検出軸を形成するように該螺旋状の初期化コイルの前記表面に沿って対称的かつ周方向に位置する、請求項１に記載の磁気抵抗センサ。
5. 前記螺旋状の初期化コイルは同じ幅を有し、巻き線間の間隙は同じである、請求項１に記載の磁気抵抗センサ。
6. 前記螺旋状の初期化コイルは０．１２ｍｍの幅を有し、前記巻き線間の前記間隙は０．１ｍｍである、請求項５に記載の磁気抵抗センサ。
7. ＡＳＩＣ特定用途向け集積回路をさらに備え、該ＡＳＩＣ特定用途向け集積回路および前記磁気抵抗センサブリッジは電気的に相互接続され、前記ワイヤボンディングパッドおよびＡＳＩＣ特定用途向け集積回路は電気的に相互接続される、請求項１に記載の磁気抵抗センサ。
8. 前記ＡＳＩＣ特定用途向け集積回路は、ＥＳＤ静電気防止保護回路を備える、請求項７に記載の磁気抵抗センサ。
9. 前記ＡＳＩＣ特定用途向け集積回路は、ＥＳＤ静電気防止保護回路と、前記磁気抵抗センサブリッジの出力を計算してデジタル形式で出力するように構成されている処理回路とを備える、請求項７に記載の磁気抵抗センサ。
10. 前記パッケージング構造は、ＬＧＡパッケージングである、請求項１に記載の磁気抵抗センサ。
11. 前記封止層は、非磁性材料で作製されるとともに、前記磁気抵抗センサブリッジは、標準的な半導体パッケージを形成するように該封止層内で封止される、請求項１に記載の磁気抵抗センサ。
12. 前記非磁性材料は、プラスチックまたはセラミックである、請求項１に記載の磁気抵抗センサ。
13. 前記磁気抵抗センサチップは、該センサチップ内のセンサ素子の自由層に直交するバイアス場を与えるように磁気層または永久磁石を用い、前記初期化コイルが発生する磁場は、該センサチップ内の該センサ素子の該自由層の該バイアス場の方向に平行である、請求項１に記載の磁気抵抗センサ。
14. 前記螺旋状の初期化コイルは、銅またはアルミニウムで作製される、請求項１に記載の磁気抵抗センサ。
15. 前記導体は、銀、銅、またはアルミニウムで作製される、請求項１に記載の磁気抵抗センサ。
16. 前記導体は５０〜３００μｍの範囲内の幅を有し、該導体間の間隔は５０〜１５０μｍであり、該導体は１０〜２００μｍの厚さを有する、請求項１に記載の磁気抵抗センサ。