JP2019512890A - 直接読み取りピクセルアライメント - Google Patents

直接読み取りピクセルアライメント Download PDF

Info

Publication number
JP2019512890A
JP2019512890A JP2018550841A JP2018550841A JP2019512890A JP 2019512890 A JP2019512890 A JP 2019512890A JP 2018550841 A JP2018550841 A JP 2018550841A JP 2018550841 A JP2018550841 A JP 2018550841A JP 2019512890 A JP2019512890 A JP 2019512890A
Authority
JP
Japan
Prior art keywords
layer
pixel
electro
detector
direct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018550841A
Other languages
English (en)
Other versions
JP6732039B2 (ja
Inventor
ノイマン,ジェイ,アール.
エム. ランドルフ,ピーター
エム. ランドルフ,ピーター
ダブリュ. フルク,チャド
ダブリュ. フルク,チャド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2019512890A publication Critical patent/JP2019512890A/ja
Application granted granted Critical
Publication of JP6732039B2 publication Critical patent/JP6732039B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

電気光学センサチップアセンブリ(SCA)が提供され、当該電気光学SCAは、読み出し集積回路(ROIC)と、基板、バッファ層、ピクセル層、及び該ピクセル層内に配置されたピクセルのアレイを含む検出器と、ROICとピクセル層との間に介在する相互接続層であり、ピクセルからROICまでそれぞれ延在可能な複数の冷間圧接された相互接続ポストを有する相互接続層とを含む。上記検出器は、上記基板及び上記バッファ層の中に形成された直視窓からピクセルのうちの1つ以上まで伝播する可視波長光によって透過可能である。

Description

本開示は、電気光学検出器素子と、アライメント目的でピクセルを直接読み取る方法とに関する。
ここ数年、ますます高分解能の検出器を組み込んだ電気光学センサが開発されており、それが、アライメント及びピクセルのコレジストレーション(co-registration)においてもっと高い精度を持つシステムを必要としている。実際、センサ光学系は現在、性能要求を満たすために、約2ミクロン未満の分解能までのフィルタのアライメント及びピクセルのコレジストレーションを要求している。
現行のアライメント技術は、現在要求されている狭めの公差に対して、複数の組立て段階でのアライメントに重大な誤差を有する。それら複数の段階は、検出器混成(ハイブリダイゼーション)段階、センサチップアセンブリ(SCA)段階、ボンディングフィルタアライメント段階及び光学系アライメント段階、並びに検出器−検出器アライメント段階を含む。生来的且つ重大な公差積み上げ問題は、例えば、SCAボンディング中の検出器に対する読み出し(リードアウト)集積回路(ROIC)の配置精度に伴う問題を含む。そのような正確な配置は、得ることが困難であり得る正確な位置及び測定知識の双方を必要とする。アライメント処理が電気光学センサレベルで実行される場合、アライメント処理がクリティカルパス活動となり、しばしば、完了するのに複数回の反復を必要とする。一部のケースにおいて、それらの反復は、アライメント精度を評価するための焦点面の冷却処理を含み、それが、反復アライメント法を使用するセンサレベル統合に高いコストと大きいスケジュール影響とをもたらす。
良くても、アライメント処理に関連する遅延及びコストをもってしても、現行アライメント技術は、混成誤差(例えば、約4−8ミクロン)、SCAアライメント誤差又はフィルタアライメント誤差(約20ミクロン)、そして、総アライメント誤差(約25ミクロン)を有する。
一実施形態によれば、電気光学検出器素子が提供され、当該電気光学検出器素子は、集積回路(IC)と、基板、バッファ層、ピクセル層、及び該ピクセル層内に配置されたピクセルのアレイを有する検出器と、上記ICと上記ピクセル層との間に介在する相互接続層であり、上記ピクセルから上記ICまでそれぞれ延在可能な複数の冷間圧接されたインターコネクトポストを有する相互接続層とを含む。上記検出器は、上記基板及び上記バッファ層の中に形成された直視窓から上記ピクセルのうちの1つ以上まで伝播する可視波長光によって透過可能である。
他の一実施形態によれば、電気光学検出器素子を形成する方法が提供される。当該方法は、基板、バッファ層、ピクセル層、及び該ピクセル層内に配置されたピクセルのアレイを有する検出器を組み立てることと、集積回路(IC)と上記ピクセル層との間に相互接続層を介在させることと、上記ICと上記検出器とを混成させ、それにより、上記ピクセルから上記ICまでそれぞれ延在可能な複数のインターコネクトポストが冷間圧接されることと、上記ピクセルのうちの1つ以上の位置で、上記基板及び上記バッファ層の中に直視窓を形成することと、上記直視窓から上記ピクセルのうちの上記1つ以上まで可視波長光を伝播させることとを含む。
他の一実施形態によれば、電気光学検出器を組み立てる方法が提供される。当該方法は、ペデスタルに対する光学素子の位置を特徴付けることと、電気光学検出器素子の直接読み取りピクセルアライメントを実行することと、上記ペデスタル上に上記電気光学検出器素子を配置することと、上記特徴付けられた位置と上記直接読み取りピクセルアライメントとに基づいて、上記電気光学検出器素子を上記光学素子に対してアライメントすることとを含む。
更なる特徴及び利点が、本発明の技術を通じて実現される。本発明の他の実施形態及び態様が、ここに詳細に記載され、特許請求される発明の一部と見なされる。
より完全なる本開示の理解のため、ここで、同様の要素を似通った参照符号が表す添付図面及び詳細な説明とともに、以下の簡単な説明を参照する。
実施形態に従った画像検出器を例示する概略図である。 実施形態に従った、ユニットセルを形成するための後処理の前の半導体基板の断面図である。 実施形態に従った、図2の半導体基板を用いて製造されたユニットセルの断面図である。 電気光学センサチップアセンブリ組立ての初期段階を例示する概略側面図である。 電気光学センサチップアセンブリ組立ての後期段階を例示する概略側面図である。 実施形態に従った、初期組立て段階における電気光学センサチップアセンブリの断面図である。 実施形態に従った、中間組立て段階における電気光学センサチップアセンブリの断面図である。 実施形態に従った、後期組立て段階における電気光学センサチップアセンブリの断面図である。 図6Aの電気光学センサチップアセンブリのピクセル層のピクセルの平面図である。 実施形態に従った電気光学センサチップアセンブリの斜視図である。 実施形態に従った電気光学センサチップアセンブリの直視窓及び対応するピクセルの側面図である。 実施形態に従った電気光学センサチップアセンブリの直視窓及び一群のオフセットされた対応ピクセルの側面図である。 実施形態に従った電気光学センサチップアセンブリの直視窓及び一群の対応ピクセルの側面図である。 実施形態に従った、電気光学センサチップアセンブリの直視窓を形成するためのダイヤモンドポイント旋削(DPT)加工法を例示する概略側面図である。 実施形態に従った、電気光学センサチップアセンブリの直視窓を形成するための化学エッチング法又はドライエッチング法を例示する概略側面図である。 実施形態に従った電気光学検出器の断面図である。
以下に説明するように、例えば読み出し集積回路(ROIC)などの集積回路(IC)素子との検出器の混成に関連する誤差が除去され、又は実質的に低減される。これは、ダイヤモンドポイント旋削(diamond point turning;DPT)加工法及び/又はエッチング法によって赤外線検出器基板を除去し、検出器のピクセル構造を露出させて、赤外線(IR)検出スコープで可能であろうものと比較して、より短い可視光の波長により10倍を超えて本質的にいっそう正確なアライメントスコープを用いる可視光検査を可能にすることによって達成される。
図1は、実施形態に従った画像検出器100を例示する概略図である。画像検出器100は、焦点面(フォーカルプレーン)アレイ(FPA)、アクティブピクセルセンサ(APS)、又は任意の他の好適なエネルギー波長センシングデバイスとし得る。画像検出器100は、例えばデジタルカメラ、ビデオカメラ又は他の同様の装置などの、写真及び/又は画像キャプチャ装置のコンポーネントとして使用され得る。画像検出器100は、検出デバイス120及びROIC140を含み得る。
検出デバイス120は、X×Yマトリクスに配列された感光/エネルギー波長センシング検出器ユニットセル160のアレイを含んでいる。検出器ユニットセル160の各々は、該検出器ユニットセル160に入射する光に応答して電荷を蓄積することができ、又は電流及び/又は電圧を生成することができ、また、キャプチャされた電子画像内のピクセルに対応し得る。検出器ユニットセル160のうちの1つ以上は、光起電力検出器(例えば、光起電力単一アブソーバ検出器又は光起電力マルチアブソーバ(マルチジャンクション)検出器)、バリアデバイス検出器、位置センシティブ検出器(PSD)、又は他の好適な検出器を含み得る。検出器ユニットセル160は、光検出器のタイプに基づいて選択される任意の好適な材料、ドーパント濃度、層数、層厚及び/又は他の特性を含み得る。
ROIC140は、(例えば、入射光を表す画像を作成するために)入射光の処理に使用され得る。例えば、集積回路140は、検出器ユニットセル160に入射する光に応答して生成された例えば蓄積電荷又は電流及び/又は電圧などの信号を受信するために、検出デバイス120とインターフェースをとる。集積回路140は、画像処理ユニットを含むことができ、受信した信号を電子画像へと変換するように動作可能なハードウェア、ソフトウェア、又はファームウェアの組み合わせを含むことができる。
集積回路140は、検出器ユニットセル160のX×Yマトリクスのキラル(対掌性)配向に対応するX×Yマトリクスに配列されたROICユニットセルのアレイを含み得る。故に、各ROICユニットセルは、ダイレクト金属−金属インターコネクト又はインジウムインターコネクトなどの1つ又は複数のダイレクトボンドインターコネクトによって、対応する検出器ユニットセル160と相互接続され得る。この相互接続は、ウエハレベルで行われてもよいし、ダイレベルで行われてもよい。前者の場合、この相互接続は、ROICユニットセルのアレイをROICウエハとして用意するとともに、検出器ユニットセル160のアレイを検出器ウエハとして用意し、該ROICウエハ及び検出器ウエハの加圧又は圧搾による混成によってこれら2つを融合させることによって為され得る。ウエハの使用は画像検出器100の効率的な製造を可能にするが、ROICウエハと検出器ウエハとの混成は、後述するように、相互接続が実効的に冷間圧接されること及び相互接続に剪断応力が印加されることにつながり得る。
図2を参照するに、検出器ユニットセル160を形成するための後処理の前の半導体基板200の断面図が、実施形態に従って提供されている。半導体基板200は、例えば少数キャリアアイソタイプデバイス又はヘテロ接合デバイスなどの、バリア層又はデバイスを含み得る。バリア層は、カドミウム亜鉛テルル、ゲルマニウム、シリコンカーバイド、アンチモン化アルミニウム砒素、アンチモン化ガリウム、ガリウム砒素、窒化ガリウム、リン化ガリウム、アンチモン化インジウム、インジウム砒素、アンチモン化インジウム砒素、インジウムガリウム砒素、窒化インジウム、リン化インジウム、水銀カドミウムテルル、シリコンゲルマニウム、又は他の好適な半導体材料で形成され得る。
半導体基板200は更に、アブソーバ層202、分離層204、及びコンタクト層206を含み得る。半導体基板200のこれら様々な層は、ベース基板上に成長され得る。ベース基板は、任意の実質的に真性の半導体基板(例えば、純粋に真性、又は非常に低濃度にドープされている)を有することができ、限定することなく、シリコン、カドミウム亜鉛テルル、ゲルマニウム、シリコンカーバイド、アンチモン化アルミニウム砒素、アンチモン化ガリウム、ガリウム砒素、窒化ガリウム、リン化ガリウム、アンチモン化インジウム、インジウム砒素、アンチモン化インジウム砒素、インジウムガリウム砒素、窒化インジウム、リン化インジウム、水銀カドミウムテルル、シリコンゲルマニウム、又は他の好適な半導体材料を含み得る。ベース基板に使用される1つ以上の材料は、半導体基板200から製造されるユニットセルに対して所望される特性に基づいて選択され得る。
アブソーバ層202は、入射光子を吸収して、吸収された光子がアブソーバ層202内で正及び負の電荷を励起するようにさせるように動作可能である。アブソーバ層202は、任意の実質的にドープされた半導体基板(例えば、およそ2×1014cm−3とおよそ5×1017cm−3との間のドーパント濃度)を含むことができ、限定することなく、ベース基板に関して上述した半導体を含み得る。アブソーバ層202は、n型半導体であってもよいし、p型半導体であってもよいし、又は真性半導体であってもよい。アブソーバ層202に使用される1つ以上の材料は、ユニットセルに対して所望される特性に基づいて選択され得る(例えば、特定の波長又は波長域での光子吸収ひいては光検出に適したバンドギャップを有する材料が選択され得る)。アブソーバ層202は、(例えば、アブソーバ層202が、特定の強度の光を捕捉するのに十分な厚さであるが、なおも光生成電荷キャリアを収集するのに十分な薄さであることを確保するために)およそ1.0μmとおよそ25.0μmとの間の厚さに成長され得る。
分離層204は、アブソーバ層202からの荷電キャリアを受け取るとともに第1のコンタクトでの収集に関する第1の荷電キャリアを第2のコンタクトでの収集に関する第2の荷電キャリアから分離するように動作可能な、バリア層、ジャンクション層、又は他の好適な層を含み得る。第1の荷電キャリアは、第1極性又は正極性を持つ電荷とすることができ、第2の荷電キャリアは、第2極性又は負極性(例えば、第1の荷電キャリアの極性とは反対の極性)を持つ電荷とすることができる。分離層204は、ドープされた又ドープされていない半導体を含むことができ、限定することなく、ベース基板に関して上述した半導体を含み得る。ドーパント濃度は、およそ2×1014cm−3とおよそ5×1017cm−3との間とし得る。分離層204は、アブソーバ層202と同じ型のドーピングを含み得る(例えば、共にn型又は共にp型)。例えば、特定のバリアデバイスは、アブソーバ層202及び分離層204において同一型のドーピングを使用することがある。それに代えて、分離層204は、アブソーバ層202とは異なる型のドーピングを含んでいてもよい(例えば、アブソーバ層202がn型ドーピングを含むとともに分離層204がp型ドーピングを含んでもよく、その逆もまた然りである)。例えば、ジャンクション(接合)デバイス及び特定のバリアデバイスは、アブソーバ層202及び分離層204において反対のドーピングを使用することがある。分離層204は、およそ0.05μmとおよそ2.0μmとの間の厚さに成長され得る。分離層204に使用される1つ以上の材料、分離層204のドーパント濃度、分離層204の厚さ、及び/又は分離層204の他の物理特性は、ユニットセルに対して所望される特性に基づいて選定され得る。
コンタクト層206は、1つ以上のダイレクトボンドインターコネクトに結合されることができ、各ダイレクトボンドインターコネクトが荷電キャリアをROIC140に導くように動作可能とし得る。コンタクト層206は、高濃度にドープされた半導体基板(例えば、およそ1×1016cm−3とおよそ5×1018cm−3の間のドーパント濃度)を含むことができ、限定することなく、ベース基板に関して上述した半導体を含み得る。コンタクト層206は、アブソーバ層202と同じ型のドーピングを含み得る(例えば、共にn型又は共にp型)。それに代えて、コンタクト層206は、アブソーバ層202とは異なる型のドーピングを含んでいてもよい(例えば、アブソーバ層202がn型ドーピングを含むとともにコンタクト層206がp型ドーピングを含んでもよく、その逆もまた然りである)。コンタクト層206は、およそ0.1μmとおよそ3.0μmとの間の厚さに成長され得る。コンタクト層206に使用される1つ以上の材料、コンタクト層206のドーパント濃度、コンタクト層206の厚さ、及び/又はコンタクト層206の他の物理特性は、ユニットセルに対して所望される特性に基づいて選定され得る。例えば、特定の物理特性は、コンタクト層206に対して所望される抵抗率に基づいて選定され得る。
上述のように、各層の材料は、ユニットセルの所望特性に基づいて選択され得る。特定の実施形態において、これらの層は、III−V族材料を有し得る。III−V族材料は、少なくとも、周期表のIII族に含まれる第1の元素と、周期表のV族に含まれる第2の元素とを含み得る。III族元素は、最も外側の電子殻に3つの電子を有することができ、例として、ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムを含む。V族元素は、最も外側の電子殻に5つの電子を有することができ、例として、窒素、リン、砒素、アンチモン、及びビスマスを含む。III−V族材料は、ダイレクトボンドインターコネクトでユニットセルと集積回路140とを相互接続することに付随する高温に耐えることによく適している。特定の実施形態において、III−V族材料は、ベース基板中のアンチモン化ガリウムと、アブソーバ層202及びコンタクト層206中のアンチモン化インジウム砒素と、分離層204中のアンチモン化アルミニウム砒素とを含み得る。特定の実施形態において、赤外光を検出するように設計されたユニットセルには、アンチモン又は水銀カドミウムテルルを有する材料がよく適していることがある。特定の実施形態において、可視光を検出するように設計されたユニットセルには、インジウムガリウム砒素又はシリコンゲルマニウムを有する材料がよく適していることがある。
上述した様々な層のうちの1つ以上が形成された後、半導体基板200は、更に詳細に後述するように、1つ以上のユニットセルを製造するために使用されることができる。
図3を参照するに、ユニットセル300の断面図が提供されている。図3に示すように、ユニットセル300は、アブソーバ層202、分離層204及びコンタクト層206のそれぞれの部分を含む。コンタクト層206のそれぞれの部分で、1つ以上の第1のコンタクト302aと1つ以上の第2のコンタクト302bとが形成されている。第1のコンタクト302aは、分離層204のそれぞれの部分からROIC140への第1の荷電キャリア(例えば、信号キャリア)の導通を支援する。第2のコンタクト302bは、アブソーバ層202のそれぞれの部分からROIC140への荷電キャリア(例えば、グランドキャリア)の導通を支援する。第1のコンタクト302aは、パッシベーション304によって第2のコンタクト302bから電気的にアイソレートされ得る。ダイレクトボンドインターコネクト306a(例えば、信号インターコネクト)が、第1のコンタクト302aとROIC140とを相互接続し得るとともに、ダイレクトボンドインターコネクト306b(例えば、グランドインターコネクト)が、第2のコンタクト302bとROIC140とを相互接続し得る。ユニットセル300は、オプションで、電磁エネルギーがユニットセル300から反射されることを防止するために、アブソーバ層202の少なくとも一部に沿って位置する反射防止コーティング308を含み得る。
半導体基板200からのユニットセル300の製造は、任意の好適エッチング技術(例えば、ウェットケミカルエッチング又はドライプラズマエッチング)を用いて、半導体基板200からアブソーバ層202、分離層204、及びコンタクト層206のそれぞれの部分をエッチングすることを含み得る。これら様々な層は、ユニットセル300のピクセル領域を画成するようにエッチングされ得る(例えば、ユニットセル300が、ユニットセル300のアレイ内のユニットセルとして使用されるとき)。コンタクト層206のそれぞれの部分は、例えば、ユニットセル300の外部の例えばROIC140などの他の電気及び/又は電子回路に電気的に結合されることになる半導体基板200の1つ以上の領域を画成するように、エッチングされ得る。
アブソーバ層202、分離層204及び/又はコンタクト層206のそれぞれの部分がエッチングされた後、ユニットセル300の露出部分の頂面にパッシベーション304が堆積され得る。パッシベーション304は、二酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、テルル化カドミウム、又は任意の他の好適材料を含み得る。パッシベーション304は、熱蒸発、分子線エピタキシ、プラズマ化学気相成長、原子層成長、又は任意の他の好適技術によって、半導体基板200上に堆積され得る。パッシベーション304の堆積後、コンタクト層206の残存部分を露出させるために、パッシベーション304の一部が(例えば、ウェットケミカルエッチング又はドライプラズマエッチングによって)除去され得る。パッシベーション304は、半導体基板200の部分同士を電気的にアイソレートさせるように機能し得る。
第1のコンタクト302aは、パッシベーション304によって覆われないコンタクト層206のそれぞれの部分上に形成された金属を含むことができ、対応するダイレクトボンドインターコネクト306aを介してコンタクト層206をROIC140に電気的に結合するために、概して導電性の材料(例えば、インジウム、アルミニウム、銀、銅、金、又は他の好適な金属)を含み得る。第1のコンタクト302aは、注入、堆積、エピタキシ、又は任意の他の好適な製造技術によって半導体基板200上に形成され得る。
ダイレクトボンドインターコネクト306aのボンディングプロセスが、ウエハレベル又はダイレベルで行われ得る。すなわち、図4及び5を参照するに、複数のダイレクトボンドインターコネクト306aがそれぞれ、インジウム又は他の類似の材料で形成され得るとともにユニットセル160からROIC140に向かって延在する第1の相互接続ポスト401と、第1の相互接続ポスト401の遠位端とROIC140との間に延在する第2の相互接続ポスト402とで形成され得る。ボンディングプロセスの間に、検出器ウエハ403とROICウエハ404との加圧又は圧搾によって、第1の相互接続ポスト401と第2の相互接続ポスト402とが混成される。このようなウエハ及びウエハレベル処理の使用は効率的な製造を可能にするが、検出器ウエハ403とROICウエハ404との加圧及び圧搾は、第1の相互接続ポスト401と第2の相互接続ポスト402とが冷間圧接されることになること、並びに第1及び第2の相互接続ポスト401及び402への剪断応力の印加をもたらし得る。これらの剪断応力は、位置的誤差の発生源である幾らかのコンポーネントシフトを引き起こす。この動きは、位置的誤差及び位置について知識の喪失を導入するピクセルシフトの追加測定を必要とする。
この目的のため、図6A、6B、6C、6D及び7を参照して、上述したものと同様の集積回路(例えば、ROIC)及び検出器コンポーネントを有する電気光学センサチップアセンブリ601が提供される。すなわち、電気光学センサチップアセンブリ601は、上述のROIC140と同様であるROIC602又は別の同様の集積回路アセンブリと、ROIC602に隣接して配置されるシム6021と、上述の検出デバイス120と同様である検出器603と、相互接続層604とを含んでいる。少なくとも初期段階において、検出器603は、基板6032とピクセル6033のアレイとを含んでいる。基板6032は、バッファ層6034とピクセル層6036とを含んでいる。ピクセル6033のアレイは、ピクセル層6036内に配置されている。相互接続層604は、ROIC602とピクセル層6036との間に介在するとともに、相互接続ポスト6041を含んでいる。相互接続ポスト6041は、図4及び5を参照して上述したプロセスによって形成されることができ、故に、第1の相互接続ポスト610(例えば、インジウムインターコネクト)と第2の相互接続ポスト611とを含み得る。いずれにしても、相互接続ポスト6041は、検出器603に対するROIC602の加圧及び圧搾プロセスから生じる剪断応力及び対応ピクセル6033に対する位置シフトに起因して、変形を呈してしまい得る。いずれにしても、複数の相互接続ポスト6041はそれぞれ、ピクセル6033からROIC602まで延在可能である。
実施形態によれば、バッファ層6034は、例えばテルル化カドミウム(CdTe)、セレン化カドミウム(CdSe)、セレン化亜鉛(ZnSe)又はテルル化亜鉛(ZnTe)などの赤外線透過性の半導体材料を含むことができ、ピクセル層6036は、例えば、n型水銀カドミウムテルル(HgCdTe)アブソーバ材を含むことができる。一方、ピクセル6033の各々は、p型キャップ層612と、p型キャップ層612と対応する相互接続ポスト6041との間に介在するコンタクトメタル層613と、コンタクトメタル層613を取り囲むパッシベーション材料層614と、パッシベーション材料層614及びコンタクトメタル層613上に配置されるオーバーガラス層(図示せず)とを含み得る。
実施形態によれば、基板6032及びバッファ層6034のそれぞれの部分は、少なくとも1つ以上の直視窓(ダイレクトビューウィンドウ)605を画成するように形成される。図6C及び6Dに示すように、各直視窓605は、基板6032及びバッファ層6034を通って延在し、概して、ピクセル6033のうち対応する1つ以上のピクセルの平面位置に画成され、又はそれに非常に近く画成される。ここで、平面位置はX軸及びY軸に沿って規定され、Z軸は、基板6032及びバッファ層6034の深さ方向の寸法に沿って(すなわち、図6A、6B及び6Cの画像における上から下に)規定される。更なる実施形態によれば、直視窓605の形成後に残存するバッファ層6034の部分は、直視窓605から伝播する可視波長光がピクセル6033のうち上記1つ以上のピクセルまで透過することができるように、十分に薄く形成される。故に、ピクセル6033のうち少なくとも1つは、実効的に直接読み取りピクセルアライメント手順であるものの間に、直視窓605を通して(拡大して)視認可能である。
すなわち、この直接読み取りピクセルアライメント手順は、複数回の転写なしで、又は赤外線測定装置の使用なしで、ピクセル位置の直接的な読み取りを助けるために、可視波長光を利用することができる。これは、ひいては、電気光学センサチップアセンブリ601のピクセルアライメントを支援するために使用されることができる。また、可視波長光の波長は、例えば赤外波長光など、基板材料を透過し得る他の形態の電磁スペクトルの波長の1/10より短いので、直視窓605によって支援される直接読み取りピクセルアライメント手順の精度は、赤外光を用いる赤外線ピクセル検出の潜在的精度と比較して有意に向上される。
実施形態によれば、図7に示すように、電気光学センサチップアセンブリ601は、側方ハンドリングV字溝606を含むことができ、又はそれを画成するように形成されることができる。側方ハンドリングV字溝606は、基板6032の外縁に沿って延在しており、電気光学センサチップアセンブリ601のハンドリング及び移動の助けとなり、それにより、電気光学センサチップアセンブリ601が、ROIC602又は検出器603に損傷を与えるリスクなしで、検出モジュールアセンブリ(例えば、後述する図13の電気光学モジュールアセンブリ1301を参照)内に配置され得るようにし得る。
図8−10を参照して、次に、直視窓605の実施形態を説明する。
図8に示すように、個々の直視窓605は各々、個々のピクセル6033と1:1対応で設けられてもよい。このようなケースでは、直視窓605は、対応するピクセル6033とサイズ的に概して同等にされるか、それよりも僅かに大きくされるかすることができ(又は、複数ピクセルの領域が後にあてられる)、また、ピクセル6033と実質的に同様の平面位置に位置付けられることができる。ここで、僅かに大きいサイズの直視窓605は、直視窓605とピクセル6033との僅かなミスアライメント、対応する相互接続ポスト6041の剪断又はシフト、並びに、幾つもの光学測定装置が使用されることを受け入れることに対処するために採用され得る。可視波長光802を用いた、直視窓605を通してのピクセル6033の観察及び直接読み取りアライメントを助けるために、例えば高精度zスコープなどのスコープ801が設けられ得る。実施形態によれば、ピクセル6033の直接読み取りアライメントは、ピクセルエッジとのコントラストに基づいてピクセルセンターを見つけて位置付けるように構成されて実行される。
図9に示すように、個々の直視窓605は各々、複数のピクセル6033と1:2−1:4オフセット対応で設けられてもよい。このようなケースでは、直視窓605は、複数のピクセル6033の各々よりサイズ的に大きくされることができ、また、オフセットされた平面位置(例えば、エッジ又はコーナーの上を中心にして)に位置付けられることができる。上述のように、可視波長光802を用いた、直視窓605を通しての複数ピクセル6033の観察及び直接読み取りアライメントを助けるために、例えば高精度zスコープなどのスコープ801が設けられ得る。実施形態によれば、複数ピクセル6033の直接読み取りアライメントは、ピクセルエッジとのコントラストに基づいてピクセルセンターを見つけて位置付けるように構成されて実行される。
図10に示すように、個々の直視窓605は各々、複数のピクセル6033と1:4+対応で設けられてもよい。このようなケースでは、直視窓605は、複数のピクセル6033の各々よりサイズ的に相当大きくされ得る。この広めの窓構成は、より高い倍率で見るスコープを可能にするとともに、より多くのピクセルエッジを提供して、測定の統計的有意性を向上させ、それによって測定知識を改善する。上述のように、可視波長光802を用いた、直視窓605を通しての複数ピクセル6033の観察及び直接読み取りアライメントを助けるために、例えば高精度zスコープなどのスコープ801が設けられ得る。実施形態によれば、複数ピクセル6033の直接読み取りアライメントは、ピクセルエッジとのコントラストに基づいてピクセルセンターを見つけて位置付けるように構成されて実行される。
単一ピクセル6033又は全体として共にグループ化された複数のピクセル6033を参照して図8−10の実施形態を説明したが、理解されるべきことには、これは必ずしも必要ではなく、他の実施形態が存在する。例えば、図8のケースにおいて、複数の位置での複数の直接読み取りピクセルアライメントの実行又は電気光学センサチップアセンブリ601の例えば2/3次元アレイを支援するように、複数の直視窓605を設けることができる。
実施形態によれば、図11及び12を参照するに、直視窓605は、ダイヤモンドポイント旋削(DPT)加工プロセス(図11参照)又は他の類似の機械加工プロセスのうちの少なくとも1つによって、及び/又は、化学エッチング若しくはドライエッチング(図12参照)又は他の類似のエッチングプロセスによって、基板6032及びバッファ層6034の中に形成され得る。DPT加工プロセスが使用されるケースでは、図11に示すように、DPTヘッド1101が、DPT機1102のサーボ要素によって、基板6032及びバッファ層6034に対して位置決めされて制御される。DPTヘッド1101は、基板6032から及び次いでバッファ層6034から材料を繰り返し除去する。
直視窓605を形成するために化学エッチングプロセスが使用される場合、図12に示すように、直視窓605が形成されるべき領域の外側にある基板6032の部分がマスク1201によってマスクされ、結果として露出された基板6032の部分及び次いでバッファ層6034が、適切なエッチャント1202又は同様のエッチングプロセスに晒される。ドライエッチングプロセスは、直視窓605を形成するための材料除去のために、基板6032及びバッファ層6034の部分への粒子(イオン)又はガスの衝突を組み入れる。
DPT加工プロセス及びエッチングプロセスが別々に使用されるとして上述したが、理解されるべきことには、それらを組み合わせて使用することもできる。例えば、図6A、6B及び6Cのシーケンスに示すように、図6Bの薄化された基板6032の状態を達成するよう、基板6032の外面層がDPT加工プロセスによって除去され得る。続いて、図6Cの直視窓605を形成するために、ピクセル6033の部分が望まれずして除去されないことを確実にするよう、基板6032の内面層及びバッファ層6034が、エッチング法によって、いっそう注意深く除去され得る。
図13を参照するに、電気光学モジュールアセンブリ1301は、ペデスタル1302とセンサチップアセンブリ1303とを含み得る。このセンサチップアセンブリ1303は、上述のような電気光学検出器素子1304と、上述のようなROIC1305と、支持用のシム1306とを含んでいる。ペデスタル1302は更に、画像画成アパーチャ1309を用いてベゼル1308内に固定される光学素子(例えば、フィルタ)1310を画成するように形成された光学素子アセンブリ1307を含み得る。さらに、ペデスタル1302は、電気相互接続のために、可変数のフレックスケーブル1312を備えたリジッドフレックスアセンブリ1311、又はマザーボードアセンブリを支持することができる。電気光学モジュールアセンブリ1301は、ペデスタル1302に対する光学素子1310の位置を特徴付けることと、電気光学検出器素子1304の直接読み取りピクセルアライメント処理を行うことと、ペデスタル1302上に電気光学検出器素子1304を配置することと、特徴付けられた位置及び直接読み取りピクセルアライメント処理の結果に基づいて、電気光学検出器素子1304を光学素子(例えば、フィルタ)1310に対してアライメント(例えば、3次元アライメント)することによって組み立てられ得る。この組立ては更に、直接読み取りピクセルアライメント処理の結果に基づいて、別の検出器アレイ1303をペデスタル1302上に配置すること、又はアライメントフィーチャ及び検出器ピクセルを用いて別の電気光学モジュールアセンブリ1301をアライメントすることを含み得る。
実施形態によれば、電気光学検出器素子1304が直接読み取りピクセルアライメント処理にかけられており、電気光学検出器1301のアセンブリが、実質的に高い精度で完成され得る。
以下の請求項中の全てのミーンズ・プラス・ファンクション要素又はステップ・プラス・ファンクション要素の対応する構造、材料、動作、及び均等物は、具体的にクレーム記載される他のクレーム要素と組み合わさってその機能を実行する如何なる構造、材料、又は動作をも含むことが意図される。本発明の記述は、例示及び説明の目的で提示されており、網羅的であること又は開示された形態での発明に限定されることは意図されていない。本発明の範囲及び精神から逸脱することなく、数多くの変更及び変形が当業者に明らかになる。実施形態は、本発明の原理及び実際の適用を最もよく説明するために、及び当業者が、企図される特定の用途に適した様々な変更とともに様々な実施形態に関して本発明を理解することを可能にするために、選択されて記述されている。
本発明の好適実施形態について記述したが、理解されるように、当業者は、現時及び将来の双方において、以下に続く請求項の範囲に入る様々な改善及び改良を為し得る。これらの請求項は、最初に記載された発明に対する適正な保護を維持するように解釈されるべきである。

Claims (18)

  1. 電気光学センサチップアセンブリ(SCA)であって、
    集積回路(IC)と、
    基板、バッファ層、ピクセル層、及び該ピクセル層内に配置されたピクセルのアレイを有する検出器と、
    前記ICと前記ピクセル層との間に介在する相互接続層であり、前記ピクセルから前記ICまでそれぞれ延在可能な複数の冷間圧接された相互接続ポストを有する相互接続層と
    を有し、
    前記検出器は、前記基板及び前記バッファ層の中に形成された直視窓から前記ピクセルのうちの1つ以上まで伝播する可視波長光によって透過可能である、
    電気光学SCA。
  2. 側方ハンドリング溝を更に有する請求項1に記載の電気光学SCA。
  3. 前記バッファ層は半導体材料を有する、請求項1に記載の電気光学SCA。
  4. 前記ピクセル層は半導体材料を有する、請求項1に記載の電気光学SCA。
  5. 各ピクセルが、
    n型アブソーバと、
    p型キャップと、
    前記p型キャップと、対応する相互接続ポストと、の間に介在するコンタクトメタルと、
    前記コンタクトメタルを取り囲むパッシベーション材料と
    を有する、請求項1に記載の電気光学SCA。
  6. 電気光学SCAを形成する方法であって、
    基板、バッファ層、ピクセル層、及び該ピクセル層内に配置されたピクセルのアレイを有する検出器を組み立て、
    集積回路(IC)と前記ピクセル層との間に相互接続層を介在させ、
    前記ICと前記検出器とを混成させ、それにより、前記ピクセルから前記ICまでそれぞれ延在可能な複数の相互接続ポストが冷間圧接され、
    前記ピクセルのうちの1つ以上の位置で、前記基板及び前記バッファ層の中に直視窓を形成し、且つ
    前記直視窓から前記ピクセルのうちの前記1つ以上まで、前記検出器を通して可視波長光を伝播させる、
    ことを有する方法。
  7. 側方ハンドリング溝にて前記電気光学検出器をハンドリングする、ことを更に有する請求項6に記載の方法。
  8. 前記バッファ層は半導体材料を有する、請求項6に記載の方法。
  9. 前記ピクセル層は半導体材料を有する、請求項6に記載の方法。
  10. 各ピクセルが、
    n型アブソーバと、
    p型キャップと、
    前記p型キャップと、対応する相互接続ポストと、の間に介在するコンタクトメタルと、
    前記コンタクトメタルを取り囲むパッシベーション材料と
    を有する、請求項6に記載の方法。
  11. 前記直視窓の前記形成は、ダイヤモンドポイント旋削(DPT)を有する、請求項6に記載の方法。
  12. 前記直視窓の前記形成は、化学エッチング又はドライエッチングプロセスを有する、請求項6に記載の方法。
  13. 前記直視窓の前記形成は、
    前記基板の外面層の中でのダイヤモンドポイント旋削(DPT)と、
    前記基板の内面層及び前記バッファ層の中での化学エッチングと
    を有する、請求項6に記載の方法。
  14. 電気光学検出器を組み立てる方法であって、
    ペデスタルに対する光学素子の位置を特徴付け、
    電気光学検出器素子の直接読み取りピクセルアライメントを実行し、
    前記ペデスタル上に前記電気光学検出器素子を配置し、且つ
    前記特徴付けられた位置と前記直接読み取りピクセルアライメントとに基づいて、前記電気光学検出器素子を前記光学素子に対してアライメントする、
    ことを有する方法。
  15. 前記ペデスタルは、
    ベゼルと、
    前記光学素子を画成するように形成され、且つ画像画成アパーチャを用いて前記ベゼル内に固定された、光学素子アセンブリと
    を有する、請求項14に記載の方法。
  16. 前記ペデスタルは、フレックスケーブルを有するリジッドフレックスアセンブリを支持する、請求項15に記載の方法。
  17. 前記アライメントすることは、前記光学素子に対する前記電気光学SCAの平面アライメントを有する、請求項14に記載の方法。
  18. 前記光学素子はフィルタを有し、当該方法は更に、前記特徴付けられた位置と前記直接読み取りピクセルアライメントとに基づいて、前記電気光学検出器素子を前記フィルタに対してアライメントする、ことを有する、請求項14に記載の方法。
JP2018550841A 2016-04-08 2017-03-30 直接読み取りピクセルアライメント Expired - Fee Related JP6732039B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/094,505 US9704907B1 (en) 2016-04-08 2016-04-08 Direct read pixel alignment
US15/094,505 2016-04-08
PCT/US2017/025008 WO2017176551A1 (en) 2016-04-08 2017-03-30 Direct read pixel alignment

Publications (2)

Publication Number Publication Date
JP2019512890A true JP2019512890A (ja) 2019-05-16
JP6732039B2 JP6732039B2 (ja) 2020-07-29

Family

ID=58639041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550841A Expired - Fee Related JP6732039B2 (ja) 2016-04-08 2017-03-30 直接読み取りピクセルアライメント

Country Status (7)

Country Link
US (1) US9704907B1 (ja)
EP (1) EP3440701A1 (ja)
JP (1) JP6732039B2 (ja)
KR (1) KR102153209B1 (ja)
IL (1) IL262172B (ja)
TW (1) TWI750161B (ja)
WO (1) WO2017176551A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335030A (zh) * 2018-04-08 2022-04-12 奥特逻科公司 光探测装置
CN109817769B (zh) * 2019-01-15 2020-10-30 申广 一种新型led芯片封装制作方法
US11430753B2 (en) 2020-07-08 2022-08-30 Raytheon Company Iterative formation of damascene interconnects
CN111916469B (zh) * 2020-08-31 2022-06-28 山西国惠光电科技有限公司 一种新型双色InGaAs红外焦平面探测器的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168634A (ja) * 1988-12-21 1990-06-28 Nec Corp 半導体装置の製造方法
JPH1030957A (ja) * 1996-03-19 1998-02-03 He Holdings Inc Dba Hughes Electron p+/n長波長赤外線およびp+/n中波長赤外線の二色同時検出器
JP2005534186A (ja) * 2002-07-26 2005-11-10 レイセオン・カンパニー 放射線硬化された可視p−i−n型検出器
JP2007097192A (ja) * 2005-09-29 2007-04-12 Visera Technologies Co Ltd ウエハーレベルの撮像モジュール
JP2012234993A (ja) * 2011-05-02 2012-11-29 Yamaha Corp 半導体パッケージ及び搬送システム
US20130020666A1 (en) * 2011-07-22 2013-01-24 Raytheon Company Direct readout focal plane array
JP2014007201A (ja) * 2012-06-21 2014-01-16 Fujitsu Ltd 赤外線検知素子の製造方法、および赤外線検知素子
WO2015126328A1 (en) * 2014-02-18 2015-08-27 Heptagon Micro Optics Pte. Ltd. Optical modules including customizable spacers for focal length adjustment and/or reduction of tilt, and fabrication of the optical modules

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5186379A (en) * 1991-06-17 1993-02-16 Hughes Aircraft Company Indium alloy cold weld bumps
US5751049A (en) * 1993-08-16 1998-05-12 Texas Instruments Incorporated Two-color infrared detector
US5812629A (en) 1997-04-30 1998-09-22 Clauser; John F. Ultrahigh resolution interferometric x-ray imaging
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
US7709872B2 (en) * 2006-09-13 2010-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating image sensor devices
EP2076569A4 (en) 2006-10-16 2012-01-18 Silverbrook Res Pty Ltd PHTHALOCYANINE DYES AS AN ADDED TO OFFSET PRINTING PAINTS
JP5147226B2 (ja) * 2006-12-15 2013-02-20 株式会社日立製作所 固体撮像素子、光検出器及びこれを用いた認証装置
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置,固体撮像装置の製造方法,デジタルスチルカメラ,デジタルビデオカメラ,携帯電話,内視鏡
JP5637751B2 (ja) * 2009-08-28 2014-12-10 富士フイルム株式会社 固体撮像装置,固体撮像装置の製造方法
TWI495919B (zh) * 2009-10-20 2015-08-11 Flir Systems Trading Belgium Bvba 光學裝置及其生產方法
US8610070B2 (en) 2010-04-28 2013-12-17 L-3 Communications Corporation Pixel-level optical elements for uncooled infrared detector devices
US8471204B2 (en) 2010-12-23 2013-06-25 Flir Systems, Inc. Monolithic electro-optical polymer infrared focal plane array
US9105548B2 (en) * 2011-06-22 2015-08-11 California Institute Of Technology Sparsely-bonded CMOS hybrid imager
EP4192026A1 (en) 2012-04-19 2023-06-07 Raytheon Company Repartitioned digital pixel

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02168634A (ja) * 1988-12-21 1990-06-28 Nec Corp 半導体装置の製造方法
JPH1030957A (ja) * 1996-03-19 1998-02-03 He Holdings Inc Dba Hughes Electron p+/n長波長赤外線およびp+/n中波長赤外線の二色同時検出器
JP2005534186A (ja) * 2002-07-26 2005-11-10 レイセオン・カンパニー 放射線硬化された可視p−i−n型検出器
JP2007097192A (ja) * 2005-09-29 2007-04-12 Visera Technologies Co Ltd ウエハーレベルの撮像モジュール
JP2012234993A (ja) * 2011-05-02 2012-11-29 Yamaha Corp 半導体パッケージ及び搬送システム
US20130020666A1 (en) * 2011-07-22 2013-01-24 Raytheon Company Direct readout focal plane array
JP2014007201A (ja) * 2012-06-21 2014-01-16 Fujitsu Ltd 赤外線検知素子の製造方法、および赤外線検知素子
WO2015126328A1 (en) * 2014-02-18 2015-08-27 Heptagon Micro Optics Pte. Ltd. Optical modules including customizable spacers for focal length adjustment and/or reduction of tilt, and fabrication of the optical modules

Also Published As

Publication number Publication date
US9704907B1 (en) 2017-07-11
WO2017176551A1 (en) 2017-10-12
KR20180129900A (ko) 2018-12-05
EP3440701A1 (en) 2019-02-13
TWI750161B (zh) 2021-12-21
KR102153209B1 (ko) 2020-09-07
JP6732039B2 (ja) 2020-07-29
TW201737503A (zh) 2017-10-16
IL262172A (en) 2018-11-29
IL262172B (en) 2019-07-31

Similar Documents

Publication Publication Date Title
JP5185205B2 (ja) 半導体光検出素子
US5670817A (en) Monolithic-hybrid radiation detector/readout
US8691614B2 (en) Direct readout focal plane array
JP6732039B2 (ja) 直接読み取りピクセルアライメント
JP5829224B2 (ja) Mosイメージセンサ
TWI809124B (zh) 背照式感測器及製造感測器之方法
US11728367B2 (en) Optical device having a detector and an optical element mounted on an epoxy fence
US11372119B2 (en) Rapid prototyping of single-photon-sensitive silicon avalanche photodiodes
US10692915B2 (en) Imaging device and method of manufacturing imaging device
EP3794643B1 (en) Integration of a short-wave infrared detector with cmos compatible substrates
EP3738147B1 (en) Short-wave infrared detector and its integration with cmos compatible substrates
WO2022254797A1 (ja) 光検出素子、光検出素子の製造方法、及び電子機器
Murray et al. Active pixel x-ray sensor technology development for smart-x focal plane
Vu et al. Wafer-scale scientific CCDs at Fairchild Imaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200707

R150 Certificate of patent or registration of utility model

Ref document number: 6732039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees