JP2019511803A - 抵抗変化型メモリ（ｒｒａｍ）セルフィラメントを形成するためのマルチステップ電圧 - Google Patents
抵抗変化型メモリ（ｒｒａｍ）セルフィラメントを形成するためのマルチステップ電圧 Download PDFInfo
- Publication number
- JP2019511803A JP2019511803A JP2018544244A JP2018544244A JP2019511803A JP 2019511803 A JP2019511803 A JP 2019511803A JP 2018544244 A JP2018544244 A JP 2018544244A JP 2018544244 A JP2018544244 A JP 2018544244A JP 2019511803 A JP2019511803 A JP 2019511803A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage pulses
- pulse
- pulses
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 20
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 8
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000003989 dielectric material Substances 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 229910001935 vanadium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
メモリデバイス及び方法は、第１の導電性電極と第２の導電性電極との間に配設され、第１の導電性電極及び第２の導電性電極と電気的に接続している金属酸化物材料と、正しいテンポで離間された複数の電圧パルスを第１の電極と第２の電極との間に印加するように構成されている電圧源と、を含む。電圧パルスの各々に関して、電圧の振幅が、電圧パルスの間増加する。
Description
（関連出願の相互参照）
本願は、２０１６年３月４日に出願され、「Ｍｕｌｔｉ−Ｓｔｅｐ Ｖｏｌｔａｇｅ Ｆｏｒ Ｆｏｒｍｉｎｇ Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＲＲＡＭ）Ｃｅｌｌ Ｆｉｌａｍｅｎｔ」と題する星国特許出願第１０２０１６０１７０３Ｕ号に対する優先権を主張し、その内容は、参照により本明細書に組み込まれる。
本願は、２０１６年３月４日に出願され、「Ｍｕｌｔｉ−Ｓｔｅｐ Ｖｏｌｔａｇｅ Ｆｏｒ Ｆｏｒｍｉｎｇ Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＲＲＡＭ）Ｃｅｌｌ Ｆｉｌａｍｅｎｔ」と題する星国特許出願第１０２０１６０１７０３Ｕ号に対する優先権を主張し、その内容は、参照により本明細書に組み込まれる。
本発明は、非揮発性メモリに関し、より具体的には抵抗変化型メモリに関する。
抵抗変化型メモリ（ＲＲＡＭ（登録商標））は、非揮発性メモリの一種である。一般に、ＲＲＡＭメモリセルは、２つの導電性電極の間に挟まれた抵抗性誘電材料層をそれぞれ含む。誘電材料は、通常絶縁性である。しかしながら、誘電体層の両端に適切な電圧を印加することにより、誘電材料層を貫通する導電路（典型的にフィラメントと呼ばれる）を形成することができる。ひとたび、フィラメントが形成されると、誘電層の両端間に適切な電圧を印加することによって、フィラメントを「リセット」（すなわち、破壊され、又は断線され、その結果、ＲＲＡＭセルの両端間が、高抵抗状態になる）、及びセット（すなわち、再形成され、その結果、ＲＲＡＭセルの両端間が、低抵抗状態になる）とすることができる。低抵抗状態及び高抵抗状態を利用して、抵抗状態に応じて「１」又は「０」のデジタル信号を表示することができ、それにより、情報ビットを記憶することができる再プログラム可能な非揮発性メモリセルを提供する。
図１は、ＲＲＡＭメモリセル１の従来の構成を示す。メモリセル１は、頂部電極３及び底部電極４をそれぞれ形成する２つの導電材料層の間に挟まれた抵抗性誘電材料層２を含む。
図２Ａ〜２Ｄは、誘電材料層２の切り替え機構を示す。具体的には、図２Ａは、製作後の初期状態における抵抗性誘電材料層２を示し、層２は、比較的高い抵抗を呈する。図２Ｂは、層２の両端に適切な電圧を印加することによる、層２を貫通する導電性フィラメント７の形成を示す。フィラメント７は、層２を貫通する導電路であり、これにより、層２は、両端間で比較的低い電圧を呈する（フィラメント７の比較的高い導電度のため）。図２Ｃは、層２の両端に「リセット」電圧を印加することにより引き起こされる、フィラメント７の断線８の形成を示す。断線８の区域は、比較的高い抵抗を有し、そのため、層２は、両端間で比較的高い電圧を呈する。図２Ｄは、層２の両端に「設定」電圧を印加することにより引き起こされる、断線８の区域におけるフィラメント７の復元を示す。フィラメント７の復元は、層２が両端間で比較的低い抵抗を呈することを意味する。図２Ｂ及び２Ｄの「形成」状態又は「設定」状態における層２の比較的低い抵抗は、それぞれデジタル信号状態（例えば、「１」）を表すことができ、図２Ｃの「リセット」状態における層２の比較的高い抵抗は、異なるデジタル信号状態（例えば、「０」）を表すことができる。リセット電圧（フィラメントを破壊する）は、フィラメント形成及び設定電圧の極性と逆の極性を有することができるが、同じ極性を有することもできる。ＲＲＡＭセル１は、繰り返し「リセット」及び「設定」することができ、そのため、ＲＲＡＭセル１は、理想的な再プログラム可能な非揮発性メモリセルを形成する。
最も重大な動作の１つは、フィラメントの初期形成に関係し、その初期形成は、メモリセルの切り替え特性（例えば、動作電力、デバイス毎の抵抗ばらつき等）を決定するからである。フィラメントを形成するのに必要な電圧及び電流は、比較的高い（すなわち、メモリセルを設定及びリセットするのに必要な電圧よりも有意に高い）。あまりに低いフィラメントフォーミング電圧を使用しても、フィラメントを満足いくように形成することができない。過剰のフィラメントフォーミング電圧を使用すると、制御されていないフィラメント形成を引き起こし、デバイスを損傷させ、その結果、低品位の切り替え動作をまねくことがある。したがって、ＲＲＡＭデバイスにおいて最初にフィラメントを形成する、確実でかつ効果的な技術が必要である。
上記の課題及び必要性は、第１の導電性電極と第２の導電性電極との間に配設され、第１の導電性電極及び第２の導電性電極と電気的に接続している金属酸化物材料中に導電性フィラメントを形成する方法によって、記述されている。この方法は、正しいテンポで離間された複数の電圧パルスを、第１の電極と第２の電極との間に印加することを含む。電圧パルスの各々に関して、電圧の振幅が、電圧パルスの間増加する。
メモリデバイスは、第１の導電性電極と第２の導電性電極との間に配設され、第１の導電性電極及び第２の導電性電極と電気的に接続している金属酸化物材料と、正しいテンポで離間された複数の電圧パルスを第１の電極と第２の電極との間に印加するように構成された電圧源と、を含む。電圧パルスの各々に関して、電圧の振幅が、電圧パルスの間増加する。
本発明の他の目的及び特徴は、明細書、請求項、添付図面を精読することによって明らかになるであろう。
本発明は、ＲＲＡＭデバイスにフィラメントを最初に形成するための改良技術である。この技術は、各パルス内で電圧を増加させること、及びパルス間最大達成電圧を増加させることを組み合わせた電圧パルスを含み、予め決められた方法でフォーミング電流を制御及び整形することを組み合わせて、メモリセルを損傷させる過剰な電圧なしにフィラメントを無理なく形成する。パルスの印加は、予め設定された値で終了することができ、又はセルが所望の抵抗レベルに到達した後に終了することができる。
図３は、ＲＲＡＭメモリデバイスの上位基本構造を例示し、この構造は、以前に説明したＲＲＡＭセル１、並びにフィラメント形成、セルリセット及びセル設定のためメモリセル１の両端間に電圧を印可するための電圧源１０を含む。抵抗検出器１２を使用して、フィラメント形成、及びＲＲＡＭセル１の状態を判定する（すなわち、セルを読み出す）ため、ＲＲＡＭセル１の両端間の電気抵抗を測定することができる。図３は、単なる単一のＲＲＡＭセル１を例示しているにすぎず、電圧源１０及び抵抗検出器１２は、ＲＲＡＭセル１のアレイ上に接続され、かつ動作することを理解されたい。また、電圧源１０及び抵抗検出器１２は、単一の集積デバイスとして形成されることも可能であることを理解されたい。好ましくは、これらの電極３及び４は、金属材料（例えば、白金、チタン、窒化チタン、ルテニウム、ニッケル、窒化タンタル、タングステン等）からなり、抵抗性誘電体層２は、金属酸化物（例えば、ハフニウム酸化物、タンタル酸化物、チタン酸化物、タングステン酸化物、バナジウム酸化物、銅酸化物等）からなる。別の方法として、抵抗性誘電体層２は、別々の副層の複合体とすることができる（例えば、層２は、タンタル酸化物層とハフニウム酸化物層との間に配設されたハフニウム層などの多層とすることができる）。
図４は、抵抗性誘電体層２の中にフィラメントを形成するため、電圧源１０により電極３及び４の両端間に印加された電圧パルスＰを例示する。各パルスＰの間中、電圧は、徐々に（すなわち、電圧ステップＶs）増加し、各電圧は、階段のように、増加継続時間Ｔsを伴う。それぞれの後続のパルスＰは、より高い電圧に到達してから終了し、より長い継続時間Ｔを有する。例えば、パルスＰ1は、増加継続時間Ｔsの間に印加された第１の増加電圧Ｖsを有する。次いで、印加電圧は、加算電圧Ｖsだけ増加し、この第２の増加電圧は、増加時間Ｔsの間に印加される。次いで、印加電圧は、加算電圧Ｖsだけ再び増加し、この第３の増加電圧は、増加時間Ｔsの間に印加される。次いで、パルスＰ1は終了し、全継続時間Ｔ1を有する。パルスＰ2は、増加時間Ｔsの間に印加される別のＶsにより上昇した追加の増加電圧を有することを除いて、パルスＰ1と同じであり、その結果、パルスＰ2の全継続時間Ｔ2は、パルスＰ1の継続時間Ｔ1より大きい。この反復は、フィラメント形成が完了するまで継続する。フィラメントフォーミング工程は、所定のパルス数Ｐに到達することによって、又は抵抗検出器１２によるパルス間の測定値Ｐが、フィラメントの適切な形成を確認する望ましい値に到達するときに（すなわち、フォーミング確認）、抵抗性誘電体層２の抵抗に到達することによって、若しくは印加電圧源の間中の電流が、所定の値を上回ることを検知すること（再度、フォーミング確認）によって、又は上記の組み合わせ（すなわち、測定された抵抗が、まず所定の閾値未満に下降せず、又は電流が、まず所定の値を上回らない限り、所定のパルス数に到達することによってその工程を停止する）によって、終了する。
パルスに課すことができる別の制限は、電流に基づいている。具体的には、抵抗性誘電体層２を通る過剰な電流により、制御されないフィラメント形成を起こり得る。したがって、最大電流限界Ｉ（普通、電流限界、限流、電流適合限界と呼ばれる）は、各パルスに対して電圧源１０により実施することができ、それによって、任意の所与のパルスに対する電流は、電流限界Ｉを上回ることはできず、電流は、その限界に到達することになる。各パルスに対する電流限界Ｉは、同じ値とすることができ、又は変化させることができる（例えば、パルス毎に増やすことができる）。例えば、図５に示されているように、図４の電圧パルスの各々は、各パルス内の各後続の増加電圧に対して増加させる対応する電流限界により制限される。あるいは、各パルスは、図６に示されているように、ちょうど単一の電流限界を有することができ、この電流限界は、それぞれの後続のパルスに対して増加する。各パルスに対して（又は各パルス内で）電流限界を緩やかに上昇させることによって、制御できないフィラメント形成を引き起こす過剰な電流を回避することができる。
非限定的例としては任意の所与のパルスｎに対する電流限界Ｉ（ｎ）は、次式Ｉ（ｎ）＝ｋ*Ｉ（ｎ−１）により決定することができ、ここで、ｋは、層スタック３／２／４に固有の係数であり、Ｉ（ｎ−１）は、先行パルスに対する電流限界である。別の非限定的実施例では、電流限界Ｉ（ｎ）は、次式Ｉ（ｎ）＝ｎ*ｋにより決定することができ、ここで、ｋは、層スタック３／２／４に固有の係数である。あるいは、この電流限界は、上記のアプローチの組み合わせにより決定することができる。
各々のパルスＰは、フィラメントの形成に寄与する。しかしながら、各パルス内の漸増する電圧増加を伴う緩やかなフィラメント形成により、並びに電圧が印加されていないパルス間に緩和時間を持たせながら電流に関する限界を漸増させるとともに、それぞれの後続のパルスの最大達成電圧及び継続時間を緩やかに増加させることにより、より信頼性の高いフィラメント形成、したがってより制御され、かつより信頼性の高いメモリセル性能を達成することが可能であることが結論づけられた。
図７は、フィラメントを形成するために、電極３及び４の両端間に印加することができるパルスＰの交互波形を例示する。この波形では、各パルスＰの電圧の振幅及び継続時間は、同じである。しかし、図８に示されているように、各パルスＰに対する電流限界Ｉは、フィラメントが適切に形成されるまで徐々に増加されている。フィラメントが適切に形成されることを保証するそれぞれの後続のパルス（又は各パルス内の各後続のステップ）に対する電流限界を緩やかに漸増させている。あるいは、フィラメントが、ある特定数の固定電圧パルス後にも適切に形成されない場合、後続のパルスに対する最大電圧を増加させることができる。
図９は、フィラメントを形成するために、電極３及び４の両端間に印加することができるパルスＰの交互波形を例示する。この波形では、各パルスＰは、（上述の離散したステップとは対照的に）ゼロから開始して徐々に増加する電圧を含む。各パルスは、同じ継続時間Ｔを有するが、それぞれの後続のパルスは、以前のパルスＰと比較して、より速い右立ち上がりの電圧となり、より高い最大電圧に到達する。電流限界は、これらのパルスに適用することができ、この電流限界は、パルス毎に同じであり、又は上述のようにパルス毎に変化する。
図１０は、フィラメントを形成するために、電極３及び４の両端間に印加することができるパルスＰの交互波形を例示する。この波形では、各パルスＰは、ゼロから開始し徐々に増加する電圧を含む。電圧が右斜め上に増加する割合は、各パルスに対して同じである。それぞれの後続のパルスは、以前のパルスよりも長い継続時間Ｔを有するため、それぞれの後続のパルスは、以前のパルスＰと比較して、より高い最大電圧に到達する。電流限界は、これらのパルスに適用することができ、この電流限界は、パルス毎に同じであり、又は上述のようにパルス毎に変化する。
図１１は、フィラメントを形成するために、電極３及び４の両端間に印加することができるパルスＰの交互波形を例示する。この波形では、各パルスＰは、徐々に増加する電圧を含む。電圧が右斜め上に増加する割合は、各パルスに対して同じであり、好ましくは、それぞれの後続のパルスは、以前のパルスが終了した電圧レベルから始まる。この実施形態でのパルスは、全て同じ継続時間Ｔを有するが、この継続時間も、同様に変化し得る。電流限界は、これらのパルスに適用することができ、この電流限界は、パルス毎に同じであり、又は上述のようにパルス毎に変化する。
図１２は、フィラメントを形成するために、電極３及び４の両端間に印加することができるパルスＰの交互波形を例示する。この波形では、各パルスＰは、徐々に増加する電圧を含む。電圧が右斜め上に増加する割合は、各パルスに対してより小さくなるが、各パルスの継続時間Ｔは、増加し、それぞれの後続のパルスは、以前のパルスが終了する電圧レベルから開始することができる。電流限界は、これらのパルスに適用することができ、この電流限界は、パルス毎に同じであり、又は上述のようにパルス毎に変化する。
図１３は、フィラメントを形成するために、電極３及び４の両端間に印加することができるパルスＰの交互波形を例示する。この波形は、図５と同様であるが、各パルスの終端でわずかな逆バイアス電圧（すなわち、逆極性であるが、ほとんどのパルスＰの振幅と比較して、より小さい電圧）が加算されている。逆バイアスは、フィラメントを形成する酸素空孔を安定化するのに役立つ。逆バイアス電圧は、振幅及び／又は継続時間においてパルスからパルスまで変化させる（例えば、図９に示されているように、逆バイアス電圧の振幅は、パルスからパルスまで増加させる）ことができる。この波形の逆バイアス電圧は、以前論述した任意の波形に加算することができる。電流限界は、これらのパルスに適用することができ、この電流限界は、パルス毎に同じであり、又は上述のようにパルス毎に変化する。
本発明は、図示した上記実施形態（複数可）に限定されるものではなく、添付の請求の範囲にあるあらゆる全ての変形例も包含することが理解されよう。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。更に、特許請求の範囲及び明細書から明らかであるように、全ての方法工程が図示又は請求されている厳密な順序で行われる必要はない。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
本明細書で使用される、用語「〜の上方に（over）」及び「〜の上に（on）」はともに、「直接的に〜の上に」（中間材料、要素、又は間隙がそれらの間に配設されていない）及び「間接的に〜の上に」（中間材料、要素、又は間隙がそれらの間に配設されている）を包括的に含むことに留意されるべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に隣接した」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「取り付けられた」は、「直接取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されている）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間材料又は要素がそれらの間で要素を電気的に連結していない）、及び「間接的に電気的に結合された」（中間材料又は要素がそれらの間で要素を電気的に連結している）を含む。例えば、「基板の上方に」要素を形成することは、中間材料／要素が介在せずに直接的に基板の上にその要素を形成することも、１つ以上の中間材料／要素が介在して間接的に基板の上にその要素を形成することも含む可能性がある。
Claims (32)
- 第１の導電性電極と第２の導電性電極との間に配設され、前記第１の導電性電極及び前記第２の導電性電極と電気的に接続している金属酸化物材料中に導電性フィラメントを形成する方法であって、前記方法は、
正しいテンポで離間された複数の電圧パルスを前記第１の導電性電極と前記第２の導電性電極との間に印加することを含み、
前記電圧パルスの各々に関して、電圧の振幅が前記電圧パルスの間に増加する、方法。 - 前記電圧パルスの各々に関して、電圧の振幅の最大値が、前記１つの電圧パルスに先行する前記複数の電圧パルスのいずれかの電圧の振幅も上回る、請求項１に記載の方法。
- 前記電圧パルスの各々に関して、
前記電圧パルスの間、前記第１の導電性電極と前記第２の導電性電極との間に印加される電流を電流限界に制限することを更に含む、請求項１に記載の方法。 - 前記電圧パルスの各々に関して、前記電流限界が、前記１つの電圧パルスに先行する前記複数の電圧パルスのいずれかの電流限界も上回る、請求項３に記載の方法。
- 前記電圧パルスの各々に関して、直後の電圧パルスの前記電流限界が、乗数で乗じた分前記１つの電圧パルスの前記電流限界よりも大きい、請求項４に記載の方法。
- 前記電圧パルスの各々に関して、前記電圧の前記振幅が、離散的なステップで増加する、請求項１に記載の方法。
- 前記電圧パルスの各々に関して、前記離散的なステップの数が、前記１つの電圧パルスに先行する前記複数の電圧パルスのいずれかの離散的なステップの数も上回る、請求項６に記載の方法。
- 前記電圧パルスの各々に関して、前記１つの電圧パルスの継続時間が、前記１つのパルスに先行する前記複数の電圧パルスのいずれかの継続時間も上回る、請求項１に記載の方法。
- 前記複数の電圧パルスの全てが、同じ継続時間を有する、請求項１に記載の方法。
- 前記電圧パルスの各々に関して、前記電圧の前記振幅が、漸増する、請求項１に記載の方法。
- 前記電圧パルスの各々に関して、前記電圧の振幅の前記漸増が、前記１つの電圧パルスに先行する前記複数の電圧パルスのいずれかの漸増も上回る割合である、請求項１０に記載の方法。
- 前記電圧パルスの各々に関して、前記電圧の振幅の前記漸増が、前記複数の電圧パルスの他の全ての漸増と同じ割合である、請求項１０に記載の方法。
- 前記電圧パルスの各々に関して、前記１つの電圧パルスが、前記１つの電圧パルスの直前の前記複数の電圧パルスのいずれかの終了電圧の振幅とも等しい開始電圧の振幅を有する、請求項２に記載の方法。
- 前記電圧パルスの各々が、逆極性の電圧で終了する、請求項１に記載の方法。
- 前記複数の電圧パルスの各々の後で、前記金属酸化物材料の抵抗を測定することと、
前記測定された抵抗が所定の閾値未満であることに応答して、前記電圧パルスの前記印加を停止することと、を更に含む、請求項１に記載の方法。 - 前記電圧パルスのうちの１つの間の前記第１の導電性電極と前記第２の導電性電極との間に印加された電流が所定の値を上回ったことに応答して、前記電圧パルスの前記印加を停止すること、を更に含む、請求項１に記載の方法。
- 第１の導電性電極と第２の導電性電極との間に配設され、前記第１の導電性電極及び前記第２の導電性電極と電気的に接続している金属酸化物材料と、
正しいテンポで離間された複数の電圧パルスを前記第１の導電性電極と前記第２の導電性電極との間に印加するように構成された電圧源と、を含み
前記電圧パルスの各々に関して、電圧の振幅が、前記電圧パルスの間増加する、メモリデバイス。 - 前記電圧パルスの各々に関して、前記振幅の最大値が、前記１つの電圧パルスに先行する前記複数の電圧パルスのいずれかの振幅の最大値も上回る、請求項１７に記載のメモリデバイス。
- 前記電圧源が、前記電圧パルスの各々に関して、前記電圧パルスの間、前記第１の導電性電極と前記第２の導電性電極との間に印加された電流を電流限界に制限するように更に構成されている、請求項１７に記載のメモリデバイス。
- 前記電圧パルスの各々に関して、前記電流限界が、前記１つの電圧パルスに先行する前記複数の電圧パルスのいずれかの電流限界も上回る、請求項１９に記載のメモリデバイス。
- 前記電圧パルスの各々に関して、直後の電圧パルスの前記電流限界が、乗数で乗じた分前記１つの電圧パルスの電流限界よりも大きい、請求項２０に記載のメモリデバイス。
- 前記電圧パルスの各々に関して、前記電圧の前記振幅が、離散的なステップで増加する、請求項１７に記載のメモリデバイス。
- 前記電圧パルスの各々に関して、前記離散的なステップの数が、前記１つの電圧パルスに先行する前記複数の電圧パルスのいずれかの離散的なステップの数も上回る、請求項２２に記載のメモリデバイス。
- 前記電圧パルスの各々に関して、前記１つの電圧パルスの継続時間が、前記１つのパルスに先行する前記複数の電圧パルスのいずれかの継続時間も上回る、請求項１７に記載のメモリデバイス。
- 前記複数の電圧パルスの全てが、同じ継続時間を有する、請求項１７に記載のメモリデバイス。
- 前記電圧パルスの各々に関して、前記電圧の前記振幅が、漸増する、請求項１７に記載のメモリデバイス。
- 前記電圧パルスの各々に関して、前記電圧の振幅の前記漸増が、前記１つの電圧パルスに先行する前記複数の電圧パルスのいずれかの漸増も上回る割合である、請求項２６に記載のメモリデバイス。
- 前記電圧パルスの各々に関して、前記電圧の振幅の前記漸増が、前記複数の電圧パルスの他の全ての漸増と同じ割合である、請求項２６に記載のメモリデバイス。
- 前記電圧パルスの各々に関して、前記１つの電圧パルスは、前記１つの電圧パルスの直前の前記複数の電圧パルスのいずれの終了電圧の振幅とも等しい開始電圧の振幅を有する、請求項１８に記載のメモリデバイス。
- 前記電圧パルスの各々が、逆極性の電圧で終了する、請求項１７に記載のメモリデバイス。
- 前記複数の電圧パルスの各々の後に、前記金属酸化物材料の抵抗を測定するための抵抗検出器、を更に含み、前記電圧源は、前記測定された抵抗が所定の閾値未満であることに応答して、前記電圧パルスの前記印加を停止するように構成されている、請求項１７に記載のメモリデバイス。
- 前記電圧源は、前記電圧パルスのうちの１つの間、前記第１の導電性電極と前記第２の導電性電極との間に印加された電流が所定の値を上回ったことに応答して、前記電圧パルスの前記印加を停止するように構成されている、請求項１７に記載のメモリデバイス。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SG10201601703UA SG10201601703UA (en) | 2016-03-04 | 2016-03-04 | Multi-step voltage for forming resistive random access memory (rram) cell filament |
| SG10201601703U | 2016-03-04 | ||
| US15/404,087 US9959927B2 (en) | 2016-03-04 | 2017-01-11 | Multi-step voltage for forming resistive access memory (RRAM) cell filament |
| US15/404,087 | 2017-01-11 | ||
| PCT/US2017/017543 WO2017151296A1 (en) | 2016-03-04 | 2017-02-10 | Multi-step voltage for forming resistive random access memory (rram) cell filament |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019511803A true JP2019511803A (ja) | 2019-04-25 |
Family
ID=60156976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018544244A Pending JP2019511803A (ja) | 2016-03-04 | 2017-02-10 | 抵抗変化型メモリ（ｒｒａｍ）セルフィラメントを形成するためのマルチステップ電圧 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9959927B2 (ja) |
| EP (1) | EP3424087A4 (ja) |
| JP (1) | JP2019511803A (ja) |
| KR (1) | KR101981911B1 (ja) |
| CN (1) | CN108886094A (ja) |
| SG (1) | SG10201601703UA (ja) |
| TW (1) | TWI621122B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018106450A1 (en) | 2016-12-09 | 2018-06-14 | Microsemi Soc Corp. | Resistive random access memory cell |
| US10522224B2 (en) | 2017-08-11 | 2019-12-31 | Microsemi Soc Corp. | Circuitry and methods for programming resistive random access memory devices |
| US10515697B1 (en) * | 2018-06-29 | 2019-12-24 | Intel Corporation | Apparatuses and methods to control operations performed on resistive memory cells |
| KR102670952B1 (ko) * | 2019-07-16 | 2024-05-30 | 삼성전자주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 |
| CN114257257B (zh) * | 2021-12-17 | 2023-04-25 | 清华大学深圳国际研究生院 | 一种多阶峰值检测脉冲超宽带接收机 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070115714A1 (en) * | 2003-12-18 | 2007-05-24 | Shunsaku Muraoka | Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor |
| US20100067290A1 (en) * | 2008-09-15 | 2010-03-18 | Savransky Semyon D | Method of programming of phase-change memory and associated devices and materials |
| US20110235401A1 (en) * | 2010-03-23 | 2011-09-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| JP2011204297A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体記憶装置 |
| US20120026778A1 (en) * | 2010-07-28 | 2012-02-02 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
| US20130301337A1 (en) * | 2012-05-11 | 2013-11-14 | Axon Technologies Corporation | Resistive Devices and Methods of Operation Thereof |
| US20140071734A1 (en) * | 2012-09-12 | 2014-03-13 | Kabushiki Kaisha Toshiba | Resistance-change memory |
| US8976568B1 (en) * | 2012-01-20 | 2015-03-10 | Adesto Technologies Corporation | Circuits and methods for programming variable impedance elements |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008016833A2 (en) * | 2006-07-31 | 2008-02-07 | Sandisk 3D Llc | Increasing write voltage pulse operations in non-volatile memory |
| KR100755409B1 (ko) | 2006-08-28 | 2007-09-04 | 삼성전자주식회사 | 저항 메모리 소자의 프로그래밍 방법 |
| US7474561B2 (en) | 2006-10-10 | 2009-01-06 | Sandisk Corporation | Variable program voltage increment values in non-volatile memory program operations |
| KR100809339B1 (ko) | 2006-12-20 | 2008-03-05 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
| US7830697B2 (en) * | 2007-06-25 | 2010-11-09 | Sandisk 3D Llc | High forward current diodes for reverse write 3D cell |
| TWI517156B (zh) * | 2008-02-29 | 2016-01-11 | Toshiba Kk | Semiconductor memory device |
| US8040721B2 (en) | 2009-08-31 | 2011-10-18 | Sandisk 3D Llc | Creating short program pulses in asymmetric memory arrays |
| US8848430B2 (en) | 2010-02-23 | 2014-09-30 | Sandisk 3D Llc | Step soft program for reversible resistivity-switching elements |
| US8274812B2 (en) | 2010-06-14 | 2012-09-25 | Crossbar, Inc. | Write and erase scheme for resistive memory device |
| CN102610272B (zh) | 2011-01-19 | 2015-02-04 | 中国科学院微电子研究所 | 一种阻变存储器单元的编程和擦除方法及装置 |
| US8958233B2 (en) * | 2011-10-18 | 2015-02-17 | Micron Technology, Inc. | Stabilization of resistive memory |
| JP5250726B1 (ja) * | 2011-12-02 | 2013-07-31 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 |
| KR101996020B1 (ko) * | 2012-02-08 | 2019-07-04 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그것의 쓰기 방법 |
| KR20140029814A (ko) | 2012-08-30 | 2014-03-11 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 구동 방법 |
| US8995169B1 (en) | 2013-09-12 | 2015-03-31 | Sandisk 3D Llc | Method of operating FET low current 3D Re-RAM |
-
2016
- 2016-03-04 SG SG10201601703UA patent/SG10201601703UA/en unknown
-
2017
- 2017-01-11 US US15/404,087 patent/US9959927B2/en active Active
- 2017-02-10 KR KR1020187028526A patent/KR101981911B1/ko active IP Right Grant
- 2017-02-10 JP JP2018544244A patent/JP2019511803A/ja active Pending
- 2017-02-10 CN CN201780014845.8A patent/CN108886094A/zh active Pending
- 2017-02-10 EP EP17760463.4A patent/EP3424087A4/en not_active Withdrawn
- 2017-03-02 TW TW106106805A patent/TWI621122B/zh active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070115714A1 (en) * | 2003-12-18 | 2007-05-24 | Shunsaku Muraoka | Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor |
| US20100067290A1 (en) * | 2008-09-15 | 2010-03-18 | Savransky Semyon D | Method of programming of phase-change memory and associated devices and materials |
| US20110235401A1 (en) * | 2010-03-23 | 2011-09-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| JP2011198430A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2011204297A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体記憶装置 |
| US20120026778A1 (en) * | 2010-07-28 | 2012-02-02 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
| JP2012027997A (ja) * | 2010-07-28 | 2012-02-09 | Toshiba Corp | 半導体記憶装置 |
| US8976568B1 (en) * | 2012-01-20 | 2015-03-10 | Adesto Technologies Corporation | Circuits and methods for programming variable impedance elements |
| US20130301337A1 (en) * | 2012-05-11 | 2013-11-14 | Axon Technologies Corporation | Resistive Devices and Methods of Operation Thereof |
| WO2013170214A2 (en) * | 2012-05-11 | 2013-11-14 | Adesto Technologies Corporation | Resistive devices and methods of operation thereof |
| US20140071734A1 (en) * | 2012-09-12 | 2014-03-13 | Kabushiki Kaisha Toshiba | Resistance-change memory |
| JP2014075170A (ja) * | 2012-09-12 | 2014-04-24 | Toshiba Corp | 抵抗変化メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180113631A (ko) | 2018-10-16 |
| SG10201601703UA (en) | 2017-10-30 |
| EP3424087A4 (en) | 2019-11-06 |
| TWI621122B (zh) | 2018-04-11 |
| US9959927B2 (en) | 2018-05-01 |
| KR101981911B1 (ko) | 2019-05-23 |
| CN108886094A (zh) | 2018-11-23 |
| TW201802817A (zh) | 2018-01-16 |
| EP3424087A1 (en) | 2019-01-09 |
| US20170316823A1 (en) | 2017-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2019511803A (ja) | 抵抗変化型メモリ（ｒｒａｍ）セルフィラメントを形成するためのマルチステップ電圧 | |
| KR102118768B1 (ko) | 3 개 이상의 저항 상태 랜덤 액세스 메모리 셀 | |
| KR100755409B1 (ko) | 저항 메모리 소자의 프로그래밍 방법 | |
| US20130044534A1 (en) | Forming method of performing forming on variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device | |
| US9202565B2 (en) | Write method for writing to variable resistance nonvolatile memory element and variable resistance nonvolatile memory device | |
| US8942025B2 (en) | Variable resistance nonvolatile memory element writing method | |
| JP5390730B2 (ja) | 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 | |
| US20140056056A1 (en) | Method for reading data from nonvolatile memory element, and nonvolatile memory device | |
| JP6959325B2 (ja) | 抵抗変化型メモリ（ｒｒａｍ）セルフィラメントの電流形成 | |
| US20150287919A1 (en) | Method for forming memory device | |
| US9824733B2 (en) | Resistive memory and operating method for performing a forming operation thereof | |
| TWI626654B (zh) | 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法 | |
| WO2017151296A1 (en) | Multi-step voltage for forming resistive random access memory (rram) cell filament | |
| KR101674872B1 (ko) | 저항성 스위칭 슈미트 트리거들 및 비교기들 | |
| KR101593164B1 (ko) | 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법 | |
| KR100989180B1 (ko) | 저항변화기록소자 및 그 제조방법 | |
| JP2012227275A (ja) | 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置 | |
| EP4099327A1 (en) | Method for programming an array of resistive memory cells | |
| US20230274780A1 (en) | Methods for enlarging the memory window and improving data retention in restistive memory device | |
| US20090285014A1 (en) | Integrated circuit and method for switching a resistively switching memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180821 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200811 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201210 |