JP2019171670A - 素子基板、記録ヘッド、及び記録装置 - Google Patents

Abstract

【課題】各ノズルに対応して設けられた温度センサから高精度にノズルの吐出状態を判定することが可能な素子基板と、その素子基板を用いた記録ヘッド、その記録ヘッドを用いた記録装置を提供することである。【解決手段】素子基板に、インクを加熱してノズルから吐出するヒータと、ヒータに対応して設けられた温度センサと、外部から入力される第１の信号が指定する電流値に基づいて温度センサに定電流を通電する定電流源とを備える。さらに、前記定電流により通電された温度センサから出力される電圧と外部から入力される第２の信号が指定する閾値電圧とに基づいて、前記ノズルからのインクの吐出状態を判定し、判定結果信号を出力する判定回路とを備える。【選択図】 図７

Description

本発明は素子基板、記録ヘッド、及び記録装置に関し、特に、例えば、複数の記録素子を備えた素子基板を組み込んだ記録ヘッドをインクジェット方式に従って記録を行うために適用した記録装置に関する。

ノズルからインク液滴を吐出させ、紙，プラスチックフィルムその他の記録媒体に付着させるインクジェット記録方式の中で、インクを吐出するために熱エネルギーを発生する記録素子を有する記録ヘッドを用いるものがある。この方式に従う記録ヘッドを用いる記録装置において、各ヒータに対応して設けた温度センサから出力される温度信号の誤差の補正を、回路の電気的バラつきとノズル毎の熱的バラつきに基づいて行う方法が提案されている（特許文献１参照）。

特許文献１に開示された記録装置では、ヒータに駆動パルスを印加せずに温度信号を取得し、電気バラつきを示すオフセット電圧ＴＥｏｆｆを取得する。次に、ヒータに駆動パルスを印加して温度信号を取得し、熱的バラつきである係数Ｋを取得する。そして、取得されたオフセット電圧ＴＥｏｆｆと係数Ｋを用いて、温度信号の誤差を最終的に補正し正確な温度情報を出力する。

特許第４８９０９６０号公報

しかしながら上記従来例では、ノズルの吐出状態を判定する基準が複数のタイミングで取得される温度情報の信号であることを前提としている。このため、温度センサから取得される温度情報の経時変化を表す信号に基いて吐出状態を判定する場合、ノズルから吐出されるインク液滴の尾引（サテライト）がヒータに墜落する量やそのタイミングのバラつきにより生じる信号のバラつきを補正できない。その結果、精度の高い吐出状態の判定を行うことができない。

また、上記従来例に従う方法では、温度情報に基づいた信号に利得を乗じて補正する方法のため、有用な信号と共にノイズも増大してしまうので、吐出状態の判定精度を向上させることができない。

本発明は上記従来例に鑑みてなされたもので、各ノズルに対応して設けられた温度センサから高精度にノズルの吐出状態を判定することが可能な素子基板と、その素子基板を用いた記録ヘッド、その記録ヘッドを用いた記録装置を提供する事を目的とする。

上記目的を達成するために本発明の素子基板は次のような構成からなる。

即ち、その素子基板は、インクを加熱してノズルから吐出するヒータと、前記ヒータに対応して設けられた温度センサと、外部から入力される第１の信号が指定する電流値に基づいて前記温度センサに定電流を通電する定電流源と、前記定電流により通電された温度センサから出力される電圧と外部から入力される第２の信号が指定する閾値電圧とに基づいて、前記ノズルからのインクの吐出状態を判定し、判定結果信号を出力する判定回路とを有することを特徴とする。

また本発明を別の側面から見れば、上記構成の素子基板を含む記録ヘッドを備える。

さらに本発明を別の側面から見れば、上記構成の記録ヘッドと、前記記録ヘッドに対して前記第１の信号と前記第２の信号とを生成して送信する信号生成手段と、前記判定結果信号を受信する受信手段と、前記受信手段により受信した前記判定結果信号が示す判定結果を格納する記憶手段とを有することを特徴とする記録装置を備える。

またさらに本発明を別の側面から見れば、上記構成の素子基板を含む記録ヘッドと、前記記録ヘッドに対して前記第１の信号と前記第２の信号とを生成して送信する信号生成手段と、前記判定結果信号を受信する受信手段と、前記受信手段により受信した前記判定結果信号に基づいて、前記定電流源が通電する電流値を調整する調整手段とを有することを特徴とする記録装置を備える。

本発明によれば、温度センサに通電する定電流や吐出状態判定のための閾値電圧を適切に定めることができるので、様々な要因によって劣化したノズルやヒータに対しても、高精度にノズルの吐出状態を判定することができるという効果がある。

本発明の代表的な実施例であるフルライン記録ヘッドを備えた記録装置の構造を説明するための斜視図である。 図１に示した記録装置の制御構成を示すブロック図である。 シリコン基板に形成された記録素子近傍の多層配線構造を示す図である。 図３に示す素子基板を用いた温度検知の制御構成を表すブロック図である。 素子基板５の詳細な内部回路構成を示す図である。 素子基板に入力される各信号のタイムチャートである。 １つのヒータ（抵抗）に注目した判定結果信号ＲＳＬＴを生成する回路構成を示す図である。 バンドパスフィルタ（ＢＰＦ）１１３の詳細な構成を示す回路図である。 ラッチ期間Ｔに定電流Ｉｒｅｆ０を温度センサに通電してヒータにヒータ駆動信号ＨＴのパルスを印加したときの、差動アンプの出力波形Ｖｄｉｆと反転アンプの出力波形Ｖｉｎｖを表すタイムチャートである。 定電流Ｉｒｅｆを１ランクずつ増大させたときの正常吐出時の差動アンプの出力波形Ｖｄｉｆと反転アンプの出力波形Ｖｉｎｖを表わしたタイムチャートである。 １ランクずつ定電流を増大させたときの正常吐出時の差動アンプの出力波形Ｖｄｉｆと反転アンプの出力波形Ｖｉｎｖを表したタイムチャートである。 定電流の調整処理を説明するフローチャートである。 図１０に示したはステップＳ２とステップＳ５に示すピーク電圧の取得処理の詳細な処理を示すフローチャートである。 閾値電圧を変化させた場合の判定信号の変化を示すタイムチャートである。 ３つの温度センサに対する設定電圧を求める方法を説明する図である。 設定電圧Ｖｐｅを決定する処理を示すフローチャートである。 調整済みの定電流Ｉａｄｒで温度センサに通電しながらヒータにヒータ駆動信号ＨＴのパルスを印加したときの差動アンプの出力波形Ｖｄｉｆと反転アンプの出力波形Ｖｉｎｖを表すタイミングチャートである。 未調整の定電流Ｉｒｅｆ０で温度センサに通電しながらヒータにヒータ駆動信号ＨＴのパルスを印加したときの差動アンプの出力波形Ｖｄｉｆと反転アンプの出力波形Ｖｉｎｖを表すタイミングチャートである。 調整済みの定電流Ｉａｄｒで温度センサに通電しながらヒータにヒータ駆動信号ＨＴのパルスを印加したときの差動アンプの出力波形Ｖｄｉｆと反転アンプの出力波形Ｖｉｎｖを表すタイミングチャートである。 ヒータ通電信号ＳＥのＯＮ期間で温度センサに定電流を通電する一方でヒータにヒータ駆動信号ＨＴのパルスを印加しない時の差動アンプの出力波形Ｖｄｉｆと反転アンプの出力波形Ｖｉｎｖを表すタイミングチャートである。

以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。

なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。

またさらに、「ノズル（「記録素子」という場合もある）」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

以下に用いる記録ヘッド用の素子基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。

さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（built-in）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。

＜フルライン記録ヘッドを搭載した記録装置（図１）＞
図１は本発明の代表的な実施例であるインクを吐出して記録を行うフルライン記録ヘッドを用いた記録装置１０００の概略構成を示した図である。

図１に示されるように、記録装置１０００は、記録媒体２を搬送する搬送部１と、記録媒体２の搬送方向と略直交して配置されるフルライン記録ヘッド３とを備え、複数の記録媒体２を連続的又は間欠的に搬送しながら連続記録を行うライン型記録装置である。フルライン記録ヘッド３には、インク経路内の圧力（負圧）を制御する負圧制御ユニット２３０と、負圧制御ユニット２３０と連通した液体供給ユニット２２０と、液体供給ユニット２２０へのインクの供給及び排出口となる液体接続部１１１Ａとを設ける。

筺体８０には、負圧制御ユニット２３０と液体供給ユニット２２０と液体接続部１１１Ａとが備えられる。

なお、記録媒体２は、カットシートに限らず、連続したロールシートであっても良い。

フルライン記録ヘッド（以下、記録ヘッド）３は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）、ブラック（Ｋ）のインクによるフルカラー記録が可能である。記録ヘッド３に対しては、インクを記録ヘッド３へ供給する供給路である液体供給ユニット２２０と、メインタンクが接続される。また、記録ヘッド３には、記録ヘッド３へ電力および吐出制御信号を伝送する電気制御部（不図示）が電気的に接続される。

また、記録媒体２はその搬送方向に長さＦの距離だけ離して設けられた２つの搬送ローラ８１、８２を回転することにより搬送される。

この実施例の記録ヘッドは、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。このため、記録ヘッド３の各吐出口には電気熱変換素子（ヒータ）を備えている。この電気熱変換素子は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換素子にパルス電圧を印加することによって対応する吐出口からインクを吐出する。なお、記録装置は、上述した記録媒体の幅に相当する記録幅をもつフルライン記録ヘッドを用いた記録装置に限定するものではない。例えば、記録媒体の搬送方向に吐出口を配列した記録ヘッドをキャリッジに搭載に、そのキャリッジを往復走査しながらインクを記録媒体に吐出して記録を行ういわゆるシリアルタイプの記録装置にも適用できる。

＜制御構成の説明（図２）＞
図２は記録装置１０００の制御回路の構成を示すブロック図である。

図２に示すように、記録装置１０００は、主に記録部を統括するプリントエンジンユニット４１７と、スキャナ部を統括するスキャナエンジンユニット４１１と、記録装置１０００の全体を統括するコントローラユニット４１０によって構成されている。ＭＰＵや不揮発性メモリ（ＥＥＰＲＯＭなど）を内蔵したプリントコントローラ４１９は、コントローラユニット４１０のメインコントローラ４０１の指示に従ってプリントエンジンユニット４１７の各種機構を制御する。スキャナエンジンユニット４１１の各種機構は、コントローラユニット４１０のメインコントローラ４０１によって制御される。

以下、制御構成の詳細について説明する。

コントローラユニット４１０において、ＣＰＵにより構成されるメインコントローラ４０１は、ＲＯＭ４０７に格納されているプログラムや各種パラメータに従って、ＲＡＭ４０６を作業領域としながら記録装置１０００の全体を制御する。例えば、ホストＩ／Ｆ４０２またはワイヤレスＩ／Ｆ４０３を介してホスト装置４００から印刷ジョブが入力されると、メインコントローラ４０１の指示に従って、画像処理部４０８は受信した画像データに対して所定の画像処理を施す。そして、メインコントローラ４０１はプリントエンジンＩ／Ｆ４０５を介して、画像処理を施した画像データをプリントエンジンユニット４１７へ送信する。

なお、記録装置１０００は無線通信や有線通信を介してホスト装置４００から画像データを取得しても良いし、記録装置１０００に接続された外部記憶装置（ＵＳＢメモリ等）から画像データを取得しても良い。無線通信や有線通信に利用される通信方式は限定されない。例えば、無線通信に利用される通信方式として、Ｗｉ−Ｆｉ（Ｗｉｒｅｌｅｓｓ Ｆｉｄｅｌｉｔｙ）（登録商標）やＢｌｕｅｔｏｏｔｈ（登録商標）が適用可能である。また、有線通信に利用される通信方式としては、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）等が適用可能である。また、例えば、ホスト装置４００から読取命令が入力されると、メインコントローラ４０１は、スキャナエンジンＩ／Ｆ４０９を介してこの命令をスキャナエンジンユニット４１１に送信する。

操作パネル４０４は、ユーザが記録装置１０００に対して入出力を行うためのユニットである。ユーザは、操作パネル４０４を介してコピーやスキャン等の動作を指示したり、記録モードを設定したり、記録装置１０００の情報を認識したりすることができる。

プリントエンジンユニット４１７では、ＣＰＵにより構成されるプリントコントローラ４１９がＲＯＭ４２０に記憶されているプログラムや各種パラメータに従って、ＲＡＭ４２１を作業領域として、プリントエンジンユニット４１７の各種機構を制御する。

コントローラＩ／Ｆ４１８を介して各種コマンドや画像データが受信されると、プリントコントローラ４１９は、これを一旦ＲＡＭ４２１に保存する。記録ヘッド３が記録動作に利用できるように、プリントコントローラ４１９は画像処理コントローラ４２２に、保存した画像データは記録データへ変換される。記録データが生成されると、プリントコントローラ４１９は、ヘッドＩ／Ｆ４２７を介して記録ヘッド３に記録データに基づく記録動作を実行させる。この際、プリントコントローラ４１９は、搬送制御部４２６を介して搬送ローラ８１、８２を駆動して、記録媒体２を搬送する。プリントコントローラ４１９の指示に従って、記録媒体２の搬送動作に連動して記録ヘッド３による記録動作が実行され、記録処理が行われる。

ヘッドキャリッジ制御部４２５は、記録装置１０００のメンテナンス状態や記録状態といった動作状態に応じて記録ヘッド３の向きや位置を変更する。インク供給制御部４２４は、記録ヘッド３へ供給されるインクの圧力が適切な範囲に収まるように、液体供給ユニット２２０を制御する。メンテナンス制御部４２３は、記録ヘッド３に対するメンテナンス動作を行う際に、メンテナンスユニット（不図示）におけるキャップユニットやワイピングユニットの動作を制御する。

スキャナエンジンユニット４１１においては、メインコントローラ４０１が、ＲＯＭ４０７に記憶されているプログラムや各種パラメータに従って、ＲＡＭ４０６を作業領域としながら、スキャナコントローラ４１５のハードウェア資源を制御する。これにより、スキャナエンジンユニット４１１が備える各種機構は制御される。例えば、コントローラＩ／Ｆ４１４を介してメインコントローラ４０１がスキャナコントローラ４１５内のハードウェア資源を制御して、ユーザによってＡＤＦ（不図示）に積載された原稿を搬送制御部４１３を介して搬送し、センサ４１６によって読取る。そして、スキャナコントローラ４１５は読取った画像データをＲＡＭ４１２に保存する。

なお、プリントコントローラ４１９は、上述のように取得された画像データを記録データに変換することで、記録ヘッド３にスキャナコントローラ４１５で読取った画像データに基づく記録動作を実行させることが可能である。

＜温度検知素子の構成の説明（図３）＞
図３はシリコン基板に形成された記録素子近傍の多層配線構造を示す図である。

図３（ａ）は温度検知素子３０６を記録素子３０９の下層に層間絶縁膜３０７を介してシート状に配置した上面図である。図３（ｂ）は図３（ａ）に示した上面図における破線ｘ−ｘ’に沿った断面図であり、図３（ｃ）は図３（ａ）に示した破線ｙ−ｙ’に沿った断面図である。

図３（ｂ）に示すｘ−ｘ’断面図と図３（ｃ）に示すｙ−ｙ’断面図において、シリコン基板上に積層した絶縁膜３０２の上にアルミニウム等からなる配線３０３が形成され、さらに配線３０３の上に層間絶縁膜３０４が形成される。配線３０３と、チタン及び窒化チタン積層膜等からなる薄膜抵抗体の温度検知素子３０６とが層間絶縁膜３０４に埋め込まれたタングステン等からなる導電プラグ３０５を介して電気的に接続される。

次に、温度検知素子３０６の下側に層間絶縁膜３０７が形成される。そして、配線３０３と、タンタル窒化珪素膜等からなる発熱抵抗体の記録素子３０９とが、層間絶縁膜３０４及び層間絶縁膜３０７を貫通するタングステン等からなる導電プラグ３０８を介して電気的に接続される。

なお、下層の導電プラグと上層の導電プラグを接続する際は、中間の配線層からなるスペーサを挟んで接続されるのが一般的である。この実施例に適用する場合、中間の配線層となる温度検知素子の膜厚が数１０ｎｍ程度の薄膜のため、ビアホール工程の際、スペーサとなる温度検知素子膜に対するオーバエッチ制御の精度が求められる。また、温度検知素子層のパターンの微細化に不利にもなる。このような事情を鑑み、この実施例では層間絶縁膜３０４及び層間絶縁膜３０７を貫通させた導電プラグを採用している。

また、プラグの深さに応じて導通の信頼性を確保するために、この実施例では層間絶縁膜が一層の導電プラグ３０５は口径０．４μｍとし、層間絶縁膜が二層を貫通する導電プラグ３０８ではより大きい口径０．６μｍにしている。

次に、シリコン窒化膜などの保護膜３１０、そして保護膜３１０の上にタンタルなどの耐キャビテーション膜３１１を形成してヘッド基板（素子基板）となる。さらに、感光樹脂等からなるノズル形成材３１２で吐出口３１３が形成される。

このように、配線３０３の層と記録素子３０９の層の中間に独立した温度検知素子３０６の中間層を設けた多層配線構造としている。

以上の構成から、この実施例で用いる素子基板では記録素子ごとに各記録素子に対応してその直下に設けられた温度検知素子により温度情報を得ることが可能になる。

そして、その温度検知素子により検知された温度情報とその温度変化とから、素子基板の内部に設けられた論理回路により対応する記録素子からのインク吐出状態を示す判定結果信号ＲＳＬＴを得ることができる。判定結果信号ＲＳＬＴは１ビットの信号であり、“１”が吐出正常を示し、“０”が吐出不良を示す。

＜記録装置側から見た温度検知構成の説明（図４）＞
図４は図３に示す素子基板を用いた温度検知の制御構成を表すブロック図である。

図４（ａ）に示すように、プリントエンジンユニット４１７は、素子基板５に実装された記録素子の温度を検知するために、ＭＰＵを内蔵したプリントコントローラ４１９と、記録ヘッド３と接続するヘッドＩ／Ｆ４２７と、ＲＡＭ４２１とを備える。また、ヘッドＩ／Ｆ４２７は素子基板５に送信するための種々の信号を生成する信号生成部７と、温度検知素子３０６が検出した温度情報に基いて素子基板５から出力される判定結果信号ＲＳＬＴを入力する判定結果抽出部９とを含む。

温度検知のため、プリントコントローラ４１９が信号生成部７に指示を発行すると、信号生成部７は素子基板５に対して、クロック信号ＣＬＫ、ラッチ信号ＬＴ、ブロック信号ＢＬＥ、記録データ信号ＤＡＴＡ、ヒートイネーブル信号ＨＥを出力する。信号生成部７は更に、センサ選択信号ＳＤＡＴＡ、定電流信号Ｄｉｒｅｆ、吐出検査閾値信号Ｄｄｔｈを出力する。

センサ選択信号ＳＤＡＴＡは、温度情報を検出する温度検知素子を選択する選択情報と選択された温度検知素子への通電量指定情報、判定結果信号ＲＳＬＴの出力指示に関わる情報を含む。例えば、素子基板５が複数の記録素子からなる記録素子列を５列、実装する構成である場合、センサ選択信号ＳＤＡＴＡに含まれる選択情報は列を指定する列選択情報とその列の記録素子を指定する記録素子選択情報とを含む。一方、素子基板５からはセンサ選択信号ＳＤＡＴＡにより指定された列の１つの記録素子に対応する温度検知素子により検知された温度情報に基づく１ビットの判定結果信号ＲＳＬＴが出力される。

なお、この実施例では５列分の記録素子あたり、１ビットの判定結果信号ＲＳＬＴが出力される構成を採用している。従って、素子基板５が記録素子列を１０列分、実装する構成では判定結果信号ＲＳＬＴは２ビットとなり、この２ビット信号が１本の信号線を介してシリアルに判定結果抽出部９へと出力される。

図４（ａ）から分かるように、ラッチ信号ＬＴ、ブロック信号ＢＬＥ、センサ選択信号ＳＤＡＴＡは判定結果抽出部９にフィードバックされる。一方、判定結果抽出部９は、温度検知素子が検出した温度情報に基いて素子基板５から出力される判定結果信号ＲＳＬＴを受信し、ラッチ信号ＬＴの立下りと同期して各ラッチ期間に判定結果を抽出する。そして、その判定結果が吐出不良だった場合に、判定結果に対応するブロック信号ＢＬＥ、センサ選択信号ＳＤＡＴＡをＲＡＭ４２１に格納する。

そして、プリントコントローラ４１９は、ＲＡＭ４２１に格納された吐出不良ノズルを駆動するために用いたブロック信号ＢＬＥ、センサ選択信号ＳＤＡＴＡに基づいて、該当ブロックの記録データ信号ＤＡＴＡから吐出不良ノズルに対する信号を消去する。そして、代わりに不吐補完用のノズルを該当ブロックの記録データ信号ＤＡＴＡに追加して、信号生成部７に出力する。

なお、図４（ａ）に示す構成では、定電流信号Ｄｉｒｅｆと吐出検査閾値信号Ｄｄｔｈとを別々の信号線で素子基板５へ出力する形態としているが、本発明はこれによって限定されるものではない。図４（ｂ）に示す構成のように、定電流信号Ｄｉｒｅｆと吐出検査閾値信号Ｄｄｔｈを共通の信号線を介して、素子基板５へ出力する形態でも構わない。この場合に、例えば、信号生成部７は、定電流信号Ｄｉｒｅｆと吐出検査閾値信号Ｄｄｔｈをシリアルに出力する。

＜素子基板の回路構成と素子基板内の温度検知構成の説明（図５〜図８）＞
図５は素子基板５の詳細な内部回路構成を示す図である。

図３に示した記録素子近傍の多層配線構造から分かるように、記録素子３０９の下層に温度検知素子３０６が形成される。これに対応して、図５（ａ）に示す素子基板５には、記録素子３０９として動作するヒータ１０１と温度検知素子３０６として動作する温度センサ１０２とが対となって複数、備えられる。さらに、ヒータ１０１と温度センサ１０２には、ヒータ１０１をＯＮ／ＯＦＦするためのスイッチ素子１０５が、温度センサ１０２をＯＮ／ＯＦＦするためのスイッチ素子１０６が、それぞれ接続される。

なお、複数のヒータ１０１と複数の温度センサ１０２とは隣接する複数のヒータが時分割駆動のためにグループ化される。図５（ａ）ではこのグループをＧ１、Ｇ２、Ｇ３……と記している。

複数のヒータ１０１には素子基板５の外部に備えられた電源１０３が並列接続され、複数の温度センサ１０２には素子基板５の内部に備えられた定電流源１０４が並列接続される。また、定電流源１０４には入力された定電流信号Ｄｉｒｅｆに基づいて定電流源１０４を駆動する定電流制御回路２４０が接続される。また、複数の温度センサ１０２には、これらのヒータのいずれかから出力される温度検知信号に基づいて記録素子（ノズル）の吐出状態を判定する判定回路２５０が並列接続され、判定回路２５０が判定結果信号ＲＳＬＴを出力する。

さて、各ヒータ１０１を駆動するためには、クロック信号ＣＬＫに従って記録データ信号ＤＡＴＡを受信してシフトレジスタ（ＳＲ）７０１に入力し、これをラッチ信号ＬＴに従ってラッチ回路（ＬＡＴ）７０３でラッチする。そして、これをヒータ選択信号ＤとしてＡＮＤ回路７０５に出力する。ヒータ選択信号Ｄは、次のラッチタイミングまでの期間Ｔの間保持され、その間に次の記録データ信号ＤＡＴＡがシフトレジスタ７０１に転送される。例えば、駆動対象のノズルが属するグループがＧ２だとすると、グループＧ２に属するＡＮＤ回路７０５に入力されるヒータ選択信号Ｄのみが有効（Ｈｉｇｈアクティブ）となり、その他はＬｏｗとなる。

一方、クロック信号ＣＬＫに従ってブロック信号ＢＬＥを別のシフトレジスタ（ＳＲ）７０８に入力し、これをラッチ信号ＬＴに従って別のラッチ回路（ＬＡＴ）７０９でラッチする。そして、デコーダ７１０でブロック信号ＢＬＥをデコードしてブロック選択信号ＢＬを生成し、これをＡＮＤ回路７０５に出力する。デコーダ７１０から出力されるブロック選択信号ＢＬは、ブロック分割数分の配線に出力される。そして、駆動対象となるノズルに対応するブロック選択信号ＢＬは有効（Ｈｉｇｈアクティブ）となって、次のラッチタイミングまでの期間Ｔの間保持され、その間に次のブロック信号ＢＬＥがシフトレジスタ７０８に転送される。

記録データ信号ＤＡＴＡとブロック選択信号ＢＬとはＡＮＤ回路７０５で論理積が演算され、その演算結果がＡＮＤ回路７０６に出力される。ＡＮＤ回路７０５への２つの入力信号が共に有効（Ｈｉｇｈアクティブ）であれば、ＡＮＤ回路７０５からの出力信号は有効（Ｈｉｇｈアクティブ）となる。そして、ヒータ１０１の駆動を許可する信号として、ＡＮＤ回路７０６に入力される。ＡＮＤ回路７０６にヒートイネーブル信号ＨＥが入力されると、ＡＮＤ回路７０６は、ヒートイネーブル信号ＨＥに基いたヒータ駆動信号ＨＴを出力し、ヒータ駆動ＯＮとなる期間だけスイッチ素子１０５がＯＮとなる。その結果、対応するヒータ１０１に電流が流れ、ヒータ１０１が発生する熱によりインクが加熱されてインクが吐出する。

この実施例では、１つのタイミングで、そのとき入力されるセンサ選択信号ＳＤＡＴＡにより１つの温度センサ１０２が選択される。センサ選択信号ＳＤＡＴＡはクロック信号ＣＬＫに従ってシフトレジスタ（ＳＲ）７０２で受信され、これをラッチ信号ＬＴに従ってラッチ回路（ＬＡＴ）７０４でラッチし、これを選択信号ＳＤとしてＡＮＤ回路７０７に出力する。選択信号ＳＤは、次のラッチタイミングまでの期間Ｔの間、保持され、その間に次のセンサ選択信号ＳＤＡＴＡがシフトレジスタ７０２に転送される。例えば、温度情報検出対象のノズルが属するグループがＧ２だとすると、グループＧ２に属するＡＮＤ回路７０７に入力される選択信号ＳＤのみが有効（Ｈｉｇｈアクティブ）となり、その他はＬｏｗとなる。

一方、ＡＮＤ回路７０７にはブロック選択信号ＢＬが入力される。即ち、温度検知素子として動作する温度センサ１０２を選択するための信号は、ヒータ１０１を選択するためのブロック選択信号ＢＬと共用する。従って、選択信号ＳＤとブロック選択信号ＢＬとが共に有効（Ｈｉｇｈアクティブ）であるとき、ＡＮＤ回路７０７はラッチ期間Ｔのあいだ有効（Ｈｉｇｈアクティブ）となるセンサ通電信号ＳＥを出力する。センサ通電信号ＳＥによって、１つのスイッチ素子１０６がＯＮされ、これに対応する１つの温度センサ１０２に定電流Ｉｒｅｆが流れ、温度センサ（抵抗）１０２の両端に現れる電位差（電圧）が判定回路２５０に入力される。

なお、ヒータ１０１を駆動しないときに温度センサ１０２から温度検知信号を出力するためには、ヒータ選択信号Ｄは全てＬｏｗで、１つの選択信号ＳＤのみが有効（Ｈｉｇｈアクティブ）となる信号を入力すれば良い。

以上の構成から分かるように、素子基板５に備えられる温度検出素子としての役目を果たす複数の温度センサ１０２に共通の１つの定電流制御回路２４０と１つの判定回路２５０が設けられる。従って、ある１つのタイミングでは、センサ選択信号ＳＤＡＴＡによって選択された１つの温度センサ１０２により検知された温度情報に基づいた判定結果信号ＲＳＬＴが出力される。

なお、図４（ｂ）に示すように、定電流信号Ｄｉｒｅｆと吐出検査閾値信号Ｄｄｔｈを共通の信号線を介して素子基板５に転送する場合、これに対応する構成として、素子基板５の内部回路構成として図５（ｂ）に示す構成とすれば良い。即ち、図５（ａ）は、定電流信号Ｄｉｒｅｆと吐出検査閾値信号Ｄｄｔｈの受信用に別々の独立した端子を備える構成を示しているが、図５（ｂ）に示すように、定電流信号Ｄｉｒｅｆと吐出検査閾値信号Ｄｄｔｈの受信用に共通の端子を備える構成としても良い。

図６は素子基板に入力される各信号のタイムチャートである。

図６に示すように、素子基板５は、記録装置の信号生成部７から、クロック信号ＣＬＫ、ラッチ信号ＬＴ、ヒートイネーブル信号ＨＥ、記録データ信号ＤＡＴＡ、センサ選択信号ＳＤＡＴＡ、定電流信号Ｄｉｒｅｆ、吐出検査閾値信号Ｄｄｔｈを受信する。クロック信号ＣＬＫ以外はラッチ期間Ｔ毎に１回受信する。

次に、１つの温度センサ１０２によって検出された温度情報から判定結果信号ＲＳＬＴを素子基板５の内部で生成する回路構成について説明する。

図７は、１つのヒータ（抵抗）に注目した判定結果信号ＲＳＬＴを生成する回路構成を示す図である。なお、図７において、既にこれまでに説明した構成要素や信号については同じ参照番号や参照記号を付し、その説明は省略する。

図７において、（ａ）はヒータ１０１にヒータ駆動信号ＨＴを印加したときに温度センサ１０２から出力される信号を処理する回路の入出力の状態を表している。また、（ｂ）はヒータ１０１にヒータ駆動信号ＨＴを印加しないとき温度センサ１０２から出力される信号を処理する回路の入出力の状態を表している。なお、温度センサ１０２は薄膜抵抗体で構成される。

図７（ａ）において、ヒータ駆動信号ＨＴがＯＮ（Ｈｉｇｈアクティブ）になると、スイッチ素子１０５が閉じて（ＯＮ）、定電圧ＶＨがヒータ１０１に印加される。また、ヒータ駆動信号ＨＴがＯＦＦ（Ｌｏｗ）になると、スイッチ素子１０５が開いて（ＯＦＦ）、定電圧ＶＨのヒータ１０１への印加が遮断される。このように、ヒータ駆動信号ＨＴのＯＮ／ＯＦＦによって定電圧ＶＨがヒータ１０１に対して矩形パルス状に印加される。

一方、センサ通電信号ＳＥがＯＮ（Ｈｉｇｈアクティブ）になると、スイッチ素子１０６が閉じて（ＯＮ）、定電流Ｉｒｅｆが温度センサ１０２に供給される。同時に、スイッチ素子１０７が閉じて（ＯＮ）、温度センサ１０２の両端の電圧信号ＶＳＳおよびＶＳ＋ＶＳＳが差動アンプ１１１に入力される。

また、センサ通電信号ＳＥがＯＦＦ（Ｌｏｗ）になると、スイッチ素子１０５が開いて（ＯＦＦ）、定電流Ｉｒｅｆの温度センサ１０２への供給が遮断されるとともに、温度センサ１０２の両端の電圧信号の差動アンプ１１１への入力も遮断される。

定電流Ｉｒｅｆは、例えば、０．１ｍＡ刻み幅で０．６ｍＡ〜３．７ｍＡまで３２段階で設定可能となっている。以下、１段階の設定幅のことを１ランクという。１ランク大きいと電流値が大きい。定電流Ｉｒｅｆの設定値を定める定電流信号Ｄｉｒｅｆは３２段階で設定可能な５ビットのデジタル値として定められ、クロック信号ＣＬＫに同期して信号生成部７からシフトレジスタ（ＳＲ）１０８に転送される。

そして、定電流信号Ｄｉｒｅｆが定める設定値は、ラッチ信号ＬＴに同期してラッチ回路１０９でラッチされ、電流出力型のデジタルアナログコンバータ（ＤＡＣ）１１０に出力される。ラッチ回路１０９の出力信号は、次のラッチタイミングまでの期間Ｔの間、保持され、その間に次の定電流信号Ｄｉｒｅｆが定める設定値が信号生成部７からシフトレジスタ１０８に転送される。ＤＡＣ１１０の出力電流Ｉｒｅｆｉｎは定電流源１０４に入力され、例えば、１２倍に増幅されて定電流Ｉｒｅｆとして出力される。

温度センサ１０２の温度Ｔにおける抵抗Ｒｓは、常温をＴ０、そのときの抵抗値をＲｓ０、温度センサ１０２の温度抵抗係数をＴＣＲとすると、式（１）で表される。即ち、
Ｒｓ＝Ｒｓ０｛１＋ＴＣＲ（Ｔ−Ｔ０）｝……（１）
である。温度センサ１０２に定電流Ｉｒｅｆが供給されると、両端の差電圧ＶＳは、式（２）で表される。即ち、
ＶＳ＝Ｉｒｅｆ・Ｒｓ＝Ｉｒｅｆ・Ｒｓ０｛１＋ＴＣＲ（Ｔ−Ｔ０）｝……（２）
である。差電圧ＶＳは差動アンプ１１１に反転入力されるが、そのままでは出力Ｖｄｉｆが接地電位ＧＮＤ以下の負電圧となり、実際にはＶｄｉｆ＝０Ｖとなって差動アンプ１１１内部のオペアンプの−端子にフィードバックされる。そのため、最終的に予期しない信号が出力されてしまう。これを回避するため、出力Ｖｄｉｆが接地電位ＧＮＤ以上となるのに十分なオフセット電圧Ｖｒｅｆを、定電圧源１１２により差動アンプ１１１に印加する。

その結果、差動アンプ１１１の増幅率をＧｄｉｆとすると、差動アンプ１１１の出力Ｖｄｉｆは式（３）で示すようになる。即ち、
Ｖｄｉｆ＝Ｖｒｅｆ−Ｇｄｉｆ・Ｖｓ……（３）
である。差動アンプ１１１の出力Ｖｄｉｆはバンドパスフィルタ（ＢＰＦ）１１３に入力される。ＢＰＦ１１３は、電圧Ｖｄｉｆにおけるノイズを抑制して変化が最大のときの信号をピークに変換して出力するための回路である。

図８はバンドパスフィルタ（ＢＰＦ）１１３の詳細な構成を示す回路図である。

図８（ａ）に示すように、ＢＰＦ１１３は、２次のローパスフィルタ５０１と１次のハイパスフィルタ５０２をカスケード接続したバンドパスフィルタで構成される。ローパスフィルタ（ＬＰＦ）５０１は、オペアンプ５０３、抵抗Ｒ１Ｌ５０４およびＲ２Ｌ５０５、コンデンサＣ１Ｌ５０６およびＣ２Ｌ５０７から構成される。ＬＰＦ５０１は、所定の通過域を有し、カットオフ周波数ｆｃＬよりも高域側の高周波ノイズを減衰させる。ここでのカットオフ周波数ｆｃＬは式（４）で求められる。即ち、
ｆｃＬ＝１／［２π・√（Ｒ１Ｌ・Ｒ２Ｌ・Ｃ１Ｌ・Ｃ２Ｌ）］……（４）
である。

一方、ハイパスフィルタ（ＨＰＦ）５０２は、オペアンプ５１１、抵抗Ｒ１Ｈ５１２およびＲ２Ｈ５１３、コンデンサＣＨ５１４、定電圧源１１４から構成される。ＨＰＦ５０２は、所定の通過域を有し、カットオフ周波数ｆｃＨよりも低域側を１階微分して降温時の勾配を抽出し、直流成分を除去する。ここでのカットオフ周波数ｆｃＨは式（５）で求められる。即ち、
ｆｃＨ＝１／（２π・Ｒ１Ｈ・ＣＨ）……（５）
である。

上述した構成のＢＰＦ１１３による信号処理によって、ＢＰＦ１１３は、正常吐出と吐出不良のどちらかを判定する元となる信号ＶＦを出力する。

なお、オペアンプ５１１の＋端子を直接接地すると、信号ＶＦは接地電位ＧＮＤ以下の負電圧となる場合があり、そのとき実際はＶＦ＝０Ｖとなってオペアンプ５１１の−端子にフィードバックされるため、最終的に予期しない信号ＶＦが出力されてしまう。これを回避するため、この実施例では、信号ＶＦが接地電位ＧＮＤ以上となるのに十分なオフセット電圧Ｖｏｆｓを、定電圧源１１４により＋端子に印加する。

また、ＬＰＦ５０１で信号Ｖｄｉｆに含まれる高周波ノイズを十分減衰できない場合は、ＬＰＦ５０１をカスケードに２段接続する構成にしても構わない。逆に、信号Ｖｄｉｆに含まれる高周波ノイズが、そのままＨＰＦ５０２を通過しても問題ないレベルであれば、図８（ｂ）に示すように、ＬＰＦ５０１を省略してＨＰＦ５０２のみでＢＰＦ１１３を構成しても良い。

図７（ａ）に戻って説明を続けると、ＢＰＦ１１３の出力信号ＶＦは、ＨＰＦ５０２で低域信号が減衰して出力電圧が低下するため、後段の反転アンプ（ＩＮＶ）１１５で増幅する。反転アンプ１１５では正電圧の入力信号ＶＦが反転して負電圧になるため、ＨＰＦ５０２と同様にオフセット電圧Ｖｏｆｓを印加して信号の電圧を上昇させる。ここでは、ＨＰＦ５０２にオフセット電圧Ｖｏｆｓを印加する定電圧源１１４の出力を分岐させて、同じオフセット電圧Ｖｏｆｓを反転アンプ１１５にも印加する。その結果、反転アンプ１１５の増幅率をＧｉｎｖとすると、反転アンプ１１５の出力信号Ｖｉｎｖは式（６）のようになる。即ち、
Ｖｉｎｖ＝Ｖｏｆｓ＋Ｇｉｎｖ（Ｖｏｆｓ−ＶＦ）……（６）
である。

さて、図７（ｂ）に示したように、ヒータ１０１にヒータ駆動信号ＨＴが印加されずに温度センサ１０２の温度情報が示す温度が常温Ｔ０のままであれば、差動アンプ１１１の出力Ｖｄｉｆは式（２）〜（３）より、式（７）のようになる。即ち、
Ｖｄｉｆ０＝Ｖｒｅｆ−Ｇｄｉｆ・Ｉｒｅｆ・Ｒｓ０……（７）
となる。即ち、出力Ｖｄｉｆは定電圧となり、ＢＰＦ１１３の出力信号ＶＦはオフセット電圧Ｖｏｆｓとなるため、式（６）から第２項が消えて反転アンプ１１５の出力信号ＶｉｎｖもＶｏｆｓとなる。即ち、反転アンプ１１５に印加するオフセット電圧をＨＰＦ５０２に印加するオフセット電圧Ｖｏｆｓと共通にすることで、電圧Ｖｉｎｖの基準電圧は反転アンプ１１５の増幅率Ｇｉｎｖやオフセット電圧間の差電圧のバラつきの影響を受けずに安定する。

反転アンプ１１５の出力信号Ｖｉｎｖはコンパレータ１１６の正端子に入力され、負端子に入力された閾値電圧Ｄｔｈとの比較が行われて、Ｖｉｎｖ＞Ｄｔｈであればハイレベル（正常吐出）となる判定信号ＣＭＰを出力する。Ｖｉｎｖ＜ＤｔｈあるいはＶｉｎｖ＝Ｄｔｈであれば、判定信号ＣＭＰはロウレベルの信号を出力する。

閾値電圧Ｄｔｈは、例えば、８ｍＶ刻みで０．５Ｖ〜２．５４Ｖまで２５６ランクで設定可能となっている。

閾値電圧Ｄｔｈを設定する吐出検査閾値信号Ｄｄｔｈは、例えば、２５６ランクで設定可能な８ビットのデジタル値として定められ、クロック信号ＣＬＫに同期して信号生成部７からシフトレジスタ１１７に転送される。そして、ラッチ信号ＬＴに同期してラッチ回路１１８にラッチされ、電圧出力型のＤＡＣ１１９に出力される。ラッチ回路１１８の出力信号は次のラッチタイミングまでの期間Ｔの間保持され、その間に次の閾値電圧を設定する吐出検査閾値信号Ｄｄｔｈがシフトレジスタ１１７に転送される。

判定信号ＣＭＰをＲＳラッチ回路１２０のセット入力端子（Ｓ）に入力することで判定信号ＣＭＰのパルス信号が保持される（ＨＣＭＰ）。この信号ＨＣＭＰを、ラッチ信号ＬＴをトリガにしてフリップフロップ回路１２１でラッチすることにより、正常吐出のときに次のラッチ期間でＨｉｇｈとなる判定結果信号ＲＳＬＴが得られる。信号ＨＣＭＰは、ラッチ信号ＬＴの反転信号をＲＳラッチ回路１２０のリセット入力端子（Ｒ）に入力することでラッチ信号ＬＴの立下りでリセットされる。

判定結果信号ＲＳＬＴは、図４に示した判定結果抽出部９で、ラッチ信号ＬＴの立下りに同期して、ラッチ期間Ｔ分遅延させたブロック信号ＢＬＥとセンサ選択信号ＳＤＡＴＡと共に抽出される。

次に、以上のような構成をもつ素子基板を内蔵する記録ヘッドにおける各記録素子（ヒータ）の温度検知の実施例について説明する。

図９Ａはラッチ期間Ｔに定電流Ｉｒｅｆ０を温度センサ１０２に通電してヒータ１０１にヒータ駆動信号ＨＴのパルス２１１を印加したときの、差動アンプ１１１の出力波形Ｖｄｉｆと反転アンプ１１５の出力波形Ｖｉｎｖを表すタイムチャートである。

図９Ａは、常温Ｔ０における温度センサ１０２の抵抗値Ｒｓ０や温度抵抗係数ＴＣＲ、ヒータ１０１の抵抗値が規格値より小さい場合や、ヒータ１０１と温度センサ１０２を隔てる層間膜の膜厚が規格値より厚い場合のＶｄｉｆとＶｉｎｖを表している。

図９Ａでは、センサ通電信号ＳＥをＯＮ（２１２）にして、定電流Ｉｒｅｆ０（例えば１．６ｍＡ）を温度センサ１０２に通電した状態で、ヒータ１０１にヒータ駆動信号ＨＴのパルス２１１を印加する。ここで、正常吐出の場合、出力波形Ｖｄｉｆは波形２０１のようになる。波形２０１は温度波形としては上下反転しているため、傾きが負のときは昇温過程を表し、傾きが正のときは降温過程を表す。波形２０１の降温過程では、正常吐出時にヒータ１０１の界面にノズルから吐出したインク液滴の尾引（サテライト）が墜落して界面が冷却される。これにより特徴点２０９が出現し、特徴点２０９以降で波形２０１は降温速度が急激に増大する。これに対して、吐出不良の場合、出力波形Ｖｄｉｆは波形２０２のようになり、正常吐出の波形２０１のように特徴点２０９は現れず、降温過程において降温速度は徐々に低下していく。

ヒータ駆動信号ＨＴのパルス２１１を印加する前の波形２０１，２０２の初期電圧は式（７）で表されるＶｄｉｆ０であり、波形２０１、２０２は降温過程を経てＶｄｉｆ０に漸近していく。波形２０１はＢＰＦ１１３を経て反転アンプ１１５から出力されると波形２０３となる。同様にして、波形２０２は反転アンプ１１５から出力されると波形２０４となる。波形２０３，２０４の基準電圧はＶｏｆｓであり、降温過程を経て最終的にＶｏｆｓに漸近していく。波形２０３には、波形２０１の特徴点２０９以降の最大降温速度に起因するピーク２１０が出現しコンパレータ１１６で閾値電圧Ｄｔｈとの比較が行われて、閾値電圧Ｄｔｈを上回る区間で判定信号ＣＭＰには正常吐出であることを示すパルス２１３が出力される。

一方、波形２０２には特徴点２０９が現れないため降温速度も低く、波形２０４に現れるピークは閾値電圧Ｄｔｈよりも低く、コンパレータ１１６から出力される判定信号ＣＭＰにパルス２１３は現れない。波形２０３のピークと波形２０４のピーク間のピーク差Ｖｐｄｉｆが広いほど、閾値電圧Ｄｔｈとピークの差を広く確保でき、吐出状態の判定を高精度に行うことができる。ピーク差Ｖｐｄｉｆは反転アンプ１１５の出力Ｖｉｎｖをアンプによって増幅することでも広がるが、ノイズも増幅率に比例して増えてしまうため、判定精度の向上には繋がらない。

そこで、この実施例では定電流Ｉｒｅｆを増大させることで、ノイズを増やさずに温度センサ１０２の両端の差電圧ＶＳを増幅し、ピーク電圧Ｖｐを高めてピーク差Ｖｐｄｉｆを広げることで判定精度を向上させる。

図９Ｂは定電流Ｉｒｅｆを１ランクずつ増大させたときの正常吐出時の差動アンプ１１１の出力波形Ｖｄｉｆと反転アンプ１１５の出力波形Ｖｉｎｖを表わしたタイムチャートである。

図９Ｂにおいて、定電流Ｉｒｅｆの初期値Ｉｒｅｆ１（基準ランク）に対応する出力Ｖｄｉｆの波形を２２１とする。出力波形Ｖｉｎｖ２３１は出力Ｖｄｉｆの波形２２１に対応している。同様に、定電流Ｉｒｅｆ２に対応する出力Ｖｄｉｆの波形を２２２とする。出力波形Ｖｉｎｖ２３２は出力Ｖｄｉｆの波形２２２に対応している。定電流Ｉｒｅｆ３に対応する出力Ｖｄｉｆの波形を２２３とする。出力波形Ｖｉｎｖ２３３は出力Ｖｄｉｆの波形２２３に対応している。定電流Ｉｒｅｆ４に対応する出力Ｖｄｉｆの波形を２２４とする。出力波形Ｖｉｎｖ２３４は出力Ｖｄｉｆの波形２２４に対応している。

ＢＰＦ１１３は線形フィルタなので、定電流Ｉｒｅｆが線形に増大すると差動アンプ１１１の出力Ｖｄｉｆは線形的に低下し、反転アンプ１１５の出力Ｖｉｎｖは線形に増大する。

即ち、定電流Ｉｒｅｆの電流値を１ランクずつ増やしていくと、出力Ｖｄｉｆの波形２２１は、波形２２２、波形２２３、波形２２４へと変化する。波形のピークがＩｒｅｆ１ランクに相当するΔＶｄｉｆずつ低下する。

また、出力Ｖｄｉｆの波形変化に伴って、出力Ｖｉｎｖの波形２３１はピーク電圧ＶｐがＩｒｅｆ１ランクに相当するΔＶｉｎｖずつ増大していき、波形２３１から波形２３２、波形２３３、波形２３４と変化していく。このとき、ピーク電圧ＶｐはＩｒｅｆの増加に対して線形的に増大する。図９Ｂに示すように、出力波形Ｖｉｎｖ２３１の最大値はＶｐｍａｘ１、出力波形Ｖｉｎｖ２３２の最大値はＶｐｍａｘ２、出力波形Ｖｉｎｖ２３３の最大値はＶｐｍａｘ３、出力波形Ｖｉｎｖ２３４の最大値はＶｐｍａｘ４である。

しかしながら、差動アンプ１１１を構成するオペアンプの特性により、差動アンプ１１１の出力Ｖｄｉｆは、ある電圧以下になると非線形に変化するようになり、さらに電圧が低下すると飽和してそれ以上低下しなくなる。そのため、ある電流値Ｉｍａｘを超えて定電流Ｉｒｅｆを増やすと、ピーク電圧Ｖｐが逆に低下してしまう現象が発生する。

図９Ｃは、定電流Ｉｒｅｆ４を超えてその値を１ランクずつ増大させたときの正常吐出時の差動アンプ１１１の出力波形Ｖｄｉｆと反転アンプ１１５の出力波形Ｖｉｎｖを表したタイムチャートである。

図９Ｃでは、定電流Ｉｒｅｆ５に対応する出力Ｖｄｉｆの波形を２２５とする。出力波形Ｖｉｎｖ２３５は出力Ｖｄｉｆの波形２２５に対応している。同様に、定電流Ｉｒｅｆ６に対応する出力Ｖｄｉｆの波形を２２６とする。出力波形Ｖｉｎｖ２３６は出力Ｖｄｉｆの波形２２６に対応している。

図９Ｃによれば、定電流Ｉｍａｘから１ランク増やすと、出力Ｖｄｉｆの波形２２４は非線形的に変化してピーク電圧Ｖｐｍａｘ４から減少し、波形２３５となる。詳細には、波形２２５の降温時の最大勾配は波形２２４よりも低下し、出力Ｖｉｎｖはピーク電圧がＶｐｍａｘである波形２３４から低下して波形２３５となる。さらに定電流Ｉｒｅｆを１ランク増やすと、出力Ｖｄｉｆの波形２２５のピークは飽和して低下しなくなり、波形２２６となる。このとき、波形２２６の降温時の最大勾配は波形２２５よりもさらに低下し、出力Ｖｉｎｖの波形２３５はピークがさらに低下して波形２３６となる。出力波形Ｖｉｎｖ２３５の最大値はＶｐｍａｘ５、出力波形Ｖｉｎｖ２３６の最大値はＶｐｍａｘ６である。

以上説明したように、定電流Ｉｒｅｆ４より電流値を増やしても、ピーク電圧Ｖｐは低下する。この検討から、定電流Ｉｒｅｆを無制限に増大させても必ずしもピーク電圧Ｖｐが高くなって判定精度が向上する訳ではなく、ある定電流値でピーク電圧Ｖｐは最大となり、それ以上Ｉｒｅｆの値を大きくしてもピーク電圧Ｖｐは逆に低下することが分かる。従って、ピーク電圧Ｖｐが最大となるような定電流値を調べ、定電流Ｉｒｅｆがその電流値から大きくずれないように調整することで、可能な限り判定精度を高く保つことができる。

図１０は以上の検討に基づいて実行する定電流の調整処理を説明するフローチャートである。この処理は、図４に示したプリントコントローラ４１９がヘッドＩ／Ｆ４２７を介して実行する。そして、この処理により調整された定電流が定電流信号Ｄｉｒｅｆが定める設定値になる。

まずステップＳ１では、調整対象の１つの温度センサ１０２について、定電流Ｉｒｅｆの初期値を定め、その電流値で温度センサ１０２に印加する電圧を生成する。次に、ステップＳ２で、その生成した電圧波形に対して複数の閾値を用いて、図９Ａ〜図９Ｂを参照して説明したピーク電圧Ｖｐを求める。そして、ステップＳ３では、求めたピーク電圧ＶｐをＲＡＭ４２１に格納する。

ステップＳ４で定電流Ｉｒｅｆの電流値を１ランク分増やして、その電流値で温度センサ１０２に印加する電圧を生成する。さらにステップＳ５では、その生成した電圧波形に対して複数の閾値を用いて、ピーク電圧Ｖｐを求める。ステップＳ６で、取得したピーク電圧ＶｐがＲＡＭ４２１に格納したピーク電圧Ｖｐより大きいか判定する。

ここで、電流値を１ランク分増やした定電流を通電して得られたピーク電圧Ｖｐが既にＲＡＭ４２１に格納されたピーク電圧Ｖｐより大きいなら、処理はステップＳ３へ戻り、同様の処理を繰り返す。これに対して、電流値を１ランク分増やした定電流を通電して得られたピーク電圧Ｖｐが既にＲＡＭ４２１に格納されたピーク電圧Ｖｐ以下であれば、処理はステップＳ７に進む。そして、ステップＳ７では、ＲＡＭ４２１に格納したピーク電圧Ｖｐを最大値とする。

ここで、ステップＳ２とステップＳ５の処理の詳細について図１１〜図１２を参照しながら説明する。

図１１はステップＳ２とステップＳ５に示すピーク電圧の取得処理の詳細な処理を示すフローチャートである。また、図１２は閾値電圧を変化させた場合の判定信号の変化を示すタイムチャートである。図１２では閾値電圧をＤｔｈ０から閾値電圧Ｄｔｈ５まで変化させて設定する例を示している。

ステップＳ１１では、定電流を温度センサ１０２に通電し、ステップＳ１２で閾値電圧を設定する。最初には閾値電圧ＤｔｈとしてＤｔｈ０を設定する。ステップＳ１３で、ヒータ１０１をオンする。ステップＳ１４で、一定時間（１０μ秒）経過するまでに、温度センサ１０２からのピーク電圧Ｖｐが閾値電圧を超えたかどうかを判定する。

これらの処理を図７に示した回路を構成を参照して説明すると次のようになる。

まず初めのラッチ期間Ｔにおいて、信号生成部７は、定電流信号Ｄｉｒｅｆに基準設定値Ｄｉｒｅｆ０を設定し、閾値電圧ＤｄｔｈをＤｄｔｈ０として素子基板５へ送信する。これに応じて、基準設定値Ｄｉｒｅｆ０に対応した定電流Ｉｒｅｆ０（例えば、１．６ｍＡ）を温度センサ１０２に通電した状態で、ヒータ１０１にヒータ駆動信号ＨＴのパルス２１１を印加する。このとき、基準となる閾値電圧Ｄｔｈ０に対応した基準設定値Ｄｄｔｈ０をコンパレータ１１６に入力してピーク電圧Ｖｐのピーク値２１０と比較する。

ここで、ピーク電圧Ｖｐが閾値電圧Ｄｔｈ０を越えていると判断されたなら、処理はステップＳ１５へ進む。そして、ステップＳ１５では、その閾値電圧をＲＡＭ４２１に格納する。ステップＳ１６では１ランク分大きい閾値電圧Ｄｔｈ１を設定する。そして、処理はステップＳ１３へ戻り、同様の処理を繰り返す。

これに対して、ピーク電圧Ｖｐが閾値電圧Ｄｔｈ０以下であると判断されたなら、処理はステップＳ１７へ進む。ステップＳ１４で、Ｎｏとなり、ステップＳ１７でＲＡＭ４２１に格納した閾値電圧をピーク電圧とする。

図７に示した回路では、コンパレータ１１６はピーク電圧Ｖｐのピーク値２１０が閾値電圧Ｄｔｈ０を超えていると判定すると、判定信号ＣＭＰにはパルス２１４を出力する。素子基板５は、パルス２１４に対応した判定結果信号ＲＳＬＴを判定結果抽出部９へ出力する。判定結果信号ＲＳＬＴを受信した後、信号生成部７は、次のラッチ期間Ｔにおいて閾値信号Ｄｔｈのランクを１つ上げてＤｔｈ１とし、これを取得されたピーク電圧Ｖｐのピーク値２１０と比較する。

図１２に示した例で考えると、以上のような処理を判定信号ＣＭＰにパルスが出力されなくなる閾値電圧Ｄｔｈ５まで繰り返し、最後に判定信号ＣＭＰにパルス２１５が出力されたランクの閾値電圧Ｄｔｈ４をピーク電圧Ｖｐとする。ピーク電圧Ｖｐが取得されると、定電流Ｉｒｅｆを１ランク増やして、同様に閾値電圧を設定して、ピーク電圧Ｖｐを求める。

一方、初めのラッチ期間Ｔにおいて判定信号ＣＭＰパルスが出力されなかったら、次のラッチ期間Ｔにおいて閾値電圧Ｄｔｈのランクを１つ下げて、上述したのと同様の処理を行って得られたピーク電圧Ｖｐのピーク値２１０との比較を行う。このような処理を判定信号ＣＭＰにパルスが出力されるまで繰り返し、パルスが出力されたランクの閾値電圧をピーク電圧Ｖｐとする。

以上説明したピーク電圧Ｖｐの検出を定電流Ｉｒｅｆのランクを１つずつ上げる毎に行う。そして、例えば、ピーク電圧Ｖｐが２ランク連続して低下したことが確認されたら、ピーク電圧Ｖｐが低下する前の波形のピーク電圧を最大ピーク電圧Ｖｐｍａｘとし、そのときの定電流Ｉｒｅｆを最大定電流Ｉｍａｘとする。そして、マージンを見込んでＩｍａｘから１ランクないし２ランク下げた定電流Ｉｒｅｆを調整済みの定電流値Ｉａｄｊとして確定する。なお、閾値電圧Ｄｔｈは、定電流Ｉａｄｊを温度センサ１０２に通電したときに検出したピーク電圧Ｖｐａｄｊから、正常吐出を所望の精度で判定するために必要な所定のランク数（例えば、６ランク）下げたときの電圧値に設定する。

なお、図１０では１つの温度センサ１０２に通電する定電流を調整する処理について説明したが、同様の処理を、素子基板５に実装された次の温度センサ１０２に対しても実行し、全ての温度センサ各々に対する最適な定電流値を決定する。調整処理を実行中は、調整された定電流の値はＲＡＭ４２１に格納されているが、後の記録動作における温度検知処理のために、調整された定電流の値はプリントコントローラ４１９の不揮発性メモリ（例えば、ＥＥＰＲＯＭ）に格納される。

従って以上説明した実施例に従えば、反転アンプ１１５の出力波形のピーク電圧Ｖｐが最大となるような定電流Ｉｍａｘを調べ、定電流Ｉｒｅｆが最大定電流Ｉｍａｘを超えないように調整することができる。これにより、ピーク電圧Ｖｐを可能な限り高く調整して吐出状態の判定精度を高く保つことができ、信頼性の高いノズルのインク吐出状態の判定を行うことができる。

実施例１では、ピーク電圧Ｖｐを可能な限り高く調整して吐出状態の判定精度を可能な限り高く保つことを前提としていた。しかしながら、そのように調整すると様々なバラつき要因の影響によってノズル毎にピーク電圧Ｖｐがバラつき、ノズル毎に定電流Ｉｒｅｆと閾値電圧Ｄｔｈの両方を設定する必要があった。そのため、信号生成部７でノズル毎に定電流信号Ｄｉｒｅｆと閾値信号Ｄｄｔｈを出力する必要があり、このためにＲＡＭ４２１に全ノズル分の定電流信号Ｄｉｒｅｆと閾値信号Ｄｄｔｈの格納領域を確保しなければならなかった。

以上のことに鑑み、この実施例では、出力Ｖｉｎｖのピーク電圧Ｖｐを設定電圧Ｖｐｅに揃えるように定電流Ｉｒｅｆを調整することで、１つの閾値電圧Ｄｔｈで全ノズルの吐出状態を判定できるようにする。

設定電圧Ｖｐｅを決定するにあたって、まず、各ノズルについて実施例１で示した方法により、複数の定電流値と閾値電圧のセットを求める。

図１３は３つの温度センサに対する設定電圧を求める方法を説明する図である。

図１３おいて、説明を簡単にするために素子基板には３つの温度センサ１、温度センサ２、温度センサ３があり、３レベルの電流と電圧を例にして説明する。

ここで、温度センサ１はノズル１の吐出を検知し、温度センサ２はノズル２の吐出を検知し、温度センサ３はノズル３の吐出を検知する。図１３に示すように、温度センサ１について取得したピーク電圧はＶｐ１１、Ｖｐ１２、Ｖｐ１３であり、最大電圧はＶｐ１３である。また、温度センサ２について取得したピーク電圧はＶｐ２１、Ｖｐ２２、Ｖｐ２３であり、最大電圧はＶｐ２３である。さらに、温度センサ３について取得したピーク電圧はＶｐ３１、Ｖｐ３２、Ｖｐ３３であり、最大電圧はＶｐ３３である。

図１４は設定電圧Ｖｐｅを決定する処理を示すフローチャートである。

そのフローチャートによれば、まずステップＳ２１では、３つの最大電圧Ｖｐ１３、Ｖｐ２３、Ｖｐ３３のうち、最も低い電圧であるＶｐ３３を仮の設定電圧Ｖｐｅと定める。次に、ステップＳ２２では、温度センサ１について、ピーク電圧Ｖｐ１１、Ｖｐ１２、Ｖｐ１３のうち、仮の設定電圧Ｖｐｅに近い電圧Ｖｐ１３を選択し、Ｖｐ１３に対応する電流値Ｉｒｅｆ１３を温度センサ１の電流の設定値とする。

ステップＳ２３では、温度センサ２についても同様の処理を行う。即ち、温度センサ２について、仮の設定電圧Ｖｐｅに近い電圧Ｖｐ２２を選択し、Ｖｐ２２に対応する電流値Ｉｒｅｆ２２を温度センサ２の電流の設定値とする。

ステップＳ２４では、温度センサ３についても同様の処理を行う。即ち、温度センサ３について、仮の設定電圧Ｖｐｅに近い電圧Ｖｐ３３を選択し、Ｖｐ３３に対応する電流値Ｉｒｅｆ３３をセンサ３の電流の設定値とする。

また、閾値電圧Ｄｔｈは、ピーク電圧Ｖｐａｄｊを設定電圧Ｖｐｅとしたノズルの閾値電圧Ｄｔｈを用いる。

図１５は調整済みの定電流Ｉａｄｒで温度センサ１０２に通電しながらヒータ１０１にヒータ駆動信号ＨＴのパルス２１１を印加したときの差動アンプ１１１の出力波形Ｖｄｉｆと反転アンプ１１５の出力波形Ｖｉｎｖを表すタイミングチャートである。図１５における定電流Ｉａｄｒは、ピーク電圧Ｖｐが設定電圧Ｖｐｅ以上となる定電流Ｉｒｅｆで最小ランクの電流値となるように調整する。

定電流Ｉｒｅｆを基準設定値Ｉｒｅｆ０からＩａｄｒに引き上げると、正常吐出のときには、差動アンプ１１１の出力波形２０１は波形２０５に変化する。また、吐出不良のときの差動アンプ１１１の出力波形２０２は波形２０６に変化する。また、正常吐出のときには、反転アンプ１１５の出力波形２０３は波形２０７に、吐出不良のときの反転アンプ１１５の出力波形２０４は波形２０８にそれぞれ変化する。

図１６は未調整の定電流Ｉｒｅｆ０で温度センサ１０２に通電しながらヒータ１０１にヒータ駆動信号ＨＴのパルス２１１を印加したときの差動アンプ１１１の出力波形Ｖｄｉｆと反転アンプ１１５の出力波形Ｖｉｎｖを表すタイミングチャートである。

図１６は特徴点３０９の出現時間が基準時間から遅い（例えば、０．４μｓｅｃ遅い）場合や特徴点３０９の発生要因である吐出されたインク液滴の尾引（サテライト）のヒータ１０１の界面への墜落量が基準より少ない場合のＶｄｉｆとＶｉｎｖを表している。

図１６において、温度センサ１０２の抵抗値Ｒｓ０や温度抵抗係数ＴＣＲ、ヒータ１０１の抵抗値は規格値であるので、吐出不良時における出力Ｖｄｉｆの波形３０２と出力Ｖｉｎｖの波形３０４はバラつきが無いときの基準波形とほとんど変わらない。

一方、正常吐出における出力Ｖｄｉｆの波形３０１は、特徴点３０９以降の降温速度が基準波形よりも遅くなり、その結果、正常吐出の出力Ｖｉｎｖの波形３０３のピーク３１０のピーク電圧Ｖｐは基準波形のピーク電圧よりも低くなる。その結果、図１６に示す電圧Ｖｐｄｉｆは、図９Ａに示す電圧Ｖｐｄｉｆよりも大きくなる。

図１７は調整済みの定電流Ｉａｄｒで温度センサ１０２に通電しながらヒータ１０１にヒータ駆動信号ＨＴのパルス２１１を印加したときの差動アンプ１１１の出力波形Ｖｄｉｆと反転アンプ１１５の出力波形Ｖｉｎｖを表すタイミングチャートである。

図１７における定電流Ｉａｄｒは、ピーク電圧Ｖｐが設定電圧Ｖｐｅ以上となる電流値の範囲で最小ランクの電流値となるように各センサに流す電流値を調整する。例えば、図１３に示すように、３つの温度センサを調整の対象とするならば、温度センサ１は最大電圧ＶＰ１３に対応する電流値、温度センサ２は最大電圧ＶＰ２２に対応する電流値、温度センサ３は最大電圧ＶＰ３３に対応する電流値を、それぞれ設定する。

定電流Ｉｒｅｆを基準設定値Ｉｒｅｆ０からＩａｄｒに変更すると、正常吐出のときの差動アンプ１１１の出力波形３０１は波形３０５に、吐出不良のときの差動アンプ１１１の出力波形３０２は波形３０６にそれぞれ変化する。また、正常吐出のときの反転アンプ１１５の出力波形３０３は波形３０７に、吐出不良のときの反転アンプ１１５の出力波形３０４は波形３０８にそれぞれ変化する。

このとき、波形３０３のピーク電圧Ｖｐは波形３０７のピーク電圧Ｖｐｅとなって、図１５の波形２０７のピーク電圧Ｖｐｅに一致する。一方で、波形３０８のピークは比率１−Ｖｐｄｉｆ／Ｖｐｂが掛かってＶｐｅ（１−Ｖｐｄｉｆ／Ｖｐｂ）となり、図１５の波形２０８のピークよりも大きくなる。その結果、定電流Ｉｒｅｆを調整した後のピーク差Ｖｐｄｉｆは図１５に示した場合よりも狭くなってしまうが、このようなバラつきも想定した上で十分な吐出不良の判定精度が確保されるように閾値電圧Ｄｔｈを設定することで吐出状態を精度よく判定できる。

従って以上説明した実施例に従えば、反転アンプ１１５の出力波形のピーク電圧Ｖｐを設定電圧Ｖｐｅに揃えるように定電流Ｉｒｅｆを調整することができる。これにより、１つの閾値電圧Ｄｔｈを用いて全ノズルの吐出状態を判定することができ、信号生成部７でノズル毎に閾値信号Ｄｄｔｈを出力する必要がなくなり、ＲＡＭ４２１やＥＥＰＲＯＭに格納する閾値信号Ｄｄｔｈの情報量を削減することができる。

実施例１では、定電流Ｉｒｅｆのランクを可能な限り上げることでピーク電圧Ｖｐを最大化して判定精度を向上させていた。しかしながら、定電流Ｉｒｅｆが大きすぎると温度センサ１０２の劣化を早める恐れもあった。このことに鑑み、この実施例では、必要な判定精度を達成するのに十分なピーク差Ｖｐｄｉｆが確保できたら、それ以上は定電流Ｉｒｅｆのランクを上げない構成とする。

図９Ａに示した、反転アンプの出力Ｖｉｎｖのピーク差Ｖｐｄｉｆが広いほど、閾値電圧Ｄｔｈとピークの差を広く確保でき、吐出状態の判定を高精度に行うことができる。従って、ピーク差Ｖｐｄｉｆが所望の電圧幅を確保していることを確認することで必要な判定精度を担保できるが、一般には任意のタイミングで吐出不良状態を再現することは困難である。このため、ピーク差Ｖｐｄｉｆの代わりに正常吐出のピーク電圧Ｖｐが所定の電圧となるように定電圧Ｉｒｅｆを調整する方法が考えられるが、実際は反転アンプの基準電圧Ｖｏｆｓがバラつくためピーク電圧Ｖｐでピーク差Ｖｐｄｉｆを代替することはできない。即ち、ＢＰＦ１１３や反転アンプ１１５を構成するオペアンプの差動増幅段の対称性の僅かなバラつきによって、出力ＶＦと出力Ｖｉｎｖに予期し得ないオフセット電圧が重畳することがあるためである。

それによって、ピーク電圧Ｖｐが所定の設定電圧Ｖｐｅより高かったとしても、それは予期し得ないオフセット電圧が正方向に重畳しているために見かけ上高くなっている可能性もある。このため、定電流Ｉｒｅｆを調整することで返って判定精度を悪化させてしまう可能性がある。

以上のような検討に基づき、この実施例では、予期し得ないオフセット電圧を含む出力Ｖｉｎｖの基準電圧Ｖｐｒｅｆを予め検出し、基準電圧Ｖｐｒｅｆと出力Ｖｉｎｖのピーク電圧Ｖｐとの差電圧を所定の電圧Ｖｐｅに揃えるように定電流Ｉｒｅｆを調整する。

図１８はセンサ通電信号ＳＥのＯＮ期間で温度センサ１０２に定電流を通電する一方でヒータ１０１にヒータ駆動信号ＨＴのパルスを印加しない時の差動アンプ１１１の出力波形Ｖｄｉｆと反転アンプ１１５の出力波形Ｖｉｎｖを表すタイミングチャートである。

図１８に示すように、定電流Ｉｒｅｆ０（例えば１．６ｍＡ）を温度センサ１０２に通電した状態でヒータ１０１にヒータ駆動信号ＨＴのパルス２１１を印加しない場合（破線２１１）を考える。この場合、温度センサ１０２は常温Ｔ０のまま昇温せず、出力電圧Ｖｄｉｆの波形４０１は式（７）に示したように定電圧となる。このとき、ＢＰＦ１１３の出力ＶＦは、定電圧源１１４により印加されるオフセット電圧Ｖｏｆｓに予期し得ないオフセット電圧Ｖｏｆｓ１が重畳して、Ｖｏｆｓ＋Ｖｏｆｓ１となる。

そこで、反転アンプ１１５の出力Ｖｉｎｖに重畳する予期し得ないオフセット電圧をＶｏｆｓ２とすると、式（６）から出力Ｖｉｎｖは式（８）のように表される。即ち、
Ｖｉｎｖ＝Ｖｐｒｅｆ＝Ｖｏｆｓ＋Ｖｏｆｓ２−Ｇｉｎｖ・Ｖｏｆｓ１……（８）
となる。つまり、出力Ｖｉｎｖの基準電圧Ｖｐｒｅｆは、定電圧ＶｏｆｓからＶｏｆｓ２−Ｇｉｎｖ・Ｖｏｆｓ１だけバラつくことになる。そこで、この実施例では、実施例１でピーク電圧Ｖｐを検出したときと同様の方法で、定電流Ｉｒｅｆ０で温度センサ１０２に通電する。そして、ヒータ１０１にヒータ駆動信号のパルスを印加しない状態で、出力電圧Ｖｉｎｖと閾値電圧を比較して、コンパレータ１１６を用いて基準電圧Ｖｐｒｅｆを検出する。

また別途、定電流Ｉｒｅｆ０で温度センサ１０２に通電して、ヒータ１０１にヒータ駆動信号のパルス２１１を印加したときのピーク電圧Ｖｐをコンパレータ１１６を用いて実施例１と同様の方法で検出しておく。ピーク電圧Ｖｐと基準電圧Ｖｐｒｅｆの差電圧Ｖｐ−Ｖｐｒｅｆは定電流Ｉｒｅｆに比例するため、式（９）により、目標とする設定電圧Ｖｐｅに対応する定電流値Ｉａｄｊを求められる。即ち、
Ｉａｄｊ＝Ｉｒｅｆ０×{（Ｖｐｅ―Ｖｐｒｅｆ）／（Ｖｐ−Ｖｐｒｅｆ）}……（９）
である。定電流Ｉａｄｊで温度センサ１０２に通電したときに検出されるピーク電圧Ｖｐと基準電圧Ｖｐｒｅｆの差電圧Ｖｐ−ＶｐｒｅｆがＶｐｅ−Ｖｐｒｅｆに一致することを確認することで、定電流値Ｉａｄｊを調整済みの定電流値として確定できる。

従って以上説明した実施例に従えば、反転アンプ１１５のピーク電圧Ｖｐに加えて基準電圧Ｖｐｒｅｆも検出して、その差電圧に基づいて定電流Ｉｒｅｆを調整することができる。そのため、製造バラつきによってＨＰＦ５０２や反転アンプ１１５の出力に予期し得ないオフセット電圧が重畳しても、必要な吐出状態の判定精度を達成するのに十分なピーク差Ｖｐｄｉｆを確保することができる。これにより、定電流Ｉｒｅｆを不必要に上げ過ぎず良好に調整して、温度センサ１０２の劣化が早まるのを防止できる。

以上、実施例１〜３について説明してきたが、本発明は上述した値や形態に限定するものではない。例えば、バンドパスフィルタを構成するローパスフィルタやハイパスフィルタは、アナログ回路で構成されたアナログフィルタではなくデジタル回路で構成されたＦＩＲフィルタやＩＩＲフィルタ等のデジタルフィルタで構成しても構わない。

１ 搬送部、２ 記録媒体、３ 記録ヘッド、５ 素子基板、７ 信号生成部、
９ 判定結果抽出部、８０ 筺体、８１、８２ 搬送ローラ、１０４ 定電流源、
１１１ 差動アンプ、２２０ 液体供給ユニット、２３０ 負圧制御ユニット、
２４０ 定電流制御回路、２５０ 判定回路、４００ ホスト装置、
４０４ 操作パネル、４１７ プリントエンジンユニット、
４１９ プリントコントローラ、４２１ ＲＡＭ、４２７ ヘッドＩ／Ｆ、
１０００ インクジェット記録装置

Claims (20)

1. インクを加熱してノズルから吐出するヒータと、
   前記ヒータに対応して設けられた温度センサと、
   外部から入力される第１の信号が指定する電流値に基づいて前記温度センサに定電流を通電する定電流源と、
   前記定電流により通電された温度センサから出力される電圧と外部から入力される第２の信号が指定する閾値電圧とに基づいて、前記ノズルからのインクの吐出状態を判定し、判定結果信号を出力する判定回路とを有することを特徴とする素子基板。
2. 前記第１の信号が指定する電流値に基づいて前記定電流源を駆動する定電流制御回路をさらに有することを特徴とする請求項１に記載の素子基板。
3. 前記判定回路は、
   前記温度センサから出力される電圧を増幅する差動アンプと、
   前記差動アンプから出力される電圧信号に含まれるノイズを抑制するフィルタと、
   前記フィルタから出力される信号を反転する反転アンプと、
   前記反転アンプから出力される信号と前記第２の信号が指定する閾値電圧を比較するコンパレータとを含み、
   前記コンパレータによる比較の結果に基づいて前記判定結果信号を出力することを特徴とする請求項１又は２に記載の素子基板。
4. 前記第１の信号が指定する電流値は、複数の段階を予め定められた刻み幅で設定可能であり、
   前記第２の信号が指定する閾値電圧は、複数のランクを予め定められた刻み幅で設定可能であることを特徴とする請求項１乃至３のいずれか１項に記載の素子基板。
5. 前記温度センサへの通電をＯＮ／ＯＦＦする第１のスイッチと、
   前記ヒータへの通電をＯＮ／ＯＦＦする第２のスイッチとをさらに有し、
   前記第１のスイッチは、外部から入力されるセンサ通電信号によりＯＮ／ＯＦＦされ、
   前記第２のスイッチは、外部から入力される記録データ信号によりＯＮ／ＯＦＦされることを特徴とする請求項１乃至４のいずれか１項に記載の素子基板。
6. 外部から入力されるクロック信号に同期して前記ヒータを駆動するための前記記録データ信号を受信する第１のシフトレジスタと、
   外部から入力されるラッチ信号により、前記第１のシフトレジスタで受信した前記記録データ信号をラッチする第１のラッチ回路と、
   前記クロック信号に同期して前記センサ通電信号を含むセンサ選択信号を受信する第２のシフトレジスタと、
   前記ラッチ信号により前記第２のシフトレジスタで受信した前記センサ選択信号をラッチする第２のラッチ回路とをさらに有することを特徴とする請求項５に記載の素子基板。
7. 前記第１のスイッチと前記第２のスイッチは、前記ラッチ信号に同期してＯＮ／ＯＦＦされることを特徴とする請求項６に記載の素子基板。
8. 前記第１の信号と前記第２の信号は、前記ラッチ信号に同期して入力されることを特徴とする請求項６又は７に記載の素子基板。
9. 前記第１の信号と前記第２の信号は、共通の端子に入力されることを特徴とする請求項１乃至３のいずれか１項に記載の素子基板。
10. 前記ヒータは複数、備えられ、
    複数の前記ヒータそれぞれに対応して前記温度センサは、複数、備えられることを特徴とする請求項１乃至９のいずれか１項に記載の素子基板。
11. １つのタイミングで複数の前記ヒータのうち、１つのヒータに対応するノズルからのインクの吐出状態が判定されることを特徴とする請求項１０に記載の素子基板。
12. 前記素子基板は、前記ヒータの直下に前記温度センサを備える多層配線構造であることを特徴とする請求項１乃至１１のいずれか１項に記載の素子基板。
13. 請求項１０乃至１２のいずれか１項に記載の素子基板を含む記録ヘッド。
14. 前記記録ヘッドはフルライン記録ヘッドであることを特徴とする請求項１３に記載の記録ヘッド。
15. 請求項１３又は１４に記載の記録ヘッドと、
    前記記録ヘッドに対して前記第１の信号と前記第２の信号とを生成して送信する信号生成手段と、
    前記判定結果信号を受信する受信手段と、
    前記受信手段により受信した前記判定結果信号が示す判定結果を格納する記憶手段とを有することを特徴とする記録装置。
16. 請求項１３又は１４に記載の記録ヘッドと、
    前記記録ヘッドに対して前記第１の信号と前記第２の信号とを生成して送信する信号生成手段と、
    前記判定結果信号を受信する受信手段と、
    前記受信手段により受信した前記判定結果信号に基づいて、前記定電流源が通電する電流値を調整する調整手段とを有することを特徴とする記録装置。
17. 前記信号生成手段は、前記第１の信号により、予め定められた定電流の初期値から予め定められた刻み幅で前記素子基板に入力する電流値を変化させるとともに、前記第２の信号により予め定められた閾値電圧の初期値から予め定められた刻み幅で前記素子基板に入力する閾値電圧を変化させ、
    前記受信手段は、前記信号生成手段により変化させられ前記第１の信号により前記素子基板に入力される電流値と前記信号生成手段により変化させら前記第２の信号により前記素子基板に入力される閾値電圧とに応じた前記判定結果信号を受信することを特徴とする請求項１５又は１６に記載の記録装置。
18. 前記受信手段が受信した前記判定結果信号に基づいて、前記素子基板に送信する定電流値と閾値電圧とを決定することを特徴とする請求項１５乃至１７のいずれか１項に記載の記録装置。
19. 前記定電流値と前記閾値電圧とは、複数の前記ヒータそれぞれに対して決定されることを特徴とする請求項１８に記載の記録装置。
20. 前記閾値電圧は、複数の前記ヒータに対して１つ決定されることを特徴とする請求項１８に記載の記録装置。