JP2019169565A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2019169565A JP2019169565A JP2018055227A JP2018055227A JP2019169565A JP 2019169565 A JP2019169565 A JP 2019169565A JP 2018055227 A JP2018055227 A JP 2018055227A JP 2018055227 A JP2018055227 A JP 2018055227A JP 2019169565 A JP2019169565 A JP 2019169565A
- Authority
- JP
- Japan
- Prior art keywords
- contact pad
- semiconductor
- electrode
- functional layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1431—Logic devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】高速信号の送受信を可能にした半導体装置を提供する。【解決手段】半導体装置は、ベース部材上に積層され、接続部材を介して相互に電気的に接続された複数の半導体チップを備える。前記半導体チップは、半導体基板と、その素子面上に設けられた機能層と、前記半導体基板中を裏面から前記素子面へ延び、前記機能層に電気的に接続された複数の貫通電極と、を含む。1つの半導体チップは、前記複数の貫通電極に接続された前記接続部材を介して隣接する半導体チップに電気的に接続される。前記機能層は、第1コンタクトパッドと、前記半導体基板と前記第1コンタクトパッドとの間のレベルに位置する第2コンタクトパッドと、を含む。前記複数の貫通電極は、前記第1コンタクトパッドに接続された第1貫通電極と、前記第2コンタクトパッドに接続された第2貫通電極と、を含む。【選択図】図1
Description
実施形態は、半導体装置に関する。
ベース基板上に複数の半導体チップを積層した構造の半導体装置がある。このような半導体装置では、ベース基板上の配線と各半導体チップとの間を金属ワイヤを用いて電気的に接続し、ベース基板の配線を介して外部回路と各チップを電気的に接続する。しかしながら、外部回路と各半導体チップとの間における高速信号の送受信には、金属ワイヤの寄生容量および寄生インダクタンスが障害となる。
実施形態は、高速信号の送受信を可能にした半導体装置を提供する。
実施形態に係る半導体装置は、ベース部材と、前記ベース部材上に積層され、接続部材を介して相互に電気的に接続された複数の半導体チップと、を備える。前記複数の半導体チップのうちの1つの半導体チップは、素子面とその反対側の裏面とを有する半導体基板と、前記素子面上に設けられた機能層と、前記半導体基板中を前記裏面から前記素子面へ延び、前記機能層に電気的に接続された複数の貫通電極と、を含む。前記1つの半導体チップは、前記複数の貫通電極に接続された前記接続部材を介して前記複数の半導体チップのうちの隣接する半導体チップに電気的に接続される。前記機能層は、第1コンタクトパッドと、前記複数の半導体チップの積層方向における前記半導体基板と前記第1コンタクトパッドとの間のレベルに位置する第2コンタクトパッドと、を含む。前記複数の貫通電極は、前記第1コンタクトパッドに接続された第1貫通電極と、前記第2コンタクトパッドに接続された第2貫通電極と、を含む。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。
図1は、実施形態に係る半導体装置1を示す模式断面図である。半導体装置1は、ベース部材10と、複数の半導体チップSC1〜SCnと、を備える。半導体チップSC1〜SCnは、ベース部材10上に積層される。また、半導体チップSC1〜SCnは、接続部材(以下、マイクロバンプ13)を介して相互に電気的に接続される。
半導体チップSC1〜SCn−1は、複数の貫通電極VC(例えば、Through Silicon Via:TSV)を含み、それぞれの貫通電極VCに接続されたマイクロバンプ13を介して相互に電気的に接続される。半導体チップSC1〜SCnのうちの最下段に位置する半導体チップSC1の下面には、配線15が設けられる。配線15は、半導体チップSC1に電気的に接続される。半導体チップSC1は、配線15に接続された接続バンプ17によりベース部材10に接続される。
半導体チップSC1〜SCnは、マイクロバンプ13を介して順にフリップチップボンディングされる。マイクロバンプ13は、例えば、直径5〜50μmのサイズを有し、10〜100μmのピッチで半導体基板SSの裏面上に配置される。貫通電極VCは、半導体基板SSの裏面に沿って、例えば、10〜100μmのピッチで配置される。
図1に示すように、半導体装置1は、ベース部材10と半導体チップSC1との間に配置されたロジックチップ20をさらに備える。ロジックチップ20は、例えば、フリップチップバンプ(以下、FCバンプ23)を介して配線15に接続される。ロジックチップ20は、半導体チップSC1〜SCnと、配線15を介して、例えば、データおよびコマンドの送受信を行う。
ベース部材10は、半導体チップSC1〜SCnが配置された上面とは反対側の下面を有し、複数の接続バンプ25がベース部材10の下面に配置される。接続バンプ25は、ベース部材10に設けられた配線および接続プラグ(図示しない)を介して、半導体チップSC1〜SCnおよびロジックチップ20に電気的に接続される。接続バンプ25は、半導体装置1を、例えば、図示しない実装基板に接続すると共に、半導体チップSC1〜SCnおよびロジックチップ20を外部回路に接続する。
このように、半導体装置1では、半導体チップSC1〜SCnを貫通電極VCおよびマイクロバンプ13を介して相互に接続することにより、ロジックチップ20との間で高速信号の送受信を可能とする。
図2および図3は、実施形態に係る半導体装置1の接続構造を模式的に示す部分断面図である。図2は、半導体チップSC1〜SCnを相互に接続する端子部TP1を示す模式断面図である。図3は、別の端子部TP2を示す模式断面図である。
図2および図3に示すように、半導体チップSC1〜SCnは、それぞれ半導体基板SSと機能層FLとを含む。半導体基板SSは、例えば、素子面SSTと、その反対側の裏面SSBと、を有する。機能層FLは、例えば、メモリ素子を含み、素子面SSTの上に設けられる。
図2に示す端子部TP1は、貫通電極VC1と、マイクロバンプCPと、を含む。貫通電極VC1は、半導体基板SSを裏面SSBから素子面SSTへ貫通し、機能層FLに電気的に接続される。マイクロバンプCPは、機能層FLの表面側に設けられる。
貫通電極VC1は、絶縁膜31により半導体基板SSから電気的に絶縁される。また、貫通電極VC1は、半導体基板SSの裏面SSB側に隣接する半導体チップの機能層FLにマイクロバンプ13を介して接続される。マイクロバンプCPは、機能層FLの表面側に隣接する半導体チップの裏面に別のマイクロバンプ13を介して接続される。
機能層FLは、貫通電極VC1とマイクロバンプCPとの間に、複数のコンタクトパッドCMB、CM0、CM1およびCM2を含む。コンタクトパッドCMB、CM0、CM1およびCM2は、貫通電極VC1からマイクロバンプCPに向かう方向に順に配置される。
各コンタクトパッド間には、層間絶縁膜33が設けられる。コンタクトパッドCMBは、絶縁膜35を介して半導体基板SS上に設けられる。コンタクトパッドCMBは、複数のコンタクトプラグC0を介してコンタクトパッドCM0に接続される。コンタクトパッドCM0は、複数のコンタクトプラグC1を介してコンタクトパッドCM1に接続される。また、コンタクトパッドCM1は、複数のコンタクトプラグC2を介してコンタクトパッドCM2に接続される。また、コンタクトパッドCM1は、例えば、Z方向における機能層FLの配線層M1のレベルと同じレベルに設けられ、配線層M1中の配線に接続される。
貫通電極VC1は、絶縁膜35を貫いて延び、コンタクトパッドCMBに接続される。マイクロバンプCPは、機能層FLの表面を覆う絶縁膜37を貫いて延び、コンタクトパッドCM2に接続される。各コンタクトパッド間を接続するコンタクトプラグC0、C1およびC2のX方向およびY方向の幅は、貫通電極VC1のX方向およびY方向の幅よりも狭く、マイクロバンプCPのX方向およびY方向の幅よりも狭い。
図3に示す端子部TP2は、貫通電極VC2と、マイクロバンプCPと、を含む。貫通電極VC2は、半導体基板SSを裏面SSBから素子面SSTへ貫通し、機能層FLに電気的に接続される。貫通電極VC2は、絶縁膜31により半導体基板SSから電気的に絶縁される。
端子部TP2では、コンタクトパッドCMBおよびコンタクトプラグC0は設けられず、貫通電極VC2は、コンタクトパッドCM0に直接接続される。また、貫通電極VC2のコンタクトパッドCM0に接続される部分のX方向の幅W2は、貫通電極VC1のコンタクトパッドCMBに接続される部分のX方向の幅W1(図2参照)よりも広い。
図4は、実施形態に係る半導体装置1の機能層FLの構成を示すブロック図である。機能層FLは、例えば、メモリ素子であり、メモリセルアレイMCAと、制御回路DRCと、を含む。
制御回路DRCは、例えば、ロウデコーダR/D、カラムデコーダC/D、データ制御回路DCC、インターフェース回路I/Fおよび昇圧回路U/Cを介してメモリセルアレイMCAの動作を制御する。
図4に示すように、機能層FLには、例えば、外部電圧VCC、VPPおよびVSSが供給される。また、インターフェース回路I/Fは、例えば、ロジックチップ20との間で、データおよびコマンドの送受信を行う。
外部電圧VCCは、例えば、降圧回路D/Cに供給され、降圧回路D/Cは、機能道内の各回路ブロックに内部電圧VDDを供給する。外部電圧VPPは、例えば、昇圧回路U/Cに供給され、昇圧回路U/Cは、例えば、ロウデコーダにプログラム電圧を供給し、メモリセルアレイMCAにデータ消去電圧を供給する。
インターフェース回路I/Fは、例えば、端子部TP1を介して、データおよびコマンドの送受信を行う。外部電圧VCC、VPPおよびVSSは、例えば、複数の端子部TP2を介してそれぞれ供給される。
端子部TP2では、例えば、コンタクトパッドCMBおよびコンタクトプラグC0が設けられず、貫通電極VC2は、直接コンタクトパッドCM0に接続される。これにより、貫通電極VC2とマイクロバンプCPとの間の電気抵抗を低減することができる。
例えば、機能層FLに含まれるメモリセルアレイMCAおよび各回路の微細化が進むと共に、コンタクトプラグC0、C1およびC2のX方向およびY方向の幅も狭くなり、内部抵抗が大きくなる。このため、貫通電極VCとマイクロバンプCPとの間の内部抵抗も大きくなり、その電圧降下に起因して、端子部TPを介して半導体チップSC1〜SCnに供給される電圧が区々となり、各機能層FLの誤動作を生じさせる恐れがある。
本実施形態では、端子部TP2を介して外部電圧を供給することにより、その内部抵抗を低減し、半導体チップSC1〜SCnに供給される電圧の差を抑制することが可能となる。一方、端子部TP1では、貫通電極VC2よりもX方向およびY方向の幅が狭い貫通電極VC1が用いられるため、ロジックチップ20と各機能層FLのインターフェース回路I/Fとの間でより高速の受送信が可能となる。
図5は、実施形態に係る半導体装置の機能層FLを例示する模式断面図である。機能層FLは、例えば、3次元配置されたメモリセルMCを含むNAND型メモリ素子である。
図5に示すように、メモリセルアレイMCAは、半導体基板SSの上方に積層された複数の電極層(例えば、選択ゲートSGS、ワード線WL、選択ゲートSGD)と、半導体チャネルSCと、を含む。半導体チャネルSCは、複数の電極層を貫いてZ方向に延びる。メモリセルMCは、半導体チャネルSCとワード線WLとが交差する部分に設けられる。
複数の電極層のうちの最下層に位置する選択ゲートSGSと半導体基板SSとの間には、ソース層SLが設けられる。ソース層SLは、半導体チャネルSCに接続される。また、半導体基板SSとソース層SLとの間には、半導体基板SSの表層に設けられたトランジスタTrを含む回路が配置される。
複数の電極層の上方には、配線層M0およびM1が設けられる。配線層M0は、複数の電極層と配線層M1との間に位置し、例えば、半導体チャネルSCに接続されたビット線BLおよび各電極層に接続されたゲート配線GLとを含む。
メモリセルアレイMCAには、コンタクトプラグCG、CS、CCおよびVBが配置される。コンタクトプラグCGは、各電極層をゲート配線GLに接続する。コンタクトプラグCSは、ソース層SLを配線層M0中の他の配線に接続する。コンタクトプラグCCは、下層の回路を配線層M0中のさらなる別の配線に接続する。また、コンタクトプラグVBは、配線層M0中の配線を配線層M1中の配線に接続する。
端子部TP1は、貫通電極VC1とマイクロバンプCP(図2参照)との間に設けられた、コンタクトパッドCMBと、コンタクトパッドCM0と、コンタクトパッドCM1と、を含む。
図5に示すように、コンタクトパッドCMBは、Z方向におけるソース層SLのレベルと同じ位置に配置される。コンタクトパッドCM0は、Z方向における配線層M0のレベルと同じ位置に配置される。コンタクトパッドCM1は、Z方向における配線層M1のレベルと同じ位置に配置される。また、コンタクトパッドCM1は、図示しない部分において配線層M1中の配線と接続される。
コンタクトパッドCMBとコンタクトパッドCM0は、複数のコンタクトプラグC0を介して電気的に接続される。コンタクトプラグC0は、メモリセルアレイMCAにおけるコンタクトプラグCG、CSおよびCCと同じレベルに配置される。すなわち、半導体チップSC1〜SCnの製造過程において、コンタクトプラグC0は、コンタクトプラグCG、CSおよびCCと同じ製造過程において形成される。このため、コンタクトプラグC0は、コンタクトプラグCG、CSおよびCCと略同一のサイズを有する。
さらに、コンタクトパッドCM0とコンタクトパッドCM1は、複数のコンタクトプラグC1を介して電気的に接続される。コンタクトプラグC1は、メモリセルアレイMCAにおけるコンタクトプラグVBと同じレベルに配置される。すなわち、半導体チップSC1〜SCnの製造過程において、コンタクトプラグC1は、コンタクトプラグVBと同じ製造過程において形成され、コンタクトプラグVBと略同一のサイズを有する。
このように、端子部TP1において、貫通電極VC1とマイクロバンプCPとの間をつなぐコンタクトパッドCMB〜CM1、コンタクトプラグC0およびC1は、メモリセルアレイMCAと同時に形成される。このため、メモリセルアレイMCAの微細化が進展すると、コンタクトプラグC0およびC1のサイズも縮小され、その内部抵抗が大きくなる。このため、機能層FLに外部電圧を供給するために設けられる端子部TP2では、コンタクトパッドCMB〜CM1の層数を少なくして、貫通電極VC2をより上層のコンタクトパッドに接続される。これにより、機能層FLに供給される電圧VCC、VPPおよびVSSのバラツキを抑制することができる。図5に示す機能層FLも、図示しない部分に配置された端子部TP2を含む。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体装置、 10…ベース部材、 13…マイクロバンプ、 15…配線、 17、25…接続バンプ、 20…ロジックチップ、 23…FCバンプ、 31、35、37…絶縁膜、 33…層間絶縁膜、 C/D…カラムデコーダ、 C0、C1、C2、CC、CG、CS、VB…コンタクトプラグ、 CM0、CM1、CM2、CMB…コンタクトパッド、 CP…マイクロバンプ、 SC1〜SCn…半導体チップ、 FL…機能層、 SS…半導体基板、 TP、TP1、TP2…端子部、 VC、VC1、VC2…貫通電極、 M0、M1…配線層、 MC…メモリセル、 MCA…メモリセルアレイ、 DCC…データ制御回路、 DRC…制御回路、 R/D…ロウデコーダ、 I/F…インターフェース回路、 U/C…昇圧回路、 D/C…降圧回路、 WL…ワード線、 SGD、SGS…選択ゲート、 SC…半導体チャネル、 SL…ソース層、 BL…ビット線、 GL…ゲート配線、 SSB…裏面、 SST…素子面、 Tr…トランジスタ
Claims (6)
- ベース部材と、
前記ベース部材上に積層され、接続部材を介して相互に電気的に接続された複数の半導体チップと、
を備え、
前記複数の半導体チップのうちの1つの半導体チップは、素子面とその反対側の裏面とを有する半導体基板と、前記素子面上に設けられた機能層と、前記半導体基板中を前記裏面から前記素子面へ延び、前記機能層に電気的に接続された複数の貫通電極と、を含み、
前記1つの半導体チップは、前記複数の貫通電極に接続された前記接続部材を介して前記複数の半導体チップのうちの隣接する半導体チップに電気的に接続され、
前記機能層は、第1コンタクトパッドと、前記複数の半導体チップの積層方向における前記半導体基板と前記第1コンタクトパッドとの間のレベルに位置する第2コンタクトパッドと、を含み、
前記複数の貫通電極は、前記第1コンタクトパッドに接続された第1貫通電極と、前記第2コンタクトパッドに接続された第2貫通電極と、を含む半導体装置。 - 前記機能層は、前記積層方向における前記第1コンタクトパッドと同じレベルに位置する配線層を含み、
前記第2コンタクトパッドは、複数の第1コンタクトプラグを介して前記配線層に電気的に接続され、
前記複数の第1コンタクトプラグの前記積層方向交差する第1方向における幅は、前記第1貫通電極および前記第2貫通電極の前記第1方向の幅よりも狭い請求項1記載の半導体装置。 - 前記機能層は、前記配線層と前記半導体基板との間に位置するメモリセルアレイと、前記メモリセルアレイと前記配線層を電気的に接続する複数の第2コンタクトプラグと、をさらに含み、
前記複数の第1コンタクトプラグは、前記積層方向における前記複数の第2コンタクトプラグのレベルと同じレベルに配置される請求項2記載の半導体装置。 - 前記第2貫通電極の前記積層方向と交差する第1方向の幅は、前記第1貫通電極の前記第1方向の幅よりも狭い請求項1または2に記載の半導体装置。
- 前記複数の半導体チップは、前記隣接する半導体チップとは別の半導体チップをさらに含み、
前記1つの半導体チップは、前記隣接する半導体チップと、前記別の半導体チップとの間に位置し、前記接続部材とは別の接続部材を介して前記別の半導体チップに電気的に接続され、
前記機能層は、前記別の接続部材に接続された第3コンタクトパッドを含む請求項1〜4に記載の半導体装置。 - 前記第1コンタクトパッドおよび前記第2コンタクトパッドは、前記積層方向における前記第3コンタクトパッドと前記半導体基板との間のレベルに位置する請求項5記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018055227A JP2019169565A (ja) | 2018-03-22 | 2018-03-22 | 半導体装置 |
TW107124765A TWI746868B (zh) | 2018-03-22 | 2018-07-18 | 半導體裝置 |
CN201810895152.0A CN110299344B (zh) | 2018-03-22 | 2018-08-08 | 半导体装置 |
US16/121,171 US10734360B2 (en) | 2018-03-22 | 2018-09-04 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018055227A JP2019169565A (ja) | 2018-03-22 | 2018-03-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019169565A true JP2019169565A (ja) | 2019-10-03 |
Family
ID=67985455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018055227A Pending JP2019169565A (ja) | 2018-03-22 | 2018-03-22 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10734360B2 (ja) |
JP (1) | JP2019169565A (ja) |
CN (1) | CN110299344B (ja) |
TW (1) | TWI746868B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210024869A (ko) * | 2019-08-26 | 2021-03-08 | 삼성전자주식회사 | 반도체 칩 적층 구조, 반도체 패키지 및 이들의 제조 방법 |
US11476257B2 (en) * | 2020-07-31 | 2022-10-18 | Samsung Electronics Co., Ltd. | Integrated circuit including memory cell and method of designing the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8653645B2 (en) | 2009-09-14 | 2014-02-18 | Hitachi, Ltd. | Semiconductor device comprising stacked LSI having circuit blocks connected by power supply and signal line through vias |
KR20110137565A (ko) * | 2010-06-17 | 2011-12-23 | 삼성전자주식회사 | 반도체 칩 패키지 및 반도체 칩 패키지의 제조 방법 |
KR101709959B1 (ko) * | 2010-11-17 | 2017-02-27 | 삼성전자주식회사 | 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법 |
US8836137B2 (en) * | 2012-04-19 | 2014-09-16 | Macronix International Co., Ltd. | Method for creating a 3D stacked multichip module |
US9508607B2 (en) * | 2012-07-20 | 2016-11-29 | Qualcomm Incorporated | Thermal management of tightly integrated semiconductor device, system and/or package |
US9543229B2 (en) | 2013-12-27 | 2017-01-10 | International Business Machines Corporation | Combination of TSV and back side wiring in 3D integration |
US9425150B2 (en) * | 2014-02-13 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-via interconnect structure and method of manufacture |
US9367076B2 (en) | 2014-03-13 | 2016-06-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP6753743B2 (ja) * | 2016-09-09 | 2020-09-09 | キオクシア株式会社 | 半導体装置の製造方法 |
-
2018
- 2018-03-22 JP JP2018055227A patent/JP2019169565A/ja active Pending
- 2018-07-18 TW TW107124765A patent/TWI746868B/zh active
- 2018-08-08 CN CN201810895152.0A patent/CN110299344B/zh active Active
- 2018-09-04 US US16/121,171 patent/US10734360B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190295988A1 (en) | 2019-09-26 |
US10734360B2 (en) | 2020-08-04 |
CN110299344A (zh) | 2019-10-01 |
TWI746868B (zh) | 2021-11-21 |
CN110299344B (zh) | 2023-09-19 |
TW201941392A (zh) | 2019-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI794669B (zh) | 半導體裝置 | |
JP6832817B2 (ja) | 記憶装置 | |
US20100270668A1 (en) | Dual Interconnection in Stacked Memory and Controller Module | |
TWI740555B (zh) | 半導體記憶裝置 | |
TWI733190B (zh) | 堆疊記憶體及asic裝置 | |
JP2020145231A (ja) | 半導体装置およびその製造方法 | |
CN110299344B (zh) | 半导体装置 | |
TWI812926B (zh) | 半導體裝置 | |
US11456317B2 (en) | Memory device | |
KR20220081167A (ko) | 집적회로 소자 및 이를 포함하는 전자 시스템 | |
JP7144951B2 (ja) | 半導体装置 | |
US20230411287A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US20220173100A1 (en) | Semiconductor device | |
US20230395497A1 (en) | Semiconductor storage device | |
US20220359557A1 (en) | Semiconductor memory device, electronic system including the same, and method of fabricating the same | |
KR20230133594A (ko) | 반도체 메모리 장치 및 이를 포함하는 전자 시스템 | |
CN115377039A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |