JP2019161323A - 増幅回路 - Google Patents

Abstract

【課題】単一の電源電圧に対し、複数チャンネルの増幅器の電源を縦続に接続することにより、消費電力を削減する。【解決手段】増幅回路１０は、１以上の増幅段１１〜１３を含む第１チャンネル増幅器と、１以上の増幅段２１〜２３を含む第２チャンネル増幅器と、中間電圧安定化回路３１とから構成される。供給電源電圧は、正電源線（ＶＤＤ）〜負電源線（ＶＳＳ）間に供給され、第１チャンネル増幅器の各増幅段の電源と、第２チャンネル増幅器の各増幅段の電源とが、ＶＤＤ〜ＶＳＳ間に縦続に接続されている。【選択図】図１

Description

本発明は、増幅回路に関し、より詳細には、複数チャンネルの増幅器を多段に接続し、電源電圧を分割して供給する増幅回路に関する。

ＣＭＯＳプロセスの微細化により、トランジスタの性能が向上する一方、その駆動電圧、耐圧は低下する傾向にある。しかしながら、一般的に、供給される電源電圧は、使用する装置の規格によって定められていることが多く、実使用上は容易に変更することができない。従って供給電源電圧より小さな耐圧のトランジスタを用いる場合、１）抵抗による電圧降下を用いる、２）シリーズレギュレータ回路を用いる、３）トランジスタを多段に接続する、といった手段が必要となる。

例えば、非特許文献１のバッファ回路においては、３．３Ｖの供給電源電圧に対し、１．８ＶＣＭＯＳプロセスにより回路を実現するために、トランジスタを多段に接続した出力段が示されている。非特許文献１の回路の目的は、供給電源電圧に対して広い出力振幅を得ようとすることであった。しかしながら、同じ回路構成で出力振幅を小さくしても、その消費電力は変わらない。

Rajat Chauhan, et al. "A High Performance, High Voltage Output Buffer in a Low Voltage CMOS process," Custom Integrated Circuit Conference (CICC), P-9-1, pp.227-230, IEEE 2005 Dong-Wook Kim, et al. "12.5-Gb/s Analog Front-End of an Optical Transceiver in 0.13-μm CMOS," The International Symposium on Circuits and Systems (ISCAS), pp.1115-1118, IEEE 2013

一方、非特許文献２の光送信器のドライバ回路においては、比較的小さい振幅を扱う前段に備わる増幅器において、出力段の増幅器の電源電圧よりも小さい電源電圧で駆動することにより、ドライバ回路の消費電力を下げる回路構成が示されている。しかしながら、このような光モジュールでは、実装上の利便性を向上させるために、１つの電源電圧しか供給されないことがある。このような光モジュールにドライバ回路を実装する場合には、ドライバ回路を構成する増幅器を動作させるために、それぞれの増幅器に必要な電源電圧の数に応じた電源回路が必要となる。例えば、それぞれの増幅器に必要な電源回路をスイッチングレギュレータ回路で実現する場合、電源回路サイズが大きいために、ドライバ回路と同一の集積回路上に搭載することが難しい。そこで、スイッチングレギュレータ回路からなる電源回路を、光モジュールとは別デバイスとして用意する必要がある。このため、部材コスト、実装コストが大きくなってしまう。

一方、それぞれの増幅器に必要な電源回路をシリーズレギュレータ回路で実現する場合、ドライバ回路と同一の集積回路に搭載することは可能であるが、消費電力削減の効果は失われてしまう。このように、従来の回路では、単一の電源電圧で動作させる場合、出力振幅が小さい増幅器であっても、部材コストおよび実装コストの抑制と、低消費電力動作との両立が困難であるという問題があった。

本発明の目的は、単一の電源電圧に対し、複数チャンネルの増幅器の電源を縦続に接続することにより、消費電力を削減することができる増幅回路を提供することにある。

本発明は、このような目的を達成するために、一実施態様は、複数のＮ（Ｎは２以上の整数）チャンネルの信号を増幅する増幅回路であって、各々のチャンネルの増幅器は、１以上の増幅段を備え、各チャンネルの増幅器の少なくとも１つの増幅段は、１チャンネル目の増幅段の正電源端子が正電源線に接続され、負電源端子が２チャンネル目の増幅段の正電源端子に接続され、ｎ（ｎは２以上Ｎ未満の整数）チャンネル目の増幅段の正電源端子がｎ−１番目の増幅段の負電源端子に接続され、負電源端子がｎ＋１チャンネル目の増幅段の正電源端子に接続され、Ｎチャンネル目の増幅段の正電源端子がＮ−１チャンネル目の増幅段の負電源端子に接続され、負電源端子が負電源線に接続され、前記ｎ−１チャンネル目の増幅段と前記ｎチャンネル目の増幅段との間の中間電圧と基準電圧とを比較して、前記ｎ−１チャンネル目の増幅段の電流源を制御する中間電圧安定化回路を備え、前記正電源線と前記負電源線との間の供給電源電圧がＮ等分されて、各チャンネルの増幅器に印加されることを特徴とする。

さらに、前記Ｎチャンネル目の増幅段と前記Ｎ−１チャンネル目の増幅段との間の中間電圧と前記負電源端子電圧との間で基準電流を生成する定電流回路と、前記基準電流に基づいて前記Ｎチャンネル目の増幅段の電流源を制御する制御電流を出力するカレントミラー回路とを含む電流源回路をさらに備えることもできる。

本発明によれば、電流源回路より生成された基準電流によるフィードバック制御により、単一の供給電源電圧をチャンネル数だけ分割した駆動電圧により各チャンネルの増幅器を動作させることで、各チャンネルの増幅器を同一条件で動作させるとともに、消費電力を低減することが可能となる。

本発明の実施例１にかかる２チャンネルの増幅回路のブロック構成を示す図である。 実施例１にかかる増幅回路において電圧不感型電流源回路を用いた場合の構成を示す図である。 実施例１にかかる電圧不感型電流源回路の回路構成を示す図である。 実施例１にかかる第１チャンネル増幅器の差動増幅段の回路構成を示す図である。 実施例１にかかる第２チャンネル増幅器の差動増幅段の回路構成を示す図である。 本発明の実施例２にかかる２チャンネルの増幅回路のブロック構成を示す図である。 本発明の実施例３にかかる２チャンネルの増幅回路のブロック構成を示す図である。 本発明の実施例４にかかる２チャンネルの増幅回路のブロック構成を示す図である。 本発明の実施例５にかかる３チャンネルの増幅回路のブロック構成を示す図である。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。本実施形態では、主として、２チャンネル差動信号を増幅する増幅回路であって、各チャンネルの増幅器は、第１差動増幅段、第２差動増幅段および出力バッファ段の３段構成の増幅器を例に説明する（実施例１〜４）。本実施形態では、２チャンネル（Ｎ＝２）で供給電源電圧を２分割するが、供給電源電圧と各増幅器の動作電圧とを考慮して、２以上の多チャンネル化が可能である（実施例５）。また、各チャンネルの増幅器は、１段構成であっても多段構成であっても構わない。

図１に、本発明の実施例１にかかる２チャンネルの増幅回路のブロック構成を示す。増幅回路１０は、第１差動増幅段１１、第２差動増幅段１２および出力バッファ段１３を含む第１チャンネル増幅器と、第１差動増幅段２１、第２差動増幅段２２および出力バッファ段２３を含む第２チャンネル増幅器と、中間電圧安定化回路３１とから構成される。供給電源電圧は、正電源線（ＶＤＤ）〜負電源線（ＶＳＳ）間に供給され、第１チャンネル増幅器の各増幅段と、第２チャンネル増幅器の各増幅段とが、ＶＤＤ〜ＶＳＳ間に縦続に接続されている。

電流パスが他にないため、第１チャンネル増幅器を流れる電流の和と、第２チャンネル増幅器を流れる電流の和はと等しい。第１および第２チャンネル増幅器の構成が同じであれば、理想的には、
正電源電圧（ＶＤＤ）−中間電圧（Ｖｍｉｄ）＝Ｖｍｉｄ−負電源電圧（ＶＳＳ）
すなわち、Ｖｍｉｄ−ＶＳＳ＝（１／２）（ＶＤＤ−ＶＳＳ）となる動作点が存在する。しかしながら、実際の増幅回路動作では、素子バラつきや、電圧変動、温度編号等の様々な要因から、その動作点が安定的に得られるとは限らない。そこで、中間電圧安定化回路３１は、中間電圧（Ｖｍｉｄ）と参照電圧（Ｖｒｅｆ）とを比較し、その結果（Ｖｃｔｒｌ）を第１チャンネル増幅器にフィードバックすることにより、Ｖｍｉｄ−ＶＳＳ＝（１／２）（ＶＤＤ−ＶＳＳ）となるように制御を行う。Ｖｒｅｆそのものは回路内部で、抵抗分圧などの手段により簡単に作れるため、シリーズレギュレータ回路のように消費電力を増大させることはない。

図２に、実施例１にかかる増幅回路において電圧不感型電流源回路を用いた場合の構成を示す。第１および第２チャンネル増幅器の第１差動増幅段１１，２１からなる初段のみを抽出してある。ＶＤＤ〜Ｖｍｉｄ間に第１電圧不感型電流源回路４１、Ｖｍｉｄ〜ＶＳＳ間に第２電圧不感型電流源回路４２が挿入されている。第２電圧不感型電流源回路４２の出力Ｉｃｔｒｌは、第２チャンネル増幅器の第１差動増幅段２１に接続されている。第１チャンネル増幅器と第２チャンネル増幅器とを流れる電流が等しいことを利用するため、第１電圧不感型電流源回路４１がダミーとして挿入されているが、第１チャンネル増幅器の第１差動増幅段１１とは接続されない。

図３に、実施例１にかかる電圧不感型電流源回路の回路構成を示す。第２電圧不感型電流源回路４２は、定電流回路４２ａとカレントミラー回路４２ｂとから構成される。定電流回路４２ａは、正電源端子（Ｖ＋）がＶｍｉｄに接続され、負電源端子（Ｖ−）がＶＳＳに接続される。定電流回路４２ａは、Ｖ＋〜Ｖ−間の電圧が変動しても、抵抗Ｒ１に流れる電流が一定となり、これを基準電流として、カレントミラー回路４２ｂで所望の係数で増幅し、電流制御出力Ｉｃｔｒｌ１〜Ｉｃｔｒ３とする。

図２に示したように、電流制御出力Ｉｃｔｒｌ１を、第２チャンネル増幅器の第１差動増幅段２１に接続することにより、通常の差動増幅段が備えている電流源回路に代わって、第２電圧不感型電流源回路４２が第１差動増幅段２１の電流源回路を制御する（以下の図５を参照）。これにより、第１差動増幅段２１に流れる電流が、中間電圧に依存しない基準電流により決定されて、第１および第２チャンネル増幅器の第１差動増幅段１１，２１に流れる電流Ｉ１が、中間電圧（Ｖｍｉｄ）には影響されず、一意に決定される。

同様に、電流制御出力Ｉｃｔｒｌ２を第２チャンネル増幅器の第２差動増幅段２２に接続することにより、第２差動増幅段１２，２２に流れる電流Ｉ２を、および、電流制御出力Ｉｃｔｒｌ３を第２チャンネル増幅器の出力バッファ段２３に接続することにより、出力バッファ段１３，２３に流れる電流ＩＯを、中間電圧（Ｖｍｉｄ）には影響されず、それぞれ一意に決定することができる。

以下、図４，５を参照して説明するように、第２電圧不感型電流源回路４２により第１差動増幅段１１，２１に流れる電流Ｉ１を決定し、中間電圧安定化回路３１により、第１差動増幅段１１，２１に加わる供給電源電圧（ＶＤＤ−ＶＳＳ）を２等分することによって、２チャンネル増幅器を同じ動作条件で駆動させることができる。同様に、３チャンネル以上の多チャンネル増幅器とした場合においても、各チャンネル増幅器に印加される駆動電圧を整数分の１にすることができ、各チャンネル増幅器の低消費電力化を図ることが可能となる。

図４に、実施例１にかかる第１チャンネル増幅器の差動増幅段の回路構成を示す。第１チャンネル増幅器の第１差動増幅段１１と第２差動増幅段１２とは同じ回路構成である。第１差動増幅段１１は、差動入力Ｉｎ１（Ｉ_C），Ｉｎ１（Ｉ_T）に接続される差動増幅段と差動出力Ｏｕｔ１（Ｏ_C），Ｏｕｔ１（Ｏ_T）に接続される出力段、カスコード接続された電流源とを含む。

供給電源電圧は、正電源端子（Ｖ＋）をＶＤＤに接続し、負電源端子（Ｖ−）を第２チャンネル増幅器のＶ＋（ＶＤＤ側）に接続することにより供給される。２段にカスコード接続された電流源は、中間電圧安定化回路３１の電圧制御出力Ｖｃｔｒｌから生成されたＶｇ１，Ｖｇ２によって、それぞれ制御される。なお、電流源は、２段カスコード接続を例に記載したが、これに限らない。

図５に、実施例１にかかる第２チャンネル増幅器の差動増幅段の回路構成を示す。第２チャンネル増幅器の第１差動増幅段２１と第２差動増幅段２２とは同じ回路構成である。第１差動増幅段２１は、差動入力Ｉｎ１（Ｉ_C），Ｉｎ１（Ｉ_T）に接続される差動増幅段と差動出力Ｏｕｔ１（Ｏ_C），Ｏｕｔ１（Ｏ_T）に接続される出力段、カスコード接続された電流源とを含む。

供給電源電圧は、正電源端子（Ｖ＋）を第１チャンネル増幅器のＶ−（ＶＳＳ側）に接続し、負電源端子（Ｖ−）をＶＳＳに接続することにより供給される。２段にカスコード接続された電流源は、第２電圧不感型電流源回路４２の電流制御出力Ｉｃｔｒｌ１によって制御される。Ｉｃｔｒｌ１を基準として、電流源のトランジスタにかかるゲート電圧Ｖｇａ、Ｖｇｂを決定している。

第１チャンネル増幅器の第１差動増幅段１１に流れる電流がＩｃｔｒｌ１で決定されるＩ１と等しくなり、第１および第２チャンネル増幅器が増幅器として等しい特性を持つためには、電流源のトランジスタにかかるゲート電圧に関して、
Ｖｇａ−Ｖｓｓ＝ Ｖｇ１−Ｖｍｉｄ
Ｖｇｂ−Ｖｓｓ＝ Ｖｇ２−Ｖｍｉｄ
となる必要がある。

中間電位発生回路３１は、中間電圧（Ｖｍｉｄ）と参照電圧（Ｖｒｅｆ）とを比較し、Ｖｍｉｄ＞Ｖｒｅｆの時にＶｃｔｒｌ（図４におけるＶｇ１、Ｖｇ２）を下げ、Ｖｍｉｄ＜Ｖｒｅｆの時にＶｃｔｒｌを上げる。中間電位発生回路３１は、ＶｍｉｄとＶｒｅｆとが等しくなるまで繰り返すことにより、上式を満たすように動作する。このとき、上式より、Ｖｇ１とＶｇ２との電位差が、第２チャンネル増幅器の第１差動増幅段２１の電流源の抵抗Ｒ２の電位差と等しくなればよい。すなわち、第２電圧不感型電流源回路４２の電流制御出力Ｉｃｔｒｌ１と抵抗Ｒ２とで一意に決定されるＶｇａとＶｇｂとの電位差に等しくなるように制御すればよい。

図６に、本発明の実施例２にかかる２チャンネルの増幅回路のブロック構成を示す。増幅回路１１０は、第１差動増幅段１１１、第２差動増幅段１１２および出力バッファ段１１３を含む第１チャンネル増幅器と、第１差動増幅段１２１、第２差動増幅段１２２および出力バッファ段１２３を含む第２チャンネル増幅器と、中間電圧安定化回路１３１とから構成される。第１および第２差動増幅段の供給電源電圧は、ＶＤＤ〜ＶＳＳ間に供給され、第１チャンネル増幅器の各増幅段と、第２チャンネル増幅器の各増幅段とが、ＶＤＤ〜ＶＳＳ間に縦続に接続されている。出力バッファ段の供給電源電圧は、それぞれがＶＤＤ〜ＶＳＳ間に接続されている点で、実施例１と異なる。

非特許文献２と同様に、比較的小さい振幅を扱う前段に備わる増幅器（差動増幅段）のみ、小さな電源電圧で駆動し、その分の消費電力を削減することができる。一方、出力バッファ段では比較的大きな振幅を扱うことができるので、消費電力の削減と、大きな出力振幅とを両立することができる。

図７に、本発明の実施例３にかかる２チャンネルの増幅回路のブロック構成を示す。各チャンネルの増幅器においては、出力バッファ段では大きな電流が流れるため、雑音源となり得る。そのため、差動増幅段の電源と出力バッファ段の電源を分離する手法が取られる。

増幅回路２１０は、第１差動増幅段２１１、第２差動増幅段２１２および出力バッファ段２１３を含む第１チャンネル増幅器と、第１差動増幅段２２１、第２差動増幅段２２２および出力バッファ段２２３を含む第２チャンネル増幅器と、中間電圧安定化回路２３１，２３２とから構成される。第１および第２差動増幅段の供給電源電圧は、ＶＤＤ〜ＶＳＳ間に供給され、第１チャンネル増幅器の各増幅段と、第２チャンネル増幅器の各増幅段とが、ＶＤＤ〜ＶＳＳ間に縦続に接続されている。

出力バッファ段の供給電源電圧は、差動増幅段の電源とは異なるＶＤＤＯ〜ＶＳＳＯ間に供給され、出力バッファ段２１３，２２３が、ＶＤＤＯ〜ＶＳＳＯ間に縦続に接続されている。出力バッファ段にも中間電圧安定化回路２３２が接続され、差動増幅段から独立した制御を可能とする。本実施例においても、電圧不感型電流源回路を図２に示した構成と同様に備えていてもよい。

図８に、本発明の実施例４にかかる２チャンネルの増幅回路のブロック構成を示す。増幅回路３１０の第１および第２チャンネル増幅器の第１差動増幅段３１１，３２１からなる初段のみを抽出してある。中間電圧安定化回路３３１の構成と動作は実施例１と同じである。

一般的に、差動増幅器においては、外部からの直接利得制御（Manual Gain Control）、出力振幅を一定とするための自動利得制御（Auto Gain Control）などの機能を有することがある。このうちＡＧＣ回路は、一種のフィードバックループとして機能する。従って、中間電圧安定化回路３３１で構成されるフィードバックループの中に含めてしまうと、ループが不安定化する恐れがある。

そこで、ＡＧＣ回路に流れる電流は、電圧不感型電流源回路３４１，４２で決定し、ＡＧＣ回路３５１，３５２から、第１差動増幅段３１１，３２１の制御端子に、中間電圧安定化回路を介さないで接続する。本実施例の構成は、ＡＧＣ回路に限らず、その他のフィードバック回路にも適用することができる。

図９に、本発明の実施例５にかかる３チャンネルの増幅回路のブロック構成を示す。増幅回路４１０は、第１差動増幅段、第２差動増幅段および出力バッファ段を含むチャンネル増幅器を、３チャンネル（Ｎ＝３）分ＶＤＤ〜ＶＳＳ間に縦続に接続した増幅回路である。図９は、このうち第１差動増幅段からなる初段のみを抽出してある。

Ｖｍｉｄ２〜ＶＳＳ間に電圧不感型電流源回路４４１が挿入され、出力Ｉｃｔｒｌは、第３チャンネル増幅器の第１差動増幅段４５１に接続されている。ＶＤＤ〜Ｖｍｉｄ１間、Ｖｍｉｄ１〜Ｖｍｉｄ２間にはダミーの電圧不感型電流源回路が挿入されているが、ここでは省略してある。電圧不感型電流源回路４４１は、第１差動増幅段に流れる電流Ｉ１を、中間電圧（Ｖｍｉｄ２）には影響されず、一意に決定することができる。

各チャンネルの間に中間電圧安定化回路が挿入されており、中間電圧安定化回路４３１は、Ｖｒｅｆ１（＝（２／３）（ＶＤＤ−ＶＳＳ））と中間電圧（Ｖｍｉｄ１）とを比較して、第１チャンネル増幅器の第１差動増幅段４１１を制御する（Ｖｃｔｒｌ１）。中間電圧安定化回路４３２は、Ｖｒｅｆ２（＝（１／３）（ＶＤＤ−ＶＳＳ））と中間電圧（Ｖｍｉｄ２）とを比較して、第２チャンネル増幅器の第１差動増幅段４２１を制御する（Ｖｃｔｒｌ２）。

電圧不感型電流源回路４４１は、第１差動増幅段４１１，４２１，４５１に流れる電流Ｉ１を決定し、中間電圧安定化回路４３１は、第１差動増幅段４１１に対して、ＶＤＤ−Ｖｍｉｄ１＝（１／３）（ＶＤＤ−ＶＳＳ）（＝ＶＤＤ−Ｖｒｅｆ１）となるように制御する。制御中間電圧安定化回路４３２は、第１差動増幅段４２１に対して、Ｖｍｉｄ１−Ｖｍｉｄ２＝（１／３）（ＶＤＤ−ＶＳＳ）（＝Ｖｒｅｆ１−Ｖｒｅｆ２）となるように制御する。

このようにして、第１差動増幅段４１１，４２１，４５１に加わる供給電源電圧（ＶＤＤ−ＶＳＳ）を３等分することによって、多チャンネル増幅器を同じ動作条件で動作させることができる。

以下、４チャンネル以上の多チャンネル化も同様にして構成することができる。複数のＮ（Ｎは２以上の整数）チャンネルの信号を増幅する増幅回路であって、各々のチャンネルの増幅器が、１以上の増幅段を備えているとき、各チャンネルの増幅器の少なくとも１つの増幅段は、
・１チャンネル目の増幅段の正電源端子が正電源線に接続され、負電源端子が２チャンネル目の増幅段の正電源端子に接続され、
・ｎ（ｎは２以上Ｎ未満の整数）チャンネル目の増幅段の正電源端子がｎ−１番目の増幅段の負電源端子に接続され、負電源端子がｎ＋１チャンネル目の増幅段の正電源端子に接続され、
・Ｎチャンネル目の増幅段の正電源端子がＮ−１チャンネル目の増幅段の負電源端子に接続され、負電源端子が負電源線に接続されることになる。

中間電圧安定化回路は、ｎ−１チャンネル目の増幅段とｎチャンネル目の増幅段との間の中間電圧と基準電圧とを比較して、ｎ−１チャンネル目の増幅段の電流源を制御する。

電圧不感型電流源回路は、Ｎチャンネル目の増幅段とＮ−１チャンネル目の増幅段との間の中間電圧と前記負電源端子電圧との間で基準電流を生成する定電流回路と、基準電流に基づいてＮチャンネル目の増幅段の電流源を制御する制御電流を出力するカレントミラー回路とを含む。

１０，１１０，２１０，３１０，４１０ 増幅回路
１１，１１１，２１１，３１１，２１，１２１，２２１，３２１，４１１，４２１，４３１ 第１差動増幅段
１２，１１２，２１２，２２，１２２，２２２ 第２差動増幅段
１３，１１３，２１３，２３，１２３，２２３ 出力バッファ段
３１，１３１，２３１，２３２，３３１，４３１，４３２ 中間電圧安定化回路
４１，３４１ 第１電圧不感型電流源回路
４２，３４２ 第２電圧不感型電流源回路
４４１ 電圧不感型電流源回路
４２ａ 定電流回路
４２ｂ カレントミラー回路
３５１，３５２ ＡＧＣ回路

Claims (3)

1. 複数のＮ（Ｎは２以上の整数）チャンネルの信号を増幅する増幅回路であって、
   各々のチャンネルの増幅器は、１以上の増幅段を備え、各チャンネルの増幅器の少なくとも１つの増幅段は、
   １チャンネル目の増幅段の正電源端子が正電源線に接続され、負電源端子が２チャンネル目の増幅段の正電源端子に接続され、
   ｎ（ｎは２以上Ｎ未満の整数）チャンネル目の増幅段の正電源端子がｎ−１番目の増幅段の負電源端子に接続され、負電源端子がｎ＋１チャンネル目の増幅段の正電源端子に接続され、
   Ｎチャンネル目の増幅段の正電源端子がＮ−１チャンネル目の増幅段の負電源端子に接続され、負電源端子が負電源線に接続され、
   前記ｎ−１チャンネル目の増幅段と前記ｎチャンネル目の増幅段との間の中間電圧と基準電圧とを比較して、前記ｎ−１チャンネル目の増幅段の電流源を制御する中間電圧安定化回路を備え、
   前記正電源線と前記負電源線との間の供給電源電圧がＮ等分されて、各チャンネルの増幅器に印加されることを特徴とする増幅回路。
2. 前記Ｎチャンネル目の増幅段と前記Ｎ−１チャンネル目の増幅段との間の中間電圧と前記負電源端子電圧との間で基準電流を生成する定電流回路と、前記基準電流に基づいて前記Ｎチャンネル目の増幅段の電流源を制御する制御電流を出力するカレントミラー回路とを含む電流源回路をさらに備えたことを特徴とする請求項１に記載の増幅回路。
3. 前記各チャンネルの増幅器の少なくとも１つの増幅段は、自動利得制御回路を備え、
   前記電流源回路で生成された前記基準電流に基づいて、前記自動利得制御回路に流れる電流が決定されることを特徴とする請求項２に記載の増幅回路。

Images