JP2019160996A - 研磨パッド、半導体製造装置、および半導体装置の製造方法 - Google Patents

研磨パッド、半導体製造装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2019160996A
JP2019160996A JP2018045394A JP2018045394A JP2019160996A JP 2019160996 A JP2019160996 A JP 2019160996A JP 2018045394 A JP2018045394 A JP 2018045394A JP 2018045394 A JP2018045394 A JP 2018045394A JP 2019160996 A JP2019160996 A JP 2019160996A
Authority
JP
Japan
Prior art keywords
polishing pad
polishing
temperature
recesses
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018045394A
Other languages
English (en)
Inventor
川崎　貴彦
Takahiko Kawasaki
貴彦 川崎
松井　之輝
Yukiteru Matsui
之輝 松井
聡文 側瀬
Akifumi Kawase
聡文 側瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018045394A priority Critical patent/JP2019160996A/ja
Priority to US16/109,665 priority patent/US20190283206A1/en
Publication of JP2019160996A publication Critical patent/JP2019160996A/ja
Priority to US17/319,637 priority patent/US11883926B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/26—Lapping pads for working plane surfaces characterised by the shape of the lapping pad surface, e.g. grooved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00—Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/017—Devices or means for dressing, cleaning or otherwise conditioning lapping tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal

Abstract

【課題】基板を効率的に研磨可能な研磨パッド、半導体製造装置、および半導体装置の製造方法を提供する。【解決手段】一の実施形態によれば、研磨パッドは、複数の凹部を有する面を備え、前記面により基板を研磨する。前記パッドでは、前記面に平行な方向における前記凹部の幅が２０μｍ以下であり、前記面における前記凹部の密度が１３００個／ｍｍ２以上である。【選択図】図２

Description

本発明の実施形態は、研磨パッド、半導体製造装置、および半導体装置の製造方法に関する。
近年、半導体装置の製造工程では、３次元メモリのような３次元構造を加工する場合が多いことなどが理由で、基板を研磨するＣＭＰ（Chemical Mechanical Polishing）工程を行う頻度が増加している。そのため、ＣＭＰ工程を効率的に実施することが求められている。
特開２０１６−１５３１５２号公報 特開２０１７−１６２９２８号公報
基板を効率的に研磨可能な研磨パッド、半導体製造装置、および半導体装置の製造方法を提供する。
一の実施形態によれば、研磨パッドは、複数の凹部を有する面を備え、前記面により基板を研磨する。前記パッドでは、前記面に平行な方向における前記凹部の幅が２０μｍ以下であり、前記面における前記凹部の密度が１３００個／ｍｍ２以上である。
第１実施形態の半導体製造装置の構造を示す斜視図である。 第１実施形態の研磨パッドの構造を示す断面図および上面図である。 第１実施形態の研磨パッドの性能を説明するためのグラフ(1/3)である。 第１実施形態の研磨パッドの性能を説明するためのグラフ(2/3)である。 第１実施形態の研磨パッドの性能を説明するためのグラフ(3/3)である。 第１実施形態とその比較例の研磨パッドの性能を比較したグラフである。 第２実施形態の半導体製造装置の構造を示す斜視図である。 第１および第２実施形態の研磨パッドの性能を比較したグラフ(1/2)である。 第１および第２実施形態の研磨パッドの性能を比較したグラフ(2/2)である。 第３実施形態の半導体装置の製造方法を示す断面図である。 第４実施形態の半導体装置の製造方法を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。図１〜図１１では、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
（第１実施形態）
図１は、第１実施形態の半導体製造装置の構造を示す斜視図である。
図１の半導体製造装置は、研磨パッド２を保持する研磨テーブル１と、ウェハ４を保持する研磨ヘッド３と、スラリーを供給するスラリー供給部５と、ドレッサ６と、制御部７とを備えている。ウェハ４は基板の一例であり、スラリーは研磨液の一例である。図１の半導体製造装置は、スラリーが供給された研磨パッド２によりウェハ４を研磨するＣＭＰ装置である。
図１は、研磨パッド２の上面に平行で互いに垂直なＸ方向およびＹ方向と、研磨パッド２の上面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。ただし、−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
図１に示すように、研磨テーブル１は研磨パッド２を回転させ、研磨ヘッド３はウェハ４を回転させ、スラリー供給部５は研磨パッド３の上面にスラリーを供給する。そして、半導体製造装置は、研磨パッド３の上面にウェハ４の下面を接触させて、ウェハ４を研磨パッド３に押し付ける。このようにして、ウェハ４の下面が研磨パッド３の上面により研磨される。ウェハ４の下面は、例えばデバイス形成面である。
ドレッサ６は、ウェハ４の研磨前や研磨後に、研磨パッド３の上面をドレッシングするために使用される。これにより、研磨パッド３の性能を向上または回復させることができる。制御部７は、半導体製造装置の種々の動作を制御する。例えば、制御部７は、研磨テーブル１、研磨ヘッド３、スラリー供給部５、およびドレッサ６の動作を制御する。制御部７の例は、プロセッサ、電気回路、コンピュータなどである。
図２は、第１実施形態の研磨パッド２の構造を示す断面図および上面図である。図２(ａ)は、研磨パッド２の上面付近の断面を示す断面図である。図２(ｂ)は、研磨パッド２の上面を上方から見た上面図である。
本実施形態では、研磨パッド２の内部や表面に多数のポア２ａが形成されている。研磨パッド２の内部のポア２ａの形状は、例えば球形である。そのため、研磨パッド２の表面のポア２ａの形状は、球を切断した形状（例えば半球）となる。
図２(ａ)と図２(ｂ)は、研磨パッド２の上面に形成された複数のポア２ａを示している。これらのポア２ａは、凹部の例である。ウェハ４は、研磨パッド２のこの上面により研磨される。研磨パッド２の上面におけるこれらのポア２ａの形状は、図２(ｂ)に示すように円形である。符号Ｗは、研磨パッド２の上面に平行な方向におけるこれらのポア２ａの幅を示す。本実施形態の各ポア２ａの平面形状は円形であるため、各ポア２ａの幅Ｗは、各ポア２ａの平面形状である円の直径となる。
本実施形態の研磨パッド２は、発泡ポリウレタンで形成されており、ポア２ａは例えばバルーンまたは発泡剤を用いて形成される。ただし、研磨パッド２は、その他の材料で形成されていてもよいし、ポア２ａ以外の複数の凹部をその上面に有していてもよい。このような凹部は例えば、ドライエッチング、ウェットエッチング、切削、ワイヤ放電、レーザー、金型などを用いて形成してもよい。この場合、凹部は、研磨パッド２の内部には形成されず、研磨パッド２の上面のみに形成されてもよい。
また、これらの凹部の平面形状は、円形以外の形状でもよく、例えば、楕円形や多角形でもよい。研磨パッド２の内部のポア２ａの形状がゆがんだ球形の場合、研磨パッド２の表面のポア２ａの平面形状は楕円形となる。また、多角形の例は、三角錐、四角錐、六面体、八面体、多面体などの断面形状や表面形状である三角形や四角形である。
本実施形態において、各ポア２ａの幅Ｗとは、研磨パッド２の上面に平行な方向における各ポア２ａの最大寸法を表す。例えば、ポア２ａの平面形状が楕円形の場合には、ポア２ａの幅Ｗは、楕円形の長径の長さに相当する。また、ポア２ａの平面形状が長方形の場合には、ポア２ａの幅Ｗは、長方形の長辺の長さに相当する。
本実施形態では、研磨パッド２の上面におけるポア２ａの幅Ｗが２０μｍ以下となり、かつ、研磨パッド２の上面におけるポア２ａの密度が１３００個／ｍｍ２以上となるように、研磨パッド２が形成または加工される。例えば、ポア２ａの幅Ｗは１〜２０μｍに設定され、ポア２ａの密度は１３００〜４０００００個／ｍｍ２に設定される。
ここで、研磨パッド２の上面におけるポア２ａの密度とは、研磨パッド２の上面の単位面積当たりのポア２ａの個数を表す。また、研磨パッド２の上面におけるポア２ａの幅Ｗが２０μｍ以下であるとは、研磨パッド２の上面のポア２ａの幅Ｗと個数との関係を示す分布のピークが、２０μｍ以下の範囲内にあることを表す。これは多くの場合、研磨パッド２の上面におけるポア２ａの幅Ｗの平均値が２０μｍ以下であることを意味する。同様に、研磨パッド２の上面におけるポア２ａの幅Ｗが１〜２０μｍであるとは、研磨パッド２の上面のポア２ａの幅Ｗと個数との関係を示す分布のピークが、１〜２０μｍの範囲内にあることを表す。以上は、ポア２ａ以外の凹部についても同様である。
図３〜図５は、第１実施形態の研磨パッド２の性能を説明するためのグラフである。
図３は、シリコン酸化膜の研磨用のスラリーを使用して研磨パッド２によりウェハ４を研磨した場合の実験結果を示す。この場合の研磨対象は、ウェハ４に設けられたシリコン酸化膜である。図３の縦軸は、シリコン酸化膜の除去速度（研磨レート）を示す。
図４および図５は、タングステン層の研磨用のスラリーを使用して研磨パッド２によりウェハ４を研磨した場合の実験結果を示す。これらの場合の研磨対象は、ウェハ４に設けられたタングステン層である。図４および図５の縦軸は、タングステン層の除去速度を示す。なお、図４と図５の実験では、異なる平均粒径のスラリーを使用した。
図３では、第１から第３の実験を実施した。第１の実験では、研磨パッド２の上面におけるポア２ａの幅Ｗが２０〜４０μｍであり、研磨パッド２の上面におけるポア２ａの密度が４００〜６００個／ｍｍ２である研磨パッド２を使用した。第２の実験では、研磨パッド２の上面におけるポア２ａの幅Ｗが５〜２０μｍであり、研磨パッド２の上面におけるポア２ａの密度が１１００〜１３００個／ｍｍ２である研磨パッド２を使用した。第３の実験では、研磨パッド２の上面におけるポア２ａの幅Ｗが５〜１０μｍであり、研磨パッド２の上面におけるポア２ａの密度が１３００個／ｍｍ２以上（より詳細には１５００個／ｍｍ２以上）である研磨パッド２を使用した。これは、図４や図５でも同様である。
図３〜図５によれば、スラリーの種類が変わっても、ポア２ａの幅Ｗが小さくなり、ポア２ａの密度が大きくなるほど、除去速度が向上することが分かる。これは、ポア２ａの幅Ｗが小さくなり、ポア２ａの密度が大きくなると、研磨パッド２とウェハ４との間にスラリーを効率的に供給可能になるからであると考えられる。
具体的には、この原因は次のように考えられる。例えば、ポア２ａの幅Ｗが大きいと、ポア２ａ内にスラリーが入り込んでしまい、このスラリーが研磨に寄与しにくくなる。その結果、研磨レートが低下する。また、ポア２ａの密度が小さい（すなわち、ポア２ａの個数が少ない）と、研磨パッド２とウェハ４との間の隙間内にスラリーを収容できる空間が少なくなり、スラリーがこの隙間から外部に出やすくなる。その結果、この隙間の外部に出たスラリーが研磨に寄与せず、研磨レートが低下する。よって、研磨パッド２は、小さいポア２ａを高密度に有することが望ましいと考えられる。
これらの実験では、研磨パッド２におけるスラリーの濡れ性（接触角）を測定したところ、第１の実験では６７度、第２の実験では７０度、第３の実験では４０度となった。その結果、ポア２ａの幅Ｗが５〜１０μｍ、ポア２ａの密度が１３００個／ｍｍ２以上の研磨パッド２（第３の実験）は、他の２つの研磨パッド２（第１および第２の実験）に比べて、濡れ性が良好であり、研磨に適していることが分かる。濡れ性が良好（接触角が小さい）であると、スラリーの保持性が上がり、研磨レートが上昇することが考えられる。
図６は、第１実施形態とその比較例の研磨パッド２の性能を比較したグラフである。
図６の横軸は、研磨パッド２の上面の温度を示す。図６の縦軸は、研磨パッド２の弾性率を示す。本実施形態の研磨パッド２の上面では、ポア２ａの幅Ｗが５〜１０μｍ、ポア２ａの密度が１３００個／ｍｍ２以上となっている。一方、本比較例の研磨パッド２の上面では、ポア２ａの幅Ｗが２０μｍ以上、ポア２ａの密度が１３００個／ｍｍ２以下となっている。
図６によれば、本実施形態の研磨パッド２の弾性率は、同じ温度の本比較例の研磨パッド２の弾性率よりも高くなっている。本実施形態の研磨パッド２は、３０℃で４．０×１０８Ｐａ以上、６０℃で２．０×１０８Ｐａ以上の弾性率を有することが望ましい。図６においては、本実施形態の研磨パッド２の弾性率は、３０℃で約５．０×１０８Ｐａ、６０℃で約２．５×１０８Ｐａとなっている。なお、本実施形態の研磨パッド２は、５０〜６５のショア硬度を有することが望ましい。
ここで、研磨パッド２の硬度は一般に、ポア２ａの幅Ｗが大きくなるほど減少し、ポア２ａの幅Ｗが小さくなるほど増加する。研磨パッド２の性能を向上させるためには、研磨パッド２の弾性率が高く、研磨パッド２の硬度が高いことが望ましい。よって、本実施形態の研磨パッド２は、３０℃で４．０×１０８Ｐａ以上、６０℃で２．０×１０８Ｐａ以上の弾性率を有することが望ましい。
しかし、研磨パッド２の硬度が高すぎると、ウェハ４にスクラッチが生じやすくなることが問題となる。よって、研磨パッド２の硬度には、上限を設けることが望ましい。そのため、本実施形態の研磨パッド２は、５０〜６５のショア硬度を有することが望ましい。
以上のように、本実施形態の研磨パッド２の上面では、ポア２ａの幅Ｗが５〜１０μｍとなっており、ポア２ａの密度が１３００個／ｍｍ２以上となっている。よって、本実施形態によれば、ウェハ４の研磨レートを向上させることが可能となり、ウェハ４を効率的に研磨することが可能となる。
なお、上述のように、ポア２ａの幅Ｗは１〜２０μｍに設定することが望ましく、ポア２ａの密度は１３００〜４０００００個／ｍｍ２に設定することが望ましい。近年のスラリーの粒径は１０ｎｍ未満になる場合もあるが、この場合にポア２ａの幅Ｗを１μｍ未満に設定すると、ポア２ａでスラリー粒の凝集が起こる可能性がある。また、ポア２ａの幅Ｗが１μｍの場合に、ポア２ａの密度を４０００００個／ｍｍ２よりも大きくすると、研磨パッド２の体積に占めるポア２ａの体積の割合が３０％以上となり、研磨パッド２（例えばポリウレタン）の硬度が不十分になる可能性がある。よって、ポア２ａの幅Ｗや密度は上記のように設定することが望ましい。
（第２実施形態）
図７は、第２実施形態の半導体製造装置の構造を示す斜視図である。
図７の半導体製造装置は、図１に示す構成要素に加え、熱交換器８を備えている。熱交換器８は、制御部７による制御の下、研磨パッド２の上面の温度を熱交換により調整することができる。例えば、制御部７は、不図示の放射温度計からの信号により研磨パッド２の上面の温度をモニタリングしており、放射温度計により計測された温度に基づいて熱交換器８の動作を制御することで、研磨パッド２の上面の温度を調整する。制御部７と熱交換器８は、温度調整部の例である。熱交換器８は、例えば加熱および冷却の両方を可能とする。
上述のように、研磨パッド２の弾性率は温度により変化するため（図６）、研磨レートは温度により変化する。本実施形態によれば、制御部７と熱交換器８により研磨パッド２の温度を調整することで、所望の研磨レートを実現することが可能となる。
図８は、第１および第２実施形態の研磨パッド２の性能を比較したグラフである。
図８の横軸は時間を示し、図８の縦軸は、研磨パッド２の上面の温度を示す。図８は、ウェハ４の研磨中において、第１および第２実施形態の研磨パッド２の温度の時間変化を示している。
図８において、第２実施形態の研磨パッド２は、第１実施形態の研磨パッド２と同じ材料で形成されており、第１実施形態の研磨パッド２と同じ幅Ｗおよび密度のポア２ａを有している。ただし、第１実施形態の研磨パッド２の温度は、研磨中に熱交換器８により調整されないのに対し、第２実施形態の研磨パッド２の温度は、研磨中に熱交換器８により調整される。なお、図８における第１実施形態の研磨パッド２の温度変化は、研磨に伴い発生したジュール熱などによるものである。
図８は、第１および第２実施形態のいずれにおいても、ウェハ４に設けられたタングステン層の一部を過酸化水素水によりタングステン酸化膜に酸化させて、タングステン酸化膜を研磨する処理を示している。タングステン層を過酸化水素水により酸化させる化学反応は、高温になるほど促進される。また、タングステン酸化膜はタングステン層より脆弱であり研磨しやすいという性質を有する。よって、研磨パッド２を加熱すると、上記の化学反応が促進され、研磨レートが向上する。図８の第１ステップでは、第１実施形態の研磨パッド２が熱交換器８により加熱されている。第１ステップ中の研磨パッド２の温度は、第１温度の例である。
一方、研磨パッド２が例えばポリウレタンで形成されている場合には、研磨パッド２の温度が上昇すると、研磨パッド２の弾性率が低下する（図６参照）。よって、研磨パッド２の温度が高い場合には、研磨終了後のウェハ４の表面の平坦性が悪くなるおそれがある。そこで、図８の第１ステップの後の第２ステップでは、第１実施形態の研磨パッド２が熱交換器８により冷却されている。その結果、研磨パッド２の温度が低下し、ウェハ４の表面の平坦性が向上する。第２ステップ中の研磨パッド２の温度は、第２温度の例である。
具体的には、第１ステップでは、熱交換器８に温水を供給することで、研磨パッド２の温度を上昇させる。一方、第２ステップでは、熱交換器８に冷水または常温水を供給することで、研磨パッド２の温度を低下させる。本実施形態によれば、第１ステップでは高温によりウェハ４の研磨レートを向上させることができ、第２ステップでは低温によりウェハ４の平坦性を向上させることができる。すなわち、本実施形態によれば、研磨レートの向上と平坦性の向上とを両立することが可能となる。
図８において、第２実施形態の研磨終了時間は、第１実施形態の研磨終了時間より早いことに留意されたい。第１実施形態では、研磨パッド２の温度が徐々に上昇していき、図８にて点線で示す時間付近に飽和している。一方、第２実施形態では、研磨開始直後から研磨パッド２の温度を高温に調整することができる。加えて、第２実施形態では、図８にて点線で示す時間、すなわち、第２ステップの開始から、研磨パッド２の温度を低下させることができる。
図９は、第１および第２実施形態の研磨パッド２の性能を比較した別のグラフである。
図９(ａ)は、ウェハ４に設けられた配線パターンを図８の方法で研磨した場合の、配線パターンの線幅と、研磨終了後にウェハ４に残存した段差との関係を示している。これは図９(ｂ)も同様である。ただし、ウェハ４に占める配線パターンの割合が相違している。図９(ａ)では、配線パターンを構成するタングステン（Ｗ）がウエハ全体の５０％となっており、図９(ｂ)では、配線パターンを構成するタングステン（Ｗ）がウエハ全体の６５％となっている。これらの実験結果から、第２実施形態によれば第１の実施形態よりも段差を低減することができ、ウェハ４の平坦性を向上できることが分かる。
以上のように、本実施形態の半導体製造装置は、研磨パッド２の上面の温度を熱交換器８により調整する。よって、本実施形態によれば、ウェハ４の研磨レートの向上と、ウェハ４の平坦性の向上とを両立することが可能となる。
（第３実施形態）
図１０は、第３実施形態の半導体装置の製造方法を示す断面図である。本実施形態においては、上述のウェハ４から３次元メモリなどの半導体装置を製造する。
まず、半導体基板１１上に、図１０(ａ)のように、第１絶縁膜１２、第２絶縁膜１３、および第３絶縁膜１４を順番に形成する。半導体基板１１の例は、シリコン基板（シリコンウェハ）である。第１絶縁膜１２の例は、シリコン酸化膜である。第２絶縁膜１３の例は、シリコン窒化膜である。第３絶縁膜１４の例は、シリコン酸化膜である。
次に、第３絶縁膜１４の表面を平坦にするために、第１実施形態の半導体製造装置により、第３絶縁膜１４の表面を研磨する（図１０(ｂ)）。
本実施形態によれば、上述の研磨パッド２により、シリコン絶縁膜などの第３絶縁膜１４を効率的に研磨することが可能となる。なお、本実施形態は、シリコン酸化膜以外の層にも適用可能である。
（第４実施形態）
図１１は、第４実施形態の半導体装置の製造方法を示す断面図である。
まず、図１０(ｂ)の工程後に、第１絶縁膜１２、第２絶縁膜１３、および第３絶縁膜１４に穴Ｈａ〜Ｈｃを形成する（図１１(ａ)）。次に、半導体基板１１の全面に、プラグ材１５を形成する（図１１(ａ)）。プラグ材１５の例は、タングステン層である。
次に、第２実施形態の第１ステップによって、プラグ材１５の表面を研磨する（図１０(ｂ)）。これにより、プラグ材１５が短時間で研磨され、穴Ｈａ〜Ｈｃ内にプラグ材１５によるプラグ１５ａ〜１５ｃが形成される。ただし、プラグ１５ａ〜１５ｃの上面にディッシングＤａ〜Ｄｃが形成され、プラグ１５ａ〜１５ｃの上面の平坦性が悪くなる。
次に、第２実施形態の第２ステップによって、これらのプラグ１５ａ〜１５ｃの上面および第３絶縁膜１４の上面を研磨する（図１１(ｃ)）。これにより、プラグ１５ａ〜１５ｃの上面の平坦性を向上させることができる。また、本工程の第２ステップによれば、第１ステップで生じたエロージョンの改善も可能である。
本実施形態によれば、上述の研磨パッド２と熱交換器８により、タングステン層などのプラグ材１５を効率的に研磨することが可能となる。なお、本実施形態は、タングステン層以外の層にも適用可能である。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規なパッド、装置、および方法は、その他の様々な形態で実施することができる。また、本明細書で説明したパッド、装置、および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：研磨テーブル、２：研磨パッド、２ａ：ポア、３：研磨ヘッド、４：ウェハ、
５：スラリー供給部、６：ドレッサ、７：制御部、８：熱交換器、
１１：半導体基板、１２：第１絶縁膜、１３：第２絶縁膜、１４：第３絶縁膜、
１５：プラグ材、１５ａ、１５ｂ、１５ｃ：プラグ

Claims (10)

  1. 複数の凹部を有する面を備え、前記面により基板を研磨する研磨パッドであって、前記面に平行な方向における前記凹部の幅が２０μｍ以下であり、前記面における前記凹部の密度が１３００個／ｍｍ２以上である研磨パッド。
  2. ３０℃で４．０×１０８Ｐａ以上、６０℃で２．０×１０８Ｐａ以上の弾性率を有する、請求項１に記載の研磨パッド。
  3. ５０〜６５のショア硬度を有する、請求項１または２に記載の研磨パッド。
  4. 前記面に平行な方向における前記凹部の幅が１０〜２０μｍである、請求項１から３のいずれか１項に記載の研磨パッド。
  5. 前記面における前記凹部の形状は、円形、楕円形、または多角形である、請求項１から４のいずれか１項に記載の研磨パッド。
  6. ドライエッチング、ウェットエッチング、バルーン、発泡剤、切削、ワイヤ放電、レーザー、および金型の少なくともいずれかを用いて形成された前記凹部を有する、請求項１から５のいずれか１項に記載の研磨パッド。
  7. 複数の凹部を有する面を備え、前記面に平行な方向における前記凹部の幅が２０μｍ以下であり、前記面における前記凹部の密度が１３００個／ｍｍ２以上である研磨パッドを保持する研磨テーブルと、
    前記研磨パッドの前記面に研磨液を供給する研磨液供給部と、
    前記研磨パッドの前記面により研磨される基板を保持する研磨ヘッドと、
    を備える半導体製造装置。
  8. 前記研磨パッドの前記面の温度を調整する温度調整部をさらに備える、請求項７に記載の半導体製造装置。
  9. 前記温度調整部は、
    前記基板を研磨する第１ステップにおいて、前記研磨パッドの前記面の温度を第１温度に調整し、
    前記第１ステップの後に前記基板を研磨する第２ステップにおいて、前記研磨パッドの前記面の温度を前記第１温度よりも低温の第２温度に調整する、
    請求項８に記載の半導体製造装置。
  10. 複数の凹部を有する面を備え、前記面に平行な方向における前記凹部の幅が２０μｍ以下であり、前記面における前記凹部の密度が１３００個／ｍｍ２以上である研磨パッドを研磨テーブルにより保持し、
    前記研磨パッドの前記面に研磨液を供給し、
    前記研磨パッドの前記面により基板を研磨する、
    ことを含む半導体装置の製造方法。
JP2018045394A 2018-03-13 2018-03-13 研磨パッド、半導体製造装置、および半導体装置の製造方法 Pending JP2019160996A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018045394A JP2019160996A (ja) 2018-03-13 2018-03-13 研磨パッド、半導体製造装置、および半導体装置の製造方法
US16/109,665 US20190283206A1 (en) 2018-03-13 2018-08-22 Polishing pad, semiconductor fabricating device and fabricating method of semiconductor device
US17/319,637 US11883926B2 (en) 2018-03-13 2021-05-13 Polishing pad, semiconductor fabricating device and fabricating method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018045394A JP2019160996A (ja) 2018-03-13 2018-03-13 研磨パッド、半導体製造装置、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019160996A true JP2019160996A (ja) 2019-09-19

Family

ID=67905005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018045394A Pending JP2019160996A (ja) 2018-03-13 2018-03-13 研磨パッド、半導体製造装置、および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20190283206A1 (ja)
JP (1) JP2019160996A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7467188B2 (ja) 2020-03-24 2024-04-15 キオクシア株式会社 Ｃｍｐ方法及びｃｍｐ用洗浄剤

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019160996A (ja) * 2018-03-13 2019-09-19 東芝メモリ株式会社 研磨パッド、半導体製造装置、および半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119974A (ja) * 2002-09-17 2004-04-15 Korea Polyol Co Ltd 埋め込まれた液状マイクロエレメントを含有する研磨パッドおよびその製造方法
JP2006142438A (ja) * 2004-11-22 2006-06-08 Sumitomo Bakelite Co Ltd 研磨パッドおよびこれを用いた研磨方法
JP2006237445A (ja) * 2005-02-28 2006-09-07 Seiko Epson Corp 半導体装置の製造方法及び研磨装置
JP2009266984A (ja) * 2008-04-24 2009-11-12 Spansion Llc 半導体装置の製造方法
JP2011136406A (ja) * 2009-12-28 2011-07-14 Ebara Corp 基板研磨装置、基板研磨方法、及び基板研磨装置の研磨パッド面温調装置
JP2013022664A (ja) * 2011-07-19 2013-02-04 Ebara Corp 研磨装置および方法
JP2016528054A (ja) * 2013-08-22 2016-09-15 キャボット マイクロエレクトロニクス コーポレイション 独立気泡構造を有する超高空隙体積研磨パッド

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5876265A (en) * 1995-04-26 1999-03-02 Fujitsu Limited End point polishing apparatus and polishing method
JPH09123057A (ja) 1995-10-31 1997-05-13 Sony Corp 基板研磨装置
US6913517B2 (en) * 2002-05-23 2005-07-05 Cabot Microelectronics Corporation Microporous polishing pads
US8075372B2 (en) 2004-09-01 2011-12-13 Cabot Microelectronics Corporation Polishing pad with microporous regions
US7357703B2 (en) * 2005-12-28 2008-04-15 Jsr Corporation Chemical mechanical polishing pad and chemical mechanical polishing method
JP2007329342A (ja) 2006-06-08 2007-12-20 Toshiba Corp 化学的機械的研磨方法
US8388799B2 (en) 2008-01-24 2013-03-05 Jsr Corporation Composition for forming polishing layer of chemical mechanical polishing pad, chemical mechanical polishing pad and chemical mechanical polishing method
JP4990300B2 (ja) 2009-01-14 2012-08-01 パナソニック株式会社 半導体装置の製造方法
US20100279435A1 (en) 2009-04-30 2010-11-04 Applied Materials, Inc. Temperature control of chemical mechanical polishing
US8162728B2 (en) 2009-09-28 2012-04-24 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Dual-pore structure polishing pad
JP5404673B2 (ja) * 2011-02-25 2014-02-05 株式会社東芝 Ｃｍｐ装置、研磨パッド及びｃｍｐ方法
JP2013042066A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 半導体装置の製造方法
JP5945874B2 (ja) * 2011-10-18 2016-07-05 富士紡ホールディングス株式会社 研磨パッド及びその製造方法
JP6091773B2 (ja) * 2012-06-11 2017-03-08 株式会社東芝 半導体装置の製造方法
JP2013258213A (ja) * 2012-06-11 2013-12-26 Toshiba Corp 半導体装置の製造方法
JP6088919B2 (ja) 2013-06-28 2017-03-01 株式会社東芝 半導体装置の製造方法
JP2015157334A (ja) 2014-02-24 2015-09-03 ニッタ・ハース株式会社 研磨パッド
JP6453666B2 (ja) 2015-02-20 2019-01-16 東芝メモリ株式会社 研磨パッドドレッサの作製方法
US9539694B1 (en) 2015-06-26 2017-01-10 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Composite polishing layer chemical mechanical polishing pad
JP6509766B2 (ja) 2016-03-08 2019-05-08 東芝メモリ株式会社 半導体製造装置および半導体装置の製造方法
JP2019160996A (ja) * 2018-03-13 2019-09-19 東芝メモリ株式会社 研磨パッド、半導体製造装置、および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119974A (ja) * 2002-09-17 2004-04-15 Korea Polyol Co Ltd 埋め込まれた液状マイクロエレメントを含有する研磨パッドおよびその製造方法
JP2006142438A (ja) * 2004-11-22 2006-06-08 Sumitomo Bakelite Co Ltd 研磨パッドおよびこれを用いた研磨方法
JP2006237445A (ja) * 2005-02-28 2006-09-07 Seiko Epson Corp 半導体装置の製造方法及び研磨装置
JP2009266984A (ja) * 2008-04-24 2009-11-12 Spansion Llc 半導体装置の製造方法
JP2011136406A (ja) * 2009-12-28 2011-07-14 Ebara Corp 基板研磨装置、基板研磨方法、及び基板研磨装置の研磨パッド面温調装置
JP2013022664A (ja) * 2011-07-19 2013-02-04 Ebara Corp 研磨装置および方法
JP2016528054A (ja) * 2013-08-22 2016-09-15 キャボット マイクロエレクトロニクス コーポレイション 独立気泡構造を有する超高空隙体積研磨パッド

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7467188B2 (ja) 2020-03-24 2024-04-15 キオクシア株式会社 Ｃｍｐ方法及びｃｍｐ用洗浄剤

Also Published As

Publication number Publication date
US20210260719A1 (en) 2021-08-26
US20190283206A1 (en) 2019-09-19
US11883926B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
TWI719123B (zh) 在化學機械拋光期間具有冷凝氣體的原位溫度控制
CN117476547A (zh) 用于混合接合的化学机械抛光
US11883926B2 (en) Polishing pad, semiconductor fabricating device and fabricating method of semiconductor device
US20070173187A1 (en) Chemical mechanical polishing pad with micro-holes
JP5481284B2 (ja) 半導体ウェハの製造方法
JP2004358653A (ja) 最適化された溝を有する研磨パッド及び同パッドを形成する方法
JP5404673B2 (ja) Ｃｍｐ装置、研磨パッド及びｃｍｐ方法
JP2013042066A (ja) 半導体装置の製造方法
JP2006289605A (ja) 半径方向の偏った研磨パッド
JP2008198843A (ja) 基板載置台及びその表面処理方法
CN107953260B (zh) 化学机械抛光方法、制造半导体器件的方法和半导体制造装置
JP2011079076A (ja) 研磨装置及び研磨方法
JP2014183221A (ja) 半導体装置の製造方法
TW202140198A (zh) 具有凸出結構之化學機械拋光墊
JP2022051740A (ja) 高い弾性率比率を有するポリウレタンｃｍｐパッド
JP6091773B2 (ja) 半導体装置の製造方法
TW202004886A (zh) 化學機械平坦化系統
JP5452175B2 (ja) ラップ加工方法
CN111515851B (zh) 用于化学机械平面化工具的垫、化学机械平面化工具和相关方法
KR20100034618A (ko) 연마 패드의 세정방법
KR20090106886A (ko) 화학기계적연마 장비
JP2004140130A (ja) 半導体基板研磨用パッドと研磨方法
US20220388117A1 (en) Polishing pad surface cooling by compressed gas
JP2004074310A (ja) 研磨体、この研磨体を備えた研磨装置、この研磨装置を用いた半導体デバイス製造方法及びこの半導体デバイス製造方法により製造された半導体デバイス
JP2010253580A (ja) 溝入り研磨布、ウェーハ研磨方法およびウェーハ研磨装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220222