JP2019149504A - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2019149504A
JP2019149504A JP2018034460A JP2018034460A JP2019149504A JP 2019149504 A JP2019149504 A JP 2019149504A JP 2018034460 A JP2018034460 A JP 2018034460A JP 2018034460 A JP2018034460 A JP 2018034460A JP 2019149504 A JP2019149504 A JP 2019149504A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
side margin
sheet
manufacturing
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018034460A
Other languages
English (en)
Other versions
JP7122121B2 (ja
Inventor
靖也 加藤
Haruya Kato
靖也 加藤
利光 木暮
Toshimitsu Kogure
利光 木暮
譲二 小林
Joji Kobayashi
譲二 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018034460A priority Critical patent/JP7122121B2/ja
Publication of JP2019149504A publication Critical patent/JP2019149504A/ja
Application granted granted Critical
Publication of JP7122121B2 publication Critical patent/JP7122121B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】外観不良や設備汚染を防止可能な積層セラミック電子部品の製造方法を提供する。【解決手段】本発明の一形態に係る積層セラミック電子部品の製造方法は、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、上記第1方向と直交する第2方向を向いた側面と、上記容量形成部を上記第1方向から覆うカバー部と、を有する積層体が作製される。上記積層体の上記側面でサイドマージンシートが打ち抜かれる。上記積層体の周囲に残留した上記サイドマージンシートが除去される。【選択図】図9

Description

本発明は、サイドマージン部が後付けされる積層セラミック電子部品の製造方法に関する。
代表的な積層セラミック電子部品に積層セラミックコンデンサがある。近年、電子機器の小型化かつ高性能化に伴い、搭載される積層セラミックコンデンサについても小型化かつ大容量化が求められている。
積層セラミックコンデンサを小型化かつ大容量化するためにサイドマージン部を後付けする技術が知られている。当該技術によれば、サイドマージン部を薄くかつ均一に作製することができるため、内部電極部の交差面積を広く確保でき、積層セラミックコンデンサの小型化かつ大容量化が実現される。
例えば、特許文献1には、サイドマージンシートが配置された弾性体に積層チップの側面を押し付けることにより、積層チップの側面にサイドマージン部を形成する方法が記載されている。
特開2012−209539号公報
しかしながら、特許文献1に記載の技術では、弾性体に押し付けた後の積層チップの側面以外の面に、サイドマージンシートが残留することがある。残留したサイドマージンシートによって、積層セラミックコンデンサの外観不良や、生産設備の汚染を引き起こすおそれがある。
以上のような事情に鑑み、本発明の目的は、外観不良や設備汚染を防止可能な積層セラミック電子部品の製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、上記第1方向と直交する第2方向を向いた側面と、上記容量形成部を上記第1方向から覆うカバー部と、を有する積層体が作製される。
上記積層体の上記側面でサイドマージンシートが打ち抜かれる。
上記積層体の周囲に残留した上記サイドマージンシートが除去される。
上記構成によれば、積層体の周囲に残留したサイドマージンシートを、除去することができる。これにより、積層セラミック電子部品の歩留まりが向上する。また、これにより、生産設備の汚染を防止することが可能となる。
上記積層体の周囲に残留した上記サイドマージンシートは、パルスエアー、粘着性を有するローラー又は超音波によって除去されてもよい。
これにより、積層体及び積層体の支持部材を損傷させることなく、積層体の周囲に残留したサイドマージンシートを除去することが可能となる。
以上述べたように、本発明によれば、外観不良や設備汚染を防止可能な積層セラミック電子部品の製造方法を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のA−A'線に沿った斜視図である。 上記積層セラミックコンデンサの図1のB−B'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記製造方法のステップS01で準備される積層体の斜視図である。 上記製造方法のステップS02を示す積層体の端面側から見た図である。 上記製造方法のステップS02を示す積層体の端面側から見た図である。 上記製造方法のステップS02の後の未焼成のセラミック素体の斜視図である。 上記実施形態に係るサイドマージンシートの除去方法を示す積層体の端面側から見た図である。 上記実施形態に係るサイドマージンシートの除去方法を示す積層体の端面側から見た図である。 上記実施形態に係るサイドマージンシートの除去方法を示す積層体の端面側から見た図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の全体構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。なお、セラミック素体11の形状はこのような形状に限定されない。例えば、セラミック素体11の各面は曲面であってもよく、セラミック素体11は全体として丸みを帯びた形状であってもよい。
外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。これにより、外部電極14,15では、X−Z平面に平行な断面、及びX−Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14,15の形状は、図1に示すものに限定されない。
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
セラミック素体11は、誘電体セラミックスで形成され、積層体16と、サイドマージン部17と、を有する。積層体16は、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面Sと、Z軸方向を向いた2つの主面と、を有し、X−Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。サイドマージン部17は、積層体16の両側面Sに形成されている。
積層体16は、容量形成部18と、カバー部19と、を有する。容量形成部18は、誘電体セラミックスに覆われた第1内部電極12及び第2内部電極13を有し、Z軸方向上下からカバー部19に被覆されている。
内部電極12,13は、いずれもX−Y平面に沿って延びるシート状であり、Z軸方向に沿って交互に配置されている。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。第1内部電極12は、セラミック素体11の一方の端面に引き出され、第1外部電極14に接続されている。第2内部電極13は、セラミック素体11の他方の端面に引き出され、第2外部電極15に接続されている。
一方の端面側の第1内部電極12間のセラミック層は、第2内部電極13と第1外部電極14との絶縁性を確保するエンドマージンとして機能する。同様に、他方の端面側の第2内部電極13間のセラミック層は、第1内部電極12と第2外部電極15との絶縁性を確保するエンドマージンとして機能する。
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
また、容量形成部18では、外部電極14,15が設けられたX軸方向両端面以外の面がサイドマージン部17及びカバー部19によって覆われている。したがって、容量形成部18では、サイドマージン部17及びカバー部19によってその周囲が保護され、内部電極12,13の絶縁性が確保される。
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが主成分として用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
なお、セラミック層の主成分は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系等で構成してもよい。
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)等を主成分とする金属又は合金が挙げられる。
なお、本実施形態に係る積層セラミックコンデンサ10は、積層体16及びサイドマージン部17を備えていればよく、その他の構成について適宜変更可能である。例えば、第1及び第2内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5〜8は積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5〜8を適宜参照しながら説明する。
(ステップS01:積層体準備)
ステップS01では、積層体116を準備する。図5は、積層体116の斜視図である。積層体116は、内部電極112,113が適宜パターニングされた、複数の未焼成の誘電体グリーンシートが積層されて構成されている。これにより、積層体116には、内部電極112,113の間に配置された複数の未焼成のセラミック層を有する未焼成の容量形成部118と、カバー部119とが形成されている。
(ステップS02:サイドマージン部形成)
ステップS02では、ステップS01で準備された積層体116の側面Sに未焼成のサイドマージン部117を設けることにより、未焼成のセラミック素体111を作製する。以下、積層体116の側面Sに未焼成のサイドマージン部117を設ける方法の一例について説明する。
図6(a)〜(c)は、積層体116の側面Sでサイドマージンシート117sを打ち抜く方法を示す図である。まず、図6(a)に示すように、粘着性を有するテープTで一方の側面Sを保持した積層体116の他方の側面Sを、平板状の弾性体200の上に配置されたサイドマージンシート117sに対向させる。
なお、図6,7,9〜11では、テープT上に積層体116が3つ配置されているが、積層体116はX−Z平面に沿って等間隔に複数個並んでおり、その数及び間隔は適宜変更可能である。また、積層体116は、典型的にはテープT上に矩形に並んでいるが、並び方はこれに限られない。
サイドマージンシート117sは、未焼成のサイドマージン部117を形成するための大判の誘電体グリーンシートとして構成される。サイドマージンシート117sの厚みによって、図2,3に示す積層セラミックコンデンサ10のサイドマージン部17のY軸方向の厚みを調整可能である。サイドマージンシート117sは、例えば、ロールコーターやドクターブレードを用いてシート状に成形することにより、厚みを正確に制御可能である。
次に、図6(b)に示すように、積層体116の側面Sをサイドマージンシート117sに押し込み、積層体116をサイドマージンシート117sとともに弾性体200に沈みこませる。このとき、サイドマージンシート117sは、弾性体200から加わるせん断力によって、積層体116に押圧された領域のみが切り離される。
そして、図6(c)に示すように、積層体116を弾性体200から離間するように移動させることにより、積層体116の側面Sにサイドマージン部117が形成される。
続いて、積層体116を保持するテープTを別のテープTに貼り替える。この際、図6(c)に示すように、積層体116の主面方向及び端面方向の周囲に残留した残留シート117rはテープTに接着している。このため、テープTに接着した残留シート117rは、テープTごと取り除かれる。
上記のように、打ち抜き後に残留した残留シート117rの大部分は、テープTの貼り替えと共に取り除かれる。その一方で、テープTの貼り替えによって取り除くことができない残留シート117rが一部存在する。
図7(a),(b)は、サイドマージンシート117sの打ち抜き後に、積層体116の主面方向及び端面方向の周囲に残留シート117rが残留する場合を示す図である。弾性体200からサイドマージンシート117sに加わる圧力は略一定であるが、一部でバラつきが生じることがある。また、積層体116の大きさや弾性体200の弾性率等の要因により、弾性体200が積層体116の間に入り込み難いことがある。これらにより、図7(a)に示すように、サイドマージンシート117sにおける打ち抜かれなかった部分が、積層体116の主面方向及び端面方向の周囲に留まり、テープTに接着するまで押し込むことができない場合が生じる。
この状態で弾性体200から積層体116を引き戻すと、図7(b)に示すように、積層体116の主面方向及び端面方向の周囲に、残留シート117rが残留してしまうことがある。このような状態で残留した残留シート117rは、テープTの貼り替えと共に取り除くことができない。このため、残留シート117rにより、積層セラミックコンデンサ10に外観不良が生じる。また、以降の製造過程において、残留シート117rが剥がれ落ち、生産設備の汚染が引き起こされるおそれがある。
そこで、本実施形態では、一方の側面Sでサイドマージンシート117sを打ち抜いた後に、残留した残留シート117rを除去する過程を有する。これにより、打ち抜き後の積層体116の主面方向及び端面方向の周囲を、クリーンな状態にすることができる。従って、積層セラミックコンデンサ10の歩留まりを向上させることが可能となる。また、生産設備の汚染を防止することが可能となる。
残留シート117rを除去する方法については、特に限定されないが、テープT及び積層体116に損傷を与えない方法が好ましい。本実施形態では、テープT及び積層体116を損傷させることなく残留シート117rを除去することが可能な方法を用いている。その方法の詳細については後述する。
残留シート117rを除去した後に、サイドマージン部117が形成されていない積層体116の反対側の側面Sにも、上記と同様の要領でサイドマージン部117を形成する。反対側の側面Sにサイドマージン部117を形成した後に、再び残留シート117rを除去する。
ステップS02により、積層体116の両側面Sに、サイドマージン部117が形成された未焼成のセラミック素体111が得られる。図8は、未焼成のセラミック素体111の斜視図である。未焼成のセラミック素体111では、内部電極112,113が露出した積層体116の側面Sがサイドマージン部117によって覆われている。
(ステップS03:焼成)
ステップS03では、ステップS02で得られた未焼成のセラミック素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS03によって、積層体116が積層体16になり、サイドマージン部117がサイドマージン部17になる。
ステップS03における焼成温度は、未焼成のセラミック素体111の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム(BaTiO)系材料を用いる場合には、焼成温度は1000〜1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(ステップS04:外部電極形成)
ステップS04では、ステップS03で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成することにより、図1,3に示す積層セラミックコンデンサ10を作製する。ステップS04における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。
また、外部電極14,15は、未焼成のセラミック素体111と同時焼成してもよい。即ち、ステップS02の後に未焼成のセラミック素体111のX軸方向両端部に未焼成の外部電極を形成し、ステップS03で未焼成のセラミック素体111と同時に焼成することで外部電極14,15を形成することも可能である。
以上の製造方法により、積層セラミックコンデンサ10が作製される。
[残留シート117rの除去方法]
ステップS02において、積層体116の主面方向及び端面方向の周囲に残留した残留シート117rを除去する方法について、詳細に説明する。
上記のように、残留シート117rの除去方法としては、テープT及び積層体116に損傷を与えない方法が好ましい。本実施形態では、残留シート117rの除去方法として、パルスエアー、ローラー又は超音波を用いている。これらにより、テープT及び積層体116に損傷を与えずに、残留シート117rを除去することができる。
(パルスエアーによる残留シート117rの除去方法)
残留シート117rは、例えば、振動を与えることで除去することができる。振動を与える方法としては、例えば、パルスエアーを用いることができる。図9は、パルスエアーによる残留シート117rの除去方法を示す図である。まず、図9(a)に示すように、サイドマージン部117が形成された側面Sが鉛直方向下方を向くように、積層体116のY軸方向の向きを反転させる。これにより、剥がれ落ちた残留シート117rを除去し易くする。
次に、テープTの積層体116が貼り付けられていない面にパルスエアー発生装置20のノズルを向け、パルスエアーを発生させる。パルスエアーは、電磁弁の切り替えや、回転波動を生成するノズル等で発生させてもよい。パルスエアーの発生条件としては、残留シート117rが剥がれ落ち、かつ、サイドマージン部117や積層体116がテープTから剥離されない程度であることが好ましい。
パルスエアーの具体的な発生条件としては、例えば、以下の条件とすることができる。
エア圧力:0.05MPa〜0.6MPa
ノズル‐テープT間距離:1mm〜300mm
周波数:5〜100Hz
パルスエアー発生装置20から発生したパルスエアーにより、テープTは微細な振動を受け、当該振動が積層体116及び残留シート117rに伝わる。これにより、図9(b)に示すように、残留シート117rが積層体116から剥がれ落ち、鉛直方向下方に落下する。これにより、残留シート117rが除去される。
本実施形態では、パルスエアーによって微細な振動を与えることで、テープT及び積層体116の損傷を防ぎつつ残留シート117rを除去することができる。パルスエアー以外の振動発生方法としては、テープT及び積層体116に損傷を与えない方法であれば、特に限られない。
(ローラーによる残留シート117rの除去方法)
図10は、ローラーによる残留シート117rの除去方法を示す図である。まず、図10(a)に示すように、テープTの積層体116が貼り付けられた面に、ローラー21を配置する。ローラー21は、表面に粘着性を有しており、Z軸方向に平行に移動可能に構成されている。
次に、ローラー21をZ軸方向に平行に転がすことにより、図10(b)に示すように、積層体116の周囲の残留シート117rがローラー21に接着される。これにより、残留シート117rが除去される。
ローラー21の表面に貼り付いた残留シート117rは、ローラー21よりも高い粘着性を有するテープ等によって接着されて取り除かれる。これにより、残留シート117rが取り除かれたローラー21は、再利用可能な状態となる。
ローラー21表面の接着力は、残留シート117rを接着可能であり、かつ、サイドマージン部117や積層体116がテープTから剥離されない程度であることが好ましい。
本実施形態では、ローラー21が積層体116同士の隙間に入り込み易いように、ローラー21全体が軟質性材料によって構成されている。ローラー21は、積層体116同士の隙間に入り込むことが可能であり、かつ、残留シート117rを接着可能であれば、その構成は特に限られない。ローラー21の他の構成としては、例えば、表面に粘着性を有する弾性体材料を用いてもよい。
また、ローラー21は、表面に粘着性を有する軟質性材料や弾性体材料からなるシートが巻回された構成としてもよい。これにより、残留シート117rが接着された部分のシートを剥離するだけで、容易にローラー21を再利用可能な状態とすることができる。
(超音波による残留シート117rの除去方法)
図11は、超音波による残留シート117rの除去方法を示す図である。まず、サイドマージン部117が形成された側面Sが鉛直方向下方を向くように、積層体116のY軸方向の向きを反転させる。
次に、図11(a)に示すように、水で満たされた超音波洗浄槽22内に、積層体116を貼り付けたテープTを配置する。なお、超音波洗浄槽22には、図示しない超音波発生機構が備わっている。
続いて、超音波洗浄槽22内に超音波を発生させる。超音波の発生条件としては、残留シート117rが剥がれ落ち、かつ、サイドマージン部117や積層体116がテープTから剥離されない程度であることが好ましい。
超音波の具体的な発生条件としては、例えば、周波数を10kHz〜2MHzの範囲とすることができる。
超音波の発生に伴い、超音波洗浄槽22内にはキャビテーションが発生する。残留シート117r付近でキャビテーションが発生と破裂を繰り返すことにより、衝撃波が発生する。これにより、図11(b)に示すように、残留シート117rが超音波洗浄槽22の底に向かって剥がれ落ちる。これにより、残留シート117rが除去される。
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ10について説明したが、本発明は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
10…積層セラミックコンデンサ
11,111…セラミック素体
12,13,112,113…内部電極
16,116…積層体
17,117…サイドマージン部
117s…サイドマージンシート
117r…残留シート
18,118…容量形成部
19,119…カバー部
20…パルスエアー発生装置
21…ローラー
22…超音波洗浄槽
200…弾性体
T…テープ

Claims (4)

  1. 第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、前記第1方向と直交する第2方向を向いた側面と、前記容量形成部を前記第1方向から覆うカバー部と、を有する積層体を作製し、
    前記積層体の前記側面でサイドマージンシートを打ち抜き、
    前記積層体の周囲に残留した前記サイドマージンシートを除去する
    積層セラミック電子部品の製造方法。
  2. 請求項1に記載の積層セラミック電子部品の製造方法であって、
    前記積層体の周囲に残留した前記サイドマージンシートを、パルスエアーによって除去する
    積層セラミック電子部品の製造方法。
  3. 請求項1に記載の積層セラミック電子部品の製造方法であって、
    前記積層体の周囲に残留した前記サイドマージンシートを、粘着性を有するローラーによって除去する
    積層セラミック電子部品の製造方法。
  4. 請求項1に記載の積層セラミック電子部品の製造方法であって、
    前記積層体の周囲に残留した前記サイドマージンシートを、超音波によって除去する
    積層セラミック電子部品の製造方法。
JP2018034460A 2018-02-28 2018-02-28 積層セラミック電子部品の製造方法 Active JP7122121B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018034460A JP7122121B2 (ja) 2018-02-28 2018-02-28 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018034460A JP7122121B2 (ja) 2018-02-28 2018-02-28 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2019149504A true JP2019149504A (ja) 2019-09-05
JP7122121B2 JP7122121B2 (ja) 2022-08-19

Family

ID=67849494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018034460A Active JP7122121B2 (ja) 2018-02-28 2018-02-28 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP7122121B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210090811A1 (en) * 2019-09-19 2021-03-25 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186425A (ja) * 1995-12-28 1997-07-15 Hitachi Ltd 微細ビアホール内壁の異物除去修正方法
JP2008021959A (ja) * 2006-04-13 2008-01-31 Alps Electric Co Ltd グリーンシートのスルーホール加工装置およびスルーホール加工方法
JP2012209539A (ja) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2015070205A (ja) * 2013-09-30 2015-04-13 株式会社村田製作所 微小電子部品の製造方法および洗浄装置
JP2017157695A (ja) * 2016-03-02 2017-09-07 太陽誘電株式会社 積層セラミック電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186425A (ja) * 1995-12-28 1997-07-15 Hitachi Ltd 微細ビアホール内壁の異物除去修正方法
JP2008021959A (ja) * 2006-04-13 2008-01-31 Alps Electric Co Ltd グリーンシートのスルーホール加工装置およびスルーホール加工方法
JP2012209539A (ja) * 2011-03-14 2012-10-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2015070205A (ja) * 2013-09-30 2015-04-13 株式会社村田製作所 微小電子部品の製造方法および洗浄装置
JP2017157695A (ja) * 2016-03-02 2017-09-07 太陽誘電株式会社 積層セラミック電子部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210090811A1 (en) * 2019-09-19 2021-03-25 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing the same
US11600445B2 (en) * 2019-09-19 2023-03-07 Murata Manufacturing Co., Ltd. Method for manufacturing a multilayer ceramic electronic component

Also Published As

Publication number Publication date
JP7122121B2 (ja) 2022-08-19

Similar Documents

Publication Publication Date Title
KR101854519B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6346910B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5563111B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板
JP2019102578A (ja) 積層セラミック電子部品及びその製造方法
US11031180B2 (en) Multi-layer ceramic electronic component and method of producing the same
JP6433931B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置
US20170287643A1 (en) Method of Producing Multi-Layer Ceramic Electronic Component and Multi-Layer Ceramic Electronic Component
US10468188B2 (en) Ceramic electronic component and method of producing the same
US20170287642A1 (en) Multi-layer ceramic electronic component and method of producing the same
JP7531983B2 (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP2021097250A (ja) 積層セラミックコンデンサ
JP2020053516A (ja) 積層セラミック電子部品
JP6329978B2 (ja) 積層セラミック電子部品の製造方法
JP7122121B2 (ja) 積層セラミック電子部品の製造方法
JP2019117817A (ja) 積層セラミック電子部品の製造方法
TWI480903B (zh) 多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件
JP2019145684A (ja) セラミックコンデンサおよびその製造方法
JP7385374B2 (ja) 積層セラミック電子部品
JP2020184593A (ja) 積層セラミック電子部品及びその製造方法
JP2021064637A (ja) 積層セラミック電子部品の製造方法
JP7328749B2 (ja) 積層セラミック電子部品及びその製造方法
JP2019160834A (ja) 積層セラミック電子部品の製造方法
JP7374746B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置
JP7213644B2 (ja) 積層セラミック電子部品の製造方法
JP7232010B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220303

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220303

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

TRDD Decision of grant or rejection written
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20220715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220808

R150 Certificate of patent or registration of utility model

Ref document number: 7122121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150