JP2019113728A5 - - Google Patents

Claims (14)

1. 第１電極が第１ノードに接続され、第２電極が第２ノードに接続され、第３電極が第３ノードに接続される駆動トランジスタと、
   一方の電極が前記駆動トランジスタの第１電極が設けられる層と同一の層に設けられる第１導電層から構成され、かつ、前記第１ノードに接続され、他方の電極が前記駆動トランジスタの活性層が設けられる層と同一の層に設けられる半導体層から構成され、かつ、前記第２ノードに接続される第１容量素子と、
   前記第１ノードと前記第３ノードとの間に接続される第１スイッチと、
   前記第３ノードに電気的に接続される画素電極と、第１共通電極とを有する発光素子と、
   を備える画素を有する表示装置。
2. 前記第１導電層は前記半導体層と重畳する、請求項１に記載の表示装置。
3. 前記画素は、第２共通電極と前記第１ノードとの間に接続される第２容量素子を有し、
   前記第１容量素子の容量値は前記第２容量素子の容量値よりも小さい、請求項１又は請求項２に記載の表示装置。
4. 前記第１容量素子の容量値は、前記第２容量素子の容量値の３０％以上５０％以下である請求項３に記載の表示装置。
5. 前記第１共通電極の電位は、前記第２共通電極の電位よりも小さい、請求項３に記載の表示装置。
6. 前記画素は、一方の端子が映像信号線に接続され、他方の端子が前記第２ノードに接続される第２スイッチを有する、請求項５に記載の表示装置。
7. 前記画素は、第３スイッチと、第４スイッチと、第５スイッチと、第６スイッチと、電源線と、を含み、
   前記第３スイッチは、第３共通電極と前記第１ノードとの間に電気的に接続され、
   前記第４スイッチは、前記電源線と前記第２ノードとの間に、電気的に接続され、
   前記第５スイッチは、前記第３ノードと前記画素電極と間に電気的に接続され、
   前記第６スイッチは、前記第３共通電極と画素電極との間に電気的に接続される請求項６に記載の表示装置。
8. 前記第２共通電極の電位は、前記電源線の電位と略同一である、請求項７に記載の表示装置。
9. 前記第１スイッチと前記駆動トランジスタと前記第２スイッチとが導通するとき、前記第１容量素子の前記一方の電極と前記他方の電極との間に、前記駆動トランジスタの閾値電圧に相当する電荷が保持され、
   前記発光素子が発光するとき、前記発光素子が発光しないときと比較して、前記第１ノードの電位が、前記第１容量素子の前記容量値と前記第２容量素子の前記容量値とから算出される比率の分、増加する請求項７に記載の表示装置。
10. 前記第３共通電極の電位は、前記電源線の電位、及び、前記第２共通電極の電位よりも小さい、請求項８に記載の表示装置。
11. 前記第３共通電極を構成する第２導電層は、前記第１導電層及び前記半導体層の両方と
    重畳する、請求項１０に記載の表示装置。
12. 第１電極が第１ノードに接続され、第２電極が第２ノードに接続され、第３電極が第３ノードに接続される駆動トランジスタと、
    一方の電極が前記駆動トランジスタの第１電極が設けられる層と同一の層に設けられる導電層から構成され、かつ、前記第１ノードに接続され、他方の電極が前記駆動トランジスタの活性層が設けられる層と同一の層に設けられる半導体層から構成され、かつ、前記第３ノードに接続される第１容量素子と、
    前記第１ノードと前記第３ノードとの間に接続される第１スイッチと、
    前記第３ノードに電気的に接続される画素電極と、第１共通電極とを有する発光素子と、
    を備える画素を有する表示装置。
13. 前記画素は、第２共通電極と前記第１ノードとの間に接続される第２容量素子を有し、
    前記第１容量素子の容量値は前記第２容量素子の容量値よりも小さい、請求項１２に記載の表示装置。
14. 前記第１容量素子の容量値は、前記第２容量素子の容量値の３０％以上５０％以下である請求項１３に記載の表示装置。