JP2011138118A5 - - Google Patents

Claims (9)

1. トランジスタと、前記トランジスタのソース又はドレインに電気的に接続された液晶素子とが設けられた画素を有し、
   前記トランジスタは、酸化物半導体を有し、
   前記画素には、容量素子が設けられていないことを特徴とする表示装置。
2. トランジスタと、前記トランジスタのソース又はドレインに電気的に接続された液晶素子とが設けられた画素を有し、
   前記トランジスタは、真性又は実質的に真性な酸化物半導体を有し、
   前記画素には、容量素子が設けられていないことを特徴とする表示装置。
3. トランジスタと、前記トランジスタのソース又はドレインに電気的に接続された液晶素子とが設けられた画素を有し、
   前記トランジスタは、真性又は実質的に真性な酸化物半導体を有し、且つオフ電流が１×１０^−１７Ａ／μｍ以下であり、
   前記画素には、容量素子が設けられていないことを特徴とする表示装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記液晶素子には、ビデオ信号が入力される前に前記ビデオ信号の電圧以上の電圧が入力されることを特徴とする表示装置。
5. トランジスタと、
   前記トランジスタのソース又はドレインに電気的に接続された第１の電極、前記第１の電極の上方に形成された液晶層、及び前記第１の電極の下方に絶縁膜を介して形成された第２の電極とが設けられた画素を有し、
   前記第１の電極と第２の電極とは重なっておらず、且つ第１の電極の端部と第２の電極の端部とが一致しており、
   前記トランジスタは、酸化物半導体を有し、
   前記画素には、容量素子が設けられていないことを特徴とする表示装置。
6. トランジスタと、
   前記トランジスタのソース又はドレインに電気的に接続された第１の電極、前記第１の電極の上方に形成された液晶層、及び前記第１の電極の下方に絶縁膜を介して形成された第２の電極とが設けられた画素を有し、
   前記第１の電極と第２の電極とは重なっておらず、且つ第１の電極の端部と第２の電極の端部とが一致しており、
   前記トランジスタは、真性又は実質的に真性な酸化物半導体を有し、
   前記画素には、容量素子が設けられていないことを特徴とする表示装置。
7. トランジスタと、
   前記トランジスタのソース又はドレインに電気的に接続された第１の電極、前記第１の電極の上方に形成された液晶層、及び前記第１の電極の下方に絶縁膜を介して形成された第２の電極とが設けられた画素を有し、
   前記第１の電極と第２の電極とは重なっておらず、且つ第１の電極の端部と第２の電極の端部とが一致しており、
   前記トランジスタは、真性な酸化物半導体を有し、且つオフ電流が１×１０^−１７Ａ／μｍ以下であり、
   前記画素には、容量素子が設けられていないことを特徴とする表示装置。
8. 請求項５乃至請求項７のいずれか一において、
   前記第１の電極には、ビデオ信号が入力される前に前記ビデオ信号以上の電圧が入力されることを特徴とする表示装置。
9. 請求項５乃至請求項８のいずれか一において、
   前記第１の電極は、幅が前記第２の電極の幅より広い部分を有することを特徴とする表示装置。