JP2019095294A

JP2019095294A - 半導体集積回路、そのテスト方法

Info

Publication number: JP2019095294A
Application number: JP2017224824A
Authority: JP
Inventors: 裕樹菅本; Hiroki Sugamoto
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2017-11-22
Filing date: 2017-11-22
Publication date: 2019-06-20

Abstract

【課題】従来とは異なるＢＩＳＴ回路を提供する。【解決手段】ＩＣ２００は、複数の状態が切りかえ可能な回路ブロック２０２を備える。電流検出回路２０４は、回路ブロック２０２に関連する所定の経路に流れる電流を示す電流検出値ＤＣＳを生成する。テスト回路２０６は、電流検出値ＤＣＳと、現在の状態φｉにおけるその期待値ＤＥＸＰｉとの比較結果にもとづいて、回路ブロック２０２の良否を判定する。【選択図】図１

Description

本発明は、半導体集積回路に関し、特にその検査技術に関する。

半導体集積回路（以下、ＩＣという）は、ＩＣベンダーにより、出荷前の前工程、後工程において全数検査され、検査にパスしたＩＣのみが出荷される。出荷されたＩＣは、最終製品に実装される。最終製品の出荷前には、最終製品が正常に動作するかが検査される。

最終製品が出荷された後に、ＩＣの故障、ＩＣの実装不良、あるいはＩＣと周辺部品との通信不良が発生する場合がある。最終製品の出荷後におけるＩＣの不具合を検出するために、ＩＣにＢＩＳＴ（Built-In Self Test）回路を組み込む場合がある。ＢＩＳＴ回路は、あるテストパターン（あるいはテストベクトル）を生成し、そのテストパターンにもとづいて当該ＩＣが動作した結果得られるデータをその期待値と比較し、ＩＣの機能が正常であるかを判定する。

従来のＢＩＳＴ回路は、デジタル回路のみを対象とするものであり、アナログ回路は検査対象から除外されていた。またパターン発生器を組み込む必要があるため、回路規模が大きくなるという問題があった。

また従来のＢＩＳＴ回路は、ＩＣの実動作中にテストを実行できず、リアルタイムの異常検出が難しかった。

本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、従来とは異なるＢＩＳＴ回路の提供にある。

本発明のある態様は、半導体集積回路に関する。半導体集積回路は、複数の状態が切りかえ可能な回路ブロックと、回路ブロックに関連する所定の経路に流れる電流を示す電流検出値を生成する電流検出回路と、電流検出値と現在の状態におけるその期待値との比較結果にもとづいて、回路ブロックの良否を判定するテスト回路と、を備える。

なお、以上の構成要素の任意の組み合わせ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、従来と異なるＢＩＳＴ回路を提供できる。

実施の形態に係るＩＣを備える回路システムのブロック図である。図１の回路システムの動作波形図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

（概要）
本開示の一態様は、半導体集積回路に関する。半導体集積回路は、複数の状態が切りかえ可能な回路ブロックと、回路ブロックに関連する所定の経路に流れる電流を示す電流検出値を生成する電流検出回路と、電流検出値と現在の状態におけるその期待値との比較結果にもとづいて、回路ブロックの良否を判定するテスト回路と、を備える。

ある回路ブロックの状態（モード）が複数で切りかえ可能であり、状態ごとに当該回路ブロックに流れる電流が区別可能な程度に異なる場合がある。たとえば（i）回路ブロックが複数のサブブロックを含み、状態ごとに動作するサブブロックの個数が異なるような場合や、（ii）状態ごとに回路ブロックの動作速度が異なるような場合などが例示される。

この態様によれば、回路ブロックがデジタル回路であるとアナログ回路であるとを問わずに、セルフテストが可能となる。また、従来のＢＩＳＴ回路と異なり、テストパターンにもとづく動作が不要であるため、実動作中にリアルタイムで異常を検出できる。なお、「期待値」はある幅を有してよい。

電流検出回路は、回路ブロックの電源電流を監視してもよい。

回路ブロックの状態は、外部からの制御信号に応じて設定可能であり、テスト回路は、制御信号にもとづいて期待値を選択してもよい。

半導体集積回路は、複数の状態それぞれについて電流の期待値を保持するメモリをさらに備えてもよい。

テスト回路は、テストモードにセットされると、複数の状態を選択可能であってもよい。

半導体集積回路は、テスト結果を外部に通知可能に構成されてもよい。

（実施の形態）
図１は、実施の形態に係るＩＣ２００を備える回路システム１００のブロック図である。回路システム１００は、ホストプロセッサ１０２およびＩＣ２００を備える。回路システム１００は、電子機器や産業機械、自動車等に搭載される。

プロセッサ１０２は、回路システム１００全体を統合的に制御する。ＩＣ２００は、回路システム１００において必要とされる所定の機能を提供する。ＩＣ２００の種類や機能は特に限定されず、したがって本発明は、ＩＣ２００の種類や機能にかかわらず適用しうる。

たとえばＩＣ２００はモータドライバであってもよいし、オーディオ用のＤＳＰ（Digital Signal Processor）やＤ級アンプであってもよいし、ＤＣ／ＤＣコンバータなどのコントローラであってもよい。

ＩＣ２００は、回路ブロック２０２、電流検出回路２０４、テスト回路２０６、期待値メモリ２０８を備える。回路ブロック２０２は、ＩＣ２００の主たる機能を提供するよう構成される。回路ブロック２０２は、アナログ回路であってもよいし、デジタル回路であってもよいし、Ａ／ＤコンバータやＤ／Ａコンバータであってもよい。

回路ブロック２０２は、複数の状態φ１，φ_２，・・・，φ_Ｎ（Ｎ≧２、以下、動作モードともいう）が選択可能である。たとえばＩＣ２００は、回路ブロック２０２の動作モードを設定するための少なくともひとつの選択ピンＳＥＬ（ここでは３個のＳＥＬ１〜ＳＥＬ３）を有する。たとえば各選択ピンＳＥＬには、外部からハイ／ローの２値が入力され、したがって回路ブロック２０２の動作モードは最大で２^３＝８通りから選択可能である。たとえば選択ピンＳＥＬには、プロセッサ１０２からの制御信号が入力される。

回路ブロック２０２の複数の動作モード（状態）φ_１，φ_２，・・・の例を説明する。回路ブロック２０２における動作電流Ｉ_ＤＤ（消費電流）は、動作モードφと相関を有している。言い換えれば、動作電流Ｉ_ＤＤが異なる状態が動作モードと把握される。

一実施例において動作モードは、動作速度と関連してもよい。たとえば回路ブロック２０２がスイッチング回路を含む場合、スイッチング周波数に応じて回路ブロック２０２の動作電流Ｉ_ＤＤは変化しうる。あるいは回路ブロック２０２がデジタル回路の場合、クロック周波数に応じて回路ブロック２０２の動作電流Ｉ_ＤＤは変化しうる。

一実施例において回路ブロック２０２が複数のサブブロックを含み、各サブブロックの有効／無効（イネーブル／ディセーブル）が動的に切り替わってもよい。動作モードは、複数のサブブロックの有効／無効の組み合わせと把握することができる。すなわち動作モードは、複数のサブブロックの動作率と対応してもよい。

一実施例において、回路ブロック２０２は実質的に同一な機能／構成を有する複数チャンネルで構成され、各チャンネルの有効／無効が動的に切り替わってもよい。動作モードは、複数チャンネルの有効／無効の組み合わせと把握することができる。

電流検出回路２０４は、回路ブロック２０２に関連する所定の経路２０７に流れる電流Ｉ_ＤＤを示す電流検出値Ｄ_ＣＳを生成する。電流検出値Ｄ_ＣＳは、複数回測定した電流量の平均値や最大値、最小値を用いてもよい。

所定の経路２０７は、ＩＣ２００の電源ピンＶＤＤから回路ブロック２０２に至る電源ラインであり、電流検出回路２０４は回路ブロック２０２の電源電流Ｉ_ＤＤを検出してもよい。あるいは所定の経路２０７は、回路ブロック２０２の内部のローカルな電流経路であってもよい。経路２０７は、それに流れる監視対象の電流が、回路ブロック２０２の動作状態と相関を有するように選択すればよい。

テスト回路２０６は、電流検出値Ｄ_ＣＳと、現在の状態（動作モード）におけるその期待値Ｄ_ＥＸＰとの比較結果にもとづいて、回路ブロック２０２の良否を判定する。たとえば電流検出値Ｄ_ＣＳが、期待値Ｄ_ＥＸＰを包含する所定の範囲（期待範囲）に含まれるときに回路ブロック２０２は正常、電流検出値Ｄ_ＣＳが期待範囲から逸脱するときに回路ブロック２０２は異常と判定される。

期待値メモリ２０８には、複数の状態φ_１，φ_２・・・，φ_Ｎそれぞれについて、監視対象の電流Ｉ_ＤＤ（電流検出値Ｄ_ＣＳ）の期待値Ｄ_ＥＸＰ１，Ｄ_ＥＸＰ２・・・，Ｄ_ＥＸＰＮが格納される。テスト回路２０６は、選択ピンＳＥＬ１〜ＳＥＬ３の電気的状態にもとづいて現在の動作モードφ_ｉを判定し、現在の動作モードφ_ｉに対応する期待値Ｄ_ＥＸＰｉを参照する。期待値メモリ２０８は不揮発性メモリであってもよい。あるいは期待値メモリ２０８は揮発性メモリであり、ＩＣ２００の起動時に、外部から期待値Ｄ_ＥＸＰをロードするようにしてもよい。

テスト回路２０６は、回路ブロック２０２の良否の判定結果に応じて、ＦＡＩＬピンの状態を変化させる。たとえばテスト回路２０６は、異常を検出すると、ＦＡＩＬピンを第１状態（アサート）し、正常を検出するとＦＡＩＬピンを第２状態（ネゲート）してもよい。ＦＡＩＬピンは、ＩＣ２００の外部から参照可能であり、たとえばプロセッサ１０２は、ＦＡＩＬピンの状態を監視し、ＩＣ２００の異常を検出できる。

以上がＩＣ２００の構成である。続いてその動作を説明する。

図２は、図１の回路システム１００の動作波形図である。選択ピンＳＥＬ１〜ＳＥＬ３の状態（ハイ／ロー）に応じて、回路ブロック２０２の動作モードφが設定され、動作モードφに応じた電流Ｉ_ＤＤが流れる。時刻ｔ_０より前は、回路ブロック２０２は正常であり、第１状態φ_１〜第７状態φ_７が順に選択される。各状態φ_ｉにおける電流検出値Ｄ_ＣＳは、各状態φ_ｉの期待値Ｄ_ＥＸＰｉの範囲に収まっている。

時刻ｔ_０に、回路ブロック２０２の内部で異常が発生したとする。この異常によって、回路ブロック２０２の動作電流Ｉ_ＤＤが正規の値から外れる。そうすると、電流検出値Ｄ_ＣＳは、期待値Ｄ_ＥＸＰ７から逸脱し、ＦＡＩＬピンがアサート（たとえばハイレベル）される。

異常を検知したプロセッサ１０２は、ただちに回路システム１００の動作を停止してもよいし、所定の保護処理を実行してもよい。また図示しないユーザインタフェースを利用して、ユーザに異常の発生を通知してもよいし、エラーの発生をログファイルに記録してもよい。

以上が回路システム１００の動作である。このＩＣ２００によれば以下の効果（i）〜（iii）の少なくともひとつのを享受できる。
（i）このセルフテストは、実動作と無関係なテストパターンが不要であり、したがって実動作中に、回路ブロック２０２の異常を検出できる。
（ii）正常・異常の判定は、シンプルな電流値の比較にもとづいており、従来のＢＩＳＴ回路のようなパターン発生器などは不要であり、回路規模を大幅に小さくできる。
（iii）またテスト対象の回路ブロック２０２はデジタル回路には限定されず、アナログ回路やアナログ／デジタル混載回路も対象とすることができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
実施の形態では、回路ブロック２０２の動作モードが、複数の選択ピンＳＥＬ１〜ＳＥＬ３の電気的状態にもとづいて制御されたがその限りではない。たとえばＩＣ２００は、Ｉ^２Ｃ（Inter IC）インタフェースや、ＳＰＩ（Serial Peripheral Interface）を備え、ＩＣ２００の内部レジスタの所定のアドレスに、動作モードを指定するデータが書き込み可能であってもよい。この場合、回路ブロック２０２の動作モードは、内部レジスタに書き込まれた値に応じて設定され、テスト回路２０６は、内部レジスタを参照することにより、現在の動作モードを知ることができる。

（第２変形例）
回路ブロック２０２の良否の外部への通知も、ＦＡＩＬピンを利用したものに限定されない。たとえば、ＩＣ２００がＩ^２Ｃ（Inter IC）インタフェースや、ＳＰＩ（Serial Peripheral Interface）を備える場合、テスト回路２０６は、ＩＣ２００の内部レジスタの所定のアドレスに良否を示す値を書き込んでもよい。プロセッサ１０２は、このアドレスにアクセスすることにより、回路ブロック２０２の良否を判定できる。

（第３変形例）
実施の形態では、実動作中の検査を説明したが、回路システム１００の動作開始前、たとえば起動直後において、ＩＣ２００はセルフテストを実行してもよい。この場合、テスト回路２０６は、起動直後にテストモードにセットされる。テストモードのセットは、プロセッサ１０２からのコマンドにもとづいてもよいし、起動後に自動的にテストモードにセットされるようにスケジューリングしてもよい。テストモードにセットされると、テスト回路２０６は、回路ブロック２０２の動作モードφを、ひとつ、好ましくは複数で順に切りかえる。そして各動作モードで得られた電流検出値Ｄ_ＣＳにもとづいて、回路ブロック２０２の良否を判定してもよい。実動作では使用されないテスト専用の動作モードφ_ＴＥＳＴと、そのときの電流の期待値Ｄ_{ＥＸＰ＿ＴＥＳＴ}を用意しておき、テストモードではテスト専用の動作モードφ_ＴＥＳＴで回路ブロック２０２を動作させてもよい。

（第４変形例）
実施の形態では、回路ブロック２０２が取り得る複数の状態φ_１〜φ_Ｎのすべてをテスト対象としたがその限りでなく、その中のいくつかのみについて期待値を用意して、良否を判定するようにしてもよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用の一側面を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００回路システム
１０２プロセッサ
２００ＩＣ
２０２回路ブロック
２０４電流検出回路
２０６テスト回路
２０８期待値メモリ

Claims

半導体集積回路であって、
複数の状態が切りかえ可能な回路ブロックと、
前記回路ブロックに関連する所定の経路に流れる電流を示す電流検出値を生成する電流検出回路と、
前記電流検出値と、現在の状態におけるその期待値との比較結果にもとづいて、前記回路ブロックの良否を判定するテスト回路と、
を備えることを特徴とする半導体集積回路。
前記電流検出回路は、前記回路ブロックの電源電流を監視することを特徴とする請求項１に記載の半導体集積回路。
前記回路ブロックの状態は、外部からの制御信号に応じて設定可能であり、
前記テスト回路は、前記制御信号にもとづいて期待値を選択することを特徴とする請求項１または２に記載の半導体集積回路。
前記複数の状態それぞれについて電流の期待値を保持するメモリをさらに備えることを特徴とする請求項１から３のいずれかに記載の半導体集積回路。
前記テスト回路は、テストモードにセットされると、前記複数の状態を選択可能であることを特徴とする請求項１から４のいずれかに記載の半導体集積回路。
複数の状態が切りかえ可能な回路ブロックを備える半導体集積回路のテスト方法であって、
前記回路ブロックの状態をセットするステップと、
前記回路ブロックに関連する所定の経路に流れる電流を検出するステップと、
検出した電流と、現在の状態における当該電流の期待値との比較結果にもとづいて、前記回路ブロックの良否を判定するステップと、
を備えることを特徴とするテスト方法。