JPH1091298A - マイクロプロセッサの機能ユニット用の自己電力監査制御回路 - Google Patents
マイクロプロセッサの機能ユニット用の自己電力監査制御回路Info
- Publication number
- JPH1091298A JPH1091298A JP9182079A JP18207997A JPH1091298A JP H1091298 A JPH1091298 A JP H1091298A JP 9182079 A JP9182079 A JP 9182079A JP 18207997 A JP18207997 A JP 18207997A JP H1091298 A JPH1091298 A JP H1091298A
- Authority
- JP
- Japan
- Prior art keywords
- functional unit
- circuit
- power mode
- low power
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 マイクロプロセッサの機能ユニット内の電力
消費を自己監査制御するための装置および方法を提供す
る。 【解決手段】 マイクロプロセッサの機能ユニット内の
電力消費を低減するための方法および装置は、その機能
ユニットの電力消費を感知するための電力感知回路を含
む。低電力モード識別回路は、その機能ユニットの測定
電力消費が所定の量または値を超える時期を識別する。
このような状態になると、低電力モード回路は機能ユニ
ットを低電力モードで動作させ、それにより、その電力
消費を低減する。低電力モードでの機能ユニットの動作
は、電力消費が安全レベルに達するまで継続する。機能
ユニットは、電力消費を内部で決定し、機能ユニットの
電力消費を低減するために選択的に低電力モードに入
る。機能ユニットの低電力モード動作により、機能ユニ
ットの電力消費が低減される。
消費を自己監査制御するための装置および方法を提供す
る。 【解決手段】 マイクロプロセッサの機能ユニット内の
電力消費を低減するための方法および装置は、その機能
ユニットの電力消費を感知するための電力感知回路を含
む。低電力モード識別回路は、その機能ユニットの測定
電力消費が所定の量または値を超える時期を識別する。
このような状態になると、低電力モード回路は機能ユニ
ットを低電力モードで動作させ、それにより、その電力
消費を低減する。低電力モードでの機能ユニットの動作
は、電力消費が安全レベルに達するまで継続する。機能
ユニットは、電力消費を内部で決定し、機能ユニットの
電力消費を低減するために選択的に低電力モードに入
る。機能ユニットの低電力モード動作により、機能ユニ
ットの電力消費が低減される。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サ内の電力消費を低減するための装置および方法に関
し、より具体的には、マイクロプロセッサの機能ユニッ
ト用の自己電力監査制御回路に関する。
サ内の電力消費を低減するための装置および方法に関
し、より具体的には、マイクロプロセッサの機能ユニッ
ト用の自己電力監査制御回路に関する。
【０００２】
【従来の技術】マイクロプロセッサを設計する場合、電
力消費を制限することは主な目標の１つになっている。
マイクロプロセッサの電力消費は、新しい半導体技術の
出現や、密度および複雑さの増加、クロック速度の高速
化につれて、大幅に増加している。
力消費を制限することは主な目標の１つになっている。
マイクロプロセッサの電力消費は、新しい半導体技術の
出現や、密度および複雑さの増加、クロック速度の高速
化につれて、大幅に増加している。
【０００３】電力消費を制限しようという従来の試み
は、一般に、機能ユニットを使用可能／使用不能にする
中央制御ユニット周辺に集中していた。伝統的に、電力
制御システムは中央制御ブロックから機能ユニットを使
用可能／使用不能にする。図１は先行技術のシステム１
００を示している。システム１００は、中央電力消費制
御ユニット１０４を有する集中命令ディスパッチ・ユニ
ット１０２を含む。中央電力消費制御ユニット１０４
は、集積回路１９８上の各機能ユニット１０６、１１
０、１１４、１１８の使用法を監視する。電力消費を制
御する方法の１つは、使用しない場合、あるいは次のＮ
通りの動作の予測が、機能ユニットが近い将来使用され
ることを示していない場合に、機能ユニットを使用不能
にする方法である。これは、使用不能にする必要がある
適切な機能ユニットごとに、それぞれの使用可能／使用
不能制御線１０８、１１２、１１６、１２０により実施
される。機能ユニットが動作のために必要であるか、必
要になると予測される場合、機能ユニットを操作するた
めに使用可能／使用不能制御線を使用可能にする。した
がって、この方法では、過熱などにより機能ユニットに
損害が発生する可能性を防止するように機能ユニットを
使用不能にすべき時期および場合を判定するために、機
能ユニットの電力消費を測定したり使用することがな
い。さらに、集中的に使用される機能ユニットは、決し
て使用不能にすることができない。したがって、この特
定の方法は、このような状況で電力消費を制御する際に
あまり有効ではない。
は、一般に、機能ユニットを使用可能／使用不能にする
中央制御ユニット周辺に集中していた。伝統的に、電力
制御システムは中央制御ブロックから機能ユニットを使
用可能／使用不能にする。図１は先行技術のシステム１
００を示している。システム１００は、中央電力消費制
御ユニット１０４を有する集中命令ディスパッチ・ユニ
ット１０２を含む。中央電力消費制御ユニット１０４
は、集積回路１９８上の各機能ユニット１０６、１１
０、１１４、１１８の使用法を監視する。電力消費を制
御する方法の１つは、使用しない場合、あるいは次のＮ
通りの動作の予測が、機能ユニットが近い将来使用され
ることを示していない場合に、機能ユニットを使用不能
にする方法である。これは、使用不能にする必要がある
適切な機能ユニットごとに、それぞれの使用可能／使用
不能制御線１０８、１１２、１１６、１２０により実施
される。機能ユニットが動作のために必要であるか、必
要になると予測される場合、機能ユニットを操作するた
めに使用可能／使用不能制御線を使用可能にする。した
がって、この方法では、過熱などにより機能ユニットに
損害が発生する可能性を防止するように機能ユニットを
使用不能にすべき時期および場合を判定するために、機
能ユニットの電力消費を測定したり使用することがな
い。さらに、集中的に使用される機能ユニットは、決し
て使用不能にすることができない。したがって、この特
定の方法は、このような状況で電力消費を制御する際に
あまり有効ではない。
【０００４】より複雑な方法では、機能ユニットが動作
していた連続サイクルの数をカウントする。所与のサイ
クル数の後、「クール・オフ」するために一定の期間、
機能ユニットを使用不能にする。動作時の連続サイクル
の数は、機能ユニットの電力消費に比例しない可能性が
ある。さらに、この方法では、定義済みの期間の間、機
能ユニットを使用不能にするので、機能ユニットのスル
ープットが低下する。
していた連続サイクルの数をカウントする。所与のサイ
クル数の後、「クール・オフ」するために一定の期間、
機能ユニットを使用不能にする。動作時の連続サイクル
の数は、機能ユニットの電力消費に比例しない可能性が
ある。さらに、この方法では、定義済みの期間の間、機
能ユニットを使用不能にするので、機能ユニットのスル
ープットが低下する。
【０００５】どちらの方法でも、中央制御ユニットは、
機能ユニットの予測使用要件を監視するか、または機能
ユニットが活動状態になっている連続サイクルの数を追
跡するか、あるいはその両方を実行する。中央制御ユニ
ットが行う唯一のアクションは、使用可能／使用不能
（enable/disable）制御線により機能ユニット（複数も
可）を使用不能にすることである。したがって、中央制
御ユニット自体はすべての機能ユニットを追跡しなけれ
ばならない。
機能ユニットの予測使用要件を監視するか、または機能
ユニットが活動状態になっている連続サイクルの数を追
跡するか、あるいはその両方を実行する。中央制御ユニ
ットが行う唯一のアクションは、使用可能／使用不能
（enable/disable）制御線により機能ユニット（複数も
可）を使用不能にすることである。したがって、中央制
御ユニット自体はすべての機能ユニットを追跡しなけれ
ばならない。
【０００６】
【発明が解決しようとする課題】したがって、マイクロ
プロセッサの機能ユニット内の電力消費を自己監査制御
するための装置および方法の必要性が存在する。さら
に、機能ユニットの電力消費を低減するために、機能ユ
ニットごとに、内部で電力消費を決定し、選択的に低電
力動作モードに入るための装置および方法が要求されて
いる。
プロセッサの機能ユニット内の電力消費を自己監査制御
するための装置および方法の必要性が存在する。さら
に、機能ユニットの電力消費を低減するために、機能ユ
ニットごとに、内部で電力消費を決定し、選択的に低電
力動作モードに入るための装置および方法が要求されて
いる。
【０００７】
【課題を解決するための手段】本発明により、マイクロ
プロセッサ内の機能ユニットの電力消費を監視するため
の電力監査制御回路を提供する。この電力監査制御回路
は、機能ユニット付近に位置し、機能ユニットの電力消
費を測定または予測するための電力感知回路を含む。低
電力モード識別回路は、機能ユニットの測定または予測
電力消費を受け取り、測定または予測電力消費が所定の
量を超えたときに低電力モード使用可能信号を生成す
る。電力監査制御回路は、低電力モード使用可能信号に
応答して機能ユニット内の電力消費を制御するための回
路をさらに含む。
プロセッサ内の機能ユニットの電力消費を監視するため
の電力監査制御回路を提供する。この電力監査制御回路
は、機能ユニット付近に位置し、機能ユニットの電力消
費を測定または予測するための電力感知回路を含む。低
電力モード識別回路は、機能ユニットの測定または予測
電力消費を受け取り、測定または予測電力消費が所定の
量を超えたときに低電力モード使用可能信号を生成す
る。電力監査制御回路は、低電力モード使用可能信号に
応答して機能ユニット内の電力消費を制御するための回
路をさらに含む。
【０００８】本発明により、マイクロプロセッサ内の電
力消費を低減するための方法を提供する。この方法は、
マイクロプロセッサ内の機能ユニットの電力消費を測定
するステップと、測定電力消費を所定の値と比較するス
テップとを含む。比較ステップに応答し、測定電力消費
が所定の値を超えたときに低電力モード使用可能信号を
生成する。その後、機能ユニットの電力消費は、低電力
モード使用可能信号に応答して制御または低減される。
力消費を低減するための方法を提供する。この方法は、
マイクロプロセッサ内の機能ユニットの電力消費を測定
するステップと、測定電力消費を所定の値と比較するス
テップとを含む。比較ステップに応答し、測定電力消費
が所定の値を超えたときに低電力モード使用可能信号を
生成する。その後、機能ユニットの電力消費は、低電力
モード使用可能信号に応答して制御または低減される。
【０００９】本発明およびその利点をより完全に理解す
るために、添付図面とともに以下のの説明を参照する。
るために、添付図面とともに以下のの説明を参照する。
【００１０】
【発明の実施の形態】添付図面を参照すると、同一参照
文字は、添付図面全体を通して同一または同様の部分を
示す。
文字は、添付図面全体を通して同一または同様の部分を
示す。
【００１１】次に図２を参照すると、同図には、集積回
路２９８上に構築した電力監査制御回路２００が示され
ている。集積回路２９８は、１つの命令または１組の命
令に応答して動作または機能を実行するための複数の機
能ユニット２０６、２１２、２１８、２２４を含む。各
機能ユニット２０６、２１２、２１８、２２４は、命令
ディスパッチ・ユニット２０２の一部であるユニット可
用性追跡回路２０４により命令ディスパッチ・ユニット
２０２とやりとりする。命令ディスパッチ・ユニットと
各機能ユニットとの間には２方向通信チャネルが設けら
れている。図２に示すように、命令ディスパッチ・ユニ
ット２０２は、要求線２０８および状況線２１０を介し
て機能ユニット２０６と通信し、要求線２１４および状
況線２１６を介して機能ユニット２１２と通信し、要求
線２２０および状況線２２２を介して機能ユニット２１
８と通信し、要求線２２６および状況線２２８を介して
機能ユニット２２４と通信する。お分かりのように、集
積回路２９８は、機能ユニット（複数も可）の電力消費
を監視し制御する必要がある、機能ユニットを１つだけ
含む場合もあれば、複数の機能ユニットを含む場合もあ
る。
路２９８上に構築した電力監査制御回路２００が示され
ている。集積回路２９８は、１つの命令または１組の命
令に応答して動作または機能を実行するための複数の機
能ユニット２０６、２１２、２１８、２２４を含む。各
機能ユニット２０６、２１２、２１８、２２４は、命令
ディスパッチ・ユニット２０２の一部であるユニット可
用性追跡回路２０４により命令ディスパッチ・ユニット
２０２とやりとりする。命令ディスパッチ・ユニットと
各機能ユニットとの間には２方向通信チャネルが設けら
れている。図２に示すように、命令ディスパッチ・ユニ
ット２０２は、要求線２０８および状況線２１０を介し
て機能ユニット２０６と通信し、要求線２１４および状
況線２１６を介して機能ユニット２１２と通信し、要求
線２２０および状況線２２２を介して機能ユニット２１
８と通信し、要求線２２６および状況線２２８を介して
機能ユニット２２４と通信する。お分かりのように、集
積回路２９８は、機能ユニット（複数も可）の電力消費
を監視し制御する必要がある、機能ユニットを１つだけ
含む場合もあれば、複数の機能ユニットを含む場合もあ
る。
【００１２】電力監査制御回路２００は、電力感知回路
２３０と、低電力モード識別回路２３２と、低電力モー
ド回路２３４とを含む。電力感知回路２３０は、機能ユ
ニット２０６付近に位置することが好ましく、機能ユニ
ット２０６の電力消費を測定または予測するように機能
する。低電力モード識別回路２３２は、機能ユニット２
０６の測定または予測電力消費を受け取り、測定または
予測電力消費が所定の量を超えたときの条件を識別す
る。低電力モード回路２３４は、識別した条件に応答し
て機能ユニット２０６内の電力消費を制御する。当業者
であれば、他の機能ユニット２１２、２１８、２２４
も、本発明の電力監査制御機能を含むことがこのような
機能ユニットにも必要であれば、回路２３０、２３２、
２３４と同じ機能を実行する同一の回路または同様の回
路（図示せず）を含むことになることが分かるだろう。
２３０と、低電力モード識別回路２３２と、低電力モー
ド回路２３４とを含む。電力感知回路２３０は、機能ユ
ニット２０６付近に位置することが好ましく、機能ユニ
ット２０６の電力消費を測定または予測するように機能
する。低電力モード識別回路２３２は、機能ユニット２
０６の測定または予測電力消費を受け取り、測定または
予測電力消費が所定の量を超えたときの条件を識別す
る。低電力モード回路２３４は、識別した条件に応答し
て機能ユニット２０６内の電力消費を制御する。当業者
であれば、他の機能ユニット２１２、２１８、２２４
も、本発明の電力監査制御機能を含むことがこのような
機能ユニットにも必要であれば、回路２３０、２３２、
２３４と同じ機能を実行する同一の回路または同様の回
路（図示せず）を含むことになることが分かるだろう。
【００１３】それぞれの機能ユニット２０６、２１２、
２１８、２２４は、機能ユニット内のそれ自体の電力消
費を監視し制御する。したがって、各ユニットは、中央
電力消費制御ユニットより容易かつ効率よく、それ自体
の電力消費の節約を実施することができる。すなわち、
特定の各機能ユニット２０６、２１２、２１８、２２４
はそれ自体の内部動作と電力消費を追跡する。これによ
り、電力消費低減プロセスの分散化が可能になる。各機
能ユニットは、その機能ユニット内の電力消費が受け入
れられないレベルになる時期をそれ自体の方法および命
令により独立して判定する。このような状態になると、
機能ユニット２０６、２１２、２１８、２２４は、その
機能ユニットが低電力モードまたは通常電力モードのい
ずれかで動作していることをそれぞれの状況線２１０、
２１６、２２２、２２８を介してユニット可用性追跡回
路２０４に通知する。したがって、命令ディスパッチ・
ユニット２０２は、それぞれの機能ユニット２０６、２
１２、２１８、２２４が低電力モードまたは通常電力モ
ードのいずれで動作しているかをそれぞれの状況線２１
０、２１６、２２２、２２８を介して把握する。
２１８、２２４は、機能ユニット内のそれ自体の電力消
費を監視し制御する。したがって、各ユニットは、中央
電力消費制御ユニットより容易かつ効率よく、それ自体
の電力消費の節約を実施することができる。すなわち、
特定の各機能ユニット２０６、２１２、２１８、２２４
はそれ自体の内部動作と電力消費を追跡する。これによ
り、電力消費低減プロセスの分散化が可能になる。各機
能ユニットは、その機能ユニット内の電力消費が受け入
れられないレベルになる時期をそれ自体の方法および命
令により独立して判定する。このような状態になると、
機能ユニット２０６、２１２、２１８、２２４は、その
機能ユニットが低電力モードまたは通常電力モードのい
ずれかで動作していることをそれぞれの状況線２１０、
２１６、２２２、２２８を介してユニット可用性追跡回
路２０４に通知する。したがって、命令ディスパッチ・
ユニット２０２は、それぞれの機能ユニット２０６、２
１２、２１８、２２４が低電力モードまたは通常電力モ
ードのいずれで動作しているかをそれぞれの状況線２１
０、２１６、２２２、２２８を介して把握する。
【００１４】命令ディスパッチ・ユニット２０２は、実
行すべき所望の動作に応じて適切な機能ユニット２０
６、２１２、２１８、２２４に１つの命令または１組の
命令をディスパッチまたは経路指定する。特定の機能ユ
ニットが低電力モードになっていて（その状況線がアサ
ートされ）、その特定の機能ユニットが次の動作を実行
する必要があると命令ディスパッチ・ユニット２０２が
判定した場合、命令ディスパッチ・ユニット２０２はそ
の機能ユニットへの要求線をアサートまたは活動化す
る。必要であれば、活動状態の要求線を使用して、低電
力モードを指定変更し、その機能ユニットが通常モード
に入るようにすることができる。お分かりのように、ス
ループットが重要であり、機能ユニットの電力消費レベ
ルとは無関係に維持しなければならないような動作中な
ど、機能ユニットの所望の動作に応じて、要求線を任意
のものにすることができる。
行すべき所望の動作に応じて適切な機能ユニット２０
６、２１２、２１８、２２４に１つの命令または１組の
命令をディスパッチまたは経路指定する。特定の機能ユ
ニットが低電力モードになっていて（その状況線がアサ
ートされ）、その特定の機能ユニットが次の動作を実行
する必要があると命令ディスパッチ・ユニット２０２が
判定した場合、命令ディスパッチ・ユニット２０２はそ
の機能ユニットへの要求線をアサートまたは活動化す
る。必要であれば、活動状態の要求線を使用して、低電
力モードを指定変更し、その機能ユニットが通常モード
に入るようにすることができる。お分かりのように、ス
ループットが重要であり、機能ユニットの電力消費レベ
ルとは無関係に維持しなければならないような動作中な
ど、機能ユニットの所望の動作に応じて、要求線を任意
のものにすることができる。
【００１５】次に図３を参照すると、同図には、電力感
知回路２３０と低電力モード識別回路２３２が示されて
いる。電力感知回路２３０は、機能ユニット２０６の電
力消費を測定または予測する。以下、「測定」と「予
測」という用語は入れ換えて使用でき、電力に関して
は、機能ユニットの電力の測定または予測のいずれかを
意味する。したがって、「測定電力」は「予測電力」と
同義である。低電力モード識別回路２３２は、測定また
は予測電力を受け取り、機能ユニットが受け入れられな
いレベルで動作している（すなわち、電力消費が大きす
ぎる）かどうかを判定する。そのような場合、低電力モ
ード識別回路２３２は低電力モード使用可能信号３１０
を生成する。
知回路２３０と低電力モード識別回路２３２が示されて
いる。電力感知回路２３０は、機能ユニット２０６の電
力消費を測定または予測する。以下、「測定」と「予
測」という用語は入れ換えて使用でき、電力に関して
は、機能ユニットの電力の測定または予測のいずれかを
意味する。したがって、「測定電力」は「予測電力」と
同義である。低電力モード識別回路２３２は、測定また
は予測電力を受け取り、機能ユニットが受け入れられな
いレベルで動作している（すなわち、電力消費が大きす
ぎる）かどうかを判定する。そのような場合、低電力モ
ード識別回路２３２は低電力モード使用可能信号３１０
を生成する。
【００１６】一実施例の電力感知回路は、機能ユニット
２０６の測定電力消費を示すＬビット・ディジタル表現
３００を出力する。お分かりのように、測定電力は、電
流サイクルにおける平均電力（そのサイクルでの電流に
電圧を掛けて平均化する）、ピーク値によって計算し、
その平均を概算した平均電力、または単純にそのサイク
ル中の所定の時点で一貫して測定した電力のいずれかを
含むことができる。測定電力３００は、各レジスタがＬ
ビットを有するＮ個のレジスタ３０４を有する先入れ先
出し（ＦＩＦＯ）レジスタ３０２にディジタル形式で入
力される。電力を測定し、ディジタル形式３００に変換
した後、ユニット・クロック信号３０６が測定電力をＦ
ＩＦＯレジスタ３０２の第１の位置（すなわち、行１）
にクロック入力する。次のクロック・サイクルでは、電
力をサンプリングし、測定電流値を第１の位置（すなわ
ち、行１）にクロック入力し、第１のレジスタの前の値
は１行下の次のレジスタ（すなわち、行２）にシフト・
ダウンする。機能ユニットの電力は各クロック・サイク
ルごとに測定され、ＦＩＦＯレジスタ３０２は必ず最後
のＮサイクル分の測定電力値を収容する。図３に示すよ
うに、低電力モード識別回路は、レジスタ・ビット線３
０５を介してレジスタ３０４から最後のＮサイクルの
間、機能ユニット２０６の測定電力消費値を受け取る。
低電力モード識別回路２３２は、これらの値を使用し
て、機能ユニット２０６を低電力モードにするべきかど
うかを「識別」または判定する。低電力モード識別回路
２３２は、前のＮ連続サイクル中の電力消費が大きすぎ
ると判定した場合に低電力モード使用可能信号を生成す
る。
２０６の測定電力消費を示すＬビット・ディジタル表現
３００を出力する。お分かりのように、測定電力は、電
流サイクルにおける平均電力（そのサイクルでの電流に
電圧を掛けて平均化する）、ピーク値によって計算し、
その平均を概算した平均電力、または単純にそのサイク
ル中の所定の時点で一貫して測定した電力のいずれかを
含むことができる。測定電力３００は、各レジスタがＬ
ビットを有するＮ個のレジスタ３０４を有する先入れ先
出し（ＦＩＦＯ）レジスタ３０２にディジタル形式で入
力される。電力を測定し、ディジタル形式３００に変換
した後、ユニット・クロック信号３０６が測定電力をＦ
ＩＦＯレジスタ３０２の第１の位置（すなわち、行１）
にクロック入力する。次のクロック・サイクルでは、電
力をサンプリングし、測定電流値を第１の位置（すなわ
ち、行１）にクロック入力し、第１のレジスタの前の値
は１行下の次のレジスタ（すなわち、行２）にシフト・
ダウンする。機能ユニットの電力は各クロック・サイク
ルごとに測定され、ＦＩＦＯレジスタ３０２は必ず最後
のＮサイクル分の測定電力値を収容する。図３に示すよ
うに、低電力モード識別回路は、レジスタ・ビット線３
０５を介してレジスタ３０４から最後のＮサイクルの
間、機能ユニット２０６の測定電力消費値を受け取る。
低電力モード識別回路２３２は、これらの値を使用し
て、機能ユニット２０６を低電力モードにするべきかど
うかを「識別」または判定する。低電力モード識別回路
２３２は、前のＮ連続サイクル中の電力消費が大きすぎ
ると判定した場合に低電力モード使用可能信号を生成す
る。
【００１７】次に図４および図５を参照すると、同図に
は、電力感知回路２３０の２通りの実施例が示されてい
る。一実施例を図４に示すが、これは電流計４００とア
ナログ／ディジタル（Ａ／Ｄ）変換器４０２とを含む。
この実施例の電流計４００は、機能ユニット２０６への
電源線（複数も可）内に配置されている。この場合、電
流は上記のように測定され、測定したアナログ値はＡ／
Ｄ変換器４０２によってディジタル形式に変換される。
お分かりのように、電力を測定する単純な方法は、測定
した電流をディジタル表現に変換し、それにより、電源
線の電圧値を無視することである。電源線の電圧値が比
較的一定した値に維持される場合は、これで十分である
と思われる。より正確な手法では、電流と電源電圧の両
方のアナログ測定値を受け取り、機能ユニット２０６の
測定電力のディジタル表現３００を生成する機能がＡ／
Ｄ変換器４０２に与えられる。図５には、機能ユニット
の電力消費を測定するためのあまり複雑ではない方法を
示す。この代替実施例の電力感知回路２３２は活動回路
予測器５００を含む。活動回路予測器５００は、所与の
サイクル中の活動回路の数を概算し、機能ユニットの電
力のディジタル表現３００を生成する。「活動回路予測
器」は個々の機能ユニットに応じて調整した電力予測回
路である。各機能ユニットの（設計による）既知の挙動
に基づき、その機能ユニットの有限数の活動サイクルに
おける（設計による）既知の電力を平均化することによ
り、電力消費を概算する。「既知の電力」は、設計プロ
セス中に決定され、「活動回路予測器」回路内にハード
コード化される（またはプログラム可能である場合もあ
る）。予測動作特性（operational fingerprint）、命
令コードなどに基づいて、既知の電力の単一の値を使用
することができるか、または値が変動する場合もある。
は、電力感知回路２３０の２通りの実施例が示されてい
る。一実施例を図４に示すが、これは電流計４００とア
ナログ／ディジタル（Ａ／Ｄ）変換器４０２とを含む。
この実施例の電流計４００は、機能ユニット２０６への
電源線（複数も可）内に配置されている。この場合、電
流は上記のように測定され、測定したアナログ値はＡ／
Ｄ変換器４０２によってディジタル形式に変換される。
お分かりのように、電力を測定する単純な方法は、測定
した電流をディジタル表現に変換し、それにより、電源
線の電圧値を無視することである。電源線の電圧値が比
較的一定した値に維持される場合は、これで十分である
と思われる。より正確な手法では、電流と電源電圧の両
方のアナログ測定値を受け取り、機能ユニット２０６の
測定電力のディジタル表現３００を生成する機能がＡ／
Ｄ変換器４０２に与えられる。図５には、機能ユニット
の電力消費を測定するためのあまり複雑ではない方法を
示す。この代替実施例の電力感知回路２３２は活動回路
予測器５００を含む。活動回路予測器５００は、所与の
サイクル中の活動回路の数を概算し、機能ユニットの電
力のディジタル表現３００を生成する。「活動回路予測
器」は個々の機能ユニットに応じて調整した電力予測回
路である。各機能ユニットの（設計による）既知の挙動
に基づき、その機能ユニットの有限数の活動サイクルに
おける（設計による）既知の電力を平均化することによ
り、電力消費を概算する。「既知の電力」は、設計プロ
セス中に決定され、「活動回路予測器」回路内にハード
コード化される（またはプログラム可能である場合もあ
る）。予測動作特性（operational fingerprint）、命
令コードなどに基づいて、既知の電力の単一の値を使用
することができるか、または値が変動する場合もある。
【００１８】次に図６を参照すると、同図には、低電力
モード識別回路２３２の詳細図が示されている。低電力
モード識別回路２３２は、機能ユニット２０６の電力消
費が所定の量を超えたときに低電力モード使用可能信号
３１０を生成する。一実施例の低電力モード識別回路２
３２は、レジスタ・ビット線３０５を介して電力消費値
を受け取り、ＦＩＦＯレジスタ３０２（図３に示す）の
レジスタ３０４の内容として真数値および補数値を提供
する複数のバッファ３０５を含む。レジスタ３０４の内
容は、使用可能エンコーダ６００と使用不能エンコーダ
６０２の両方に入力される。使用可能エンコーダ６００
は、レジスタ３０４内の電力消費値が所定の量を超えた
ときにセット信号６０１を生成し、それにより、機能ユ
ニット２０６の電力消費が大きすぎることを示す。使用
不能エンコーダ６０２は、レジスタ３０４内の電力消費
値が所定の量を下回るときにリセット信号６０３を生成
する。
モード識別回路２３２の詳細図が示されている。低電力
モード識別回路２３２は、機能ユニット２０６の電力消
費が所定の量を超えたときに低電力モード使用可能信号
３１０を生成する。一実施例の低電力モード識別回路２
３２は、レジスタ・ビット線３０５を介して電力消費値
を受け取り、ＦＩＦＯレジスタ３０２（図３に示す）の
レジスタ３０４の内容として真数値および補数値を提供
する複数のバッファ３０５を含む。レジスタ３０４の内
容は、使用可能エンコーダ６００と使用不能エンコーダ
６０２の両方に入力される。使用可能エンコーダ６００
は、レジスタ３０４内の電力消費値が所定の量を超えた
ときにセット信号６０１を生成し、それにより、機能ユ
ニット２０６の電力消費が大きすぎることを示す。使用
不能エンコーダ６０２は、レジスタ３０４内の電力消費
値が所定の量を下回るときにリセット信号６０３を生成
する。
【００１９】セット信号６０１とリセット信号６０３は
どちらもセット／リセット（Ｓ／Ｒ）フリップフロップ
６０４に入力される。使用可能エンコーダ６００と、使
用不能エンコーダ６０２と、Ｓ／Ｒフリップフロップ６
０４は、相俟ってヒステリシス機能を実行するように働
く。したがって、低電力モード使用可能信号３１０を生
成する場合の方が、低電力モード使用可能信号３１０を
非活動化する場合より、高いしきい値が必要になる。こ
の機能により、より有利な「冷却」機能が可能になる。
Ｓ／Ｒフリップフロップ６０４は、電力消費が所定の量
を上回ると使用可能エンコーダ６００が判定したときに
セットされ、その結果、低電力モードが必要になる。こ
れに対して、Ｓ／Ｒフリップフロップ６０４は、電力消
費が所定の量を下回ると使用不能エンコーダ６０２が判
定したときにリセットされ、その結果、低電力モードが
使用不能になり、通常電力モードでの動作が可能にな
る。
どちらもセット／リセット（Ｓ／Ｒ）フリップフロップ
６０４に入力される。使用可能エンコーダ６００と、使
用不能エンコーダ６０２と、Ｓ／Ｒフリップフロップ６
０４は、相俟ってヒステリシス機能を実行するように働
く。したがって、低電力モード使用可能信号３１０を生
成する場合の方が、低電力モード使用可能信号３１０を
非活動化する場合より、高いしきい値が必要になる。こ
の機能により、より有利な「冷却」機能が可能になる。
Ｓ／Ｒフリップフロップ６０４は、電力消費が所定の量
を上回ると使用可能エンコーダ６００が判定したときに
セットされ、その結果、低電力モードが必要になる。こ
れに対して、Ｓ／Ｒフリップフロップ６０４は、電力消
費が所定の量を下回ると使用不能エンコーダ６０２が判
定したときにリセットされ、その結果、低電力モードが
使用不能になり、通常電力モードでの動作が可能にな
る。
【００２０】たとえば、Ｎ連続サイクルにおける機能ユ
ニット２０６の電力消費レベルは所定の規模で０〜１０
の範囲に及び、値８は機能ユニットの電力消費が大きす
ぎると判定される値であると想定する。また、値６は機
能ユニットが通常動作を再開できると判定される値であ
ると想定する。この例では、使用可能エンコーダ６００
が高電力条件を検出する（すなわち、電力消費の値が８
を超える）と、低電力モード使用可能信号３１０が活動
化される（通常、この時点で機能ユニットは、電力消費
を低減するための低電力モードに入る）。低電力モード
に入ってある程度の期間が過ぎると、機能ユニットの測
定電力消費が低下する。使用不能エンコーダ６０２が低
電力条件を検出する（すなわち、電力消費の値が６より
下に下がる）と、低電力モード使用可能信号３１０が非
活動化される。使用可能エンコーダ６００と使用不能エ
ンコーダ６０２の両方がほぼ同じしきい値で動作する場
合、低電力モードの最初のサイクルでリセット機能が発
生する可能性が最も高く、それにより、低電力モードの
単一サイクルが過ぎただけで通常電力モードが再開され
るはずである。機能ユニットの電力消費が所定の量を超
えたときに電力モード使用可能信号３１０を使用可能に
するという基本的な所望の機能が実施される限り（すな
わち、受け入れられないほど大きい消費レベルでの動作
を防止するため）、他の方法も使用可能であることを理
解されたい。
ニット２０６の電力消費レベルは所定の規模で０〜１０
の範囲に及び、値８は機能ユニットの電力消費が大きす
ぎると判定される値であると想定する。また、値６は機
能ユニットが通常動作を再開できると判定される値であ
ると想定する。この例では、使用可能エンコーダ６００
が高電力条件を検出する（すなわち、電力消費の値が８
を超える）と、低電力モード使用可能信号３１０が活動
化される（通常、この時点で機能ユニットは、電力消費
を低減するための低電力モードに入る）。低電力モード
に入ってある程度の期間が過ぎると、機能ユニットの測
定電力消費が低下する。使用不能エンコーダ６０２が低
電力条件を検出する（すなわち、電力消費の値が６より
下に下がる）と、低電力モード使用可能信号３１０が非
活動化される。使用可能エンコーダ６００と使用不能エ
ンコーダ６０２の両方がほぼ同じしきい値で動作する場
合、低電力モードの最初のサイクルでリセット機能が発
生する可能性が最も高く、それにより、低電力モードの
単一サイクルが過ぎただけで通常電力モードが再開され
るはずである。機能ユニットの電力消費が所定の量を超
えたときに電力モード使用可能信号３１０を使用可能に
するという基本的な所望の機能が実施される限り（すな
わち、受け入れられないほど大きい消費レベルでの動作
を防止するため）、他の方法も使用可能であることを理
解されたい。
【００２１】次に図７、図８、図９を参照すると、同図
には、低電力モード回路２３４の代替実施例の論理図が
示されている。図７では、低電力モード回路２３４が低
電力モード使用可能信号３１０を受け取り、低電力モー
ド使用可能信号３１０が使用可能になっているかどうか
をステップ７００で判定する。使用可能になっていない
場合、機能ユニット２０６は通常電力モード７０２で動
作する。しかし、使用可能になっている場合、機能ユニ
ット２０６は低電力モード７０４に入る。低電力モード
７０４に入ることにより、低電力モード信号７０５が使
用可能になり、さらに状況線２１０がアサートされる
（機能ユニットが低電力モードになっていることを示
す）。状況線２１０は、機能ユニットが低電力モード７
０４になっていることを命令ディスパッチ・ユニット２
０２に通知する。この実施例では、電力消費がしきい値
を超えたことを低電力モード識別回路２３２が示す場
合、低電力モード回路２３４により機能ユニット２０６
が低電力モード７０４に入る。したがって、低電力モー
ド７０４に入るかどうかの論理判断は、低電力モード使
用可能信号３１０の状況によって決まる。この手法は、
電力消費が所定の量を超えた場合に低電力モード７０４
に入ることにより、可能な電力低下を最大にするもので
ある。しかし、この手法は、ユニットのスループットを
低下させる可能性もある。というのは、実行を要する保
留中の命令があるかどうかを考慮せずに、機能ユニット
が低電力モード７０４で動作する可能性があるからであ
る。
には、低電力モード回路２３４の代替実施例の論理図が
示されている。図７では、低電力モード回路２３４が低
電力モード使用可能信号３１０を受け取り、低電力モー
ド使用可能信号３１０が使用可能になっているかどうか
をステップ７００で判定する。使用可能になっていない
場合、機能ユニット２０６は通常電力モード７０２で動
作する。しかし、使用可能になっている場合、機能ユニ
ット２０６は低電力モード７０４に入る。低電力モード
７０４に入ることにより、低電力モード信号７０５が使
用可能になり、さらに状況線２１０がアサートされる
（機能ユニットが低電力モードになっていることを示
す）。状況線２１０は、機能ユニットが低電力モード７
０４になっていることを命令ディスパッチ・ユニット２
０２に通知する。この実施例では、電力消費がしきい値
を超えたことを低電力モード識別回路２３２が示す場
合、低電力モード回路２３４により機能ユニット２０６
が低電力モード７０４に入る。したがって、低電力モー
ド７０４に入るかどうかの論理判断は、低電力モード使
用可能信号３１０の状況によって決まる。この手法は、
電力消費が所定の量を超えた場合に低電力モード７０４
に入ることにより、可能な電力低下を最大にするもので
ある。しかし、この手法は、ユニットのスループットを
低下させる可能性もある。というのは、実行を要する保
留中の命令があるかどうかを考慮せずに、機能ユニット
が低電力モード７０４で動作する可能性があるからであ
る。
【００２２】より複雑な手法を図８に示す。低電力モー
ド回路２３４は、低電力モード使用可能信号３１０と要
求信号２０８の両方を入力として受け取る。ステップ７
０６で、要求信号２０８が活動状態である場合、機能ユ
ニット２０６は通常電力モード７０２で動作する。しか
し、要求信号が活動状態ではない場合、低電力モード回
路２３４はステップ７０８で低電力モード使用可能信号
３１０を検査する。このステップ７０８では、図７のス
テップ７００のように、低電力モード使用可能信号３１
０が使用可能になっているときに低電力モード回路２３
４により機能ユニット２０６が低電力モード７０４に入
り、その結果、低電力モード信号７０５と状況線２１０
がアサートされる（活動化される）。そうではない場
合、機能ユニット２０６は通常電力モード７０２で動作
する。図８に示す実施例では、要求線２０８が低電力モ
ード使用可能信号３１０を「指定変更」し、機能ユニッ
ト２０６内の電力消費の量にかかわらず、機能ユニット
２０６を強制的に通常モード７０２で動作させる。この
手法は、ユニットのスループットを最大にするが、機能
ユニット２０６の電力消費に対する制御力を低下させる
可能性がある。
ド回路２３４は、低電力モード使用可能信号３１０と要
求信号２０８の両方を入力として受け取る。ステップ７
０６で、要求信号２０８が活動状態である場合、機能ユ
ニット２０６は通常電力モード７０２で動作する。しか
し、要求信号が活動状態ではない場合、低電力モード回
路２３４はステップ７０８で低電力モード使用可能信号
３１０を検査する。このステップ７０８では、図７のス
テップ７００のように、低電力モード使用可能信号３１
０が使用可能になっているときに低電力モード回路２３
４により機能ユニット２０６が低電力モード７０４に入
り、その結果、低電力モード信号７０５と状況線２１０
がアサートされる（活動化される）。そうではない場
合、機能ユニット２０６は通常電力モード７０２で動作
する。図８に示す実施例では、要求線２０８が低電力モ
ード使用可能信号３１０を「指定変更」し、機能ユニッ
ト２０６内の電力消費の量にかかわらず、機能ユニット
２０６を強制的に通常モード７０２で動作させる。この
手法は、ユニットのスループットを最大にするが、機能
ユニット２０６の電力消費に対する制御力を低下させる
可能性がある。
【００２３】もう１つの手法を図９に示す。低電力モー
ド回路２３４は、低電力モード使用可能信号３１０と要
求信号２０８とを検査し、さらに機能ユニット２０６に
よって実行すべき保留中の動作または命令が機能ユニッ
ト２０６が低電力モード７０４で動作できるようにする
ようなタイプであるかどうかを検査する。ステップ７１
０で、要求信号２０８が活動状態である場合、機能ユニ
ット２０６は通常電力モード７０２で動作する。しか
し、要求信号が活動状態ではない場合、低電力モード回
路２３４はステップ７１２で低電力モード使用可能信号
３１０を検査する。低電力モード使用可能信号３１０が
使用可能になっている場合、低電力モード回路２３４は
ステップ７１４で、機能ユニット２０６によって現在実
行中かまたは実行すべき動作または命令のタイプをさら
に検査する。そのような動作または命令が低電力モード
で機能ユニット２０６によって動作可能であると判定さ
れるタイプである場合、機能ユニット２０６は低電力モ
ード７０４に入る。そうではない場合、機能ユニット２
０６は通常電力モード７０２で動作する。この手法によ
り、機能ユニット２０６の自律性が高まる。低電力モー
ド回路２３４は、進行中の内部動作、保留中の命令など
に基づいて、低電力モードに入るべき最適時期を決定す
る。この手法はユニットのスループットを高めるもので
ある。
ド回路２３４は、低電力モード使用可能信号３１０と要
求信号２０８とを検査し、さらに機能ユニット２０６に
よって実行すべき保留中の動作または命令が機能ユニッ
ト２０６が低電力モード７０４で動作できるようにする
ようなタイプであるかどうかを検査する。ステップ７１
０で、要求信号２０８が活動状態である場合、機能ユニ
ット２０６は通常電力モード７０２で動作する。しか
し、要求信号が活動状態ではない場合、低電力モード回
路２３４はステップ７１２で低電力モード使用可能信号
３１０を検査する。低電力モード使用可能信号３１０が
使用可能になっている場合、低電力モード回路２３４は
ステップ７１４で、機能ユニット２０６によって現在実
行中かまたは実行すべき動作または命令のタイプをさら
に検査する。そのような動作または命令が低電力モード
で機能ユニット２０６によって動作可能であると判定さ
れるタイプである場合、機能ユニット２０６は低電力モ
ード７０４に入る。そうではない場合、機能ユニット２
０６は通常電力モード７０２で動作する。この手法によ
り、機能ユニット２０６の自律性が高まる。低電力モー
ド回路２３４は、進行中の内部動作、保留中の命令など
に基づいて、低電力モードに入るべき最適時期を決定す
る。この手法はユニットのスループットを高めるもので
ある。
【００２４】当業者であれば、図７、図８、図９に示す
実施例は低電力モードに入るべきかどうかを判定する際
に低電力モード回路２３４がたどる可能性のある判断プ
ロセスの例示にすぎないことが分かるだろう。お分かり
のように、他の入力に依存する他の実施例が数多く設計
可能である。さらに、当業者であれば、図７、図８、図
９に示す諸機能を実行するために様々な回路を数多く設
計することもできる。低電力モード回路２３４は、機能
ユニット２０６が電力消費を低減するために低電力モー
ドに入るべき時期を決定するように機能する。さらに、
所与の集積回路設計では、その集積回路上の様々な機能
ユニットについて、上記の１つまたは複数の電力消費制
御技法を実施することもできる。ある機能ユニットは他
の機能ユニットよりも全体的なスループットにとってク
リティカルではなく、したがってそのようなユニットを
使用すると、よりクリティカルなものに勝る単純な実施
態様が可能となる。
実施例は低電力モードに入るべきかどうかを判定する際
に低電力モード回路２３４がたどる可能性のある判断プ
ロセスの例示にすぎないことが分かるだろう。お分かり
のように、他の入力に依存する他の実施例が数多く設計
可能である。さらに、当業者であれば、図７、図８、図
９に示す諸機能を実行するために様々な回路を数多く設
計することもできる。低電力モード回路２３４は、機能
ユニット２０６が電力消費を低減するために低電力モー
ドに入るべき時期を決定するように機能する。さらに、
所与の集積回路設計では、その集積回路上の様々な機能
ユニットについて、上記の１つまたは複数の電力消費制
御技法を実施することもできる。ある機能ユニットは他
の機能ユニットよりも全体的なスループットにとってク
リティカルではなく、したがってそのようなユニットを
使用すると、よりクリティカルなものに勝る単純な実施
態様が可能となる。
【００２５】次に図１０および図１１を参照すると、同
図には、低電力モード７０４を実施するための低電力モ
ード回路２３４の回路が示されている。図１０に示す第
１の実施例では、低電力モード回路２３４が機能ユニッ
ト２０６を使用不能にする。通常、機能ユニット２０６
はシステム・クロック８００に従って動作する。低電力
モード信号７０５の反転とシステム・クロック８００は
ＡＮＤゲート８０２に入力され、このゲートがユニット
・クロック８０４を生成する。機能ユニット２０６は、
システム・クロック８００ではなく、ユニット・クロッ
ク８０４に従って動作する。ユニット・クロック８０４
は、低電力モード信号７０５が使用可能になっている場
合を除き、システム・クロック８００と同じクロック速
度で動作する。ユニット・クロック８０４は、低電力モ
ード信号７０５によって使用不能になる。図１０に示す
実施例は、低電力モード中、機能ユニット２０６を使用
不能にするように機能する。したがって、低電力モード
は、機能ユニット２０６のユニット・クロック８０４を
終了することにより、機能ユニット２０６を使用不能に
する。
図には、低電力モード７０４を実施するための低電力モ
ード回路２３４の回路が示されている。図１０に示す第
１の実施例では、低電力モード回路２３４が機能ユニッ
ト２０６を使用不能にする。通常、機能ユニット２０６
はシステム・クロック８００に従って動作する。低電力
モード信号７０５の反転とシステム・クロック８００は
ＡＮＤゲート８０２に入力され、このゲートがユニット
・クロック８０４を生成する。機能ユニット２０６は、
システム・クロック８００ではなく、ユニット・クロッ
ク８０４に従って動作する。ユニット・クロック８０４
は、低電力モード信号７０５が使用可能になっている場
合を除き、システム・クロック８００と同じクロック速
度で動作する。ユニット・クロック８０４は、低電力モ
ード信号７０５によって使用不能になる。図１０に示す
実施例は、低電力モード中、機能ユニット２０６を使用
不能にするように機能する。したがって、低電力モード
は、機能ユニット２０６のユニット・クロック８０４を
終了することにより、機能ユニット２０６を使用不能に
する。
【００２６】図１１に示す低電力モード動作の方法は、
機能ユニット２０６のクロック速度を低減するものであ
る。クロック速度は、システム・クロック８００の経路
にカウンタ９００を多重化することによって低減され
る。カウンタ９００は、システム・クロック８００のク
ロック速度より低いクロック速度で動作する第２のクロ
ック９０１を生成するために除算機能を実行する。因数
「ｘ」による除算は、プログラム可能にするか、または
機能ユニット２０６の内部または外部に設定することが
できる。システム・クロック８００と第２のクロック９
０１はともにマルチプレクサ９０２に入力される。低電
力モード信号７０５は、低電力モード信号７０５が使用
可能になっているときに第２のクロックを選択するため
に使用する。マルチプレクサ９０２はユニット・クロッ
ク９０４を出力し、このクロックは機能ユニット２０６
を動作させるために使用する。低電力モードのこの実施
例では、このクロックのクロック速度が低下するが、機
能ユニット２０６は依然として動作中である（低速の
み）。このため、機能ユニット２０６の平均電力消費が
低下し、低電力モードの間、機能ユニット２０６の継続
動作が可能になる。（低電力モード使用可能信号３１０
および低電力モード信号７０５により）通常動作が可能
であると低電力モード識別回路２３２が示す場合、マル
チプレクサ９０２はシステム・クロック８００を選択
し、ユニット・クロック９０４はその通常クロック速度
を回復する。
機能ユニット２０６のクロック速度を低減するものであ
る。クロック速度は、システム・クロック８００の経路
にカウンタ９００を多重化することによって低減され
る。カウンタ９００は、システム・クロック８００のク
ロック速度より低いクロック速度で動作する第２のクロ
ック９０１を生成するために除算機能を実行する。因数
「ｘ」による除算は、プログラム可能にするか、または
機能ユニット２０６の内部または外部に設定することが
できる。システム・クロック８００と第２のクロック９
０１はともにマルチプレクサ９０２に入力される。低電
力モード信号７０５は、低電力モード信号７０５が使用
可能になっているときに第２のクロックを選択するため
に使用する。マルチプレクサ９０２はユニット・クロッ
ク９０４を出力し、このクロックは機能ユニット２０６
を動作させるために使用する。低電力モードのこの実施
例では、このクロックのクロック速度が低下するが、機
能ユニット２０６は依然として動作中である（低速の
み）。このため、機能ユニット２０６の平均電力消費が
低下し、低電力モードの間、機能ユニット２０６の継続
動作が可能になる。（低電力モード使用可能信号３１０
および低電力モード信号７０５により）通常動作が可能
であると低電力モード識別回路２３２が示す場合、マル
チプレクサ９０２はシステム・クロック８００を選択
し、ユニット・クロック９０４はその通常クロック速度
を回復する。
【００２７】お分かりのように、この方法による低電力
モード動作は、システム全体とは異なるクロック速度で
機能ユニット２０６を動作させる。したがって、その機
能ユニットは、集積回路２９８上の他の機能ユニットと
の同期を失う可能性がある。潜在的な同期問題を緩和す
るため、ユニット間通信チャネルは、各内部動作ごとに
完了インジケータ９０８と、タグ・アドレス９１０と、
結果バッファ９１２とを含むことができる。このため、
命令ディスパッチ・ユニット２０２は、キャッシュ／カ
ム・タイプの方法によってどの動作／命令が完了してい
るかを判定することができる。
モード動作は、システム全体とは異なるクロック速度で
機能ユニット２０６を動作させる。したがって、その機
能ユニットは、集積回路２９８上の他の機能ユニットと
の同期を失う可能性がある。潜在的な同期問題を緩和す
るため、ユニット間通信チャネルは、各内部動作ごとに
完了インジケータ９０８と、タグ・アドレス９１０と、
結果バッファ９１２とを含むことができる。このため、
命令ディスパッチ・ユニット２０２は、キャッシュ／カ
ム・タイプの方法によってどの動作／命令が完了してい
るかを判定することができる。
【００２８】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２９】（１）機能ユニット内のエネルギー消費を
監視するための回路において、機能ユニットのエネルギ
ー消費を測定または予測するためのエネルギー感知回路
と、エネルギー感知回路による機能ユニットのエネルギ
ー消費の測定または予測に応答して、機能ユニットの動
作を制御するための第１の回路とを含むことを特徴とす
る回路。 （２）低電力モード使用可能信号に応答して、第１の回
路が機能ユニットを低電力モードにすることを特徴とす
る、上記（１）に記載の回路。 （３）第１の回路が低電力モードのときに機能ユニット
を使用不能にすることを特徴とする、上記（２）に記載
の回路。 （４）第１の回路が、通常電力モードのときに第１のク
ロック速度で機能ユニットを動作させ、低電力モードの
ときに第２のクロック速度で機能ユニットを動作させる
ことを特徴とする、上記（２）に記載の回路。 （５）機能回路の動作を必要とする命令を命令ディスパ
ッチ・ユニットが受け取ったときに要求信号を生成する
命令ディスパッチ・ユニットと、低電力モード使用可能
信号と要求信号とに応答して、機能回路を通常電力モー
ドまたは低電力モードにするための低電力モード回路と
をさらに含むことを特徴とする、上記（１）に記載の回
路。 （６）要求信号が存在するときに、低電力モード回路が
機能回路を通常電力モードにすることを特徴とする、上
記（５）に記載の回路。 （７）マイクロプロセッサ内の機能ユニットの電力消費
を監視し制御するための電力監査制御回路において、機
能ユニット付近に位置し、機能ユニットの電力消費を測
定または予測するための電力感知回路と、機能ユニット
の測定または予測電力消費を受け取り、測定または予測
電力消費が所定の量を超えたときに低電力モード使用可
能信号を生成する低電力モード識別回路と、機能回路の
動作を必要とする命令を命令ディスパッチ・ユニットが
受け取ったときに要求信号を生成する命令ディスパッチ
・ユニットと、低電力モード使用可能信号と要求信号と
に応答して、機能回路を通常電力モードまたは低電力モ
ードにすることにより機能ユニット内の電力消費を制御
し、機能ユニットが通常電力モードで動作していること
を示す状況信号を生成するための回路とを含むことを特
徴とする電力監査制御回路。 （８）低電力モード使用可能信号に応答して、前記回路
が機能回路を低電力モードにすることを特徴とする、上
記（７）に記載の電力監査制御回路。 （９）前記回路が、低電力モード使用可能信号が存在す
るときにそれを指定変更し、要求信号が存在するときに
機能回路を通常電力モードにすることを特徴とする、上
記（７）に記載の電力監査制御回路。 （１０）要求信号の欠如と、低電力モード使用可能信号
の存在と、要求された機能ユニットの動作が低電力モー
ドで実行可能であるという判定とに応答して、前記回路
が機能回路を低電力モードにすることを特徴とする、上
記（７）に記載の電力監査制御回路。 （１１）前記電力感知回路が、機能ユニットへの電源線
内に配置されている電流計と、測定電流を機能ユニット
の測定電力消費を表すディジタル形式に変換するための
アナログ／ディジタル変換器とを含むことを特徴とす
る、上記（７）に記載の電力監査制御回路。 （１２）前記電力感知回路が、各レジスタがｎビットを
有する複数のレジスタを有するＦＩＦＯレジスタを含
み、前記ＦＩＦＯレジスタが機能ユニット内の測定電力
消費を定期的に受け取ることを特徴とする、上記（１
１）に記載の電力監査制御回路。 （１３）機能回路の測定電力消費が所定の量を超えたと
きに低電力モード使用可能信号を生成するために、前記
ＦＩＦＯレジスタ内の複数のレジスタのそれぞれに含ま
れる測定電力消費値が低電力モード識別回路に入力され
ることを特徴とする、上記（１２）に記載の電力監査制
御回路。 （１４）低電力モードのときに機能ユニットが使用不能
になることを特徴とする、上記（７）に記載の電力監査
制御回路。 （１５）低電力モードのときに機能ユニットが低クロッ
ク周波数で動作することを特徴とする、上記（７）に記
載の電力監査制御回路。 （１６）集積回路の機能ユニット内の電力消費を低減す
るための方法において、機能ユニットの電力消費を測定
するステップと、測定電力消費を所定の値と比較するス
テップと、測定電力消費が所定の値を超えたときに低電
力モード使用可能信号を生成するステップと、低電力モ
ード使用可能信号に応答して、機能ユニットの電力消費
を低減するステップとを含むことを特徴とする方法。 （１７）電力消費を低減する前記ステップが、機能ユニ
ットを低電力モードにするステップを含むことを特徴と
する、上記（１６）に記載の方法。 （１８）通常電力モードのときに第１のクロック速度で
機能ユニットを動作させるステップと、低電力モードの
ときに第２のクロック速度で機能ユニットを動作させる
ステップであって、第２のクロック速度の方が第１のク
ロック速度より低速であるステップとをさらに含むこと
を特徴とする、上記（１７）に記載の方法。 （１９）低電力モード使用可能信号を指定変更し、機能
ユニットを通常電力モードにするステップをさらに含む
ことを特徴とする、上記（１６）に記載の方法。 （２０）前記機能ユニットが、機能ユニットに電力を供
給するための電源線を含み、機能ユニットの電力消費を
測定する前記ステップが、電源線により機能ユニットに
供給された電力を測定するステップを含むことを特徴と
する、上記（１６）に記載の方法。
監視するための回路において、機能ユニットのエネルギ
ー消費を測定または予測するためのエネルギー感知回路
と、エネルギー感知回路による機能ユニットのエネルギ
ー消費の測定または予測に応答して、機能ユニットの動
作を制御するための第１の回路とを含むことを特徴とす
る回路。 （２）低電力モード使用可能信号に応答して、第１の回
路が機能ユニットを低電力モードにすることを特徴とす
る、上記（１）に記載の回路。 （３）第１の回路が低電力モードのときに機能ユニット
を使用不能にすることを特徴とする、上記（２）に記載
の回路。 （４）第１の回路が、通常電力モードのときに第１のク
ロック速度で機能ユニットを動作させ、低電力モードの
ときに第２のクロック速度で機能ユニットを動作させる
ことを特徴とする、上記（２）に記載の回路。 （５）機能回路の動作を必要とする命令を命令ディスパ
ッチ・ユニットが受け取ったときに要求信号を生成する
命令ディスパッチ・ユニットと、低電力モード使用可能
信号と要求信号とに応答して、機能回路を通常電力モー
ドまたは低電力モードにするための低電力モード回路と
をさらに含むことを特徴とする、上記（１）に記載の回
路。 （６）要求信号が存在するときに、低電力モード回路が
機能回路を通常電力モードにすることを特徴とする、上
記（５）に記載の回路。 （７）マイクロプロセッサ内の機能ユニットの電力消費
を監視し制御するための電力監査制御回路において、機
能ユニット付近に位置し、機能ユニットの電力消費を測
定または予測するための電力感知回路と、機能ユニット
の測定または予測電力消費を受け取り、測定または予測
電力消費が所定の量を超えたときに低電力モード使用可
能信号を生成する低電力モード識別回路と、機能回路の
動作を必要とする命令を命令ディスパッチ・ユニットが
受け取ったときに要求信号を生成する命令ディスパッチ
・ユニットと、低電力モード使用可能信号と要求信号と
に応答して、機能回路を通常電力モードまたは低電力モ
ードにすることにより機能ユニット内の電力消費を制御
し、機能ユニットが通常電力モードで動作していること
を示す状況信号を生成するための回路とを含むことを特
徴とする電力監査制御回路。 （８）低電力モード使用可能信号に応答して、前記回路
が機能回路を低電力モードにすることを特徴とする、上
記（７）に記載の電力監査制御回路。 （９）前記回路が、低電力モード使用可能信号が存在す
るときにそれを指定変更し、要求信号が存在するときに
機能回路を通常電力モードにすることを特徴とする、上
記（７）に記載の電力監査制御回路。 （１０）要求信号の欠如と、低電力モード使用可能信号
の存在と、要求された機能ユニットの動作が低電力モー
ドで実行可能であるという判定とに応答して、前記回路
が機能回路を低電力モードにすることを特徴とする、上
記（７）に記載の電力監査制御回路。 （１１）前記電力感知回路が、機能ユニットへの電源線
内に配置されている電流計と、測定電流を機能ユニット
の測定電力消費を表すディジタル形式に変換するための
アナログ／ディジタル変換器とを含むことを特徴とす
る、上記（７）に記載の電力監査制御回路。 （１２）前記電力感知回路が、各レジスタがｎビットを
有する複数のレジスタを有するＦＩＦＯレジスタを含
み、前記ＦＩＦＯレジスタが機能ユニット内の測定電力
消費を定期的に受け取ることを特徴とする、上記（１
１）に記載の電力監査制御回路。 （１３）機能回路の測定電力消費が所定の量を超えたと
きに低電力モード使用可能信号を生成するために、前記
ＦＩＦＯレジスタ内の複数のレジスタのそれぞれに含ま
れる測定電力消費値が低電力モード識別回路に入力され
ることを特徴とする、上記（１２）に記載の電力監査制
御回路。 （１４）低電力モードのときに機能ユニットが使用不能
になることを特徴とする、上記（７）に記載の電力監査
制御回路。 （１５）低電力モードのときに機能ユニットが低クロッ
ク周波数で動作することを特徴とする、上記（７）に記
載の電力監査制御回路。 （１６）集積回路の機能ユニット内の電力消費を低減す
るための方法において、機能ユニットの電力消費を測定
するステップと、測定電力消費を所定の値と比較するス
テップと、測定電力消費が所定の値を超えたときに低電
力モード使用可能信号を生成するステップと、低電力モ
ード使用可能信号に応答して、機能ユニットの電力消費
を低減するステップとを含むことを特徴とする方法。 （１７）電力消費を低減する前記ステップが、機能ユニ
ットを低電力モードにするステップを含むことを特徴と
する、上記（１６）に記載の方法。 （１８）通常電力モードのときに第１のクロック速度で
機能ユニットを動作させるステップと、低電力モードの
ときに第２のクロック速度で機能ユニットを動作させる
ステップであって、第２のクロック速度の方が第１のク
ロック速度より低速であるステップとをさらに含むこと
を特徴とする、上記（１７）に記載の方法。 （１９）低電力モード使用可能信号を指定変更し、機能
ユニットを通常電力モードにするステップをさらに含む
ことを特徴とする、上記（１６）に記載の方法。 （２０）前記機能ユニットが、機能ユニットに電力を供
給するための電源線を含み、機能ユニットの電力消費を
測定する前記ステップが、電源線により機能ユニットに
供給された電力を測定するステップを含むことを特徴と
する、上記（１６）に記載の方法。
【図１】機能ユニットを使用可能／使用不能にするため
の先行技術のシステムを示す図である。
の先行技術のシステムを示す図である。
【図２】本発明による電力監視制御システムのブロック
図である。
図である。
【図３】図２に示す電力感知回路と低電力モード識別回
路を示すブロック図である。
路を示すブロック図である。
【図４】図３に示す電力感知回路のより詳細なブロック
図である。
図である。
【図５】電力感知回路の代替実施例のブロック図であ
る。
る。
【図６】図３に示す低電力モード識別回路の詳細図であ
る。
る。
【図７】図２に示す低電力モード回路の論理図である。
【図８】低電力モード回路の第１の代替実施例の論理図
である。
である。
【図９】低電力モード回路の第２の代替実施例の論理図
である。
である。
【図１０】低電力モードの動作を実施するための低電力
モード回路の回路を示す図である。
モード回路の回路を示す図である。
【図１１】低電力モードの動作を実施するための低電力
モード回路の代替回路を示す図である。
モード回路の代替回路を示す図である。
２００ 電力監査制御回路 ２０２ 命令ディスパッチ・ユニット ２０４ ユニット可用性追跡回路 ２０６ 機能ユニット ２０８ 要求線 ２１０ 状況線 ２１２ 機能ユニット ２１４ 要求線 ２１６ 状況線 ２１８ 機能ユニット ２２０ 要求線 ２２２ 状況線 ２２４ 機能ユニット ２２６ 要求線 ２２８ 状況線 ２３０ 電力感知回路 ２３２ 低電力モード識別回路 ２３４ 低電力モード回路 ２９８ 集積回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピーター・ジェイ・クリム アメリカ合衆国78746 テキサス州オース チン サイプレス・ポイント・イースト 2305
Claims (20)
- 【請求項１】機能ユニット内のエネルギー消費を監視す
るための回路において、 機能ユニットのエネルギー消費を測定または予測するた
めのエネルギー感知回路と、 エネルギー感知回路による機能ユニットのエネルギー消
費の測定または予測に応答して、機能ユニットの動作を
制御するための第１の回路とを含むことを特徴とする回
路。 - 【請求項２】低電力モード使用可能信号に応答して、第
１の回路が機能ユニットを低電力モードにすることを特
徴とする、請求項１に記載の回路。 - 【請求項３】第１の回路が低電力モードのときに機能ユ
ニットを使用不能にすることを特徴とする、請求項２に
記載の回路。 - 【請求項４】第１の回路が、通常電力モードのときに第
１のクロック速度で機能ユニットを動作させ、低電力モ
ードのときに第２のクロック速度で機能ユニットを動作
させることを特徴とする、請求項２に記載の回路。 - 【請求項５】機能回路の動作を必要とする命令を命令デ
ィスパッチ・ユニットが受け取ったときに要求信号を生
成する命令ディスパッチ・ユニットと、 低電力モード使用可能信号と要求信号とに応答して、機
能回路を通常電力モードまたは低電力モードにするため
の低電力モード回路とをさらに含むことを特徴とする、
請求項１に記載の回路。 - 【請求項６】要求信号が存在するときに、低電力モード
回路が機能回路を通常電力モードにすることを特徴とす
る、請求項５に記載の回路。 - 【請求項７】マイクロプロセッサ内の機能ユニットの電
力消費を監視し制御するための電力監査制御回路におい
て、 機能ユニット付近に位置し、機能ユニットの電力消費を
測定または予測するための電力感知回路と、 機能ユニットの測定または予測電力消費を受け取り、測
定または予測電力消費が所定の量を超えたときに低電力
モード使用可能信号を生成する低電力モード識別回路
と、 機能回路の動作を必要とする命令を命令ディスパッチ・
ユニットが受け取ったときに要求信号を生成する命令デ
ィスパッチ・ユニットと、 低電力モード使用可能信号と要求信号とに応答して、機
能回路を通常電力モードまたは低電力モードにすること
により機能ユニット内の電力消費を制御し、機能ユニッ
トが通常電力モードで動作していることを示す状況信号
を生成するための回路とを含むことを特徴とする電力監
査制御回路。 - 【請求項８】低電力モード使用可能信号に応答して、前
記回路が機能回路を低電力モードにすることを特徴とす
る、請求項７に記載の電力監査制御回路。 - 【請求項９】前記回路が、低電力モード使用可能信号が
存在するときにそれを指定変更し、要求信号が存在する
ときに機能回路を通常電力モードにすることを特徴とす
る、請求項７に記載の電力監査制御回路。 - 【請求項１０】要求信号の欠如と、低電力モード使用可
能信号の存在と、要求された機能ユニットの動作が低電
力モードで実行可能であるという判定とに応答して、前
記回路が機能回路を低電力モードにすることを特徴とす
る、請求項７に記載の電力監査制御回路。 - 【請求項１１】前記電力感知回路が、 機能ユニットへの電源線内に配置されている電流計と、 測定電流を機能ユニットの測定電力消費を表すディジタ
ル形式に変換するためのアナログ／ディジタル変換器と
を含むことを特徴とする、請求項７に記載の電力監査制
御回路。 - 【請求項１２】前記電力感知回路が、各レジスタがｎビ
ットを有する複数のレジスタを有するＦＩＦＯレジスタ
を含み、前記ＦＩＦＯレジスタが機能ユニット内の測定
電力消費を定期的に受け取ることを特徴とする、請求項
１１に記載の電力監査制御回路。 - 【請求項１３】機能回路の測定電力消費が所定の量を超
えたときに低電力モード使用可能信号を生成するため
に、前記ＦＩＦＯレジスタ内の複数のレジスタのそれぞ
れに含まれる測定電力消費値が低電力モード識別回路に
入力されることを特徴とする、請求項１２に記載の電力
監査制御回路。 - 【請求項１４】低電力モードのときに機能ユニットが使
用不能になることを特徴とする、請求項７に記載の電力
監査制御回路。 - 【請求項１５】低電力モードのときに機能ユニットが低
クロック周波数で動作することを特徴とする、請求項７
に記載の電力監査制御回路。 - 【請求項１６】集積回路の機能ユニット内の電力消費を
低減するための方法において、 機能ユニットの電力消費を測定するステップと、 測定電力消費を所定の値と比較するステップと、 測定電力消費が所定の値を超えたときに低電力モード使
用可能信号を生成するステップと、 低電力モード使用可能信号に応答して、機能ユニットの
電力消費を低減するステップとを含むことを特徴とする
方法。 - 【請求項１７】電力消費を低減する前記ステップが、機
能ユニットを低電力モードにするステップを含むことを
特徴とする、請求項１６に記載の方法。 - 【請求項１８】通常電力モードのときに第１のクロック
速度で機能ユニットを動作させるステップと、 低電力モードのときに第２のクロック速度で機能ユニッ
トを動作させるステップであって、第２のクロック速度
の方が第１のクロック速度より低速であるステップとを
さらに含むことを特徴とする、請求項１７に記載の方
法。 - 【請求項１９】低電力モード使用可能信号を指定変更
し、機能ユニットを通常電力モードにするステップをさ
らに含むことを特徴とする、請求項１６に記載の方法。 - 【請求項２０】前記機能ユニットが、機能ユニットに電
力を供給するための電源線を含み、機能ユニットの電力
消費を測定する前記ステップが、電源線により機能ユニ
ットに供給された電力を測定するステップを含むことを
特徴とする、請求項１６に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/682,471 US6785826B1 (en) | 1996-07-17 | 1996-07-17 | Self power audit and control circuitry for microprocessor functional units |
| US08/682471 | 1996-07-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1091298A true JPH1091298A (ja) | 1998-04-10 |
| JP3299476B2 JP3299476B2 (ja) | 2002-07-08 |
Family
ID=24739857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18207997A Expired - Fee Related JP3299476B2 (ja) | 1996-07-17 | 1997-07-08 | マイクロプロセッサの機能ユニット用の自己電力監査制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6785826B1 (ja) |
| JP (1) | JP3299476B2 (ja) |
| KR (1) | KR100319282B1 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1145095A1 (en) * | 1998-10-30 | 2001-10-17 | Intel Corporation | Method and apparatus for power throttling in a microprocessor using a closed loop feedback system |
| US7138878B2 (en) | 2003-07-16 | 2006-11-21 | Seiko Epson Corporation | Semiconductor integrated circuit |
| JP2007102673A (ja) * | 2005-10-07 | 2007-04-19 | Renesas Technology Corp | 半導体集積回路装置および消費電力管理装置 |
| JP2007535031A (ja) * | 2004-04-06 | 2007-11-29 | フリースケール セミコンダクター インコーポレイテッド | データ処理システム内における状態保持 |
| JP2008010000A (ja) * | 2003-05-07 | 2008-01-17 | Apple Inc | プロセッサシステムにおける動的電力管理の方法および装置 |
| US7328355B2 (en) | 2004-05-25 | 2008-02-05 | Hitachi, Ltd. | Data processing device and semiconductor device |
| US7337334B2 (en) | 2003-02-14 | 2008-02-26 | International Business Machines Corporation | Network processor power management |
| JP2008172199A (ja) * | 2006-12-13 | 2008-07-24 | Renesas Technology Corp | オンチップ電流測定方法及び半導体集積回路 |
| JP2009009577A (ja) * | 2007-06-28 | 2009-01-15 | Intel Corp | 分散システムにおける動的な電力管理を実現するためのコア動作検出のための方法、システム及び装置 |
| WO2009110884A1 (en) * | 2008-03-03 | 2009-09-11 | Hewlett-Packard Development Company, L.P. | Software-based power-capping |
| JP2013500515A (ja) * | 2009-07-21 | 2013-01-07 | マイクロソフト コーポレーション | コンポーネントの電力監視およびワークロードの最適化 |
| JP2013524317A (ja) * | 2010-03-25 | 2013-06-17 | マイクロソフト コーポレーション | 分散コンピューティングシステムにおける電力供給の管理 |
| EP2759905A2 (en) | 2013-01-24 | 2014-07-30 | Fujitsu Limited | Information processing apparatus, method of controlling power consumption, and storage medium |
| US9690353B2 (en) | 2013-03-13 | 2017-06-27 | Intel Corporation | System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request |
| JP2019095294A (ja) * | 2017-11-22 | 2019-06-20 | ローム株式会社 | 半導体集積回路、そのテスト方法 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
| DE19651075A1 (de) * | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
| DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
| ATE243390T1 (de) | 1996-12-27 | 2003-07-15 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen umladen von datenflussprozessoren (dfps) sowie bausteinen mit zwei- oder mehrdimensionalen programmierbaren zellstrukturen (fpgas, dpgas, o.dgl.) |
| US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
| US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
| DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
| CN1378665A (zh) | 1999-06-10 | 2002-11-06 | Pact信息技术有限公司 | 编程概念 |
| EP1342158B1 (de) | 2000-06-13 | 2010-08-04 | Richter, Thomas | Pipeline ct-protokolle und -kommunikation |
| US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
| US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
| US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
| US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
| AU2002347560A1 (en) * | 2001-06-20 | 2003-01-02 | Pact Xpp Technologies Ag | Data processing method |
| KR100424484B1 (ko) * | 2001-07-05 | 2004-03-24 | 엘지전자 주식회사 | 중앙 처리 장치용 전원 공급기 |
| US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
| JP2005507652A (ja) * | 2001-08-17 | 2005-03-24 | インサイト・ゲノミックス・インコーポレイテッド | 核酸結合タンパク質 |
| US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
| US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
| FI116702B (fi) * | 2001-12-20 | 2006-01-31 | Nokia Corp | Dynaaminen tehonsäätö integroiduissa piireissä |
| US7036032B2 (en) * | 2002-01-04 | 2006-04-25 | Ati Technologies, Inc. | System for reduced power consumption by phase locked loop and method thereof |
| AU2003208266A1 (en) | 2002-01-19 | 2003-07-30 | Pact Xpp Technologies Ag | Reconfigurable processor |
| AU2003214003A1 (en) | 2002-02-18 | 2003-09-09 | Pact Xpp Technologies Ag | Bus systems and method for reconfiguration |
| US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
| EP1363179A1 (en) * | 2002-05-17 | 2003-11-19 | STMicroelectronics S.A. | Architecture for controlling dissipated power in a system on a chip and related system |
| WO2004021176A2 (de) | 2002-08-07 | 2004-03-11 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
| US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
| AU2003289844A1 (en) | 2002-09-06 | 2004-05-13 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
| WO2004051450A2 (en) * | 2002-12-04 | 2004-06-17 | Koninklijke Philips Electronics N.V. | Software-based control of microprocessor power dissipation |
| US6992675B2 (en) * | 2003-02-04 | 2006-01-31 | Ati Technologies, Inc. | System for displaying video on a portable device and method thereof |
| US7051306B2 (en) | 2003-05-07 | 2006-05-23 | Mosaid Technologies Corporation | Managing power on integrated circuits using power islands |
| US7174472B2 (en) * | 2003-05-20 | 2007-02-06 | Arm Limited | Low overhead integrated circuit power down and restart |
| US20050046400A1 (en) * | 2003-05-21 | 2005-03-03 | Efraim Rotem | Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components |
| EP1676208A2 (en) | 2003-08-28 | 2006-07-05 | PACT XPP Technologies AG | Data processing device and method |
| US7661003B2 (en) * | 2005-01-21 | 2010-02-09 | Hewlett-Packard Development Company, L.P. | Systems and methods for maintaining performance of an integrated circuit within a working power limit |
| WO2007082730A1 (de) | 2006-01-18 | 2007-07-26 | Pact Xpp Technologies Ag | Hardwaredefinitionsverfahren |
| US7669071B2 (en) * | 2006-05-05 | 2010-02-23 | Dell Products L.P. | Power allocation management in an information handling system |
| US7693257B2 (en) * | 2006-06-29 | 2010-04-06 | Accuray Incorporated | Treatment delivery optimization |
| US8086416B2 (en) * | 2007-01-03 | 2011-12-27 | Broadcom Corporation | Auto-synchronous power gauge |
| US7991992B2 (en) * | 2007-03-13 | 2011-08-02 | Intel Corporation | Power reduction for system on chip |
| US8448003B1 (en) * | 2007-05-03 | 2013-05-21 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for activating sleep mode |
| US7962770B2 (en) * | 2007-12-19 | 2011-06-14 | International Business Machines Corporation | Dynamic processor reconfiguration for low power without reducing performance based on workload execution characteristics |
| US8145923B2 (en) * | 2008-02-20 | 2012-03-27 | Xilinx, Inc. | Circuit for and method of minimizing power consumption in an integrated circuit device |
| US8448004B2 (en) * | 2008-10-27 | 2013-05-21 | Netapp, Inc. | Power savings using dynamic storage cluster membership |
| US8756442B2 (en) | 2010-12-16 | 2014-06-17 | Advanced Micro Devices, Inc. | System for processor power limit management |
| US9360918B2 (en) | 2012-12-21 | 2016-06-07 | Advanced Micro Devices, Inc. | Power control for multi-core data processor |
| US9223383B2 (en) | 2012-12-21 | 2015-12-29 | Advanced Micro Devices, Inc. | Guardband reduction for multi-core data processor |
| US10423421B2 (en) * | 2012-12-28 | 2019-09-24 | Intel Corporation | Opportunistic utilization of redundant ALU |
| US10396790B1 (en) * | 2018-10-05 | 2019-08-27 | Nxp Usa, Inc. | State control of a digital logic circuit within an integrated circuit during low power mode |
| US11422168B2 (en) | 2020-09-16 | 2022-08-23 | Nxp Usa, Inc. | On-chip, low-voltage, current sensing circuit |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145354A (ja) * | 1984-08-10 | 1986-03-05 | Nec Corp | マイクロプロセツサ |
| JP2762670B2 (ja) * | 1990-03-30 | 1998-06-04 | 松下電器産業株式会社 | データ処理装置 |
| JPH0576128A (ja) | 1991-09-10 | 1993-03-26 | Toshiba Corp | 回路保護装置 |
| US5452401A (en) * | 1992-03-31 | 1995-09-19 | Seiko Epson Corporation | Selective power-down for high performance CPU/system |
| US5392437A (en) * | 1992-11-06 | 1995-02-21 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
| JPH0728570A (ja) | 1993-06-24 | 1995-01-31 | Hitachi Ltd | マイクロプロセッサの省電力制御装置 |
| US5502838A (en) * | 1994-04-28 | 1996-03-26 | Consilium Overseas Limited | Temperature management for integrated circuits |
| JPH07141321A (ja) | 1993-11-19 | 1995-06-02 | Citizen Watch Co Ltd | マイクロコンピュータ |
| US5452277A (en) * | 1993-12-30 | 1995-09-19 | International Business Machines Corporation | Adaptive system for optimizing disk drive power consumption |
| US5504909A (en) * | 1994-01-21 | 1996-04-02 | Electronics Products Company | Power management apparatus collocated on the same integrated circuit as the functional unit that it manages |
| US5781780A (en) * | 1994-12-22 | 1998-07-14 | Texas Instruments Incorporated | Power management supply interface circuitry, systems and methods |
| US5852370A (en) * | 1994-12-22 | 1998-12-22 | Texas Instruments Incorporated | Integrated circuits for low power dissipation in signaling between different-voltage on chip regions |
-
1996
- 1996-07-17 US US08/682,471 patent/US6785826B1/en not_active Expired - Fee Related
-
1997
- 1997-04-23 KR KR1019970015168A patent/KR100319282B1/ko not_active IP Right Cessation
- 1997-07-08 JP JP18207997A patent/JP3299476B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1145095A4 (en) * | 1998-10-30 | 2004-03-31 | Intel Corp | METHOD AND APPARATUS FOR POWER THREADING IN A MICROPROCESSOR USING A CLOSED LOOP FEEDBACK SYSTEM |
| EP1145095A1 (en) * | 1998-10-30 | 2001-10-17 | Intel Corporation | Method and apparatus for power throttling in a microprocessor using a closed loop feedback system |
| US7472293B2 (en) | 2003-02-14 | 2008-12-30 | International Business Machines Corporation | Network processor power management |
| US7337334B2 (en) | 2003-02-14 | 2008-02-26 | International Business Machines Corporation | Network processor power management |
| JP2008010000A (ja) * | 2003-05-07 | 2008-01-17 | Apple Inc | プロセッサシステムにおける動的電力管理の方法および装置 |
| US7138878B2 (en) | 2003-07-16 | 2006-11-21 | Seiko Epson Corporation | Semiconductor integrated circuit |
| JP2007535031A (ja) * | 2004-04-06 | 2007-11-29 | フリースケール セミコンダクター インコーポレイテッド | データ処理システム内における状態保持 |
| US7328355B2 (en) | 2004-05-25 | 2008-02-05 | Hitachi, Ltd. | Data processing device and semiconductor device |
| JP2007102673A (ja) * | 2005-10-07 | 2007-04-19 | Renesas Technology Corp | 半導体集積回路装置および消費電力管理装置 |
| JP2008172199A (ja) * | 2006-12-13 | 2008-07-24 | Renesas Technology Corp | オンチップ電流測定方法及び半導体集積回路 |
| JP2009009577A (ja) * | 2007-06-28 | 2009-01-15 | Intel Corp | 分散システムにおける動的な電力管理を実現するためのコア動作検出のための方法、システム及び装置 |
| WO2009110884A1 (en) * | 2008-03-03 | 2009-09-11 | Hewlett-Packard Development Company, L.P. | Software-based power-capping |
| US8464086B2 (en) | 2008-03-03 | 2013-06-11 | Hewlett-Packard Development Company, L.P. | Software-based power capping |
| JP2013500515A (ja) * | 2009-07-21 | 2013-01-07 | マイクロソフト コーポレーション | コンポーネントの電力監視およびワークロードの最適化 |
| JP2013524317A (ja) * | 2010-03-25 | 2013-06-17 | マイクロソフト コーポレーション | 分散コンピューティングシステムにおける電力供給の管理 |
| EP2759905A2 (en) | 2013-01-24 | 2014-07-30 | Fujitsu Limited | Information processing apparatus, method of controlling power consumption, and storage medium |
| US9690353B2 (en) | 2013-03-13 | 2017-06-27 | Intel Corporation | System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request |
| JP2019095294A (ja) * | 2017-11-22 | 2019-06-20 | ローム株式会社 | 半導体集積回路、そのテスト方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100319282B1 (ko) | 2002-04-22 |
| US6785826B1 (en) | 2004-08-31 |
| KR980010715A (ko) | 1998-04-30 |
| JP3299476B2 (ja) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3299476B2 (ja) | マイクロプロセッサの機能ユニット用の自己電力監査制御回路 | |
| US20200159279A1 (en) | Low power autonomous peripheral management | |
| EP1237067B1 (en) | Reducing power consumption by estimating load and reducing clock speed | |
| KR100993134B1 (ko) | 디버그 동안 데이터 처리 시스템을 제어하는 방법 및 장치 | |
| US6704879B1 (en) | Dynamically controlling a power state of a graphics adapter | |
| US9348656B2 (en) | Apparatus and method for managing power among a plurality of processors sharing a thermal platform | |
| US7908496B2 (en) | Systems and methods for communicating voltage regulation information between a voltage regulator and an integrated circuit | |
| US6000036A (en) | Logical steering to avoid hot spots on integrated circuits | |
| US7650517B2 (en) | Throttle management for blade system | |
| EP0645690A1 (en) | Computer system with interrupt controller and power management unit | |
| CN111971641A (zh) | 功率控制仲裁 | |
| KR970059886A (ko) | 중앙 처리 장치의 작동 특성에 따라서 컴퓨터의 작동을 제어하는 방법 및 시스템 | |
| JPH07200092A (ja) | コンピュータシステムおよびその電力管理装置 | |
| EP2580657A1 (en) | Information processing device and method | |
| US5710933A (en) | System resource enable apparatus | |
| US10732697B2 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
| US11630498B2 (en) | Powering method and powering system for Power over Ethernet | |
| US20100070793A1 (en) | Clock supply device | |
| CN105739666B (zh) | 用于降低功耗的转换方法及其运算装置 | |
| JP2001034370A (ja) | 省電力制御装置、省電力制御方法及びコンピュータシステム | |
| CN101588301B (zh) | 分组处理器、分组控制方法以及分组控制程序 | |
| US20090273239A1 (en) | Semiconductor power distribution and control systems and methods | |
| JPH11110063A (ja) | コンピュータシステム | |
| CN116931708A (zh) | 一种片上系统、动态调节方法和芯片系统 | |
| CN113625809A (zh) | 母线电压阈值计算方法及母线电压控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |