KR980010715A - 마이크로프로세서 기능 유닛의 자기 전력 감시(audit) 및 제어 회로 - Google Patents

마이크로프로세서 기능 유닛의 자기 전력 감시(audit) 및 제어 회로 Download PDF

Info

Publication number
KR980010715A
KR980010715A KR1019970015168A KR19970015168A KR980010715A KR 980010715 A KR980010715 A KR 980010715A KR 1019970015168 A KR1019970015168 A KR 1019970015168A KR 19970015168 A KR19970015168 A KR 19970015168A KR 980010715 A KR980010715 A KR 980010715A
Authority
KR
South Korea
Prior art keywords
functional unit
power mode
low power
circuit
power
Prior art date
Application number
KR1019970015168A
Other languages
English (en)
Other versions
KR100319282B1 (ko
Inventor
맥콜 덜햄 크리스토퍼
제이. 클림 피터
Original Assignee
제프리 엘. 포먼
인터내셔날 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 엘. 포먼, 인터내셔날 비지네스 머신즈 코포레이션 filed Critical 제프리 엘. 포먼
Publication of KR980010715A publication Critical patent/KR980010715A/ko
Application granted granted Critical
Publication of KR100319282B1 publication Critical patent/KR100319282B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

마이크로프로세서의 기능 유닛내 전력 손실을 감소하기 위한 본 발명의 방법 및 장치는 기능 유닛의 전력 손실을 감지하는 전력 감지 회로를 포함한다. 저전력 모드 식별 회로는 기능 유닛의 측정된 전력 손실량이 소정의 양 또는 값을 초과하는 때를 식별한다. 그러한 상태가 되면, 저전력 모드 회로는 기능 유닛을 저전력 모드로 동작시킴으로써 전력 손실을 감소시킨다. 저전력 모드에서의 기능 유닛의 동작은 전력 손실이 안정 레벨에 도달할 때까지 지속된다. 기능 유닛은 전력 손실을 내부적으로 결정하여 기능 유닛의 전력 손실을 감소시키기 위해 저전력 모드로 선택적으로 들어간다. 기능 유닛의 저전력 모드 동작은 기능 유닛의 전력 손실을 감소시킨다.

Description

마이크로프로세서 기능 유닛의 자기 전력 감시(audit) 및 제어 회로
본 발명은 마이크로프로세서에서의 전력 손실(power dissipation)을 감소시키기 위한 장치 및 방법에 관한 것으로, 특히 마이크로프로세서 기능 유닛(microprocessor functional unit)의 자기 전력 감시 및 제어 회로(self power audit and control circuitry)에 관한 것이다.
마이크로프로세서 설계시 중요한 목표중의 하나는 전력 손실을 제한하는 것이다. 마이크로프로세서의 전력 손실은 새로운 반도체 기술의 출현, 밀도 및 복잡성 증가 그리고 클록 속도의 고속화에 의해 실질적 증가하고 있다.
전력 손실을 제한하려는 종래의 시도는 대체로 기능 유닛을 인에이블/디스에이블하는 중앙 제어유닛에 집중되어 왔다. 종래에는, 전력 제어 시스템은 중앙 제어 블록에서 연결된 기능 유닛을 인에이블/디스에이블한다. 도1은 종래 시스템(100)을 도시한 것이다. 시스템(100)은 중앙전력손실 제어 유닛(104)를 갖는 중앙 집중 명령 디스패치 유닛(102)를 구비한다. 중앙 전력 손실 제어 유닛(104)는 집적 회로(198) 상의 각 기능 유닛(106), (110), (114) 및 (118)의 사용량을 모니터한다. 전력 손실을 제어하는 한가지 방법은 기능 유닛이 사용중이 아닐 때, 또는 다음 N개 동작의 예측이 가까운 장래에 기능 유닛이 사용될 것임을 나타내지 않을 때 기능 유닛을 디스에이블하는 것이다. 이것은 디스에이블하고자 하는 적당한 기능 유닛에 대해 각인에이블/디스에이블 제어선 (108), (112), (116) 및 (120)을 통해 달성된다. 기능 유닛의 동작이 요구되거나 필요하다고 예측될 때, 인에이블/디스에이블 제어선은 기능 유닛을 동작하기 위해 인에이블된다. 따라서, 이러한 방법은 과열 등에 의해 기능 유닛에 발생할 수 있는 손상을 방지하기 위하여 기능 유닛의 전력 손실DMF 측정 또는 활용하여 기능 유닛이 디스에이블 되어야 하는지의 여부와 그때를 결정할 수 없다. 또한, 집중적으로 사용되는 기능 유닛은 결코 디스에이블 되어지지 않을 수도 있다. 따라서, 이러한 특정 방법은 이 같은 상황에서 전력 손실제어에 별로 효과적이지 못하다.
더 복잡한 방법은 기능 유닛이 동작하였던 연속 사이클의 수를 계수하는 것이다. 주어진 수의 사이클후, 기능 유닛은 "쿨 오프(cool off)"까지의 시간동안 디스에이블된다. 동작시 연속 사이클의 수는 기능 유닛의 전력 손실에 비례하지 않을 수도 있다. 또한, 이 방법은 규정된 시간동안 기능 유닛을 디스에이블하므로, 기능 유닛의 처리량(throughpur)을 감소시킨다.
이러한 방법들 모두에 있어서, 중앙 제어 유닛은 기능 유닛의 예상되는 사용량을 모니터하거나 또한/또는 기능 유닛이 액티브되는 연속 사이클의 수를 추적한다. 중앙 제어 유닛에 의해 취해지는 동작은 인에이블/디스에이블선을 거쳐 기능 유닛(들)을 디스에이블하는 것뿐이다. 따라서, 중앙 제어 유닛 자신은 모든 기능 유닛을 추적해야 한다.
본 발명의 목적은 마이크로프로세서의 기능 유닛 내 전력 손실을 자기 감시 및 제어하는 장치 및 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 기능 유닛의 전력 손실을 감소하기 위해 기능 유닛마다 전력 손실을 내부적으로 결정하여 저전력 동작 모드로 선택적으로 들어가는 장치 및 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명에 따르면, 마이크로프로세서내 기능 유닛의 전력 손실을 모니터링하는 전력 감시 및 제어 회로가 제공된다. 전력 감시 및 제어 회로는 기능 유닛에 근접하여 위치되어 있는 기능 유닛의 전력 손실을 측정 또는 추정하는 전력 감지 회로를 포함한다. 저전력 모드 식별 회로는 기능 유닛의 측정 또는 추정된 전력 손실량을 수신하고, 측정 또는 추정된 전력 손실량이 소정의 양을 초과할 때 저전력 모드 인에이블 신호를 발생한다. 전력 감시 및 제어 회로는 전력 모드 인에이블 신호에 응답하여 기능 유닛의 전력 손실을 제어하는 회로를 더 포함한다.
본 발명에 따르면, 마이크로프로세서의 전력 손실을 감소하기 위한 방법이 제공된다. 이 방법은 마이크로프로세서내 기능 유닛의 전력 손실량을 측정하는 단계, 및 측정된 전력' 손실량과 소정의 값을 비교하는 단계를 포함한다. 비교 단계에 응답하여, 측정된 전력 손실량이 소정의 값을 초과할 때 저전력 모드 인에이블 신호가 발생된다. 그후, 기능 유닛의 전력 손실은 저전력 모드 인에이블인이 신호에 응답하여 제어 및/또는 감소시킨다.
이상은 후술하는 본 발명의 상세한 설명이 잘 이해될 수 있도록 본 발명의 특징 및 기술적 효과를 개략적으로 기재한 것이다. 본 발명의 또 다른 특징 및 효과는 이하에서 기술되는데, 이들은 본 발명의 특허청구범위의 주제를 구성된다. 기재된 개념 및 구체적 실시예가 본 발명의 동일한 목적을 달성하기 위한 다른 구조를 변경 또는 설계하기 위한 기초로 용이하게 사용될 수 있다는 점을 좀 발명 기술분야에서 당업자에게 이해될 것이다. 그러한 균등한 구조가 첨부된 특허청구의 범위에 기재된 바와 같이 본 발명의 정신 및 범위를 벗어나지 않는다는 점을 당업자라면 또한 이해할 것이다.
도1은 기능 유닛을 인에이블/디스에이블하는 종래 시스템을 예시한 도면.
도2는 본 발명에 따른 전력 모니터링(monitoring) 및 제어 시스템의 블록 다이아그램.
도3은 도2에 도시된 전략 감지 회로 및 저전력 모드 식별 회로를 예시한 블록 다이아그램.
도4는 도3에 도시된 전력 감지 회로의 상세한 블록 다이아그램.
도5는 전력 감지 회로의 또 다른 실시예의 블록 다이아그램.
도6은 도3에 도시된 저전력 모드 식별 회로의 상세한 다이아그램.
도7A는 도2에 도시된 저전력 모드 회로의 논리 다이아그램.
도7B는 저전력 모드 회로의 제1실시예의 논리 다이라그램.
도7C는 저전력 모드 회로의 제2실시예의 논리 다이아그램.
도8은 저전력 모드에서 동작을 실현하는 저전력 모드 회로의 예시도.
도9는 저전력 모드에서 동작을 실현하는 저전력 모드 회로의 또 다른 예시도.
* 도면의 주요 부분에 대한 부호의 설명
200：전력 감시 및 제어 회로 202：명령 디스패치 유닛
204：유닛 가동율 추적기 206, 212, 218, 224：기능 유닛
208, 214, 220, 226：요구선 210, 216, 222, 228：상태선
230：전력 감지 회로 232：저전력 모드 식별 회로
234：저전력 모드 회로 298：집적 회로
302：선입선출(FIFO) 레지스터 400：전류 미터
402：아날로그-디지털 변환기
본 발명 및 그 장점들을 좀더 완전하게 이해하기 위하여 바람직한 실시예가 첨부 도면과 함께 설명될 것이다. 또한, 도면 참조시, 동일 문자는 전체 도면을 통하여 동일 또는 유사 부분을 나타낸다.
도2에는 집적 회로 298에 구성된 전력 감시 및 제어 회로(200)이 도시되어 있다. 집적 회로(298)은 명령 또는 명령 세트에 응답하여 동작 또는 기능을 실행하는 복수의 기능 유닛(206), (212), (218), (224)를 포함한다. 기능 유닛(206), (212), (218), (224) 각각은 명령 디스패치 유닛(202)의 일부인 유닛 가동율 추적기(unit avaliability tracker)(204)에 의하여 명령 디스패치 유닛(202)와 상호 통신한다. 명령 디스패치 유닛과 각 기능 유닛 사이에는 양방향 통신 채널이 마련되어 있다. 도2에 도시한 바와 같이, 명령 디스패치 유닛(202)는 요구선(request line)(208) 및 상태선(status line)(210)을 통하여 기능 유닛 (206)과 통신하고, 요구선(214) 및 상태선(216)을 통하여 기능 유닛(212)와 통신하고, 요구선(220) 및 상태선(222)를 통하여 기능 유닛(218)과 통신하고, 요구선 (226) 및 상태선 (228)을 통하여 기능 유닛(224)과 통신한다. 이해할 수 있는 바와 같이, 집적 회로(298)은 기능 유닛(들)의 전력 손실을 감시 및 제어하고자 하는 하나의 기능 유닛만을 포함하거나 또는 복수의 기능 유닛을 포함할 수 있다.
전력 감시 및 제어 유닛(200)은 전력 감지 회로(230), 저전력 모드 식별 회로(232) 및 저전력 모드 회로(234)를 포함한다. 전력 감지 회로(230)은 바람직하게는 기능 유닛(206)에 근접되게 위치되어 있으며 기능 유닛(206)의 전력 손실을 측정 또는 추정한다. 저전력 모드 식별 회로(232)는 기능 유닛(206)의 측정 또는 추정된 전력 손실량을 수신하여 상기 측정 또는 추정된 전력 손실량이 소정의 양을 초과하는 때의 상태를 식별한다. 저전력 모드 회로(234)는 식별된 상태에 따라 기능 유닛(206)의 전력 손실을 제어한다. 다른 기능 유닛(212), (218), (224)들이 본 발명의 전력 감시 및 제어 기능을 포함하고자 한다면, 이들 기능 유닛들은 또한 회로(230), (232), (234)와 동일한 기능(도시되지 않음)을 실행하는 동일 회로 또는 유사한 회로를 포함한다는 것을 당업자라면 이해할 수 있을 것이다.
개별 기능 유닛(206), (212), (218), (224) 각각은 기능 유닛 내에서 그 자신의 전력 손실을 감시 및 제어한다. 이러한 경우, 각 기능 유닛은 중앙 전력 손실 제어 유닛보다 더 용이하고 더 효과적으로 그 자신의 전력 손실 절감을 실현할 수 있다. 즉, 각 특정 기능 유닛(206), (212), (218), (224)는 그 자신의 내부 동작 및 전력손실을 추적한다. 이것은 전력 손실 감속프로세스가 분산되도록 해준다. 각 기능 유닛은 그 자신의 방법 및 명령에 의해 그 기능 유닛내 전력 손실이 수용할 수 없는 수준일 때를 독립적으로 결정한다. 그러한 상태에서, 기능유닛 (206), (212), (218), (224)는 유닛 가동율 추적기(204)에 각 상태선(210), (216), (222), (228)을 통하여, 기능 유닛이 저전력 모드 또는 정상 전력모드에서 동작하고 있다는 신호를 보낸다. 따라서 명령 디스패치 유닛(202)는 각 상태선(210), (216), (222), (228)을 통하여 각 기능 유닛(206), (212), (218), (224)가 저전력 모드에서 동작하고 있는지 또는 정상 전력 모드에서 동작하고 있는지를 알게된다.
명령 디스패치 유닛(202)는 실행하고자 하는 동작에 따라 적당한 기능 유닛(206), (212), (218), (224)에 명령 또는 명령 세트를 디스패치(dispatch) 또는 루트(route)한다. 특정 기능 유닛이(그 기능 유닛의 상태선이 나타난(assert) 채로) 저전력 모드로 되고 명령 디스패치 유닛(202)가 특정 기능 유닛이 다음 동작을 실행할 필요가 있다고 결정할 때, 명령 디스패치 유닛(202)는 기 기능 유닛으로의 요구선을 나타내거나 또는 액티베이트(activate)한다. 필요에 따라, 액피브 요구선은 저전력 모드를 무시하고 기능 유닛이 정상 모드로 들어갈 수 있도록 하는데 사용될 수 있다. 이해할 수 있는 바와 같이, 처리량이 매우 중요(critical)하고 또한 기능 유닛의 전력 손실 레벨에 관계없이 유지되어야 할 때 동작중과 같은, 기능 유닛의 원하는 동작에 따라서 요구선이 선택적(optional)일 수 있다.
도3에는 전력 감지 회로(230) 및 저전력 모드 식별 회로(232)가 도시되어 있다. 전력 감지 회로(23)은 기능 유닛(206)의 전력 손실량을 측정또는 추정한다. 이하, "측정" 또는 "추정"이라는 용어는 서로 교환가능하게 사용되며 전력에 관하여 기능 유닛의 전력을 측정 또는 추정하는 것을 의미한다. 따라서, "측정된 전력"은 "추정된 전력"과 같은 뜻이다. 저전력 모드 식별 회로(232)는 측정된 또는 추정된 전력량을 수신하고, 기능 유닛이 수용할 수 없는 수준(즉, 너무 많은 전력의 소비)에서 동작하고 있는지의 여부를 결정한다. 기능 유닛이 수용할 수 없는 수준에서 동작하고 있다면, 저전력 모드 식별 회로(232)는 저전력 모드 인에이블 신호(310)을 발생한다.
하나의 실시예에 있어서, 전력 감지 회로는 기능 유닛(206)의 측정된 전력 손실량의 L비트 디지털 표시(300)은 출력한다. 이해할 수 있는 바와 같이, 측정된 전력은 현재 사이클에 걸친 평균 전력(현재 사이클에 걸쳐서 전류를 전압에 곱하여 평균함), 피크값에 의해 산출된 평균 전력 및 그 평균의 근사치 또는 단순히 현지 사이클 동안 소정의 시간에서 일정하게 측정된 전력을 포함할 수 있다. 디지털 포맷인 측정된 전력량(300)은 L비트를 각각 갖는 N개의 레지스터(304)를 갖는 선입선출(FIFO) 레지스터(302)로 입력된다. 전력이 측정되어 디지털 포맷(300)로 변환된 후, 유신 클록 신호(306)은 측정된 전력을 FIFO레지스터(302)의 제1위치(즉, 1행)에 클록한다. 다음 클록 사이클에서, 전력은 샘플링되고, 측정된 전류값은 제1위치(즉, 1행)에 클록되며, 제1레지스터의 이전값은 다음 레지스터(즉, 2행)내로 한 행(one row) 시프트 다운(shift down)된다. 기능 유닛의 전력은 각 클록 사이클 동안 측정되고, FIFO 레지스터(302)는 항상 마지막 N 사이클의 측정되 전력값을 포함한다. 도3에 도시된 바와 같이, 저전력 모드 식별 회로는 레지스터 비트선(305)를 거쳐 레지스터(304)로부터 마지막 N 사이클에 걸친 기능 유닛(206)의 측정된 전력 손실값을 수신한다. 이들 값을 사용하여, 저전력 모드 식별 회로(232)는 기능 유닛(206)이 저전력 모드에 있는지를 "색별" 또는 결정한다. 저전력 모드 식별회로(232)는 너무 많은 전력이 이전 N연속 사이클에 걸쳐 소비되고 있다고 결정할 때 저전력 모드 인에이블 신호를 발생한다.
도4 및 도5에는 전력 감지 회로(230)의 두가지 실시예가 도시되어 있다. 하나의 실시예는 도4에 도시되어 있고, 전류 미터(current meter)(400) 및 아날로그-디지털(A/D) 변환기(402)를 포함한다. 이 실시예에서, 전류 미터(400)은 기능 유닛(206)에 대한 전력 공급선(들) 내에 위치된다. 그 후, 전류는 상술한 바와 같이 측정되고, 측정된 아날로그값은 A/D 변환기(402)에 의해 디지털 포맷으로 변환된다. 이해할 수 있는 바와 같이, 전력을 측정하는 단순한 방법은 측정된 전류를 디지털 표시로 변환함으로써, 전력 공급선의 전압값을 무시하는 것이다. 이 방법은 전력 공급선의 전압값이 비교적 일정한 값으로 유지되면 만족스러울 수 있다. 더 정확한 방법은 전류 및 공급 전압 모두의 아날로그 측정값을 수신하고 기능 유닛(206)의 측정된 전력의 디지털 표시(300)을 발생하는 능력을 갖는 A/D 변환기(402)를 제공하는 것이다. 기능 유닛의 전력 손실을 측정하는 덜 복잡한 방법이 도5에 주어져 있다. 이러한 또 다른 실시예에서, 전력 감지 회로(232)는 액티브 회로 추정기(active circuit estimator)(500)을 포함한다. 액티브 회로 추정기는 주어진 사이클에서 액티브 회로의 수를 추정하고 기능 유닛의 전력의 디지털 표시(300)을 발생한다. "액티브 회로 추정기"는 개별 기능 유닛에 동조된 전력 추정 회로이다. 각 기능 유닛의 (설계로부터) 알려진 동작에 기초하여, 전력 손실은 기능 유닛에 대하여 제한된 수의 액티브 사이클에 걸쳐(설계에 의한)공지 전력을 평균함으로써 추정된다. "공지전력"은 설계 프로세스 중에 결정되고, "액티브 회로 추정기" 회로에 하드 코드(hard-code)된다 (또는 프로그램가능하게 될 수 있다). 공지 전력의 하나의 값이 사용될 수 있거나 또는 값들이 예측된 동작 지문, 동작 코드 등에 따라 변할 수 있다.
도6에는 저전력 모드 식별 회로(232)가 더욱 상세하게 도시되어 있다. 저전력 모드 식별 회로(232)는 기능 유닛(206)의 전력 손실량이 소정의 양을 초과할 때 저전력 모드 인에이블 신호(310)을 발생한다. 하나의 실시예에 있어서, 저전력 모드 식별회로(232)는 레지스터 비트선(bit lines)(305)를 거쳐 전력 손실값을 수신하고, 복수의 버퍼(buffers)(305)를 포함하는데, 이 복수의 버퍼는 선입선출(FIFO) 레지스터(302)(도 3에 도시함)의 레지스터(304)의 내용에 대해서 참값(true value) 및 보수값(complementary value)을 제공한다. 레지스터(304)의 내용은 인에이블 인코더(600) 및 디스에이블 인코더(602) 모두에 입력된다. 인에이블 인코더(600)는 레지스터(304)의 전력 손실값이 소정의 양을 초과할 때 세트 신호(601)을 발생하고, 이렇게 함으로써 기능 유닛(206)이 지나치게 많은 전력을 소비하고 있다는 것을 표시하게 된다. 디스에이블 인코더(602)는 레지스터(304)의 전력 손실값이 소정의 양 이하일 때 리세트 신호(60)을 발생한다.
세트 신호(601) 및 리세트 신호(603) 모두는 세트-리세트(S/R) 플립-플롭(604)에 입력된다. 인에이블 인 코더(600), 디스에이블 인코더(602) 및 S/R 플립-플롭(604)는 히스테리시스(hysteresis) 기능을 실행하기 위해 결합하여 기능한다. 이렇게 하여, 저전력 모드 인에이블 신호(310)을 무력화하기 위해 필요한 것보다
더 높은 임계값(threshold value)이 저전력 모드 인에이블 신호(310)을 발생하기 위해 필요하다. 이러한 기능은 더욱 유용한 "쿨링(cooling)" 기능을 허용한다. 인에이블 인코더(600)이 전력 손실량이 소정의 양보다 높다고 결정할 때는 S/R 플립 플롭(604)는 세트되고, 따라서 저전력 모드로 동작한다. 그와는 반대로, 디스에이블 인코더(602)가 전력 손실량이 소정의 양보다 낮다고 결정할 때는 S/R 플립 플롭(604)이 리세트되고, 따라서 저전력 모드를 디스에이블하여 정상 전력 모드에서 동작될 수 있도록 해준다.
예를 들어, N개의 연속 사이클에 걸친 기능 유닛(206)의 전력 손실의 레벨이 0에서 10까지의 범위(scale)상에 분포할 수 있고, 값 8이 기능 유닛에 의해 지나치게 많은 전력이 소비되고 있다고 결정되는 값이라고 가정한다. 또한, 값 6은 기능 유닛이 정상 동작을 재개할 수 있다고 결정되는 값이라고 가정한다. 이러한 예에서, 인에이블 인코더(600)이 고전력 상태를 검지할 때(즉, 전력 손실값이 8을 초과할 때), 저전력 모드인에이블 신호 (310)이 액티브된다. (통상적으로, 이 시점에서 기능유닛은 전력 손실을 감소시키기 위해 저전력 모드로 된다). 저전력 모드에서 일정시간 주기 후에, 기능 유닛의 측정된 전력 손실량이 감소된다. 디스에이블 인코더(602)가 저전력 상태를 검지할 때(즉, 전력 손실의 값이 6 이하로 떨어질 때), 저전력 모드 인에이블 신호(310)은 무력화된다. 만일 인에이블 인코더(600) 및 디스에이블 인코더(602)가 동일한 임계값 근처에서 동작하면, 리세트 기능이 저전력 모드의 첫번째 사이클에서 발생할 가능성이 상당히 크게 되고, 이렇게 함으로써 저전력 모드에서 단 하나의 사이클이 지난 후 정상 전력 모드를 재개한다. 기능 유닛의 전력 손실량이 소정의 양을 초과할 때(즉, 수용불가능하게 높은 손실 레벨에서의 동작을 방지하기 위해서) 기본적으로 요구되는 저전력 모드 인에이블 신호(310)을 인에이블링하는 기능이 달성되는 한, 다른 방법들도 사용될 수 있다는 점이 이해될 것이다.
도7A, 7B 및 도7C에는 저전력 모드 회로(234)의 다른 실시예들에 대한 논리 다이아그램이 도시되어 있다. 도7A에 있어서, 저전력 모드 회로(234)는 저전력 모드 인에이블 신호(310)을 수신하고, 단계(700)에서 저전력 모드 인에이블 신호(310)이 인에이블되는지의 여부를 결정한다. 만일 인에이블되지 않는 경우, 기능 유닛(206)은 정상 전력 모드(702)로 동작한다. 그러나, 만일 인에이블되는 경우, 기능 유닛(206)은 저전력 모드(704)로 들어간다. 저전력 모드(704)로 들어가는 것은 저전력 모드 신호(705)를 인에이블하고, 또한 (기능 유닛이 저전력 모드에 있음을 나타내는) 상태선(210)을 나타낸다. 상태선(210)은 명령 디스패치 유닛(202)에 기능 유닛이 저전력 모드(704)에 있다는 것을 통지한다. 이러한 실시예에서, 저전력모드 회로(234)는 저전력 모드 식별 회로(232)가 전력 손실이 임계값을 초과한 것을 나타낼 때마다 기능 유닛(206)을 저전력 모드(704)가 되게 한다. 따라서, 저전력모드(70)로 들어가는 논리 결정은 저전력 모드 인에이블 신호(310)의 상태에 좌우된다. 이러한 접근 방법은 전력 손실이 소정의 양을 초과할 때마다 저전력 모드(704)로 들어가도록 함으로써 가능한 전력 감소를 최대화한다. 그러나, 실행을 요구하는 어떠한 보류중인 명령들이 존재하는지의 여부를 고려함이 없이 기능 유닛이 저전력 모드(704)로 동작하기 때문에, 상기 접근 방법은 유닛의 처리량을 감소시킬 수 있다.
더 복잡한 접근 방법이 도7B에 예시되어 있다. 저전력 모드 회로(234)는 입력으로서 저전력 모드 인에이블 신호(310) 및 요구 신호(208) 모두를 수신한다. 단계(706)에서, 요구 신호(208)이 액티브이면, 기능 유닛(206)은 정상 전력 모드(702)로 동작한다. 그러나, 요구 신호가 액티브가 아니면, 저전력 모드 회로(234)는 단계(708)에서 저전력 모드 인에이블 신호(310)을 검사한다. 도7A의 단계(700)에서와 같이, 단계(708)에서, 가전력 모드 인에이블 신호(310)이 인에이블될 때 저전력 모드 회로(234)는 기능 유닛(206)을 저전력 모드(704)가 되게 하여, 저전력 모드 신호(705) 및 상태선(210)이 나타난다(액티브된다). 그렇지 않으면, 기능 유닛(206)은 정상 전력 모드(702)로 동작한다. 도7B에 예시된 실시예에 있어서, 요구선(208)은 기능 유닛(206) 내의 전력 손실량에 관계없이 저전력 모드 인에이블 신호(310)을 "무시(override)"하고 기능 유닛(206)이 정상 모드(702)로 동작하게 해준다. 이러한 접근 방법은 유닛의 처리량을 최대화하지만 기능 유닛(206)의 전력 손실에 대한 제어를 감소시킬 수 있다.
또 다른 접근 방법이 도7C에 예시되어 있다. 저전력 모드 회로(234)는 저전력 모드 인에이블 신호(310), 요구 신호(208), 및 기능 유닛(206)에 의해 실행될 보류 동작 또는 명령이 기능 유닛(206)을 저전력 모드(704)로 동작하게 하는 형태인지 여부를 조사한다. 단계(710)에 있어서, 요구 신호(208)이 액티브이면, 기능 유닛(206)은 정상 전력 모드(702)에서 동작한다. 그러나, 요구 신호가 액티브가 아니면, 단계(712)에서 저전력 모드 회로(234)는 저전력 모드 인에이블 신호(310)을 조사한다. 저전력 모드 인에이블 신호(310)가 인에이블되면, 단계(714)에서 저전력모드 회로(234)는 기능 유닛(206)에 의해 현재 실행중이거나 또는 실행되어야 할 동작 또는 명령들의 종류를 추가적으로 조사한다. 만일 이들 동작 또는 명령들이 저전력 모드에서 기능 유닛(206)에 의해 동작가능하다고 결정된 종류이면, 기능 유닛(206)을 저전력 모드(704)가 되게 한다. 만일 이들 동작또는 명령들이 저전력 모드에서 기능 유닛(206)에 의해 동작가능하다고 결정된 종류가 아니면, 기능 유닛(206)은 정상 전력 모드(702)로 동작하게 된다. 이러한 접근 방법은 기능 유닛(206)에 더 많은 자율성을 허용한다. 저전력 모드 회로(234)는 실행중인 내부 동작, 보류 명령 등에 따라 저전력 모드로 들어가기 위한 최적의 시간을 결정한다. 이러한 접근 방법은 유닛의 처리량을 증가시킨다.
도7A, 도7B, 도7C에 기재된 실시예들은 저전력 모드로 들어갈 것인지의 여부를 결정함에 있어 저전력 모드 회로(234)에 의해 이어지는 가능한 결정 과정의 예시적인 것에 불과하다는 것을 당업자라면 이해할 것이다. 이해할 수 있는 바와 같이, 다른 입력에 따른 수많은 다른 실시예들이 설계될 수 있다. 또한, 많은 다른 회로들이 도7A, 도7B, 도7C에 예시된 기능들을 실행하도록 당업자에 의해 설계될 수 있다. 저전력 모드 회로(234)는 기능 유닛(206)이 전력 손실을 감소하기 위한 저전력 모드로 들어가야 할 때를 결정하는 기능을 한다. 또한 어떤 주어진 집적 회로를 설계함에 있어서, 상술한 바와 같이 하나 이상의 전력 손실 제어 기술은 집적회로 상의 다른 기능 유닛에 대해서도 구현될 수 있다. 일부의 기능 유닛은 다른 기능 유닛보다 전체 처리량(throughput)에 대해서 덜 중요하여 더 중요한 것들에 비해 간단하게 구현할 수도 있다.
도8 및 도9에는 저전력 모드(704)를 구현하기 위한 회로인 저전력 모드회로(234)가 도시되어 있다. 도8에 도시한 제1실시예에 있어서, 저전력 모드 회로(2334)는 기능 유닛(206)을 디스에이블한다. 통상적으로, 기능 유닛(206)은 시스템 클록(800)에 따라 동작한다. 저전력 모드 신호(705)의 반전 신호 및 시스템 클록(800)은 유닛 클록(804)를 발생하는 앤드(AND) 게이트(802)에 입력된다. 기능 유닛(206)은 시스템 클록(800)대신 유닛 클록(804)에 따라 동작한다. 유닛 클록(804)는 저전력 모드 신호(705)가 인에이블될 때를 제외하고는 시스템 클록(800)과 동일한 클록 속도로 동작한다. 저전력 모드 신호(705)는 유닛 클록 (804)를 디스에이블한다. 도8에 예시된 실시예는 저전력' 모드 동안 기능 유닛(206)을 디스에이블 하도록 기능한다. 이렇게 하여, 저전력 모드는 기능 유닛(206)의 유신 클록(804)를 종료시킴으로써 기능 유닛(206)을 디스에이블한다.
도9에 예시된 저전력 모드 동작 방법은 기능 유닛(206)의 클록 속도를 감소시킨다. 카운터(900)은 시스템 클록(800)의 클록 속도보다 느린 클록 속도로 동작하는 제2클록(901)을 발생하는 분할 기능을 수행한다. 인수(factor) "X"에 의한 분할은 프로그램가능하고 또한/또는 기능 유닛(206)에 내부적으로 또는 외부적으로 세트될 수 있다. 시스템 클록(800)과 제2클록(901)은 모두 멀티플렉서(902)로 입력된다. 저전력 모드 신호(705)는 저전력 모드 신호(705)가 인에이블될 때 제2클록을 선택하도록 사용된다. 멀티플렉서(902)는 기능 유닛(206)을 동작시키기 위해 사용되는 유닛 클록(904) 출력한다. 이러한 저전력 모드의 실시예에 있어서, 클록의 클록 속도는 감소되지만 기능 유닛(206)은 여전히(더 느린 속도로)동작한다. 이것은 기능 유닛(206)의 평균 전력 손실을 감소시키고 또한 저전력 모드에 있는 동안 기능 유닛(206)의 연속 동작을 허용한다. 저전력 모드 식별 회로(232)가 (저전력 모드 인에이블 신호(310) 및 저전력 모드 신호(705)를 통해) 정상 동작이 허용된 것을 나타낼 때, 멀티플렉서(902)는 시스템 클록(800)을 선택하고 유신클록(904)는 정상 클록 속도를 재개한다.
이해할 수 있는 바와 같이, 이러한 방법에 따른 저전력 모드 동작은 전체 시스템과 다른 클록 속도로 기능 유닛(206)을 동작시킨다. 따라서, 기능 유닛은 집적회로(298) 상의 다른 기능 유닛과의 동기화(synchronization)를 상실할 수 있다. 어떠한 잠재적인 동기화 문제를 해소하기 위해, 유닛간 통신채널은 각 내부 동작에 대해서 유효 표시기(908), 태그 어드레스(901) 및 결과 버퍼(912)를 포함할 수 있다. 이것은 명령 디스패치 유닛(202)가 어떤 동작들/명령들이 캐쉬/캠형(cashe/cam type)방법에 의해 완료되었는지를 결정하도록 해준다.
본 발명 및 그 장점들은 상기 상세한 설명에 의해 기술되고 첨부된 도면에 예시되었지만, 본 발명 기술 분야의 당업자라면 본 발명이 개시된 상기 실시예(들)에 한정되지 않으며 특허 청구범위에 의해 정해지는 본 발명의 정신과 범위를 벗어남이 없이 다양한 재배치, 대체, 및 변경이 가능하다는 것을 이해할 것이다.

Claims (20)

  1. 기능 유닛의 에너지 손실을 측정 또는 추정하기 위한 에너지 감지 회로; 및 상기 에너지 감지 회로에 의한 상기 기능 유닛의 에너지 손실의 측정 또는 추정에 응답하여 상기 기능 유닛의 동작을 제어하기 위한 제1회로를 포함하는 기능 유닛에서의 에너지 손실을 모니터링하기 위한 회로.
  2. 제1항에 있어서, 상기 제1회로가 저전력 모드 인에이블 신호에 응답하여 기능 유닛을 저전력 모드가 되게 하는 회로.
  3. 제2항에 있어서, 상기 제1회로가 상기 저전력 모드에서 상기 기능 유닛을 디스에이블하는 회로.
  4. 제2항에 있어서, 상기 제1회로가 정상 전력 모드일 때는 제1클록 속도로 상기 기능 유닛을 동작시키고 저전력 모드일 때는 제2클록 속도가 상기 기능 유닛을 동작시키는 회로.
  5. 제1항에 있어서, 상기 회로가 기능 유닛의 동작을 요구하는 명령을 수신할 때 요구 신호를 발생하는 명령 디스패치 유닛; 및 상기 저전력 모드 인에이블 신호 및 상기 요구 신호에 응답하여, 상기 기능 유닛을 정상 전력 모드 또는 저전력 모드가 되게 하는 저전력 모드 회로를 더 포함하는 회로.
  6. 제5항에 있어서, 상기 저전력 모드 회로가 상기 요구 신호가 존재할 때 상기 기능 유닛을 상기 정상 전력 모드가 되게 하는 회로.
  7. 기능 유닛에 근접하여 위치되어 있고 상기 기능 유닛의 전력 손실을 측정 또는 추정하기 위한 전력 감지 회로; 상기 기능 유닛의 측정 또는 추정된 전력 손실량을 수신하고 상기 측정 또는 추정된 전력 손실량이 소정의 양을 초과할 때 저전력 모드 인에이블 신호를 발생하는 저전력 모드 식별 회로; 상기 기능 유닛의 동작을 요구하는 명령을 수신할 때 요구 신호를 발생하는 명령 디스패치 유닛; 및 상기 저전력 모드 인에이블 신호 및 상기 요구 신호에 응답하여 상기 기능 유닛을 저전력 모드 또는 정상 전력 모드가 되게 함으로써 상기 기능 유닛의 전력 손실을 제어하고 또한 상기 기능 유닛이 정상 전력 모드에서 동작하고 있는 것을 나타내는 상태 신호를 발생하기 위한 회로를 포함하는 마이크로프로세서 내의 기능 유닛의 전력 손실을 모니터링 및 제어하기 위한 전력 감시 및 제어 회로.
  8. 제7항에 있어서, 상기 회로가 상기 저전력 모드 인에이블 신호에 응답하여 상기 기능 유닛을 저전력 모드가 되게 하는 전력 감시 및 제어 회로.
  9. 제7항에 있어서, 상기 요구 신호가 존재할 때 상기 회로가 상기 저전력 모드 인에이블 신호를 무시하고 상기 기능 유닛을 상기 정상 전력 모드가 되게 하는 전력 감시 및 제어 회로.
  10. 제7항에 있어서, 상기 회로가 상기 요구 신호의 부존재, 상기 저전력 모드 인에이블 신호의 존재, 및 상기 기능 유닛의 요구된 동작이 상기 저전력 모드에서 실행될 수 있다는 결정에 응답하여 상기 기능 유닛을 저전력 모드가 되게 하는 전력 감시 및 제어 회로.
  11. 제7항에 있어서, 상기 전력 감지 회로가 상기 기능 유닛에 대한 전력 공급선 내에 위치한 전류 미터; 및 측정된 전류를 상기 기능 유닛의 측정된 전력 손실량을 나타내는 디지털 포맷으로 변환하기 위한 아날로그-디지털 변환기를 포함하는 전력 감시 및 제어 회로.
  12. 제11항에 있어서, 상기 전력 감지 회로는 각 레지스터가 n비트를 갖는 복수의 레지스터를 갖는 선입선출(FIFO) 레지스터를 더 포함하고, 상기 선입선출 레지스터는 상기 기능 유닛의 상기 측정된 전력 손실량을 주기적으로 수신하는 전력 감시 및 제어 회로.
  13. 제12항에 있어서, 상기 기능 유닛의 전력 손실량이 소정의 양을 초과할 때, 상기 선입선출 레지스터 내의 상기 복수의 레지스터 각각에서 측정된 전력 손실값이 저전력 모드 인에이블 신호를 발생하기 위한 상기 저전력 모드 식별 회로에 입력되는 전력 감시 및 제어 회로.
  14. 제7항에 있어서, 상기 기능 유닛이 상기 저전력 모드에서 디스에이블되는 전력 감시 및 제어 회로.
  15. 제7항에 있어서, 상기 기능 유닛이 상기 저전력 모드에서 더 낮은 클록 주파수로 동작하는 전력 감시 및 제어 회로.
  16. 기능 유닛의 전력 손실량을 측정하는 단계; 상기 측정된 전력 손실량을 소정의 값과 비교하는 단계; 상기 측정된 전력 손실량이 소정의 값을 초과할 때 저전력 모드 인에이블 신호를 발생하는 단계; 및 상기 저전력 모드 인에이블 신호에 응답하여 상기 기능 유닛의 전력 손실을 감소시키는 단계를 포함하는 집적 회로 내의 기능 유닛의 전력 손실을 감소시키기 위한 방법.
  17. 제16항에 있어서, 상기 전력 손실을 감소시키는 단계가 상기 기능 유닛을 저 전력 모드가 되게 하는 단계를 포함하는 방법.
  18. 제17항에 있어서, 상기 방법이 정상 전력 모드일 때는 상기 기능 유닛을 제1클록 속도로 동작시키는 단계; 및 저전력 모드일 때는 상기 기능 유닛을 상기 제1클록 속도보다 느린 제2클록 속도로 동작시키는 단계를 더 포함하는 방법.
  19. 제16항에 있어서, 상기 방법이 상기 저전력 모드 인에이블 신호를 무시하고 상기 기능 유닛을 정상 전력 모드가 되게 하는 단계를 더 포함하는 방법.
  20. 제16항에 있어서, 상기 기능 유닛이 상기 기능 유닛에 전력을 공급하기 위한 전력공급선을 포함하고, 상기 기능유닛의 전력손실량을 측정하는 단계가 상기 전력 공급선을 통해 상기 기능유닛에 공급된 상기 전력을 측정하는 단계를 포함하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970015168A 1996-07-17 1997-04-23 마이크로프로세서기능유닛의자기전력감시및제어회로 KR100319282B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/682,471 1996-07-17
US08-682,471 1996-07-17
US08/682,471 US6785826B1 (en) 1996-07-17 1996-07-17 Self power audit and control circuitry for microprocessor functional units

Publications (2)

Publication Number Publication Date
KR980010715A true KR980010715A (ko) 1998-04-30
KR100319282B1 KR100319282B1 (ko) 2002-04-22

Family

ID=24739857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015168A KR100319282B1 (ko) 1996-07-17 1997-04-23 마이크로프로세서기능유닛의자기전력감시및제어회로

Country Status (3)

Country Link
US (1) US6785826B1 (ko)
JP (1) JP3299476B2 (ko)
KR (1) KR100319282B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424484B1 (ko) * 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
DE19651075A1 (de) * 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654595A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
DE59710317D1 (de) 1996-12-27 2003-07-24 Pact Inf Tech Gmbh VERFAHREN ZUM SELBSTÄNDIGEN DYNAMISCHEN UMLADEN VON DATENFLUSSPROZESSOREN (DFPs) SOWIE BAUSTEINEN MIT ZWEI- ODER MEHRDIMENSIONALEN PROGRAMMIERBAREN ZELLSTRUKTUREN (FPGAs, DPGAs, o.dgl.)
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
DE10081643D2 (de) 1999-06-10 2002-05-29 Pact Inf Tech Gmbh Sequenz-Partitionierung auf Zellstrukturen
JP2004506261A (ja) 2000-06-13 2004-02-26 ペーアーツェーテー　イクスペーペー　テクノロジーズ　アクチエンゲゼルシャフト パイプラインｃｔプロトコルおよびｃｔ通信
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US7657877B2 (en) 2001-06-20 2010-02-02 Pact Xpp Technologies Ag Method for processing data
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US20050123912A1 (en) * 2001-08-17 2005-06-09 Ines Barroso Nucleic-acid associated proteins
US7434191B2 (en) 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
FI116702B (fi) * 2001-12-20 2006-01-31 Nokia Corp Dynaaminen tehonsäätö integroiduissa piireissä
US7036032B2 (en) * 2002-01-04 2006-04-25 Ati Technologies, Inc. System for reduced power consumption by phase locked loop and method thereof
WO2003060747A2 (de) 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
EP2043000B1 (de) 2002-02-18 2011-12-21 Richter, Thomas Bussysteme und Rekonfigurationsverfahren
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
EP1363179A1 (en) * 2002-05-17 2003-11-19 STMicroelectronics S.A. Architecture for controlling dissipated power in a system on a chip and related system
AU2003286131A1 (en) 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US7394284B2 (en) 2002-09-06 2008-07-01 Pact Xpp Technologies Ag Reconfigurable sequencer structure
EP1573490A2 (en) * 2002-12-04 2005-09-14 Koninklijke Philips Electronics N.V. Software-based control of microprocessor power dissipation
US6992675B2 (en) * 2003-02-04 2006-01-31 Ati Technologies, Inc. System for displaying video on a portable device and method thereof
US7337334B2 (en) 2003-02-14 2008-02-26 International Business Machines Corporation Network processor power management
EP3321769A1 (en) 2003-05-07 2018-05-16 Conversant Intellectual Property Management Inc. Managing power on integrated circuits using power islands
US7240223B2 (en) * 2003-05-07 2007-07-03 Apple Inc. Method and apparatus for dynamic power management in a processor system
US7174472B2 (en) * 2003-05-20 2007-02-06 Arm Limited Low overhead integrated circuit power down and restart
US20050046400A1 (en) * 2003-05-21 2005-03-03 Efraim Rotem Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
JP2005037169A (ja) * 2003-07-16 2005-02-10 Seiko Epson Corp 半導体集積回路
EP1676208A2 (en) 2003-08-28 2006-07-05 PACT XPP Technologies AG Data processing device and method
US7183825B2 (en) * 2004-04-06 2007-02-27 Freescale Semiconductor, Inc. State retention within a data processing system
JP4359186B2 (ja) 2004-05-25 2009-11-04 株式会社日立製作所 データ処理装置、および、半導体装置
US7661003B2 (en) * 2005-01-21 2010-02-09 Hewlett-Packard Development Company, L.P. Systems and methods for maintaining performance of an integrated circuit within a working power limit
JP4764696B2 (ja) * 2005-10-07 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8250503B2 (en) 2006-01-18 2012-08-21 Martin Vorbach Hardware definition method including determining whether to implement a function as hardware or software
US7669071B2 (en) * 2006-05-05 2010-02-23 Dell Products L.P. Power allocation management in an information handling system
US7693257B2 (en) * 2006-06-29 2010-04-06 Accuray Incorporated Treatment delivery optimization
JP5216302B2 (ja) * 2006-12-13 2013-06-19 ルネサスエレクトロニクス株式会社 オンチップ電流測定方法及び半導体集積回路
US8086416B2 (en) * 2007-01-03 2011-12-27 Broadcom Corporation Auto-synchronous power gauge
US7991992B2 (en) 2007-03-13 2011-08-02 Intel Corporation Power reduction for system on chip
US8448003B1 (en) * 2007-05-03 2013-05-21 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for activating sleep mode
US7971074B2 (en) * 2007-06-28 2011-06-28 Intel Corporation Method, system, and apparatus for a core activity detector to facilitate dynamic power management in a distributed system
US7962770B2 (en) * 2007-12-19 2011-06-14 International Business Machines Corporation Dynamic processor reconfiguration for low power without reducing performance based on workload execution characteristics
US8145923B2 (en) * 2008-02-20 2012-03-27 Xilinx, Inc. Circuit for and method of minimizing power consumption in an integrated circuit device
EP2263136A4 (en) * 2008-03-03 2015-10-07 Hewlett Packard Development Co POWER PLAFFICATION BY SOFTWARE
US8448004B2 (en) * 2008-10-27 2013-05-21 Netapp, Inc. Power savings using dynamic storage cluster membership
US20110022870A1 (en) * 2009-07-21 2011-01-27 Microsoft Corporation Component power monitoring and workload optimization
US8627123B2 (en) * 2010-03-25 2014-01-07 Microsoft Corporation Managing power provisioning in distributed computing
US8756442B2 (en) 2010-12-16 2014-06-17 Advanced Micro Devices, Inc. System for processor power limit management
US9223383B2 (en) 2012-12-21 2015-12-29 Advanced Micro Devices, Inc. Guardband reduction for multi-core data processor
US9360918B2 (en) 2012-12-21 2016-06-07 Advanced Micro Devices, Inc. Power control for multi-core data processor
US10423421B2 (en) * 2012-12-28 2019-09-24 Intel Corporation Opportunistic utilization of redundant ALU
JP2014142840A (ja) 2013-01-24 2014-08-07 Fujitsu Ltd 情報処理装置、消費電力制御方法、及びプログラム
US9690353B2 (en) 2013-03-13 2017-06-27 Intel Corporation System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request
JP2019095294A (ja) * 2017-11-22 2019-06-20 ローム株式会社 半導体集積回路、そのテスト方法
US10396790B1 (en) * 2018-10-05 2019-08-27 Nxp Usa, Inc. State control of a digital logic circuit within an integrated circuit during low power mode
US11422168B2 (en) 2020-09-16 2022-08-23 Nxp Usa, Inc. On-chip, low-voltage, current sensing circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6145354A (ja) * 1984-08-10 1986-03-05 Nec Corp マイクロプロセツサ
JP2762670B2 (ja) * 1990-03-30 1998-06-04 松下電器産業株式会社 データ処理装置
JPH0576128A (ja) 1991-09-10 1993-03-26 Toshiba Corp 回路保護装置
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
JPH0728570A (ja) 1993-06-24 1995-01-31 Hitachi Ltd マイクロプロセッサの省電力制御装置
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
JPH07141321A (ja) 1993-11-19 1995-06-02 Citizen Watch Co Ltd マイクロコンピュータ
US5452277A (en) * 1993-12-30 1995-09-19 International Business Machines Corporation Adaptive system for optimizing disk drive power consumption
US5504909A (en) * 1994-01-21 1996-04-02 Electronics Products Company Power management apparatus collocated on the same integrated circuit as the functional unit that it manages
US5852370A (en) * 1994-12-22 1998-12-22 Texas Instruments Incorporated Integrated circuits for low power dissipation in signaling between different-voltage on chip regions
US5781780A (en) * 1994-12-22 1998-07-14 Texas Instruments Incorporated Power management supply interface circuitry, systems and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424484B1 (ko) * 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기

Also Published As

Publication number Publication date
JPH1091298A (ja) 1998-04-10
JP3299476B2 (ja) 2002-07-08
KR100319282B1 (ko) 2002-04-22
US6785826B1 (en) 2004-08-31

Similar Documents

Publication Publication Date Title
KR100319282B1 (ko) 마이크로프로세서기능유닛의자기전력감시및제어회로
US7624215B2 (en) Interrupt controller
US6715089B2 (en) Reducing power consumption by estimating engine load and reducing engine clock speed
US9074947B2 (en) Estimating temperature of a processor core in a low power state without thermal sensor information
US5418969A (en) Low power consumption microprocessor
CN101128790B (zh) 在可调时间窗口上采用平均功率控制器的先进热管理
US6192479B1 (en) Data processing with progressive, adaptive, CPU-driven power management
US6098030A (en) Method and apparatus for tracking power of an integrated circuit
US7962887B2 (en) Self-learning of the optimal power or performance operating point of a computer chip based on instantaneous feedback of present operating environment
US7839016B2 (en) Maintaining output I/O signals within an integrated circuit with multiple power domains
KR100267429B1 (ko) 인스트럭션 분배 회로 및 국부 발열 감소 방법
WO2013096265A1 (en) Apparatus and method for managing power on a shared thermal platform for a multi-processor system
US20080097656A1 (en) Method, system and calibration technique for power measurement and management over multiple time frames
CN111971641A (zh) 功率控制仲裁
TWI621010B (zh) 積體電路裝置及產生電力追蹤之方法
US20130158892A1 (en) Method for selecting a resource from a plurality of processing resources so that the probable times to failure of the resources evolve in a substantially identical manner
US20200073468A1 (en) Thermal Mitigation in Devices with Multiple Processing Units
EP3164780B1 (en) Multi-domain heterogeneous process-voltage-temperature tracking for integrated circuit power reduction
KR20040060727A (ko) 동적 전압 전이
US20100070793A1 (en) Clock supply device
US20150120074A1 (en) Power management device, method, and program
US11630498B2 (en) Powering method and powering system for Power over Ethernet
JP6099398B2 (ja) 異なる電圧範囲内で動作するデバイスを制御するシステム及び方法
US20090273239A1 (en) Semiconductor power distribution and control systems and methods
US20210116956A1 (en) Ring transport employing clock wake suppression

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101109

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee